JP2001044436A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ガラス基板の溶融などの問題により、高温熱
処理が不可能なため、イオン注入によって生じるＬＤＤ
(Lightly Doped Drain)領域の結晶性の劣化を完全に
は回復できない場合の、薄膜トランジスタと、その製造
方法を提示する。 【解決手段】 チャネル領域６の両側にソース領域５お
よびドレイン領域７が配置された半導体薄膜２を有し、
該半導体薄膜２上にゲート絶縁膜３を介してゲート電極
４が形成された薄膜トランジスタであって、前記チャネ
ル領域６の両端部のうち少なくともドレイン領域７側の
端部直上に、固定電荷を内包する層間絶縁膜８が形成さ
れ、前記固定電荷により、チャネル領域６の両端部のう
ち少なくともドレイン領域７側の端部に、チャネル領域
６がｏｆｆされた時の抵抗値より小さく、かつドレイン
領域７の抵抗値よりも大きい中間抵抗領域が形成されて
いることを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ: Thin Film Transistor）およびその製造方
法に関する。より詳しくは、アクティブマトリクス型の
液晶表示装置（ＬＣＤ：Liquid Crystal Display）等に
応用される、高性能で高信頼性を有する薄膜トランジス
タとその製造方法に関する。

【０００２】

【従来の技術】従来、アクティブマトリクス型の液晶表
示装置（以下「ＬＣＤ」と称する）に適用される薄膜ト
ランジスタ（以下「ＴＦＴ」と称する）においては、ド
レイン近傍での電場集中を抑制するために、ＬＤＤ(Lig
htly Doped Drain)構造が用いられている。ＬＤＤ構造
は、相対的に高濃度の不純物領域のソース・ドレイン領
域とチャネル領域との間に形成された相対的に低濃度の
不純物領域、即ちＬＤＤ領域により構成される。

【０００３】図７は、ＬＤＤ構造を有するＴＦＴの構造
を示す概略断面図である。絶縁性基板２１上に半導体薄
膜２２、ゲート絶縁膜２３、ゲート電極２４、層間絶縁
膜２８が順に積層され、更に、ソース電極２９及びドレ
イン電極２１０が設けられている。該ソース電極２９及
びドレイン電極２１０は、前記ゲート絶縁膜２３及び層
間絶縁膜２８に形成されたコンタクトホール３０・３０
を介してソース領域２５及びドレイン領域２７に接続さ
れている。

【０００４】前記半導体薄膜２２は、イオンを高濃度に
注入して形成されたソース領域２５およびドレイン領域
２７と、チャネル領域２６と、該チャネル領域２６の両
端にイオンの注入量を低減して形成されたＬＤＤ領域２
１１・２１１とからなる。前記ＬＤＤ領域２１１・２１
１は、注入されたイオン濃度がソース領域２５・ドレイ
ン領域２７に注入されたイオン濃度より低いので、該Ｌ
ＤＤ領域２１１・２１１の抵抗値は、ソース領域２５お
よびドレイン領域２７の抵抗値より高い。

【０００５】一般的に、チャネル領域がｏｎされ、大き
な電流をソース・ドレイン間に流した場合にはピンチオ
フが起こり、該ピンチオフにより電場集中が起こり、該
電場集中により発生するホットキャリアはＴＦＴの性能
を低下させるのである。しかし、図７に示すように、半
導体薄膜２２にＬＤＤ領域２１１・２１１を形成するこ
とによって、チャネル領域２６がｏｎされ、大きな電流
をソース・ドレイン間に流した場合に起こるピンチオフ
に起因する電場集中を抑制することができ、従って、ホ
ットキャリアは発生せず、ＴＦＴの性能は低下しない。

【０００６】また、前記ＬＤＤ領域２１１・２１１は、
チャネル領域２６がｏｆｆされた時に現れる急峻なｐ−
ｎ接合を、不純物準位を介したトンネル電流が流れるこ
とに起因するオフ電流の増大を抑制する効果も有する。

【０００７】

【発明が解決しようとする課題】前記ＬＤＤ領域を形成
するために半導体薄膜にイオンを注入した場合、イオン
注入領域の結晶性が劣化してしまうので、その結晶性の
劣化を熱処理（約１０００℃）によって修復しているの
であった。

【０００８】しかし、特にガラス基板上にポリシリコン
を形成したＴＦＴなどにおいては、熱処理温度がガラス
基板の溶融が起こる温度（約６００℃）以下に制限され
る。従って、イオン注入時に発生する結晶性の劣化が、
完全には修復されない場合がある。すると、チャネル領
域とドレイン領域の間で電場集中のために発生するホッ
トキャリアによりＴＦＴが容易に破壊され、ＴＦＴ特性
が劣化するのであった。また、チャネルがｏｆｆされた
時に現れる急峻なｐ−ｎ接合を、不純物準位を介したト
ンネル電流が流れることに起因する、オフ電流の増大が
抑制できないのであった。

【０００９】さらに、前記ＬＤＤ構造は、イオン注入工
程を必要としており、製造工程の効率化を図る上では複
雑な工程となっており、好ましいものではない。

【００１０】前記課題を克服するため、本発明では、イ
オン注入工程を行うことなく、チャネル領域の両端部の
うち少なくともドレイン領域側の端部のイオンが注入さ
れない領域を、実質的にＬＤＤ領域と同じ機能を有する
ようにしたＴＦＴを提供する。また、その製造方法を提
供する。

【００１１】

【課題を解決するための手段】即ち、前記課題を解決す
るために、請求項１記載の発明は、チャネル領域の両側
にソース領域およびドレイン領域が配置された半導体薄
膜を有し、該半導体薄膜上にゲート絶縁膜を介してゲー
ト電極が形成された薄膜トランジスタであって、前記チ
ャネル領域の両端部のうち少なくともドレイン領域側の
端部直上に、固定電荷を内包する層間絶縁膜が形成さ
れ、前記固定電荷により、チャネル領域の両端部のうち
少なくともドレイン領域側の端部に、チャネル領域がｏ
ｆｆされた時の抵抗値より小さく、かつドレイン領域の
抵抗値よりも大きい中間抵抗領域が形成されていること
を特徴としている。

【００１２】前記構成とすることにより、チャネル領域
の両端部のうち、少なくともドレイン領域側の端部（交
流駆動を考えた場合には、ソース領域側の端部も同様）
に、ＬＤＤ領域と同様の効果を持った中間抵抗領域を形
成することができる。例えば、ｎ型トランジスタの場合
には、前記層間絶縁膜中に正の固定電荷として存在させ
ることにより、チャネル領域の両端部のうち、少なくと
もドレイン領域側の端部に電子を誘起し、チャネル領域
がｏｆｆされた時の抵抗値より小さく、かつドレイン領
域の抵抗値よりも大きい中間抵抗領域を形成することが
できる。

【００１３】請求項２記載の発明は、チャネル領域の両
側にソース領域およびドレイン領域が配置された半導体
薄膜を有し、該半導体薄膜上にゲート絶縁膜を介してゲ
ート電極が形成された薄膜トランジスタであって、前記
チャネル領域の両端部のうち少なくともドレイン領域側
の端部上にゲート絶縁膜を介して、固定電荷を内包する
層間絶縁膜が形成され、前記固定電荷により、チャネル
領域の両端部のうち少なくともドレイン領域側の端部
に、チャネル領域がｏｆｆされた時の抵抗値より小さ
く、かつドレイン領域の抵抗値よりも大きい中間抵抗領
域が形成されていることを特徴としている。

【００１４】前記構成とすることによっても、チャネル
領域の両端部のうち、少なくともドレイン領域側の端部
（交流駆動を考えた場合には、ソース領域側の端部も同
様）に、ＬＤＤ領域と同様の効果を持った中間抵抗領域
を形成することができる。例えば、ｎ型トランジスタの
場合には、前記層間絶縁膜中に正の固定電荷として存在
させることにより、チャネル領域の両端部のうち、少な
くともドレイン領域側の端部にゲート絶縁膜を介して電
子を誘起し、チャネル領域がｏｆｆされた時の抵抗値よ
り小さく、かつドレイン領域の抵抗値よりも大きい中間
抵抗領域を形成することができる。

【００１５】また、請求項３に記載の発明は、請求項１
または２記載の薄膜トランジスタであって、前記中間抵
抗領域の抵抗値が、前記チャネル領域がｏｆｆされた時
の抵抗値の１０分の１以下で、かつ、前記ドレイン領域
の抵抗値の５倍以上、であることを特徴としている。

【００１６】前記中間抵抗領域の抵抗値が、チャネル領
域がｏｆｆされた時の抵抗の１０分の１より高い、また
は、ドレイン領域の抵抗の５倍未満であれば、チャネル
領域がｏｎされ、大きな電流をソース・ドレイン間に流
した場合に電場集中が起こり、その時発生するホットキ
ャリアによりＴＦＴが容易に破壊され、ＴＦＴ特性が劣
化する。また、オフ電流の増大が抑制できない。従っ
て、前記中間抵抗領域の抵抗値は、前記チャネル領域が
ｏｆｆされた時の抵抗の１０分の１以下で、かつ、前記
ドレイン領域の抵抗の５倍以上とする。

【００１７】請求項４記載の発明は、薄膜トランジスタ
の製造方法であって、絶縁性基板上に、半導体薄膜をパ
ターン状に形成する半導体薄膜形成工程と、前記半導体
薄膜上にゲート絶縁膜を形成するゲート絶縁膜形成工程
と、前記ゲート絶縁膜上にゲート電極をパターン状に形
成するゲート電極形成工程と、前記半導体薄膜に前記ゲ
ート電極をマスクとしてイオンを注入し、半導体薄膜に
ソース領域、チャネル領域、ドレイン領域を形成するイ
オン注入工程と、前記チャネル領域の両端部のうち少な
くともドレイン領域側の端部を露出するように、前記ゲ
ート絶縁膜に開口部を設けるゲート絶縁膜開口工程と、
前記ゲート絶縁膜上および前記開口部内に、固定電荷を
内包する層間絶縁膜を形成し、該開口部内にあって、チ
ャネル領域の両端部のうち少なくともドレイン領域側の
端部上面に接する層間絶縁膜に内包される固定電荷によ
り、チャネル領域がｏｆｆされた時の抵抗値より小さ
く、かつドレイン領域の抵抗値よりも大きい中間抵抗領
域を形成する層間絶縁膜形成工程とを備えることを特徴
としている。

【００１８】前記方法とすることにより、前記ゲート絶
縁膜の開口部を介して、層間絶縁膜がチャネル領域の両
端部のうち少なくともドレイン領域側の端部上面に接す
るので、層間絶縁膜に内包される固定電荷により、チャ
ネル領域の両端部のうち少なくともドレイン領域側の端
部にＬＤＤ領域と同様の効果を持った中間抵抗領域を形
成することができる。従って、イオン注入工程を行わず
に、実質的にＬＤＤ領域と同じ機能を有する中間抵抗領
域を形成することができるので、薄膜トランジスタの製
造工程を簡略化し、製造効率が向上する。

【００１９】請求項５記載の発明は、薄膜トランジスタ
の製造方法であって、絶縁性基板上に、半導体薄膜をパ
ターン状に形成する半導体薄膜形成工程と、前記半導体
薄膜上にゲート絶縁膜を形成するゲート絶縁膜形成工程
と、前記ゲート絶縁膜上にゲート電極をパターン状に形
成するゲート電極形成工程と、前記半導体薄膜に前記ゲ
ート電極をマスクとしてイオンを注入し、半導体薄膜に
ソース領域、チャネル領域、ドレイン領域を形成するイ
オン注入工程と、前記チャネル領域の両端部のうち少な
くともドレイン領域側の端部上に位置するゲート電極端
部を除去する除去工程と、前記ゲート絶縁膜上に、固定
電荷を内包する層間絶縁膜を形成し、チャネル領域の両
端部のうち少なくともドレイン領域側の端部に、層間絶
縁膜に内包される固定電荷により、チャネル領域がｏｆ
ｆされた時の抵抗値より小さく、かつドレイン領域の抵
抗値よりも大きい中間抵抗領域を形成する層間絶縁膜形
成工程とを備えることを特徴としている。

【００２０】前記方法とすることによっても、層間絶縁
膜がチャネル領域の両端部のうち少なくともドレイン領
域側の端部上に位置するので、層間絶縁膜に内包される
固定電荷により、ゲート絶縁膜を介して、チャネル領域
の両端部のうち少なくともドレイン領域側の端部にＬＤ
Ｄ領域と同様の効果を持った中間抵抗領域を形成するこ
とができる。従って、イオン注入工程を行わずに、実質
的にＬＤＤ領域と同じ機能を有する中間抵抗領域を形成
することができるので、薄膜トランジスタの製造工程を
簡略化し、製造効率が向上する。

【００２１】請求項６記載の発明は、請求項４または５
記載の薄膜トランジスタの製造方法であって、前記層間
絶縁膜形成工程は、形成される層間絶縁膜が、ストイキ
オメトリーからずれるような成膜条件でプラズマ化学的
気相成長法により形成される工程であることを特徴とし
ている。

【００２２】前記方法とすることにより、前記層間絶縁
膜を、プラズマ化学的気相成長法によってストイキオメ
トリーがずれるような成膜条件で形成することによって
（具体的には、ガス圧、層間絶縁膜の原料ガス流量、Ｒ
Ｆ電力量を上げることによって）、層間絶縁膜中に容易
に固定電荷を内包することができる。従って、前記固定
電荷により、チャネル領域の端部に中間抵抗領域を形成
することができる。

【００２３】請求項７記載の発明は、請求項４乃至６記
載の薄膜トランジスタの製造方法であって、前記絶縁性
基板をガラス基板とすることを特徴としている。

【００２４】従来、ＬＤＤ領域を有するＴＦＴをガラス
基板上に形成した場合には、ガラス基板の実質的な溶融
は６００℃で始まるので、イオン注入により形成したＬ
ＤＤ領域を、高温熱処理（１０００℃近傍）することに
よって結晶性の劣化の修復を行うことができないのであ
った。しかし、前記中間抵抗領域は、イオン注入を行わ
ずにチャネル領域の両端部のうち少なくともドレイン領
域側の端部に形成することができるので、結晶性は劣化
しない。従って、高温熱処理を行う必要はない。

【００２５】

【発明の実施の形態】本発明の実施の形態について、図
１乃至図６に基づいて説明すれば以下の通りである。但
し、説明に不要な部分は省略し、また、説明を容易にす
る為に誇張あるいは縮小等して図示した部分がある。

【００２６】（実施の形態１）図１は、実施の形態１に
係るＴＦＴの構造を示す概略断面図である。

【００２７】図１に示すように、前記ＴＦＴ２０はトッ
プゲート型薄膜トランジスタであり、絶縁性基板として
のガラス基板１上に、膜厚が４００ｎｍの不純物拡散防
止膜（図示せぬ）と、膜厚が５０ｎｍの半導体薄膜２
と、膜厚が１００ｎｍのゲート絶縁膜３と、ゲート電極
４と、層間絶縁膜８とが順に積層されて構成されてい
る。更に、このＴＦＴ２０には、ソース電極９及びドレ
イン電極１０が設けられている。また、前記ソース電極
９及びドレイン電極１０は、ゲート絶縁膜３及び層間絶
縁膜８に形成されたコンタクトホール１２・１２を介し
てソース領域５およびドレイン領域７に接続されてい
る。

【００２８】前記半導体薄膜２は、チャネル領域６、ソ
ース領域５、ドレイン領域７を備え、かつ所定の形状に
パターンされた多結晶シリコンからなる半導体層であ
る。前記ソース領域５及びドレイン領域７はチャネル領
域６の両側に位置し、リン等の不純物イオンがドーピン
グされている。一方、前記チャネル領域６はゲート電極
４の下方に位置するように形成されている。

【００２９】前記不純物拡散防止膜は膜厚が４００ｎｍ
で、例えばＳｉＮxからなる絶縁膜であり、前記ガラス
基板１上に形成されている。前記不純物拡散防止膜は、
緻密性が高いため、アルカリ金属元素やアルカリ土類元
素等の不純物を遮蔽するブロッキング作用に優れてい
る。よって、ガラス基板１から半導体薄膜２膜に拡散し
ようとする、例えばＮａイオン等の不純物を遮蔽する。
この結果、ガラス基板１に形成されたＴＦＴ２０の特性
がばらつくのを抑制することができる。

【００３０】前記ゲート絶縁膜３は、膜厚が１００ｎｍ
で、例えばＳｉＯ₂からなる絶縁膜であり、前記半導体
薄膜２の上方に形成されている。また、前記ゲート絶縁
膜３には開口部１４・１４が設けられており、該開口部
１４・１４はチャネル領域６とドレイン領域７の間およ
びチャネル領域６とソース領域５の間の直上に位置し、
チャネル領域６とドレイン領域７の間の部分およびチャ
ネル領域６とソース領域５の間の部分を露出するように
している。なお、前記開口部１４・１４は、少なくとも
チャネル領域６の両端部を露出するような位置に形成さ
れていれば良く、本実施の形態の位置に限定されるもの
ではない。

【００３１】前記ゲート電極４は、例えばＡｌ−Ｚｒ合
金等からなり、ゲート絶縁膜３の上方における、半導体
薄膜２のチャネル領域６に対応する位置に形成されてい
る。

【００３２】前記層間絶縁膜８は、例えばＳｉＮ_Xから
なる絶縁膜であり、前記ゲート電極４及びゲート絶縁膜
３の上方に積層されている。また、前記層間絶縁膜８
は、前記開口部１４・１４内にも形成され、半導体薄膜
２（詳しくは、チャネル領域６とドレイン領域７の間の
部分およびチャネル領域６とソース領域５の間の部分）
に接している。

【００３３】また、前記層間絶縁膜８は、半導体薄膜２
との界面固定電荷に換算して、約１Ｅ１２cm^-2に相当す
る正の固定電荷を内包しており、該固定電荷は、層間絶
縁膜８を成膜する時の成膜条件を制御することにより容
易に内包することができる。なお、成膜条件について
は、後述する。

【００３４】また、前記層間絶縁膜８及び前記ゲート絶
縁膜３には、それぞれ半導体薄膜２のソース領域５また
はドレイン領域７に達するコンタクトホール１２・１２
が形成されており、前記ソース電極９及びドレイン電極
１０は、このコンタクトホール１２・１２を介して、ソ
ース領域５またはドレイン領域７と接触するように形成
されている。

【００３５】前記ゲート電極４、ソース電極９およびド
レイン領域７は、図示の断面以外の部分で所定の形状に
パターニングされることにより、配線パターンを構成し
ている。

【００３６】このような構成とすることにより、前記層
間絶縁膜８は約１Ｅ１２cm^-2に相当する正の固定電荷を
内包しているので、ゲート電圧に無関係にチャネル領域
６の両端部は電界がかけられた状態となり、該チャネル
領域６の両端部に電子が誘起された中間抵抗領域が形成
される。また、前記中間抵抗領域（即ち、チャネル領域
６の両端部）の抵抗値は、前記チャネル領域６がｏｆｆ
された時の抵抗値の１００分の１で、かつ、前記ドレイ
ン領域の抵抗値の２０倍に相当する。

【００３７】また、ＴＦＴ２０は、チャネル領域６がｏ
ｎされ、さらに、ソース・ドレイン間に大きな電流が流
れた場合にピンチオフが発生しても、前記中間抵抗領域
によって、チャネル領域６のドレイン領域７側端での電
場集中が緩和され、ホットキャリアが発生しにくい。ま
た、本実施の形態のように、チャネル領域６のドレイン
領域７側端では中間抵抗領域の形成によって抵抗が低下
しているので、層間絶縁膜８に固定電荷が無い場合に比
較してｏｎ電流の低減を防止できる。さらに、実質的な
ドレイン領域７端をチャネル領域６内に存在させること
が可能なので、イオン注入によるドレイン領域７の結晶
性の劣化が完全に改善されなくても、ホットキャリアに
対するＴＦＴの信頼性が向上する。同時に、チャネル領
域６がｏｆｆされた時の、急峻なｐ−ｎ接合が存在しな
いので、ｏｆｆ電流が低減される。従って、良好な特
性、信頼性を有するＴＦＴ２０を提供することができ
る。

【００３８】次に、前記ＴＦＴ２０の製造方法につい
て、図２、図３を用いて説明する。図２、図３は、本発
明の実施の形態１に係るＴＦＴ２０の製造工程を示す概
略断面図である。

【００３９】まず、絶縁性基板であるガラス基板１上
に、原料ガスとして、ＳｉＨ₄（シラン）、Ａｒ（アル
ゴン）およびＨ₂（水素）等の混合ガスを用いて、ＰＥ
ＣＶＤ法（Plasma-Enhanced Chemical Vapor Depositio
n：プラズマ化学的気相成長法）により、膜厚が４００
ｎｍの不純物拡散防止膜（図示せぬ）を成膜する。

【００４０】次に、図２（ａ）に示すように、前記不純
物拡散防止膜上に非晶質シリコン薄膜を形成する。具体
的には、原料ガスとして、ＳｉＨ₄（シラン）、Ａｒ
（アルゴン）およびＨ₂（水素）等の混合ガスを用い
て、ＰＥＣＶＤ法により、膜厚が５０ｎｍの非晶質シリ
コン薄膜を形成する。続いて、前記非晶質シリコン薄膜
の膜中の水素を熱処理等によって数at％以下に除去す
る。次に、エキシマレーザー等の高エネルギー密度の紫
外線を照射して、非晶質シリコンを多結晶シリコンに結
晶化させて、半導体薄膜２を形成する。

【００４１】次に、図２（ｂ）に示すように、前記半導
体薄膜２をフォトリソグラフィー及びエッチング技術に
より、所定の形状（島状）となるようにパターニングし
て加工する。続いて、前記半導体薄膜２上に、原料ガス
として、例えば、ＴＥＯＳ（テトラエトキシシラン）蒸
気と酸素などの混合ガスを用い、同じくＰＥＣＶＤ法な
どにより、膜厚が１００ｎｍのゲート絶縁膜３を形成す
る。

【００４２】次に、前記ゲート絶縁膜３の全面に、Ａｌ
−Ｚｒ合金等からなる金属薄膜をスパッタリング法等に
より成膜し、更に、フォトリソグラフィー及びエッチン
グ技術を用いて、所定の形状にパターニングして、ゲー
ト電極４及び配線パターンを形成する。

【００４３】次に、イオン注入技術により、ゲート電極
４をマスクとして、自己整合的に、ドナーとなる不純物
イオン、具体的にはリン（ｎ型の場合）を注入し、熱処
理やランプ加熱、レーザー照射などの少なくとも一つの
方法により、不純物イオンを活性化させ、半導体薄膜２
中に、ソース領域５、ドレイン領域７及びチャネル領域
６を作製する。尚、Ｐ型の場合は、アクセプタとなる不
純物イオンとして、ボロンを注入すればよい。

【００４４】続いて、図２（ｃ）に示すように、ソース
領域５とチャネル領域６の接合部分、およびドレイン領
域７とチャネル領域６の接合部分が露出するように、フ
ォトリソグラフィーとエッチング技術により、ゲート絶
縁膜３を開口し、開口部１４・１４を設ける。

【００４５】次に、図３（ｄ）に示すように、前記ゲー
ト絶縁膜３及びゲート電極４上にシリコン窒化膜などか
らなる厚さ３００ｎｍの層間絶縁膜８を、同じくＰＥＣ
ＶＤ法などにより形成するとともに、前記開口部１４・
１４内にも層間絶縁膜８を形成する。この時、例えば、
半導体薄膜２との界面固定電荷に換算して、約１Ｅ１２
cm^-2に相当する正の固定電荷を内包するように、シリコ
ン窒化膜の成膜条件を決定する。この条件は、成膜装置
ごとに異なるものであるが、例えば、化学量論組成（Ｓ
ｉ：Ｎ＝３：４)の薄膜が得られる条件より窒素含有量
が少なくなるように、成膜時に導入する窒素ガス、アン
モニアガス等の流量を制御することで達成される。より
具体的には、ＮＨ₃を１５０ｓｃｃｍ、Ｈ₂を１５０ｓｃ
ｃｍ、ＳｉＨ₄を５０ｓｃｃｍの流量となるようにして
導入し、圧力を０．８ｔｏｒｒに調節してＰＥＣＶＤ法
により層間絶縁膜８を成膜した。尚、前記開口部１４・
１４を介して、層間絶縁膜８は、ソース領域５とチャネ
ル領域６の接合部及びチャネル領域６とドレイン領域７
の接合部上に接している。

【００４６】次に、図３（ｅ）に示すように、再び、フ
ォトリソグラフィとエッチング技術により、ゲート絶縁
膜３、層間絶縁膜８に、それぞれ半導体薄膜２に達する
コンタクトホール１２・１２を開口する。

【００４７】次に、図３（ｆ）に示すように、金属薄膜
を全面に形成し、再び、フォトリソグラフィとエッチン
グ技術を用い、ソース電極９、ドレイン電極１０と、こ
れらの配線パターンとを形成する。

【００４８】以上のようにして、ＴＦＴ２０が完成す
る。

【００４９】このようして、層間絶縁膜８に内包される
固定電荷により、イオン注入を行うことなくチャネル領
域６の両端部に中間抵抗領域を形成することができるの
で、結晶性が劣化することがなく、従って、高温熱処理
（約１０００℃）を行う必要はない。よって、高温熱処
理をすることができない場合、即ち、絶縁性基板にガラ
ス基板１を用いた場合、特に有効である。また、前記中
間抵抗領域を形成するために、イオン注入工程を必要と
せず、従って、製造工程の効率化を図ることができる。

【００５０】なお、本実施の形態１では、前記層間絶縁
膜８として、シリコン窒化膜を用いる場合に関してのみ
記述した。しかし、本発明は、これに限定されるもので
はなく、固定電荷が多い他の膜を使用しても、同様の効
果を奏することは可能である。

【００５１】例えば、半導体薄膜２との界面で電荷が生
じ易い成膜条件で作製されたシリコン酸化膜を用いるこ
とも可能である。前記成膜条件は、ＳｉＯ₂がストイキ
オメトリーからずれ、ＳｉＯ_2-Xとなるような条件であ
る。ＰＥＣＶＤ法によってガス圧を上げ、ＳｉＨ₄流量
を上げ、さらにＲＦ電力を上げることにより、Ｘを大き
くすることができ、従って、シリコン酸化膜中の固定電
荷を容易に増加することが可能である。

【００５２】また、本実施の形態１では層間絶縁膜８に
シリコン窒化膜を用いているが、該層間絶縁膜８をシリ
コン窒化膜とシリコン酸化膜の２層構成とすることも可
能である。この場合には、ガラス基板に対する応力を低
減することができ、ガラス基板が上向きに反ってしまう
ようなこともなく、ＴＦＴ２０の特性が向上する。

【００５３】（実施の形態２）次に、本発明の実施の形
態２に係るＴＦＴの構造について図４を用いて説明す
る。図４は、実施の形態２に係るＴＦＴの構造を示す概
略断面図である。

【００５４】前記実施の形態１に係るＴＦＴ２０では、
層間絶縁膜８に開口部１４を設けているが、本実施の形
態２に係るＴＦＴ２０は、層間絶縁膜８に開口部１４を
設けない構造である。

【００５５】図４に示すように、実施の形態２に係るＴ
ＦＴ２０は、ガラス基板１上に、実施の形態１と同様
に、不純物拡散防止膜（図示せぬ）と、チャネル領域
６、ソース領域５、ドレイン領域７からなる半導体薄膜
２と、ゲート絶縁膜３と、ゲート電極４と、層間絶縁膜
８とが順に積層されて構成されている。更に、このＴＦ
Ｔ２０には、ソース電極９及びドレイン電極１０が設け
られ、該ソース電極９及びドレイン電極１０は、ゲート
絶縁膜３及び層間絶縁膜８に形成されたコンタクトホー
ル１２・１２を介してソース領域５またはドレイン領域
７に接続されている。

【００５６】また、前記層間絶縁膜８は、前記実施の形
態１の場合と同様に、半導体薄膜２との界面固定電荷に
換算して、約１Ｅ１２cm^-2に相当する正の固定電荷を内
包している。

【００５７】このような構成とすることによって、前記
層間絶縁膜８は約１Ｅ１２cm^-2に相当する正の固定電荷
を内包しているので、ゲート電圧に無関係にゲート絶縁
膜３を介して、チャネル領域６の両端部は電界がかけら
れた状態となり、該チャネル領域６の両端部に電子が誘
起された中間抵抗領域が形成される。また、前記中間抵
抗領域（即ち、チャネル領域６の両端部）の抵抗値は、
前記チャネル領域６がｏｆｆされた時の抵抗値の１００
分の１で、かつ、前記ドレイン領域の抵抗値の２０倍に
相当する。

【００５８】よって、本実施の形態２によっても、チャ
ネル領域６がｏｎされ、さらに、ソース・ドレイン間に
大きな電流が流れた場合にピンチオフが発生しても、前
記中間抵抗領域によって、チャネル領域６のドレイン領
域７側端での電場集中が緩和され、ホットキャリアが発
生しにくい。また、チャネル領域６のドレイン領域７側
端では抵抗が低下しているので、層間絶縁膜８に固定電
荷が無い場合に比較してｏｎ電流の低減を防止できる。
さらに、実質的なドレイン領域７端をチャネル領域６内
に存在させることが可能なので、イオン注入による結晶
性の劣化が完全に改善されなくても、ホットキャリアに
対するＴＦＴの信頼性が向上する。同時に、チャネル領
域６がｏｆｆされた時の、急峻なｐ−ｎ接合が存在しな
いので、ｏｆｆ電流が低減される。従って、良好な特
性、信頼性を有するＴＦＴ２０を提供することができ
る。なお、実施の形態１および２では、半導体薄膜２を
ｎ型とした場合に層間絶縁膜８に正の固定電荷を内包さ
せ、チャネル領域６の端部に中間抵抗領域を形成してい
るが、半導体薄膜２をＰ型とした場合には層間絶縁膜８
に負の固定電荷を内包させて、チャネル領域６の端部に
中間抵抗領域を形成することも可能である。

【００５９】次に、前記ＴＦＴ２０の製造方法につい
て、図５、図６を用いて説明する。図５、図６は、本発
明の実施の形態２に係るＴＦＴ２０の製造工程を示す概
略断面図である。

【００６０】まず、絶縁性基板であるガラス基板１上
に、実施の形態１と同様にして、原料ガスとして、Ｓｉ
Ｈ₄（シラン）、Ａｒ（アルゴン）およびＨ₂（水素）等
の混合ガスを用いて、ＰＥＣＶＤ法（Plasma-Enhanced
Chemical Vapor Deposition：プラズマ化学的気相成長
法）不純物拡散防止膜（図示せぬ）を成膜する。

【００６１】次に、図５（ａ）に示すように、前記不純
物拡散防止膜上に実施の形態１と同様にして、ＰＥＣＶ
Ｄ法により、非晶質シリコン薄膜を形成する。続いて、
前記非晶質シリコン薄膜の膜中の水素を熱処理等によっ
て数at％以下に除去し、エキシマレーザー等の高エネル
ギー密度の紫外線を照射して、非晶質シリコンを多結晶
シリコンに結晶化させて、半導体薄膜２を形成する。

【００６２】次に、図５（ｂ）に示すように、実施の形
態１と同様にして、前記半導体薄膜２をフォトリソグラ
フィー及びエッチング技術により、所定の形状（島状）
となるようにパターニングして加工し、続いて、前記半
導体薄膜２上に、ＴＥＯＳ（テトラエトキシシラン）蒸
気と酸素などの混合ガスを用い、同じくＰＥＣＶＤ法な
どにより、ゲート絶縁膜３を形成する。

【００６３】次に、前記ゲート絶縁膜３の全面に、Ａｌ
−Ｚｒ合金等からなる金属薄膜をスパッタリング法等に
より成膜し、更に、フォトリソグラフィー及びエッチン
グ技術を用いて、所定の形状にパターニングして、ゲー
ト電極４及び配線パターンを形成する。

【００６４】次に、イオン注入技術により、ゲート電極
４をマスクとして、自己整合的に、ドナーとなる不純物
イオン、具体的にはリン（ｎ型の場合）を注入し、熱処
理やランプ加熱、レーザー照射などの少なくとも一つの
方法により、不純物イオンを活性化させ、半導体薄膜２
中に、ソース領域５、ドレイン領域７及びチャネル領域
６を作製する。

【００６５】続いて、図５（ｃ）に示すように、ソース
領域５とチャネル領域６の接合部分上、およびドレイン
領域７とチャネル領域６の接合部分上に位置するゲート
電極４の両端部分を、フォトリソグラフィーとエッチン
グ技術により、エッチング除去する。

【００６６】次に、図６（ｄ）に示すように、実施の形
態１と同様にして、前記ゲート絶縁膜３及びゲート電極
４上にシリコン窒化膜などからなる層間絶縁膜８を、同
じくＰＥＣＶＤ法などにより形成する。この時、半導体
薄膜２との界面固定電荷に換算して、約１Ｅ１２cm^-2に
相当する正の固定電荷を内包するように、シリコン窒化
膜の成膜条件を決定する。より具体的には、ＮＨ₃を１
５０ｓｃｃｍ、Ｈ₂を１５０ｓｃｃｍ、ＳｉＨ₄を５０ｓ
ｃｃｍの流量となるようにして導入し、圧力を０．８ｔ
ｏｒｒに調節してＰＥＣＶＤ法により層間絶縁膜８を成
膜した。

【００６７】次に、図６（ｅ）に示すように、実施の形
態１と同様にして、フォトリソグラフィとエッチング技
術により、ゲート絶縁膜３、層間絶縁膜８に、それぞれ
半導体薄膜２に達するコンタクトホール１２・１２を開
口する。

【００６８】次に、図６（ｆ）に示すように、実施の形
態１と同様にして、金属薄膜を全面に形成し、再び、フ
ォトリソグラフィとエッチング技術を用い、ソース電極
９、ドレイン電極１０と、これらの配線パターンとを形
成する。

【００６９】以上のようにして、ＴＦＴ２０が完成す
る。

【００７０】このようして、実施の形態２によっても、
層間絶縁膜８に内包される固定電荷により、イオン注入
を行うことなくチャネル領域６の両端部に中間抵抗領域
を形成することができるので、結晶性が劣化することが
なく、従って、高温熱処理（約１０００℃）を行う必要
はない。よって、高温熱処理をすることができない場
合、即ち、絶縁性基板にガラス基板１を用いた場合、特
に有効である。また、前記中間抵抗領域を形成するため
に、イオン注入工程を必要とせず、従って、製造工程の
効率化を図ることができる。

【００７１】

【発明の効果】以上述べたように、本願発明に係るＴＦ
Ｔでは、ＬＤＤ領域を作製すること無く、実質的にＬＤ
Ｄ領域を作製したのと同様の効果が得られる。すなわ
ち、ホットキャリア耐性を維持しながら、ｏｎ電流の低
減を防止できるとともに、ｏｆｆ電流が低減される。従
って、良好な特性、信頼性を有するＴＦＴが実現でき
る。

【００７２】特に、本発明は、アクティブマトリクス型
の液晶ディスプレイに供するＴＦＴとして応用可能であ
り、本願発明の産業発展への寄与は非常に大なるものが
ある。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係るＴＦＴの構造を示
す概略断面図である。

【図２】本発明の実施の形態１に係るＴＦＴの製造工程
を示す概略断面図である。

【図３】同じく、本発明の実施の形態１に係るＴＦＴの
製造工程を示す概略断面図である。

【図４】本発明の実施の形態２に係るＴＦＴの構造を示
す概略断面図である。

【図５】本発明の実施の形態２に係るＴＦＴの製造工程
を示す概略断面図である。

【図６】同じく、本発明の実施の形態２に係るＴＦＴの
製造工程を示す概略断面図である。

【図７】従来のＬＤＤ構造を有するＴＦＴ構造を示す概
略断面図である。

【符号の説明】

１ ガラス基板 ２ 半導体薄膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ ソース領域 ６ チャネル領域 ７ ドレイン領域 ８ 層間絶縁膜 ９ ソース電極 １０ ドレイン電極 １２ コンタクトホール １４ 開口部 ２０ ＴＦＴ ２１ 絶縁性基板 ２２ 半導体薄膜 ２３ ゲート絶縁膜 ２４ ゲート電極 ２５ ソース領域 ２６ チャネル領域 ２７ ドレイン領域 ２８ 層間絶縁膜 ２９ ソース電極 ３０ コンタクトホール ２１０ ドレイン電極 ２１１ ＬＤＤ領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 幸弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA29 JA25 JA33 JA34 JA37 JA46 KA04 MA07 MA08 MA13 MA17 MA29 NA26 NA27 5F110 AA06 AA16 AA17 AA30 BB01 CC02 DD02 DD14 DD24 EE06 EE44 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ13 HJ23 NN03 NN04 NN05 NN23 NN24 NN35 PP03 PP35 QQ11

Claims (7)

【特許請求の範囲】
1. 【請求項１】 チャネル領域の両側にソース領域および
   ドレイン領域が配置された半導体薄膜を有し、該半導体
   薄膜上にゲート絶縁膜を介してゲート電極が形成された
   薄膜トランジスタであって、 前記チャネル領域の両端部のうち少なくともドレイン領
   域側の端部直上に、固定電荷を内包する層間絶縁膜が形
   成され、前記固定電荷により、チャネル領域の両端部の
   うち少なくともドレイン領域側の端部に、チャネル領域
   がｏｆｆされた時の抵抗値より小さく、かつドレイン領
   域の抵抗値よりも大きい中間抵抗領域が形成されている
   ことを特徴とする薄膜トランジスタ。
2. 【請求項２】 チャネル領域の両側にソース領域および
   ドレイン領域が配置された半導体薄膜を有し、該半導体
   薄膜上にゲート絶縁膜を介してゲート電極が形成された
   薄膜トランジスタであって、 前記チャネル領域の両端部のうち少なくともドレイン領
   域側の端部上にゲート絶縁膜を介して、固定電荷を内包
   する層間絶縁膜が形成され、前記固定電荷により、チャ
   ネル領域の両端部のうち少なくともドレイン領域側の端
   部に、チャネル領域がｏｆｆされた時の抵抗値より小さ
   く、かつドレイン領域の抵抗値よりも大きい中間抵抗領
   域が形成されていることを特徴とする薄膜トランジス
   タ。
3. 【請求項３】 前記中間抵抗領域の抵抗値が、前記チャ
   ネル領域がｏｆｆされた時の抵抗値の１０分の１以下
   で、かつ、前記ドレイン領域の抵抗値の５倍以上、であ
   ることを特徴とする請求項１または２記載の薄膜トラン
   ジスタ。
4. 【請求項４】 絶縁性基板上に、半導体薄膜をパターン
   状に形成する半導体薄膜形成工程と、 前記半導体薄膜上にゲート絶縁膜を形成するゲート絶縁
   膜形成工程と、 前記ゲート絶縁膜上にゲート電極をパターン状に形成す
   るゲート電極形成工程と、 前記半導体薄膜に前記ゲート電極をマスクとしてイオン
   を注入し、半導体薄膜にソース領域、チャネル領域、ド
   レイン領域を形成するイオン注入工程と、 前記チャネル領域の両端部のうち少なくともドレイン領
   域側の端部を露出するように、前記ゲート絶縁膜に開口
   部を設けるゲート絶縁膜開口工程と、 前記ゲート絶縁膜上および前記開口部内に、固定電荷を
   内包する層間絶縁膜を形成し、該開口部内にあって、チ
   ャネル領域の両端部のうち少なくともドレイン領域側の
   端部上面に接する層間絶縁膜に内包される固定電荷によ
   り、チャネル領域がｏｆｆされた時の抵抗値より小さ
   く、かつドレイン領域の抵抗値よりも大きい中間抵抗領
   域を形成する層間絶縁膜形成工程とを備えることを特徴
   とする薄膜トランジスタの製造方法。
5. 【請求項５】 絶縁性基板上に、半導体薄膜をパターン
   状に形成する半導体薄膜形成工程と、 前記半導体薄膜上にゲート絶縁膜を形成するゲート絶縁
   膜形成工程と、 前記ゲート絶縁膜上にゲート電極をパターン状に形成す
   るゲート電極形成工程と、 前記半導体薄膜に前記ゲート電極をマスクとしてイオン
   を注入し、半導体薄膜にソース領域、チャネル領域、ド
   レイン領域を形成するイオン注入工程と、 前記チャネル領域の両端部のうち少なくともドレイン領
   域側の端部上に位置するゲート電極の端部を除去する除
   去工程と、 前記ゲート絶縁膜上に、固定電荷を内包する層間絶縁膜
   を形成し、チャネル領域の両端部のうち少なくともドレ
   イン領域側の端部に、層間絶縁膜に内包される固定電荷
   により、チャネル領域がｏｆｆされた時の抵抗値より小
   さく、かつドレイン領域の抵抗値よりも大きい中間抵抗
   領域を形成する層間絶縁膜形成工程とを備えることを特
   徴とする薄膜トランジスタの製造方法。
6. 【請求項６】 前記層間絶縁膜形成工程は、形成される
   層間絶縁膜が、ストイキオメトリーからずれるような成
   膜条件でプラズマ化学的気相成長法により形成される工
   程であることを特徴とする請求項４または５記載の薄膜
   トランジスタの製造方法。
7. 【請求項７】 前記絶縁性基板をガラス基板とすること
   を特徴とする請求項４乃至６記載の薄膜トランジスタの
   製造方法。