JP2001036350A - ミキサ及び直交ミキサ - Google Patents
ミキサ及び直交ミキサInfo
- Publication number
- JP2001036350A JP2001036350A JP11202789A JP20278999A JP2001036350A JP 2001036350 A JP2001036350 A JP 2001036350A JP 11202789 A JP11202789 A JP 11202789A JP 20278999 A JP20278999 A JP 20278999A JP 2001036350 A JP2001036350 A JP 2001036350A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- common connection
- power supply
- collectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】本発明は、分周機能を有するミキサ及び直交ミ
キサに係り、低消費電力化を図る。 【解決手段】第１の電源３に負荷抵抗R1を介して接続さ
れるミキサ部１と、該ミキサ部と第２の電源４との間に
設けられ入力ローカル信号を１／２分周したローカル信
号をミキサ部１のローカル信号入力対に出力する分周部
２とで構成されるミキサである。ミキサ部１は、エミッ
タ同士が共通接続されて第１の差動対を形成するトラン
ジスタＱ１,Ｑ２、エミッタ同士が共通接続されて第２
の差動対を形成するトランジスタＱ３、Ｑ４を備える。
分周部２は、第１入力対７に印加される入力ローカル信
号をクロック入力として第２入力対（Ｄ、Ｄ−）に印加
される信号をラッチする動作を行うＤラッチ回路２１，
２２により構成したマスタスレーブ形のＴフリップフロ
ップを備える。
キサに係り、低消費電力化を図る。 【解決手段】第１の電源３に負荷抵抗R1を介して接続さ
れるミキサ部１と、該ミキサ部と第２の電源４との間に
設けられ入力ローカル信号を１／２分周したローカル信
号をミキサ部１のローカル信号入力対に出力する分周部
２とで構成されるミキサである。ミキサ部１は、エミッ
タ同士が共通接続されて第１の差動対を形成するトラン
ジスタＱ１,Ｑ２、エミッタ同士が共通接続されて第２
の差動対を形成するトランジスタＱ３、Ｑ４を備える。
分周部２は、第１入力対７に印加される入力ローカル信
号をクロック入力として第２入力対（Ｄ、Ｄ−）に印加
される信号をラッチする動作を行うＤラッチ回路２１，
２２により構成したマスタスレーブ形のＴフリップフロ
ップを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、分周機能を有する
ミキサ及び直交ミキサに関する。
ミキサ及び直交ミキサに関する。
【０００２】
【従来の技術】最近、急速に普及している携帯電話等の
無線機器では、ベースバンド信号を高周波に重畳する変
調器や、逆に受信した高周波信号からベースバンド信号
を取り出す復調器にミキサが使用される。そして、直交
変調方式を採用する無線機器では、９０度位相の異なる
ローカル信号を２個のミキサに入力することで変復調を
行う直交ミキサが使用される。
無線機器では、ベースバンド信号を高周波に重畳する変
調器や、逆に受信した高周波信号からベースバンド信号
を取り出す復調器にミキサが使用される。そして、直交
変調方式を採用する無線機器では、９０度位相の異なる
ローカル信号を２個のミキサに入力することで変復調を
行う直交ミキサが使用される。
【０００３】また、受信部においては、スーパーヘテロ
ダイン方式を用いて良好なチャネル選択度を得つつ高利
得の増幅を行うため、この周波数変換部にもミキサが使
用されている。
ダイン方式を用いて良好なチャネル選択度を得つつ高利
得の増幅を行うため、この周波数変換部にもミキサが使
用されている。
【０００４】このように無線機器では、多数のミキサが
使用されており、それぞれに異なったローカル信号を供
給する必要がある。このローカル信号発生の周波数シン
セサイザの数を削減する方法として分周器を用いて周波
数変換を行うことが考えられる。
使用されており、それぞれに異なったローカル信号を供
給する必要がある。このローカル信号発生の周波数シン
セサイザの数を削減する方法として分周器を用いて周波
数変換を行うことが考えられる。
【０００５】図１２は、従来の周波数変換方式の構成例
である。図１２において、従来の周波数変換方式では、
互いに独立した回路である分周器３０とミキサ４０が、
それぞれ電源端子３とグランド端子４間に横並びで配置
される。
である。図１２において、従来の周波数変換方式では、
互いに独立した回路である分周器３０とミキサ４０が、
それぞれ電源端子３とグランド端子４間に横並びで配置
される。
【０００６】分周器３０は、２個のＤラッチ回路３１，
３２を用いたマスタスレーブ形のＴ−ＦＦで構成され、
ローカル信号入力端３３，３４に印加されるローカル信
号を半分の周波数にしてミキサ４０のローカル入力端４
１，４２に印加する。Ｄラッチ回路３１は、３個の差動
対（Ｑ１１，Ｑ１２）（Ｑ１３，Ｑ１４）（Ｑ１５，Ｑ
１６）で構成されるいわゆる二重平衡差動回路で構成で
ある。また、Ｄラッチ回路３２は、同様に３個の差動対
（Ｑ２１，Ｑ２２）（Ｑ２３，Ｑ２４）（Ｑ２５，Ｑ２
６）で構成される二重平衡差動回路である。
３２を用いたマスタスレーブ形のＴ−ＦＦで構成され、
ローカル信号入力端３３，３４に印加されるローカル信
号を半分の周波数にしてミキサ４０のローカル入力端４
１，４２に印加する。Ｄラッチ回路３１は、３個の差動
対（Ｑ１１，Ｑ１２）（Ｑ１３，Ｑ１４）（Ｑ１５，Ｑ
１６）で構成されるいわゆる二重平衡差動回路で構成で
ある。また、Ｄラッチ回路３２は、同様に３個の差動対
（Ｑ２１，Ｑ２２）（Ｑ２３，Ｑ２４）（Ｑ２５，Ｑ２
６）で構成される二重平衡差動回路である。
【０００７】ミキサ４０は、二重平衡差動回路で構成さ
れるギルバートセル形の乗算回路であり、上側の２個の
差動対（Ｑ１，Ｑ２）（Ｑ３，Ｑ４）のベースがローカ
ル入力端子４１，４２を構成し、下側の差動対（Ｑ５，
Ｑ６）のベースがＲＦ入力端子４３，４４を構成してい
る。
れるギルバートセル形の乗算回路であり、上側の２個の
差動対（Ｑ１，Ｑ２）（Ｑ３，Ｑ４）のベースがローカ
ル入力端子４１，４２を構成し、下側の差動対（Ｑ５，
Ｑ６）のベースがＲＦ入力端子４３，４４を構成してい
る。
【０００８】ミキサ４０は、分周器３０からのローカル
信号とＲＦ入力端子４３，４４に印加されるＲＦ信号と
をミキシングし、周波数変換を行う。
信号とＲＦ入力端子４３，４４に印加されるＲＦ信号と
をミキシングし、周波数変換を行う。
【０００９】
【発明が解決しようとする課題】ところで、特に携帯電
話等の移動通信端末では、受信待機時間及び通話時間を
長くするために端末内の回路の低消費電力化が求められ
ている。上述した従来の周波数変換方式では、分周器と
ミキサを横並びに配置するので、３つの二重平衡差動回
路においてほぼ同等の電力消費がある。そして、ミキサ
を１つ追加して直交ミキサを構成する場合には、さらに
電力消費があり、改善が望まれている。
話等の移動通信端末では、受信待機時間及び通話時間を
長くするために端末内の回路の低消費電力化が求められ
ている。上述した従来の周波数変換方式では、分周器と
ミキサを横並びに配置するので、３つの二重平衡差動回
路においてほぼ同等の電力消費がある。そして、ミキサ
を１つ追加して直交ミキサを構成する場合には、さらに
電力消費があり、改善が望まれている。
【００１０】本発明の目的は、低消費電力化が可能な周
波数変換方式を実現できるミキサ及び直交ミキサを提供
することにある。
波数変換方式を実現できるミキサ及び直交ミキサを提供
することにある。
【００１１】
【課題を解決するための手段】請求項１に記載の発明に
係るミキサは、第１の電源に負荷抵抗を介して接続され
るミキサ部と、該ミキサ部と第２の電源との間に設けら
れ入力ローカル信号を１／２分周したローカル信号を前
記ミキサ部のローカル信号入力対に出力する分周部とで
構成されるミキサであって、前記ミキサ部が、エミッタ
同士が共通接続されて第１の差動対を形成する第１及び
第２のトランジスタ、エミッタ同士が共通接続されて第
２の差動対を形成する第３及び第４のトランジスタを備
え、第１及び第３のトランジスタのコレクタ同士、第２
及び第４のトランジスタのコレクタ同士がそれぞれ共通
接続されて出力対を構成するとともに、前記負荷抵抗を
介して前記第１の電源に接続され、第１及び第４のトラ
ンジスタのベース同士、第２及び第３のトランジスタの
ベース同士がそれぞれ共通接続されて高周波信号入力対
を構成し、第１差動対の共通接続エミッタと第２差動対
の共通接続エミッタが前記ローカル信号入力対を構成
し、前記分周部が、第１入力対に印加される入力ローカ
ル信号をクロック入力として第２入力対に印加される信
号をラッチする動作を行う第１及び第２の二重平衡差動
回路により構成したマスタスレーブ形のＴフリップフロ
ップを備えることを特徴とする。
係るミキサは、第１の電源に負荷抵抗を介して接続され
るミキサ部と、該ミキサ部と第２の電源との間に設けら
れ入力ローカル信号を１／２分周したローカル信号を前
記ミキサ部のローカル信号入力対に出力する分周部とで
構成されるミキサであって、前記ミキサ部が、エミッタ
同士が共通接続されて第１の差動対を形成する第１及び
第２のトランジスタ、エミッタ同士が共通接続されて第
２の差動対を形成する第３及び第４のトランジスタを備
え、第１及び第３のトランジスタのコレクタ同士、第２
及び第４のトランジスタのコレクタ同士がそれぞれ共通
接続されて出力対を構成するとともに、前記負荷抵抗を
介して前記第１の電源に接続され、第１及び第４のトラ
ンジスタのベース同士、第２及び第３のトランジスタの
ベース同士がそれぞれ共通接続されて高周波信号入力対
を構成し、第１差動対の共通接続エミッタと第２差動対
の共通接続エミッタが前記ローカル信号入力対を構成
し、前記分周部が、第１入力対に印加される入力ローカ
ル信号をクロック入力として第２入力対に印加される信
号をラッチする動作を行う第１及び第２の二重平衡差動
回路により構成したマスタスレーブ形のＴフリップフロ
ップを備えることを特徴とする。
【００１２】請求項２に記載の発明に係るミキサは、請
求項１に記載のミキサにおいて、前記第１及び第２の二
重平衡差動回路は、それぞれ、エミッタ同士が共通接続
されて第５の差動対を形成する第５及び第６のトランジ
スタ、エミッタ同士が共通接続されて第６の差動対を形
成する第７及び第８のトランジスタ、エミッタ同士が共
通接続されて第７の差動対を形成する第９及び第１０の
トランジスタが設けられ、第９トランジスタのコレクタ
が第５差動対の共通接続エミッタに接続され、第１０ト
ランジスタのコレクタが第６差動対の共通接続エミッタ
に接続されたもとで、第９及び第１０のトランジスタの
ベースが前記第１入力対を構成するとともに、当該第９
及び第１０のトランジスタの共通接続エミッタが抵抗を
介して前記第２の電源に接続され、前記第５及び第７の
トランジスタのコレクタ同士、前記第６及び第８のトラ
ンジスタのコレクタ同士がそれぞれ共通接続されて前記
ミキサ部のローカル信号入力対に接続され、第５及び第
６のトランジスタのベースが前記第２入力対を構成し、
第１の二重平衡差動回路の第５トランジスのベースが、
第２の二重平衡差動回路の第６及び第８のトランジスタ
のコレクタ同士と第７トランジスタのベースとに接続さ
れ、第１の二重平衡差動回路の第６トランジスタのベー
スが、第２の二重平衡差動回路の第５及び第７のトラン
ジスタのコレクタ同士と第８トランジスタのベースとに
接続され、第２の二重平衡差動回路の第５トランジスの
ベースが、第１の二重平衡差動回路の第５及び第７のト
ランジスタのコレクタ同士と第８トランジスタのベース
とに接続され、第２の二重平衡差動回路の第６トランジ
スタのベースが、第１の二重平衡差動回路の第６及び第
８のトランジスタのコレクタ同士と第７トランジスタの
ベースとに接続されることを特徴とする。
求項１に記載のミキサにおいて、前記第１及び第２の二
重平衡差動回路は、それぞれ、エミッタ同士が共通接続
されて第５の差動対を形成する第５及び第６のトランジ
スタ、エミッタ同士が共通接続されて第６の差動対を形
成する第７及び第８のトランジスタ、エミッタ同士が共
通接続されて第７の差動対を形成する第９及び第１０の
トランジスタが設けられ、第９トランジスタのコレクタ
が第５差動対の共通接続エミッタに接続され、第１０ト
ランジスタのコレクタが第６差動対の共通接続エミッタ
に接続されたもとで、第９及び第１０のトランジスタの
ベースが前記第１入力対を構成するとともに、当該第９
及び第１０のトランジスタの共通接続エミッタが抵抗を
介して前記第２の電源に接続され、前記第５及び第７の
トランジスタのコレクタ同士、前記第６及び第８のトラ
ンジスタのコレクタ同士がそれぞれ共通接続されて前記
ミキサ部のローカル信号入力対に接続され、第５及び第
６のトランジスタのベースが前記第２入力対を構成し、
第１の二重平衡差動回路の第５トランジスのベースが、
第２の二重平衡差動回路の第６及び第８のトランジスタ
のコレクタ同士と第７トランジスタのベースとに接続さ
れ、第１の二重平衡差動回路の第６トランジスタのベー
スが、第２の二重平衡差動回路の第５及び第７のトラン
ジスタのコレクタ同士と第８トランジスタのベースとに
接続され、第２の二重平衡差動回路の第５トランジスの
ベースが、第１の二重平衡差動回路の第５及び第７のト
ランジスタのコレクタ同士と第８トランジスタのベース
とに接続され、第２の二重平衡差動回路の第６トランジ
スタのベースが、第１の二重平衡差動回路の第６及び第
８のトランジスタのコレクタ同士と第７トランジスタの
ベースとに接続されることを特徴とする。
【００１３】請求項３に記載の発明に係るミキサは、請
求項２に記載のミキサにおいて、前記第１の二重平衡差
動回路の第５及び第７のトランジスタのコレクタ同士の
共通接続端と第１の二重平衡差動回路の第８トランジス
タ及び前記第２の二重平衡差動回路の第５トランジスタ
のベース同士の共通接続端との間に、コレクタが前記第
１の電源に接続され、ベースが前記コレクタ同士の共通
接続端に接続され、エミッタが前記ベース同士の共通接
続端に接続されるとともに、抵抗を介して前記第２の電
源に接続される第１１トランジスタを設け、第１の二重
平衡差動回路の第６及び第４のトランジスタのコレクタ
同士の共通接続端と第１の二重平衡差動回路の第７トラ
ンジスタ及び第２の二重平衡差動回路の第６トランジス
タのベース同士の共通接続端との間に、コレクタが前記
第１の電源に接続され、ベースが前記コレクタ同士の共
通接続端に接続され、エミッタが前記ベース同士の共通
接続端に接続されるとともに、抵抗を介して前記第２の
電源に接続される第１２トランジスタを設け、第２の二
重平衡差動回路の第５及び第７のトランジスタのコレク
タ同士の共通接続端と第２の二重平衡差動回路の第４ト
ランジスタ及び第１の二重平衡差動回路の第６トランジ
スタのベース同士の共通接続端との間に、コレクタが前
記第１の電源に接続され、ベースが前記コレクタ同士の
共通接続端に接続され、エミッタが前記ベース同士の共
通接続端に接続されるとともに、抵抗を介して前記第２
の電源に接続される第１３トランジスタを設け、第２の
二重平衡差動回路の第６及び第８のトランジスタのコレ
クタ同士の共通接続端と第２の二重平衡差動回路の第７
トランジスタ及び第１の二重平衡差動回路の第５トラン
ジスタのベース同士の共通接続端との間に、コレクタが
前記第１の電源に接続され、ベースが前記コレクタ同士
の共通接続端に接続され、エミッタが前記ベース同士の
共通接続端に接続されるとともに、抵抗を介して前記第
２の電源に接続される第１４トランジスタを設けてある
ことを特徴とする。
求項２に記載のミキサにおいて、前記第１の二重平衡差
動回路の第５及び第７のトランジスタのコレクタ同士の
共通接続端と第１の二重平衡差動回路の第８トランジス
タ及び前記第２の二重平衡差動回路の第５トランジスタ
のベース同士の共通接続端との間に、コレクタが前記第
１の電源に接続され、ベースが前記コレクタ同士の共通
接続端に接続され、エミッタが前記ベース同士の共通接
続端に接続されるとともに、抵抗を介して前記第２の電
源に接続される第１１トランジスタを設け、第１の二重
平衡差動回路の第６及び第４のトランジスタのコレクタ
同士の共通接続端と第１の二重平衡差動回路の第７トラ
ンジスタ及び第２の二重平衡差動回路の第６トランジス
タのベース同士の共通接続端との間に、コレクタが前記
第１の電源に接続され、ベースが前記コレクタ同士の共
通接続端に接続され、エミッタが前記ベース同士の共通
接続端に接続されるとともに、抵抗を介して前記第２の
電源に接続される第１２トランジスタを設け、第２の二
重平衡差動回路の第５及び第７のトランジスタのコレク
タ同士の共通接続端と第２の二重平衡差動回路の第４ト
ランジスタ及び第１の二重平衡差動回路の第６トランジ
スタのベース同士の共通接続端との間に、コレクタが前
記第１の電源に接続され、ベースが前記コレクタ同士の
共通接続端に接続され、エミッタが前記ベース同士の共
通接続端に接続されるとともに、抵抗を介して前記第２
の電源に接続される第１３トランジスタを設け、第２の
二重平衡差動回路の第６及び第８のトランジスタのコレ
クタ同士の共通接続端と第２の二重平衡差動回路の第７
トランジスタ及び第１の二重平衡差動回路の第５トラン
ジスタのベース同士の共通接続端との間に、コレクタが
前記第１の電源に接続され、ベースが前記コレクタ同士
の共通接続端に接続され、エミッタが前記ベース同士の
共通接続端に接続されるとともに、抵抗を介して前記第
２の電源に接続される第１４トランジスタを設けてある
ことを特徴とする。
【００１４】請求項４に記載の発明に係るミキサは、請
求項２または請求項３に記載のミキサにおいて、前記第
１及び第２の二重平衡差動回路は、それぞれ、前記第９
及び第１０のトランジスタの共通接続エミッタを第２の
電源に接続する前記抵抗に代えて、コレクタが前記第９
及び第１０のトランジスタの共通接続エミッタに接続さ
れ、エミッタが前記第２の電源に接続され、ベースが電
流制御端子に接続される第１５トランジスタを備えるこ
とを特徴とする。
求項２または請求項３に記載のミキサにおいて、前記第
１及び第２の二重平衡差動回路は、それぞれ、前記第９
及び第１０のトランジスタの共通接続エミッタを第２の
電源に接続する前記抵抗に代えて、コレクタが前記第９
及び第１０のトランジスタの共通接続エミッタに接続さ
れ、エミッタが前記第２の電源に接続され、ベースが電
流制御端子に接続される第１５トランジスタを備えるこ
とを特徴とする。
【００１５】請求項５に記載の発明に係るミキサは、請
求項２に記載のミキサにおいて、前記第１及び第２の二
重平衡差動回路は、それぞれ、前記第９及び第１０のト
ランジスタの共通接続エミッタを第２の電源に接続する
前記抵抗を省略し、前記第９及び第１０のトランジスタ
の共通接続エミッタを直接第２の電源に接続してあるこ
とを特徴とする。
求項２に記載のミキサにおいて、前記第１及び第２の二
重平衡差動回路は、それぞれ、前記第９及び第１０のト
ランジスタの共通接続エミッタを第２の電源に接続する
前記抵抗を省略し、前記第９及び第１０のトランジスタ
の共通接続エミッタを直接第２の電源に接続してあるこ
とを特徴とする。
【００１６】以上の請求項１乃至請求項５に記載の発明
によれば、ミキサ部が分周部にとって一定インピーダン
ス（負荷抵抗）とみなせる動作を行うので、分周部は、
ローカル信号を１／２分周する動作を行うことができ
る。また、ミキサ部は、分周部を加えてギルバートセル
乗算器を構成するので、ローカル信号と高周波信号のミ
キシング動作が行える。したがって、本発明のミキサ
は、従来の分周器とミキサを縦積みした構成に相当する
ので、電力消費に寄与する差動対を減らすことができ、
低電力消費の周波数変換方式を実現できる。
によれば、ミキサ部が分周部にとって一定インピーダン
ス（負荷抵抗）とみなせる動作を行うので、分周部は、
ローカル信号を１／２分周する動作を行うことができ
る。また、ミキサ部は、分周部を加えてギルバートセル
乗算器を構成するので、ローカル信号と高周波信号のミ
キシング動作が行える。したがって、本発明のミキサ
は、従来の分周器とミキサを縦積みした構成に相当する
ので、電力消費に寄与する差動対を減らすことができ、
低電力消費の周波数変換方式を実現できる。
【００１７】次に、請求項６に記載の発明に係る直交ミ
キサは、第１の電源に負荷抵抗を介して接続される第１
及び第２のミキサ部と、該第１及び第２のミキサ部と第
２の電源との間に設けられ入力ローカル信号を１／２分
周したローカル信号であって９０度の位相差を有するも
のを前記第１及び第２ミキサ部の対応するローカル信号
入力対に出力する分周部とで構成される直交ミキサであ
って、前記第１及び第２のミキサ部が、それぞれ、エミ
ッタ同士が共通接続されて第１の差動対を形成する第１
及び第２のトランジスタ、エミッタ同士が共通接続され
て第２の差動対を形成する第３及び第４のトランジスタ
を備え、第１及び第３のトランジスタのコレクタ同士、
第２及び第４のトランジスタのコレクタ同士がそれぞれ
共通接続されて出力対を構成するとともに、前記負荷抵
抗を介して前記第１の電源に接続され、第１及び第４の
トランジスタのベース同士、第２及び第３のトランジス
タのベース同士がそれぞれ共通接続されて高周波信号入
力対を構成し、第１差動対の共通接続エミッタと第２差
動対の共通接続エミッタが前記ローカル信号入力対を構
成し、前記分周部が、第１入力対に印加される入力ロー
カル信号をクロック入力として第２入力対に印加される
信号をラッチする動作を行う第１及び第２の二重平衡差
動回路により構成したマスタスレーブ形のＴフリップフ
ロップを備えることを特徴とする。
キサは、第１の電源に負荷抵抗を介して接続される第１
及び第２のミキサ部と、該第１及び第２のミキサ部と第
２の電源との間に設けられ入力ローカル信号を１／２分
周したローカル信号であって９０度の位相差を有するも
のを前記第１及び第２ミキサ部の対応するローカル信号
入力対に出力する分周部とで構成される直交ミキサであ
って、前記第１及び第２のミキサ部が、それぞれ、エミ
ッタ同士が共通接続されて第１の差動対を形成する第１
及び第２のトランジスタ、エミッタ同士が共通接続され
て第２の差動対を形成する第３及び第４のトランジスタ
を備え、第１及び第３のトランジスタのコレクタ同士、
第２及び第４のトランジスタのコレクタ同士がそれぞれ
共通接続されて出力対を構成するとともに、前記負荷抵
抗を介して前記第１の電源に接続され、第１及び第４の
トランジスタのベース同士、第２及び第３のトランジス
タのベース同士がそれぞれ共通接続されて高周波信号入
力対を構成し、第１差動対の共通接続エミッタと第２差
動対の共通接続エミッタが前記ローカル信号入力対を構
成し、前記分周部が、第１入力対に印加される入力ロー
カル信号をクロック入力として第２入力対に印加される
信号をラッチする動作を行う第１及び第２の二重平衡差
動回路により構成したマスタスレーブ形のＴフリップフ
ロップを備えることを特徴とする。
【００１８】請求項７に記載の発明に係る直交ミキサ
は、請求項６に記載の直交ミキサにおいて、前記第１及
び第２の二重平衡差動回路は、それぞれ、エミッタ同士
が共通接続されて第５の差動対を形成する第５及び第６
のトランジスタ、エミッタ同士が共通接続されて第６の
差動対を形成する第７及び第８のトランジスタ、エミッ
タ同士が共通接続されて第７の差動対を形成する第９及
び第１０のトランジスタが設けられ、第９トランジスタ
のコレクタが第５差動対の共通接続エミッタに接続さ
れ、第１０トランジスタのコレクタが第６差動対の共通
接続エミッタに接続されたもとで、第９及び第１０のト
ランジスタのベースが前記第１入力対を構成するととも
に、当該第９及び第１０のトランジスタの共通接続エミ
ッタが抵抗を介して前記第２の電源に接続され、前記第
５及び第７のトランジスタのコレクタ同士、前記第６及
び第８のトランジスタのコレクタ同士がそれぞれ共通接
続され、それぞれ前記第１及び第２のミキサ部のローカ
ル信号入力対に接続され、第５トランジス及び第６トラ
ンジスタのベースが前記第２入力対を構成し、第１の二
重平衡差動回路の第５トランジスのベースが、第２の二
重平衡差動回路の第６及び第８のトランジスタのコレク
タ同士と第７トランジスタのベースとに接続され、第１
の二重平衡差動回路の第６トランジスタのベースが、第
２の二重平衡差動回路の第５及び第７のトランジスタの
コレクタ同士と第８トランジスタのベースとに接続さ
れ、第２の二重平衡差動回路の第５トランジスのベース
が、第１の二重平衡差動回路の第５及び第７のトランジ
スタのコレクタ同士と第８トランジスタのベースとに接
続され、第２の二重平衡差動回路の第６トランジスタの
ベースが、第１の二重平衡差動回路の第６及び第８のト
ランジスタのコレクタ同士と第７トランジスタのベース
とに接続されることを特徴とする。
は、請求項６に記載の直交ミキサにおいて、前記第１及
び第２の二重平衡差動回路は、それぞれ、エミッタ同士
が共通接続されて第５の差動対を形成する第５及び第６
のトランジスタ、エミッタ同士が共通接続されて第６の
差動対を形成する第７及び第８のトランジスタ、エミッ
タ同士が共通接続されて第７の差動対を形成する第９及
び第１０のトランジスタが設けられ、第９トランジスタ
のコレクタが第５差動対の共通接続エミッタに接続さ
れ、第１０トランジスタのコレクタが第６差動対の共通
接続エミッタに接続されたもとで、第９及び第１０のト
ランジスタのベースが前記第１入力対を構成するととも
に、当該第９及び第１０のトランジスタの共通接続エミ
ッタが抵抗を介して前記第２の電源に接続され、前記第
５及び第７のトランジスタのコレクタ同士、前記第６及
び第８のトランジスタのコレクタ同士がそれぞれ共通接
続され、それぞれ前記第１及び第２のミキサ部のローカ
ル信号入力対に接続され、第５トランジス及び第６トラ
ンジスタのベースが前記第２入力対を構成し、第１の二
重平衡差動回路の第５トランジスのベースが、第２の二
重平衡差動回路の第６及び第８のトランジスタのコレク
タ同士と第７トランジスタのベースとに接続され、第１
の二重平衡差動回路の第６トランジスタのベースが、第
２の二重平衡差動回路の第５及び第７のトランジスタの
コレクタ同士と第８トランジスタのベースとに接続さ
れ、第２の二重平衡差動回路の第５トランジスのベース
が、第１の二重平衡差動回路の第５及び第７のトランジ
スタのコレクタ同士と第８トランジスタのベースとに接
続され、第２の二重平衡差動回路の第６トランジスタの
ベースが、第１の二重平衡差動回路の第６及び第８のト
ランジスタのコレクタ同士と第７トランジスタのベース
とに接続されることを特徴とする。
【００１９】請求項８に記載の発明に係る直交ミキサ
は、請求項７に記載の直交ミキサにおいて、前記第１の
二重平衡差動回路の第５及び第７のトランジスタのコレ
クタ同士の共通接続端と第１の二重平衡差動回路の第８
トランジスタ及び前記第２の二重平衡差動回路の第５ト
ランジスタのベース同士の共通接続端との間に、コレク
タが前記第１の電源に接続され、ベースが前記コレクタ
同士の共通接続端に接続され、エミッタが前記ベース同
士の共通接続端に接続されるとともに、抵抗を介して前
記第２の電源に接続される第１１トランジスタを設け、
第１の二重平衡差動回路の第６及び第４のトランジスタ
のコレクタ同士の共通接続端と第１の二重平衡差動回路
の第７トランジスタ及び第２の二重平衡差動回路の第６
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１２トランジスタを設
け、第２の二重平衡差動回路の第５及び第７のトランジ
スタのコレクタ同士の共通接続端と第２の二重平衡差動
回路の第４トランジスタ及び第１の二重平衡差動回路の
第６トランジスタのベース同士の共通接続端との間に、
コレクタが前記第１の電源に接続され、ベースが前記コ
レクタ同士の共通接続端に接続され、エミッタが前記ベ
ース同士の共通接続端に接続されるとともに、抵抗を介
して前記第２の電源に接続される第１３トランジスタを
設け、第２の二重平衡差動回路の第６及び第８のトラン
ジスタのコレクタ同士の共通接続端と第２の二重平衡差
動回路の第７トランジスタ及び第１の二重平衡差動回路
の第５トランジスタのベース同士の共通接続端との間
に、コレクタが前記第１の電源に接続され、ベースが前
記コレクタ同士の共通接続端に接続され、エミッタが前
記ベース同士の共通接続端に接続されるとともに、抵抗
を介して前記第２の電源に接続される第１４トランジス
タを設けてあることを特徴とする。
は、請求項７に記載の直交ミキサにおいて、前記第１の
二重平衡差動回路の第５及び第７のトランジスタのコレ
クタ同士の共通接続端と第１の二重平衡差動回路の第８
トランジスタ及び前記第２の二重平衡差動回路の第５ト
ランジスタのベース同士の共通接続端との間に、コレク
タが前記第１の電源に接続され、ベースが前記コレクタ
同士の共通接続端に接続され、エミッタが前記ベース同
士の共通接続端に接続されるとともに、抵抗を介して前
記第２の電源に接続される第１１トランジスタを設け、
第１の二重平衡差動回路の第６及び第４のトランジスタ
のコレクタ同士の共通接続端と第１の二重平衡差動回路
の第７トランジスタ及び第２の二重平衡差動回路の第６
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１２トランジスタを設
け、第２の二重平衡差動回路の第５及び第７のトランジ
スタのコレクタ同士の共通接続端と第２の二重平衡差動
回路の第４トランジスタ及び第１の二重平衡差動回路の
第６トランジスタのベース同士の共通接続端との間に、
コレクタが前記第１の電源に接続され、ベースが前記コ
レクタ同士の共通接続端に接続され、エミッタが前記ベ
ース同士の共通接続端に接続されるとともに、抵抗を介
して前記第２の電源に接続される第１３トランジスタを
設け、第２の二重平衡差動回路の第６及び第８のトラン
ジスタのコレクタ同士の共通接続端と第２の二重平衡差
動回路の第７トランジスタ及び第１の二重平衡差動回路
の第５トランジスタのベース同士の共通接続端との間
に、コレクタが前記第１の電源に接続され、ベースが前
記コレクタ同士の共通接続端に接続され、エミッタが前
記ベース同士の共通接続端に接続されるとともに、抵抗
を介して前記第２の電源に接続される第１４トランジス
タを設けてあることを特徴とする。
【００２０】請求項９に記載の発明に係る直交ミキサ
は、請求項７または請求項８に記載の直交ミキサにおい
て、前記第１及び第２の二重平衡差動回路は、それぞ
れ、前記第９及び第１０のトランジスタの共通接続エミ
ッタを第２の電源に接続する前記抵抗に代えて、コレク
タが前記第９及び第１０のトランジスタの共通接続エミ
ッタに接続され、エミッタが前記第２の電源に接続さ
れ、ベースが電流制御端子に接続される第１５トランジ
スタを備えることを特徴とする。
は、請求項７または請求項８に記載の直交ミキサにおい
て、前記第１及び第２の二重平衡差動回路は、それぞ
れ、前記第９及び第１０のトランジスタの共通接続エミ
ッタを第２の電源に接続する前記抵抗に代えて、コレク
タが前記第９及び第１０のトランジスタの共通接続エミ
ッタに接続され、エミッタが前記第２の電源に接続さ
れ、ベースが電流制御端子に接続される第１５トランジ
スタを備えることを特徴とする。
【００２１】請求項１０に記載の発明に係る直交ミキサ
は、請求項７に記載の直交ミキサにおいて、前記第１及
び第２の二重平衡差動回路は、それぞれ、前記第９及び
第１０のトランジスタの共通接続エミッタを第２の電源
に接続する前記抵抗を省略して前記第９及び第１０のト
ランジスタの共通接続エミッタを直接第２の電源に接続
してあることを特徴とする。
は、請求項７に記載の直交ミキサにおいて、前記第１及
び第２の二重平衡差動回路は、それぞれ、前記第９及び
第１０のトランジスタの共通接続エミッタを第２の電源
に接続する前記抵抗を省略して前記第９及び第１０のト
ランジスタの共通接続エミッタを直接第２の電源に接続
してあることを特徴とする。
【００２２】以上の請求項６乃至請求項１０に記載の発
明によれば、２つのミキサ部が分周部にとって一定イン
ピーダンス（負荷抵抗）とみなせる動作を行うので、分
周部は、ローカル信号を９０度の位相差をもって１／２
分周する動作を行うことができる。また、２つのミキサ
部は、それぞれ分周部を加えてギルバートセル乗算器を
構成するので、ローカル信号と高周波信号のミキシング
動作が行える。したがって、本発明の分周機能を有する
直交ミキサは、従来の分周器とミキサを縦積みした構成
に相当するので、電力消費に寄与する差動対を減らすこ
とができ、低電力消費の周波数変換方式を実現できる。
明によれば、２つのミキサ部が分周部にとって一定イン
ピーダンス（負荷抵抗）とみなせる動作を行うので、分
周部は、ローカル信号を９０度の位相差をもって１／２
分周する動作を行うことができる。また、２つのミキサ
部は、それぞれ分周部を加えてギルバートセル乗算器を
構成するので、ローカル信号と高周波信号のミキシング
動作が行える。したがって、本発明の分周機能を有する
直交ミキサは、従来の分周器とミキサを縦積みした構成
に相当するので、電力消費に寄与する差動対を減らすこ
とができ、低電力消費の周波数変換方式を実現できる。
【００２３】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
参照して説明する。
【００２４】図１は、本発明の第１実施形態に係る分周
機能を有するミキサを示す。本第１実施形態は、請求項
１に対応する。図１において、本第１実施形態の分周機
能を有するミキサは、ミキサ部１を負荷抵抗Ｒ１を介し
て電源端子３に接続し、分周部２をミキサ部１とグラン
ド端子４との間に配置してある。
機能を有するミキサを示す。本第１実施形態は、請求項
１に対応する。図１において、本第１実施形態の分周機
能を有するミキサは、ミキサ部１を負荷抵抗Ｒ１を介し
て電源端子３に接続し、分周部２をミキサ部１とグラン
ド端子４との間に配置してある。
【００２５】ミキサ部１は、エミッタ同士が共通接続さ
れて第１の差動対を形成するトランジスタＱ１及びＱ２
と、エミッタ同士が共通接続されて第２の差動対を形成
するトランジスタＱ３及びＱ４とで構成される。
れて第１の差動対を形成するトランジスタＱ１及びＱ２
と、エミッタ同士が共通接続されて第２の差動対を形成
するトランジスタＱ３及びＱ４とで構成される。
【００２６】トランジスタＱ１及びＱ３のコレクタ同
士、トランジスタＱ２及びＱ４のコレクタ同士は、それ
ぞれ共通接続されて出力対を構成するとともに、負荷抵
抗Ｒ１を介して電源端子３に接続される。電源端子３に
は、第１の電源（図示例では正極電源）が接続される。
士、トランジスタＱ２及びＱ４のコレクタ同士は、それ
ぞれ共通接続されて出力対を構成するとともに、負荷抵
抗Ｒ１を介して電源端子３に接続される。電源端子３に
は、第１の電源（図示例では正極電源）が接続される。
【００２７】トランジスタＱ１及びＱ４のベース同士、
トランジスタＱ２及びＱ３のベース同士は、それぞれ共
通接続されて高周波信号入力対（以下「ＲＦ入力対」）
（５，６）を構成する。また、第１差動対（Ｑ１，Ｑ
２）の共通接続エミッタと第２差動対（Ｑ３，Ｑ４）の
共通接続エミッタがローカル信号入力対を構成してい
る。
トランジスタＱ２及びＱ３のベース同士は、それぞれ共
通接続されて高周波信号入力対（以下「ＲＦ入力対」）
（５，６）を構成する。また、第１差動対（Ｑ１，Ｑ
２）の共通接続エミッタと第２差動対（Ｑ３，Ｑ４）の
共通接続エミッタがローカル信号入力対を構成してい
る。
【００２８】即ち、ミキサ部１は、図１２に示したギル
バートセル乗算器（ミキサ４０）の上側の２個の差動対
の接続関係と同じ接続関係となっている。
バートセル乗算器（ミキサ４０）の上側の２個の差動対
の接続関係と同じ接続関係となっている。
【００２９】分周部２は、２個のＤラッチ回路２１，２
２を用いたマスタスレーブ形のＴ−ＦＦで構成される。
Ｄラッチ回路２１，２２は、それぞれ、後述するように
３つの差動対で構成される二重平衡差動回路にラッチ動
作を行わせるようにした回路である。
２を用いたマスタスレーブ形のＴ−ＦＦで構成される。
Ｄラッチ回路２１，２２は、それぞれ、後述するように
３つの差動対で構成される二重平衡差動回路にラッチ動
作を行わせるようにした回路である。
【００３０】即ち、Ｄラッチ回路２１，２２は、それぞ
れ、差動対により構成される信号入力対と、クロック入
力対（ローカル入力対）７と、出力対（Ｑ、Ｑ−（この
明細書中ではＱの反転出力を表す））とを備える。そし
て、各二重平衡差動回路は、それぞれ、クロック入力対
７を構成する差動対の２つのトランジスタを交互に動作
させることにより、信号入力対（Ｄ、Ｄ−（この明細書
中ではＤの反転出力を表す））に印加される信号をラッ
チする動作を行うラッチ回路となる。
れ、差動対により構成される信号入力対と、クロック入
力対（ローカル入力対）７と、出力対（Ｑ、Ｑ−（この
明細書中ではＱの反転出力を表す））とを備える。そし
て、各二重平衡差動回路は、それぞれ、クロック入力対
７を構成する差動対の２つのトランジスタを交互に動作
させることにより、信号入力対（Ｄ、Ｄ−（この明細書
中ではＤの反転出力を表す））に印加される信号をラッ
チする動作を行うラッチ回路となる。
【００３１】さて、Ｄラッチ回路２１の出力対（Ｑ、Ｑ
−）は、ミキサ部１のローカル信号入力対に接続される
とともに、Ｄラッチ回路２２の信号入力対（Ｄ、Ｄ−）
に同相で接続される。また、Ｄラッチ回路２２の出力対
（Ｑ、Ｑ−）は、Ｄラッチ回路２１の信号入力対（Ｄ、
Ｄ−）に逆相で接続される。そして、Ｄラッチ回路２
１，２２は、それぞれ、互いに逆相のクロックで動作さ
せる。
−）は、ミキサ部１のローカル信号入力対に接続される
とともに、Ｄラッチ回路２２の信号入力対（Ｄ、Ｄ−）
に同相で接続される。また、Ｄラッチ回路２２の出力対
（Ｑ、Ｑ−）は、Ｄラッチ回路２１の信号入力対（Ｄ、
Ｄ−）に逆相で接続される。そして、Ｄラッチ回路２
１，２２は、それぞれ、互いに逆相のクロックで動作さ
せる。
【００３２】これにより、Ｄラッチ回路２１，２２は、
マスタスレーブ形のＴ−ＦＦを構成し、Ｄラッチ回路２
１の出力対（Ｑ、Ｑ−）に、クロック（ローカル信号）
を１／２分周した信号が出力される。
マスタスレーブ形のＴ−ＦＦを構成し、Ｄラッチ回路２
１の出力対（Ｑ、Ｑ−）に、クロック（ローカル信号）
を１／２分周した信号が出力される。
【００３３】ところで、ミキサ部１では、ＲＦ入力対
（５，６）には、互いに逆相の信号が印加される。つま
り、トランジスタＱ１，Ｑ２の何れか一方と、トランジ
スタＱ３，Ｑ４の何れか一方とが必ずＯＮになるので、
ラッチ回路２１の出力対（Ｑ、Ｑ−）から電源を見たイ
ンピーダンスはほぼ一定の抵抗となる。したがって、分
周部２は、分周動作を行うことができる。
（５，６）には、互いに逆相の信号が印加される。つま
り、トランジスタＱ１，Ｑ２の何れか一方と、トランジ
スタＱ３，Ｑ４の何れか一方とが必ずＯＮになるので、
ラッチ回路２１の出力対（Ｑ、Ｑ−）から電源を見たイ
ンピーダンスはほぼ一定の抵抗となる。したがって、分
周部２は、分周動作を行うことができる。
【００３４】このとき、ラッチ回路２１の出力対（Ｑ、
Ｑ−）には、ローカル信号を１／２分周した信号の電流
が互いに逆相で流れるので、分周部２と上部にあるミキ
サ部１とにより等価的にギルバートセル乗算器が構成さ
れ、所望のミキシング動作が行われる。
Ｑ−）には、ローカル信号を１／２分周した信号の電流
が互いに逆相で流れるので、分周部２と上部にあるミキ
サ部１とにより等価的にギルバートセル乗算器が構成さ
れ、所望のミキシング動作が行われる。
【００３５】ここに、ミキサ部１と分周部２が共通の電
流パス上にあり、分周部２の電流をミキサ部１が利用す
る構成となっている。したがって、独立したミキサと分
周器を横並びで配置する場合よりも消費電力を低減でき
る。
流パス上にあり、分周部２の電流をミキサ部１が利用す
る構成となっている。したがって、独立したミキサと分
周器を横並びで配置する場合よりも消費電力を低減でき
る。
【００３６】次に、図２は、本発明の第２実施形態に係
る分周機能を有するミキサを示す。本第２実施形態は、
請求項２に対応する。なお、ミキサ部１は、第１実施形
態で示したので、説明を省略する。
る分周機能を有するミキサを示す。本第２実施形態は、
請求項２に対応する。なお、ミキサ部１は、第１実施形
態で示したので、説明を省略する。
【００３７】図２において、Ｄラッチ回路２１は、エミ
ッタ同士が共通接続される３つの差動対（Ｑ１１，Ｑ１
２）（Ｑ１３，Ｑ１４）（Ｑ１５，Ｑ１６）で構成され
る。そして、トランジスタＱ１５のコレクタが差動対
（Ｑ１１，Ｑ１２）の共通接続エミッタに接続され、ト
ランジスタＱ１６のコレクタが差動対（Ｑ１３，Ｑ１
４）の共通接続エミッタに接続される。
ッタ同士が共通接続される３つの差動対（Ｑ１１，Ｑ１
２）（Ｑ１３，Ｑ１４）（Ｑ１５，Ｑ１６）で構成され
る。そして、トランジスタＱ１５のコレクタが差動対
（Ｑ１１，Ｑ１２）の共通接続エミッタに接続され、ト
ランジスタＱ１６のコレクタが差動対（Ｑ１３，Ｑ１
４）の共通接続エミッタに接続される。
【００３８】差動対（Ｑ１５，Ｑ１６）では、ベースが
ローカル入力対（７ａ、７ｂ）に接続され、共通接続エ
ミッタが抵抗Ｒ３を介してグランド端子４に接続され
る。グランド端子４には、第２の電源であるアースが接
続される。
ローカル入力対（７ａ、７ｂ）に接続され、共通接続エ
ミッタが抵抗Ｒ３を介してグランド端子４に接続され
る。グランド端子４には、第２の電源であるアースが接
続される。
【００３９】また、差動対（Ｑ１１，１２）（Ｑ１３，
Ｑ１４）の相互間では、トランジスタＱ１１，Ｑ１３の
コレクタ同士とトランジスタＱ１４のベースとが接続さ
れ、共通にミキサ部１の差動対（Ｑ１，Ｑ２）の共通接
続エミッタに接続される。また、トランジスタＱ１２，
Ｑ１４のコレクタ同士とトランジスタＱ１３のベースと
が接続され、共通にミキサ部１の差動対（Ｑ３，Ｑ４）
の共通接続エミッタに接続される。
Ｑ１４）の相互間では、トランジスタＱ１１，Ｑ１３の
コレクタ同士とトランジスタＱ１４のベースとが接続さ
れ、共通にミキサ部１の差動対（Ｑ１，Ｑ２）の共通接
続エミッタに接続される。また、トランジスタＱ１２，
Ｑ１４のコレクタ同士とトランジスタＱ１３のベースと
が接続され、共通にミキサ部１の差動対（Ｑ３，Ｑ４）
の共通接続エミッタに接続される。
【００４０】同様に、Ｄラッチ回路２２は、エミッタ同
士が共通接続される３つの差動対（Ｑ２１，Ｑ２２）
（Ｑ２３，Ｑ２４）（Ｑ２５，Ｑ２６）で構成される。
そして、トランジスタＱ２５のコレクタが差動対（Ｑ２
１，Ｑ２２）の共通接続エミッタに接続され、トランジ
スタＱ２６のコレクタが差動対（Ｑ２３，Ｑ２４）の共
通接続エミッタに接続される。
士が共通接続される３つの差動対（Ｑ２１，Ｑ２２）
（Ｑ２３，Ｑ２４）（Ｑ２５，Ｑ２６）で構成される。
そして、トランジスタＱ２５のコレクタが差動対（Ｑ２
１，Ｑ２２）の共通接続エミッタに接続され、トランジ
スタＱ２６のコレクタが差動対（Ｑ２３，Ｑ２４）の共
通接続エミッタに接続される。
【００４１】差動対（Ｑ２５，Ｑ２６）では、ベースが
ローカル入力対（７ａ、７ｂ）接続され、共通接続エミ
ッタが抵抗Ｒ４を介してグランド端子４に接続される。
グランド端子４には、第２の電源であるアースが接続さ
れる。
ローカル入力対（７ａ、７ｂ）接続され、共通接続エミ
ッタが抵抗Ｒ４を介してグランド端子４に接続される。
グランド端子４には、第２の電源であるアースが接続さ
れる。
【００４２】また、差動対（Ｑ２１，２２）（Ｑ２３，
Ｑ２４）の相互間では、トランジスタＱ２１，Ｑ２３の
コレクタ同士とトランジスタＱ２４のベースとが接続さ
れ、共通に抵抗Ｒ２を介して電源端子３に接続される。
また、トランジスタＱ２２，Ｑ２４のコレクタ同士とト
ランジスタＱ２３のベースとが接続され、共通に抵抗Ｒ
２を介して電源端子３に接続される。
Ｑ２４）の相互間では、トランジスタＱ２１，Ｑ２３の
コレクタ同士とトランジスタＱ２４のベースとが接続さ
れ、共通に抵抗Ｒ２を介して電源端子３に接続される。
また、トランジスタＱ２２，Ｑ２４のコレクタ同士とト
ランジスタＱ２３のベースとが接続され、共通に抵抗Ｒ
２を介して電源端子３に接続される。
【００４３】次いで、Ｄラッチ回路２１，２２の相互間
では、トランジスタＱ１１のベースがトランジスタＱ２
４のコレクタに接続され、トランジスタＱ１２のベース
がトランジスタＱ２１のコレクタに接続される。また、
トランジスタＱ２１のベースがトランジスタＱ１４のベ
ースに接続され、トランジスタＱ２２のベ−スがトラン
ジスタＱ１４のコレクタに接続される。そして、トラン
ジスタＱ１５及びＱ２６のベース同士、トランジスタＱ
１６及びＱ２５のベース同士が共通接続され、ローカル
入力端子対（７ａ，７ｂ）を構成している。
では、トランジスタＱ１１のベースがトランジスタＱ２
４のコレクタに接続され、トランジスタＱ１２のベース
がトランジスタＱ２１のコレクタに接続される。また、
トランジスタＱ２１のベースがトランジスタＱ１４のベ
ースに接続され、トランジスタＱ２２のベ−スがトラン
ジスタＱ１４のコレクタに接続される。そして、トラン
ジスタＱ１５及びＱ２６のベース同士、トランジスタＱ
１６及びＱ２５のベース同士が共通接続され、ローカル
入力端子対（７ａ，７ｂ）を構成している。
【００４４】分周部２について図１との対応関係を示せ
ば、図１における信号入力対（Ｄ、Ｄ−）には、差動対
（Ｑ１１，Ｑ１２）（Ｑ２１，Ｑ２２）のベース端子対
が対応し、クロック入力対（ローカル入力対）７には、
ローカル入力対（７ａ，７ｂ）が対応する。また、出力
対（Ｑ、Ｑ−）には、共通接続のコレクタ対が対応す
る。
ば、図１における信号入力対（Ｄ、Ｄ−）には、差動対
（Ｑ１１，Ｑ１２）（Ｑ２１，Ｑ２２）のベース端子対
が対応し、クロック入力対（ローカル入力対）７には、
ローカル入力対（７ａ，７ｂ）が対応する。また、出力
対（Ｑ、Ｑ−）には、共通接続のコレクタ対が対応す
る。
【００４５】２つのＤラッチ回路２１，２２は、ローカ
ル信号が互いに逆相の関係で印加される接続関係になっ
ているので、マスタスレーブ形のＴ−ＦＦを構成してい
る。
ル信号が互いに逆相の関係で印加される接続関係になっ
ているので、マスタスレーブ形のＴ−ＦＦを構成してい
る。
【００４６】次に、動作を説明する。図２において、下
側に配置されたＤラッチ回路２１にとって、上側のミキ
サ部１は、ほぼ一定インピーダンスの定抵抗に見えるた
め、分周部２は、通常の差動マスタースレーブ形１／２
分周器と等価となり分周動作を行う。この分周動作によ
りミキサ部１と分周部２との接続点には、ローカル入力
の半分の周波数で互いに逆相の電流が流れる。
側に配置されたＤラッチ回路２１にとって、上側のミキ
サ部１は、ほぼ一定インピーダンスの定抵抗に見えるた
め、分周部２は、通常の差動マスタースレーブ形１／２
分周器と等価となり分周動作を行う。この分周動作によ
りミキサ部１と分周部２との接続点には、ローカル入力
の半分の周波数で互いに逆相の電流が流れる。
【００４７】したがって、ミキサ部１と分周部２の全体
は、等価的にギルバートセル乗算器として動作し、ＲＦ
入力対（５，６）に印加されるＲＦ信号について周波数
変換動作を行い、負荷抵抗Ｒ１との接続点からミキシン
グされた信号を出力する。
は、等価的にギルバートセル乗算器として動作し、ＲＦ
入力対（５，６）に印加されるＲＦ信号について周波数
変換動作を行い、負荷抵抗Ｒ１との接続点からミキシン
グされた信号を出力する。
【００４８】以上の説明から明らかなように、本第２実
施形態では、電源とグランド間に２個の二重平衡差動回
路を配置したのと等価となる。したがって、消費電力
は、電源とグランド間に３個の二重平衡差動回路を配置
する従来の構成に比して、約２／３に低減される。
施形態では、電源とグランド間に２個の二重平衡差動回
路を配置したのと等価となる。したがって、消費電力
は、電源とグランド間に３個の二重平衡差動回路を配置
する従来の構成に比して、約２／３に低減される。
【００４９】次に、図３は、本発明の第３実施形態に係
る分周機能を有するミキサを示す。本第３実施形態は、
請求項３に対応する。本第３実施形態の分周機能を有す
るミキサは、第２実施形態において、分周部２に、エミ
ッタフォロワ２３，２４，２５，２６を設けてある。
る分周機能を有するミキサを示す。本第３実施形態は、
請求項３に対応する。本第３実施形態の分周機能を有す
るミキサは、第２実施形態において、分周部２に、エミ
ッタフォロワ２３，２４，２５，２６を設けてある。
【００５０】エミッタフォロワ２３を構成するトランジ
スタＱ１７は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ１１及びＱ１３のコレクタに接続さ
れ、エミッタがトランジスタＱ１４及びＱ２１のベース
に接続されるとともに、抵抗Ｒ５を介してグランド端子
４に接続される。
スタＱ１７は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ１１及びＱ１３のコレクタに接続さ
れ、エミッタがトランジスタＱ１４及びＱ２１のベース
に接続されるとともに、抵抗Ｒ５を介してグランド端子
４に接続される。
【００５１】エミッタフォロワ２４を構成するトランジ
スタＱ１８は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ１２及びＱ１４のコレクタに接続さ
れ、エミッタがトランジスタＱ１３及びＱ２２のベース
に接続されるとともに、抵抗Ｒ５を介してグランド端子
４に接続される。
スタＱ１８は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ１２及びＱ１４のコレクタに接続さ
れ、エミッタがトランジスタＱ１３及びＱ２２のベース
に接続されるとともに、抵抗Ｒ５を介してグランド端子
４に接続される。
【００５２】エミッタフォロワ２５を構成するトランジ
スタＱ２７は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ２１及びＱ２３のコレクタに接続さ
れ、エミッタがトランジスタＱ１２及びＱ２４のベース
に接続されるとともに、抵抗Ｒ６を介してグランド端子
４に接続される。
スタＱ２７は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ２１及びＱ２３のコレクタに接続さ
れ、エミッタがトランジスタＱ１２及びＱ２４のベース
に接続されるとともに、抵抗Ｒ６を介してグランド端子
４に接続される。
【００５３】エミッタフォロワ２６を構成するトランジ
スタＱ２８は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ２２及びＱ２４のコレクタに接続さ
れ、エミッタがトランジスタＱ１１及びＱ２３のベース
に接続されるとともに、抵抗Ｒ６を介してグランド端子
４に接続される。
スタＱ２８は、コレクタが電源端子４に接続され、ベー
スがトランジスタＱ２２及びＱ２４のコレクタに接続さ
れ、エミッタがトランジスタＱ１１及びＱ２３のベース
に接続されるとともに、抵抗Ｒ６を介してグランド端子
４に接続される。
【００５４】本第３実施形態は、第２実施形態と同様に
動作し、同様の効果が得られるが、エミッタフォロワ２
３，２４，２５，２６を設けてあるので、より高周波ま
で動作が可能である。
動作し、同様の効果が得られるが、エミッタフォロワ２
３，２４，２５，２６を設けてあるので、より高周波ま
で動作が可能である。
【００５５】次に、図４は、本発明の第４実施形態に係
る分周機能を有するミキサを示す。本第４実施形態は、
請求項４に対応する。本第４実施形態の分周機能を有す
るミキサは、第２実施形態において、ラッチ回路２１の
抵抗Ｒ３に代えて定電流源となるトランジスタＱ１９を
設け、同様にラッチ回路２２のＲ４に代えて定電流源と
なるトランジスタＱ２９を設けたものである。
る分周機能を有するミキサを示す。本第４実施形態は、
請求項４に対応する。本第４実施形態の分周機能を有す
るミキサは、第２実施形態において、ラッチ回路２１の
抵抗Ｒ３に代えて定電流源となるトランジスタＱ１９を
設け、同様にラッチ回路２２のＲ４に代えて定電流源と
なるトランジスタＱ２９を設けたものである。
【００５６】即ち、トランジスタＱ１９は、コレクタが
トランジスタＱ１５及びＱ１６の共通接続エミッタに接
続され、エミッタがグランド端子４に接続され、ベース
が電流制御端子８に接続される。
トランジスタＱ１５及びＱ１６の共通接続エミッタに接
続され、エミッタがグランド端子４に接続され、ベース
が電流制御端子８に接続される。
【００５７】また、トランジスタＱ２９は、コレクタが
トランジスタＱ２５及びＱ２６の共通接続エミッタに接
続され、エミッタがグランド端子４に接続され、ベース
が電流制御端子８に接続される。
トランジスタＱ２５及びＱ２６の共通接続エミッタに接
続され、エミッタがグランド端子４に接続され、ベース
が電流制御端子８に接続される。
【００５８】本第４実施形態では、第２実施形態と同様
に動作し、同様の効果が得られる。なお、本第４実施形
態においても、第３実施形態で示したエミッタフォロア
を設けることができる。この場合には、所定の電圧利得
を得る操作が行えるので、一層安定した動作が期待でき
る。
に動作し、同様の効果が得られる。なお、本第４実施形
態においても、第３実施形態で示したエミッタフォロア
を設けることができる。この場合には、所定の電圧利得
を得る操作が行えるので、一層安定した動作が期待でき
る。
【００５９】次に、図５は、本発明の第５実施形態に係
る分周機能を有するミキサを示す。本第５実施形態は、
請求項５に対応する。図５において、本第５実施形態の
分周機能を有するミキサは、第２実施形態において、Ｄ
ラッチ回路２１，２２の抵抗Ｒ３をそれぞれ省略し、ト
ランジスタＱ１５及びＱ１６のエミッタと、トランジス
タＱ２５及びＱ２６のエミッタとをそれぞれ直接グラン
ド端子４に接続してある。
る分周機能を有するミキサを示す。本第５実施形態は、
請求項５に対応する。図５において、本第５実施形態の
分周機能を有するミキサは、第２実施形態において、Ｄ
ラッチ回路２１，２２の抵抗Ｒ３をそれぞれ省略し、ト
ランジスタＱ１５及びＱ１６のエミッタと、トランジス
タＱ２５及びＱ２６のエミッタとをそれぞれ直接グラン
ド端子４に接続してある。
【００６０】本第５実施形態では、トランジスタＱ１５
とＱ１６のエミッタ電流の総和を一定にする素子がな
く、同じくトランジスタＱ２５とＱ２６のエミッタ電流
の総和を一定にする素子がないが、入力信号は、一方が
電流を減らすと他方が電流を増加するように動作し総和
が一定に近づくように与えられている。
とＱ１６のエミッタ電流の総和を一定にする素子がな
く、同じくトランジスタＱ２５とＱ２６のエミッタ電流
の総和を一定にする素子がないが、入力信号は、一方が
電流を減らすと他方が電流を増加するように動作し総和
が一定に近づくように与えられている。
【００６１】したがって、本第４実施形態では、分周部
２は、擬似的に差動動作を行うことができ、第２実施形
態と同様に動作し、同様の効果が得られる。加えて抵抗
Ｒ３を省略したので、電源電圧を小さくすることがで
き、さらに消費電力を小さくできる。
２は、擬似的に差動動作を行うことができ、第２実施形
態と同様に動作し、同様の効果が得られる。加えて抵抗
Ｒ３を省略したので、電源電圧を小さくすることがで
き、さらに消費電力を小さくできる。
【００６２】次に、図６は、本発明の第６実施形態に係
る分周機能を有する直交ミキサを示す。本第６実施形態
は、請求項６に対応する。図６において、本第６実施形
態の分周機能を有する直交ミキサは、２つのミキサ部１
１、１２を負荷抵抗Ｒ１、Ｒ７を介して電源端子３に接
続し、分周部２をミキサ１１、１２とグランド端子４と
の間に配置してある。なお、ミキサ部１１、分周部２
は、第１実施形態におけるミキサ１、分周部２と同一構
成であるので、説明を省略する。
る分周機能を有する直交ミキサを示す。本第６実施形態
は、請求項６に対応する。図６において、本第６実施形
態の分周機能を有する直交ミキサは、２つのミキサ部１
１、１２を負荷抵抗Ｒ１、Ｒ７を介して電源端子３に接
続し、分周部２をミキサ１１、１２とグランド端子４と
の間に配置してある。なお、ミキサ部１１、分周部２
は、第１実施形態におけるミキサ１、分周部２と同一構
成であるので、説明を省略する。
【００６３】ミキサ部１２は、エミッタ同士が共通接続
されて第１の差動対を形成するトランジスタＱ５及びＱ
６と、エミッタ同士が共通接続されて第２の差動対を形
成するトランジスタＱ７及びＱ８とで構成される。
されて第１の差動対を形成するトランジスタＱ５及びＱ
６と、エミッタ同士が共通接続されて第２の差動対を形
成するトランジスタＱ７及びＱ８とで構成される。
【００６４】トランジスタＱ５及びＱ７のコレクタ同
士、トランジスタＱ６及びＱ８のコレクタ同士は、それ
ぞれ共通接続されて出力対を構成するとともに、負荷抵
抗Ｒ７を介して電源端子３に接続される。
士、トランジスタＱ６及びＱ８のコレクタ同士は、それ
ぞれ共通接続されて出力対を構成するとともに、負荷抵
抗Ｒ７を介して電源端子３に接続される。
【００６５】トランジスタＱ５及びＱ８のベース同士、
トランジスタＱ６及びＱ７のベース同士は、それぞれ共
通接続され、それぞれミキサ部１１と共通のＲＦ入力対
（５，６）に接続される。また、第１差動対（Ｑ５，Ｑ
６）の共通接続エミッタと第２差動対（Ｑ７，Ｑ８）の
共通接続エミッタがローカル信号入力対としてＤラッチ
回路２２の出力対（Ｑ、Ｑ−）に接続される。
トランジスタＱ６及びＱ７のベース同士は、それぞれ共
通接続され、それぞれミキサ部１１と共通のＲＦ入力対
（５，６）に接続される。また、第１差動対（Ｑ５，Ｑ
６）の共通接続エミッタと第２差動対（Ｑ７，Ｑ８）の
共通接続エミッタがローカル信号入力対としてＤラッチ
回路２２の出力対（Ｑ、Ｑ−）に接続される。
【００６６】本第６実施形態においても、第１実施形態
と同様に、ミキサ部１２では、ＲＦ入力対（５，６）に
は、互いに逆相の信号が印加される。つまり、トランジ
スタＱ５，Ｑ６の何れか一方と、トランジスタＱ７，Ｑ
８の何れか一方とが必ずＯＮになるので、ラッチ回路２
２の出力対（Ｑ、Ｑ−）から電源を見たインピーダンス
はほぼ一定の抵抗となる。したがって、分周部２は、分
周動作を行うことができる。
と同様に、ミキサ部１２では、ＲＦ入力対（５，６）に
は、互いに逆相の信号が印加される。つまり、トランジ
スタＱ５，Ｑ６の何れか一方と、トランジスタＱ７，Ｑ
８の何れか一方とが必ずＯＮになるので、ラッチ回路２
２の出力対（Ｑ、Ｑ−）から電源を見たインピーダンス
はほぼ一定の抵抗となる。したがって、分周部２は、分
周動作を行うことができる。
【００６７】このとき、ラッチ回路２２の出力対（Ｑ、
Ｑ−）には、ローカル信号を１／２分周した信号の電流
が互いに逆相で流れるので、ラッチ回路２２と上部にあ
るミキサ部１２とにより等価的にギルバートセル乗算器
が構成され、所望のミキシング動作が行われる。
Ｑ−）には、ローカル信号を１／２分周した信号の電流
が互いに逆相で流れるので、ラッチ回路２２と上部にあ
るミキサ部１２とにより等価的にギルバートセル乗算器
が構成され、所望のミキシング動作が行われる。
【００６８】ここに、ミキサ部１１，１２と分周部２が
共通の電流パス上にあり、分周部２の電流をミキサ部１
１、１２が利用する構成となっている。したがって、ミ
キサと分周器をそれぞれ独立に使用する場合よりも消費
電力を低減できる。
共通の電流パス上にあり、分周部２の電流をミキサ部１
１、１２が利用する構成となっている。したがって、ミ
キサと分周器をそれぞれ独立に使用する場合よりも消費
電力を低減できる。
【００６９】次に、図６，図７を参照して直交ミキサの
動作を説明する。なお、図７は、直交ミキサの動作を説
明するタイムチャートである。図８において、（１）
は、クロック端子対７に印加されるクロックＡの電圧波
形である。（２）は、ミキサ部１１とＤラッチ回路２１
との接続部Ｂを流れる電流波形である。（３）は、ミキ
サ部１２とＤラッチ回路２２との接続部Ｃを流れる電流
波形である。
動作を説明する。なお、図７は、直交ミキサの動作を説
明するタイムチャートである。図８において、（１）
は、クロック端子対７に印加されるクロックＡの電圧波
形である。（２）は、ミキサ部１１とＤラッチ回路２１
との接続部Ｂを流れる電流波形である。（３）は、ミキ
サ部１２とＤラッチ回路２２との接続部Ｃを流れる電流
波形である。
【００７０】分周部２が、２個のＤラッチ回路２１，２
２で構成されるマスタースレーブ形であるため、接続部
Ｂの電流波形は、クロックＡの立ち上がりエッジに同期
して変化し、接続部Ｃの電流波形は、クロックＡの立ち
下がりエッジに同期して変化する。そして、接続部Ｂ、
Ｃの電流波形がクロックの半分の周波数となっている。
２で構成されるマスタースレーブ形であるため、接続部
Ｂの電流波形は、クロックＡの立ち上がりエッジに同期
して変化し、接続部Ｃの電流波形は、クロックＡの立ち
下がりエッジに同期して変化する。そして、接続部Ｂ、
Ｃの電流波形がクロックの半分の周波数となっている。
【００７１】したがって、接続部Ｂ、Ｃの電流波形の変
化は、クロック半周期分だけ時間が異なっている。この
時間差（位相差）は、接続部Ｂ、Ｃの周波数でみると、
丁度９０度となる。
化は、クロック半周期分だけ時間が異なっている。この
時間差（位相差）は、接続部Ｂ、Ｃの周波数でみると、
丁度９０度となる。
【００７２】このことは、２つのミキサ部１１，１２に
９０度の位相差のローカル信号が入力されることと等価
であることを示し、図６に示したミキサは、直交ミキサ
として動作することが出来る。
９０度の位相差のローカル信号が入力されることと等価
であることを示し、図６に示したミキサは、直交ミキサ
として動作することが出来る。
【００７３】次に、図８は、本発明の第７実施形態に係
る分周機能を有する直交ミキサを示す。本第７実施形態
は、請求項７に対応する。図８において、本第７実施形
態の分周機能を有する直交ミキサは、第６実施形態にお
ける分周部２を構成するＤラッチ回路２１，２２とし
て、第２実施形態におけるＤラッチ回路２１，２２を用
いたものである。
る分周機能を有する直交ミキサを示す。本第７実施形態
は、請求項７に対応する。図８において、本第７実施形
態の分周機能を有する直交ミキサは、第６実施形態にお
ける分周部２を構成するＤラッチ回路２１，２２とし
て、第２実施形態におけるＤラッチ回路２１，２２を用
いたものである。
【００７４】即ち、Ｄラッチ回路２２において、トラン
ジスタＱ２１及びＱ２３のコレクタがトランジスタＱ５
及びＱ６のエミッタにも接続され、またトランジスタＱ
２２及びＱ２４のコレクタがトランジスタＱ７及びＱ８
のエミッタにも接続される。その他の接続関係は、第２
実施形態と同様であるので説明は省略する。
ジスタＱ２１及びＱ２３のコレクタがトランジスタＱ５
及びＱ６のエミッタにも接続され、またトランジスタＱ
２２及びＱ２４のコレクタがトランジスタＱ７及びＱ８
のエミッタにも接続される。その他の接続関係は、第２
実施形態と同様であるので説明は省略する。
【００７５】分周部２について図６との対応関係もを示
せば、図６における信号入力対（Ｄ、Ｄ−）には、差動
対（Ｑ１１，Ｑ１２）（Ｑ２１，Ｑ２２）のベース端子
対が対応し、クロック入力対（ローカル入力対）７に
は、ローカル入力対（７ａ，７ｂ）が対応する。また、
出力対（Ｑ、Ｑ−）には、共通接続のコレクタ対が対応
する。
せば、図６における信号入力対（Ｄ、Ｄ−）には、差動
対（Ｑ１１，Ｑ１２）（Ｑ２１，Ｑ２２）のベース端子
対が対応し、クロック入力対（ローカル入力対）７に
は、ローカル入力対（７ａ，７ｂ）が対応する。また、
出力対（Ｑ、Ｑ−）には、共通接続のコレクタ対が対応
する。
【００７６】２つのＤラッチ回路２１，２２は、ローカ
ル信号が互いに逆相の関係で印加される接続関係になっ
ているので、マスタスレーブ形のＴ−ＦＦを構成してい
る。
ル信号が互いに逆相の関係で印加される接続関係になっ
ているので、マスタスレーブ形のＴ−ＦＦを構成してい
る。
【００７７】次に、動作を説明する。図６において、下
側に配置されたＤラッチ回路２１、２２にとって、上側
のミキサ部１１，１２は、ほぼ一定インピーダンス（定
抵抗負荷）に見えるため、分周部２は、通常の差動マス
タースレーブ形１／２分周器と等価となり分周動作を行
う。この分周動作によりミキサ部１１，１２と分周部２
との接続点には、ローカル入力の半分の周波数で互いに
逆相の電流が流れる。
側に配置されたＤラッチ回路２１、２２にとって、上側
のミキサ部１１，１２は、ほぼ一定インピーダンス（定
抵抗負荷）に見えるため、分周部２は、通常の差動マス
タースレーブ形１／２分周器と等価となり分周動作を行
う。この分周動作によりミキサ部１１，１２と分周部２
との接続点には、ローカル入力の半分の周波数で互いに
逆相の電流が流れる。
【００７８】したがって、ミキサ部１１、１２と分周部
２は、等価的にギルバートセル乗算器として動作し、Ｒ
Ｆ入力対（５，６）に印加されるＲＦ信号について周波
数変換動作を行い、負荷抵抗Ｒ１との接続点からミキシ
ングされた信号を出力する。
２は、等価的にギルバートセル乗算器として動作し、Ｒ
Ｆ入力対（５，６）に印加されるＲＦ信号について周波
数変換動作を行い、負荷抵抗Ｒ１との接続点からミキシ
ングされた信号を出力する。
【００７９】そして、２個のミキサ部１１，１２と２個
のＤラッチ回路２１，２２との接続点を流れる電流の位
相は、ローカル入力信号から見て半周期分、すなわち分
周後の周波数で見て９０度の差が自動的に得られる。こ
れは、２つのミキサ部１１，１２に９０度の位相差のロ
ーカル信号が入力されることと等価であり、直交ミキサ
として動作することが出来る。
のＤラッチ回路２１，２２との接続点を流れる電流の位
相は、ローカル入力信号から見て半周期分、すなわち分
周後の周波数で見て９０度の差が自動的に得られる。こ
れは、２つのミキサ部１１，１２に９０度の位相差のロ
ーカル信号が入力されることと等価であり、直交ミキサ
として動作することが出来る。
【００８０】以上の説明から明らかなように、本第７実
施形態では、電源とグランド間に２個の二重平衡差動回
路を配置したのと等価となる。したがって、消費電力
は、電源とグランド間に４個の二重平衡差動回路を配置
する従来の直交ミキサの構成に比して、約１／２に低減
される。
施形態では、電源とグランド間に２個の二重平衡差動回
路を配置したのと等価となる。したがって、消費電力
は、電源とグランド間に４個の二重平衡差動回路を配置
する従来の直交ミキサの構成に比して、約１／２に低減
される。
【００８１】次に、図９は、本発明の第８実施形態に係
る分周機能を有する直交ミキサを示す。本第８実施形態
は、請求項８に対応する。本第８実施形態の分周機能を
有する直交ミキサは、第７実施形態において分周部２、
エミッタフォロワ２３、２４，２５，２６を設けてあ
る。接続関係は、第３実施形態において説明した通りで
ある。
る分周機能を有する直交ミキサを示す。本第８実施形態
は、請求項８に対応する。本第８実施形態の分周機能を
有する直交ミキサは、第７実施形態において分周部２、
エミッタフォロワ２３、２４，２５，２６を設けてあ
る。接続関係は、第３実施形態において説明した通りで
ある。
【００８２】本第８実施形態は、第７実施形態と同様に
動作し、同様の効果が得られるが、エミッタフォロワ２
３，２４，２５，２６を設けてあるので、より高周波ま
で動作が可能である。
動作し、同様の効果が得られるが、エミッタフォロワ２
３，２４，２５，２６を設けてあるので、より高周波ま
で動作が可能である。
【００８３】次に、図１０は、本発明の第９実施形態に
係る分周機能を有する直交ミキサを示す。本第９実施形
態は、請求項９に対応する。本第９実施形態の分周機能
を有する直交ミキサは、第７実施形態において、ラッチ
回路２１の抵抗Ｒ３に代えて定電流源となるトランジス
タＱ１９を設け、同様にラッチ回路２２のＲ４に代えて
定電流源となるトランジスタＱ２９を設けたものであ
る。接続関係は、第４実施形態において説明した通りで
ある。
係る分周機能を有する直交ミキサを示す。本第９実施形
態は、請求項９に対応する。本第９実施形態の分周機能
を有する直交ミキサは、第７実施形態において、ラッチ
回路２１の抵抗Ｒ３に代えて定電流源となるトランジス
タＱ１９を設け、同様にラッチ回路２２のＲ４に代えて
定電流源となるトランジスタＱ２９を設けたものであ
る。接続関係は、第４実施形態において説明した通りで
ある。
【００８４】本第９実施形態では、第７実施形態と同様
に動作し、同様の効果が得られる。なお、本第９実施形
態においても、第８実施形態と同様にエミッタフォロワ
を設けることができる。この場合には、所定の電圧利得
を得る操作が行えるので、一層安定した動作が期待でき
る。
に動作し、同様の効果が得られる。なお、本第９実施形
態においても、第８実施形態と同様にエミッタフォロワ
を設けることができる。この場合には、所定の電圧利得
を得る操作が行えるので、一層安定した動作が期待でき
る。
【００８５】次に、図１１は、本発明の第１０実施形態
に係る分周機能を有する直交ミキサを示す。本第１０実
施形態は、請求項１０に対応する。図１１において、本
第１０実施形態の分周機能を有する直交ミキサは、第７
実施形態において、Ｄラッチ回路２１，２２の抵抗Ｒ３
をそれぞれ省略し、トランジスタＱ１５及びＱ１６のエ
ミッタと、トランジスタＱ２５及びＱ２６のエミッタと
をそれぞれ直接グランド端子４に接続してある。
に係る分周機能を有する直交ミキサを示す。本第１０実
施形態は、請求項１０に対応する。図１１において、本
第１０実施形態の分周機能を有する直交ミキサは、第７
実施形態において、Ｄラッチ回路２１，２２の抵抗Ｒ３
をそれぞれ省略し、トランジスタＱ１５及びＱ１６のエ
ミッタと、トランジスタＱ２５及びＱ２６のエミッタと
をそれぞれ直接グランド端子４に接続してある。
【００８６】第５実施形態で説明したように、分周部２
は、擬似的に差動動作を行うことができる。したがっ
て、本第１０実施形態の分周機能を有する直交ミキサ
は、第７実施形態と同様に動作し、同様の効果が得られ
る。加えて抵抗Ｒ３を省略したので、電源電圧を小さく
することができ、一層消費電力を小さくできる。 な
お、以上の各実施形態では、トランジスタは、ＮＰＮ形
として説明したが、ＰＮＰ形トランジスタに置き換えて
も同様の動作が得られる。勿論、ＰＮＰ形トランジスタ
を用いる場合は、電源端子４に負電源を接続することに
なる。
は、擬似的に差動動作を行うことができる。したがっ
て、本第１０実施形態の分周機能を有する直交ミキサ
は、第７実施形態と同様に動作し、同様の効果が得られ
る。加えて抵抗Ｒ３を省略したので、電源電圧を小さく
することができ、一層消費電力を小さくできる。 な
お、以上の各実施形態では、トランジスタは、ＮＰＮ形
として説明したが、ＰＮＰ形トランジスタに置き換えて
も同様の動作が得られる。勿論、ＰＮＰ形トランジスタ
を用いる場合は、電源端子４に負電源を接続することに
なる。
【００８７】
【発明の効果】以上説明したように、請求項１乃至請求
項５に記載の発明によれば、従来のミキサと分周器を縦
積みの構成としたのに相当する分周機能を有するミキサ
としたので、当該ミキサの消費電流は、従来のように分
周器とミキサを独立回路として横並びに配置する場合の
約２／３に削減できる。
項５に記載の発明によれば、従来のミキサと分周器を縦
積みの構成としたのに相当する分周機能を有するミキサ
としたので、当該ミキサの消費電流は、従来のように分
周器とミキサを独立回路として横並びに配置する場合の
約２／３に削減できる。
【００８８】また、請求項６乃至請求項１０に記載の発
明によれば、従来の２つのミキサと分周器を縦積みの構
成にした分周機能を有する直交ミキサとしたので、当該
直交ミキサでは、消費電流をさらに大きく削減でき、具
体的には従来の約半分まで消費電力削減が可能である。
明によれば、従来の２つのミキサと分周器を縦積みの構
成にした分周機能を有する直交ミキサとしたので、当該
直交ミキサでは、消費電流をさらに大きく削減でき、具
体的には従来の約半分まで消費電力削減が可能である。
【図１】本発明の第１実施形態に係る分周器付きミキサ
の回路図である。
の回路図である。
【図２】本発明の第２実施形態に係る分周器付きミキサ
の回路図である。
の回路図である。
【図３】本発明の第３実施形態に係る分周器付きミキサ
の回路図である。
の回路図である。
【図４】本発明の第４実施形態に係る分周器付きミキサ
の回路図である。
の回路図である。
【図５】本発明の第５実施形態に係る分周器付きミキサ
の回路図である。
の回路図である。
【図６】本発明の第６実施形態に係る分周器付き直交ミ
キサの回路図である。
キサの回路図である。
【図７】直交ミキサの動作を説明するためのタイミング
チャートである。
チャートである。
【図８】本発明の第７実施形態に係る分周器付き直交ミ
キサの回路図である。
キサの回路図である。
【図９】本発明の第８実施形態に係る分周器付き直交ミ
キサの回路図である。
キサの回路図である。
【図１０】本発明の第９実施形態に係る分周器付き直交
ミキサの回路図である。
ミキサの回路図である。
【図１１】本発明の第１０実施形態に係る分周器付き直
交ミキサの回路図である。
交ミキサの回路図である。
【図１２】従来の周波数変換方式の回路図である。
１、１１，１２ ミキサ部 ２ 分周部 ３ 電源端子 ４ グランド端子 ５，６ 高周波入力端子（ＲＦ入力端子） ７ クロック入力対（ローカル入力対） ７ａ、７ｂ ローカル入力端子 ８ 電流制御端子 ２１，２２ Ｄラッチ回路 ２３，２４、２５、２６ エミッタフォロワ Ｒ１、Ｒ２ 負荷抵抗
Claims (10)
- 【請求項１】 第１の電源に負荷抵抗を介して接続され
るミキサ部と、該ミキサ部と第２の電源との間に設けら
れ入力ローカル信号を１／２分周したローカル信号を前
記ミキサ部のローカル信号入力対に出力する分周部とで
構成されるミキサであって、 前記ミキサ部が、 エミッタ同士が共通接続されて第１の差動対を形成する
第１及び第２のトランジスタ、エミッタ同士が共通接続
されて第２の差動対を形成する第３及び第４のトランジ
スタを備え、 第１及び第３のトランジスタのコレクタ同士、第２及び
第４のトランジスタのコレクタ同士がそれぞれ共通接続
されて出力対を構成するとともに、前記負荷抵抗を介し
て前記第１の電源に接続され、 第１及び第４のトランジスタのベース同士、第２及び第
３のトランジスタのベース同士がそれぞれ共通接続され
て高周波信号入力対を構成し、第１差動対の共通接続エ
ミッタと第２差動対の共通接続エミッタが前記ローカル
信号入力対を構成し、 前記分周部が、 第１入力対に印加される入力ローカル信号をクロック入
力として第２入力対に印加される信号をラッチする動作
を行う第１及び第２の二重平衡差動回路により構成した
マスタスレーブ形のＴフリップフロップを備えることを
特徴とするミキサ。 - 【請求項２】 請求項１に記載のミキサにおいて、 前記第１及び第２の二重平衡差動回路は、それぞれ、 エミッタ同士が共通接続されて第５の差動対を形成する
第５及び第６のトランジスタ、エミッタ同士が共通接続
されて第６の差動対を形成する第７及び第８のトランジ
スタ、エミッタ同士が共通接続されて第７の差動対を形
成する第９及び第１０のトランジスタが設けられ、第９
トランジスタのコレクタが第５差動対の共通接続エミッ
タに接続され、第１０トランジスタのコレクタが第６差
動対の共通接続エミッタに接続されたもとで、 第９及び第１０のトランジスタのベースが前記第１入力
対を構成するとともに、当該第９及び第１０のトランジ
スタの共通接続エミッタが抵抗を介して前記第２の電源
に接続され、 前記第５及び第７のトランジスタのコレクタ同士、前記
第６及び第８のトランジスタのコレクタ同士がそれぞれ
共通接続されて前記ミキサ部のローカル信号入力対に接
続され、 第５及び第６のトランジスタのベースが前記第２入力対
を構成し、 第１の二重平衡差動回路の第５トランジスのベースが、
第２の二重平衡差動回路の第６及び第８のトランジスタ
のコレクタ同士と第７トランジスタのベースとに接続さ
れ、第１の二重平衡差動回路の第６トランジスタのベー
スが、第２の二重平衡差動回路の第５及び第７のトラン
ジスタのコレクタ同士と第８トランジスタのベースとに
接続され、 第２の二重平衡差動回路の第５トランジスのベースが、
第１の二重平衡差動回路の第５及び第７のトランジスタ
のコレクタ同士と第８トランジスタのベースとに接続さ
れ、第２の二重平衡差動回路の第６トランジスタのベー
スが、第１の二重平衡差動回路の第６及び第８のトラン
ジスタのコレクタ同士と第７トランジスタのベースとに
接続されることを特徴とするミキサ。 - 【請求項３】 請求項２に記載のミキサにおいて、 前記第１の二重平衡差動回路の第５及び第７のトランジ
スタのコレクタ同士の共通接続端と第１の二重平衡差動
回路の第８トランジスタ及び前記第２の二重平衡差動回
路の第５トランジスタのベース同士の共通接続端との間
に、コレクタが前記第１の電源に接続され、ベースが前
記コレクタ同士の共通接続端に接続され、エミッタが前
記ベース同士の共通接続端に接続されるとともに、抵抗
を介して前記第２の電源に接続される第１１トランジス
タを設け、 第１の二重平衡差動回路の第６及び第４のトランジスタ
のコレクタ同士の共通接続端と第１の二重平衡差動回路
の第７トランジスタ及び第２の二重平衡差動回路の第６
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１２トランジスタを設
け、 第２の二重平衡差動回路の第５及び第７のトランジスタ
のコレクタ同士の共通接続端と第２の二重平衡差動回路
の第４トランジスタ及び第１の二重平衡差動回路の第６
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１３トランジスタを設
け、 第２の二重平衡差動回路の第６及び第８のトランジスタ
のコレクタ同士の共通接続端と第２の二重平衡差動回路
の第７トランジスタ及び第１の二重平衡差動回路の第５
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１４トランジスタを設け
てあることを特徴とするミキサ。 - 【請求項４】 請求項２または請求項３に記載のミキサ
において、 前記第１及び第２の二重平衡差動回路は、それぞれ、前
記第９及び第１０のトランジスタの共通接続エミッタを
第２の電源に接続する前記抵抗に代えて、コレクタが前
記第９及び第１０のトランジスタの共通接続エミッタに
接続され、エミッタが前記第２の電源に接続され、ベー
スが電流制御端子に接続される第１５トランジスタを備
えることを特徴とするミキサ。 - 【請求項５】 請求項２に記載のミキサにおいて、 前記第１及び第２の二重平衡差動回路は、それぞれ、前
記第９及び第１０のトランジスタの共通接続エミッタを
第２の電源に接続する前記抵抗を省略し、前記第９及び
第１０のトランジスタの共通接続エミッタを直接第２の
電源に接続してあることを特徴とするミキサ。 - 【請求項６】 第１の電源に負荷抵抗を介して接続され
る第１及び第２のミキサ部と、該第１及び第２のミキサ
部と第２の電源との間に設けられ入力ローカル信号を１
／２分周したローカル信号であって９０度の位相差を有
するものを前記第１及び第２ミキサ部の対応するローカ
ル信号入力対に出力する分周部とで構成される直交ミキ
サであって、 前記第１及び第２のミキサ部が、それぞれ、 エミッタ同士が共通接続されて第１の差動対を形成する
第１及び第２のトランジスタ、エミッタ同士が共通接続
されて第２の差動対を形成する第３及び第４のトランジ
スタを備え、 第１及び第３のトランジスタのコレクタ同士、第２及び
第４のトランジスタのコレクタ同士がそれぞれ共通接続
されて出力対を構成するとともに、前記負荷抵抗を介し
て前記第１の電源に接続され、 第１及び第４のトランジスタのベース同士、第２及び第
３のトランジスタのベース同士がそれぞれ共通接続され
て高周波信号入力対を構成し、 第１差動対の共通接続エミッタと第２差動対の共通接続
エミッタが前記ローカル信号入力対を構成し、 前記分周部が、 第１入力対に印加される入力ローカル信号をクロック入
力として第２入力対に印加される信号をラッチする動作
を行う第１及び第２の二重平衡差動回路により構成した
マスタスレーブ形のＴフリップフロップを備えることを
特徴とする直交ミキサ。 - 【請求項７】 請求項６に記載の直交ミキサにおいて、 前記第１及び第２の二重平衡差動回路は、それぞれ、 エミッタ同士が共通接続されて第５の差動対を形成する
第５及び第６のトランジスタ、エミッタ同士が共通接続
されて第６の差動対を形成する第７及び第８のトランジ
スタ、エミッタ同士が共通接続されて第７の差動対を形
成する第９及び第１０のトランジスタが設けられ、第９
トランジスタのコレクタが第５差動対の共通接続エミッ
タに接続され、第１０トランジスタのコレクタが第６差
動対の共通接続エミッタに接続されたもとで、 第９及び第１０のトランジスタのベースが前記第１入力
対を構成するとともに、当該第９及び第１０のトランジ
スタの共通接続エミッタが抵抗を介して前記第２の電源
に接続され、 前記第５及び第７のトランジスタのコレクタ同士、前記
第６及び第８のトランジスタのコレクタ同士がそれぞれ
共通接続され、それぞれ前記第１及び第２のミキサ部の
ローカル信号入力対に接続され、 第５トランジス及び第６トランジスタのベースが前記第
２入力対を構成し、第１の二重平衡差動回路の第５トラ
ンジスのベースが、第２の二重平衡差動回路の第６及び
第８のトランジスタのコレクタ同士と第７トランジスタ
のベースとに接続され、第１の二重平衡差動回路の第６
トランジスタのベースが、第２の二重平衡差動回路の第
５及び第７のトランジスタのコレクタ同士と第８トラン
ジスタのベースとに接続され、 第２の二重平衡差動回路の第５トランジスのベースが、
第１の二重平衡差動回路の第５及び第７のトランジスタ
のコレクタ同士と第８トランジスタのベースとに接続さ
れ、第２の二重平衡差動回路の第６トランジスタのベー
スが、第１の二重平衡差動回路の第６及び第８のトラン
ジスタのコレクタ同士と第７トランジスタのベースとに
接続されることを特徴とする直交ミキサ。 - 【請求項８】 請求項７に記載の直交ミキサにおいて、 前記第１の二重平衡差動回路の第５及び第７のトランジ
スタのコレクタ同士の共通接続端と第１の二重平衡差動
回路の第８トランジスタ及び前記第２の二重平衡差動回
路の第５トランジスタのベース同士の共通接続端との間
に、コレクタが前記第１の電源に接続され、ベースが前
記コレクタ同士の共通接続端に接続され、エミッタが前
記ベース同士の共通接続端に接続されるとともに、抵抗
を介して前記第２の電源に接続される第１１トランジス
タを設け、 第１の二重平衡差動回路の第６及び第４のトランジスタ
のコレクタ同士の共通接続端と第１の二重平衡差動回路
の第７トランジスタ及び第２の二重平衡差動回路の第６
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１２トランジスタを設
け、 第２の二重平衡差動回路の第５及び第７のトランジスタ
のコレクタ同士の共通接続端と第２の二重平衡差動回路
の第４トランジスタ及び第１の二重平衡差動回路の第６
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１３トランジスタを設
け、 第２の二重平衡差動回路の第６及び第８のトランジスタ
のコレクタ同士の共通接続端と第２の二重平衡差動回路
の第７トランジスタ及び第１の二重平衡差動回路の第５
トランジスタのベース同士の共通接続端との間に、コレ
クタが前記第１の電源に接続され、ベースが前記コレク
タ同士の共通接続端に接続され、エミッタが前記ベース
同士の共通接続端に接続されるとともに、抵抗を介して
前記第２の電源に接続される第１４トランジスタを設け
てあることを特徴とする直交ミキサ。 - 【請求項９】 請求項７または請求項８に記載の直交ミ
キサにおいて、 前記第１及び第２の二重平衡差動回路は、それぞれ、前
記第９及び第１０のトランジスタの共通接続エミッタを
第２の電源に接続する前記抵抗に代えて、 コレクタが前記第９及び第１０のトランジスタの共通接
続エミッタに接続され、エミッタが前記第２の電源に接
続され、ベースが電流制御端子に接続される第１５トラ
ンジスタを備えることを特徴とする直交ミキサ。 - 【請求項１０】 請求項７に記載の直交ミキサにおい
て、 前記第１及び第２の二重平衡差動回路は、それぞれ、前
記第９及び第１０のトランジスタの共通接続エミッタを
第２の電源に接続する前記抵抗を省略して 前記第９及
び第１０のトランジスタの共通接続エミッタを直接第２
の電源に接続してあることを特徴とする直交ミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20278999A JP3312614B2 (ja) | 1999-07-16 | 1999-07-16 | ミキサ及び直交ミキサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20278999A JP3312614B2 (ja) | 1999-07-16 | 1999-07-16 | ミキサ及び直交ミキサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036350A true JP2001036350A (ja) | 2001-02-09 |
| JP3312614B2 JP3312614B2 (ja) | 2002-08-12 |
Family
ID=16463230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20278999A Expired - Fee Related JP3312614B2 (ja) | 1999-07-16 | 1999-07-16 | ミキサ及び直交ミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3312614B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803368B1 (ko) | 2006-12-07 | 2008-02-13 | 주식회사 하이닉스반도체 | 주파수 분주기 회로 |
| JP2009050006A (ja) * | 2007-08-14 | 2009-03-05 | Sony Corp | Ｉｑ信号発生器を有効に実施するためのシステム及び方法 |
| WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
| CN110445468A (zh) * | 2019-08-14 | 2019-11-12 | 厦门科塔电子有限公司 | 一种双平衡有源混频器 |
-
1999
- 1999-07-16 JP JP20278999A patent/JP3312614B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803368B1 (ko) | 2006-12-07 | 2008-02-13 | 주식회사 하이닉스반도체 | 주파수 분주기 회로 |
| JP2009050006A (ja) * | 2007-08-14 | 2009-03-05 | Sony Corp | Ｉｑ信号発生器を有効に実施するためのシステム及び方法 |
| WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
| CN110445468A (zh) * | 2019-08-14 | 2019-11-12 | 厦门科塔电子有限公司 | 一种双平衡有源混频器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3312614B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7272620B1 (en) | Frequency divider with low harmonics | |
| Razavi | A 900-MHz/1.8-GHz CMOS transmitter for dual-band applications | |
| JP4246166B2 (ja) | 分周回路及びそれを用いたマルチモード無線機 | |
| US6313688B1 (en) | Mixer structure and method of using same | |
| US7792215B2 (en) | Direct-conversion receiver and sub-harmonic frequency mixer thereof | |
| JP4647361B2 (ja) | 半導体集積回路 | |
| JP4965473B2 (ja) | 周波数シンセサイザ | |
| CN100459414C (zh) | 射频混合器装置 | |
| Fang et al. | An image-rejection down-converter for low-IF receivers | |
| US6785528B2 (en) | Quadrature divider | |
| JP3312614B2 (ja) | ミキサ及び直交ミキサ | |
| KR20020040903A (ko) | π/2 이상기 | |
| EP1406380A1 (en) | Mixer circuit | |
| JP4765029B2 (ja) | 映像周波数を強固に排除する低ノイズ周波数コンバータ | |
| US20100156502A1 (en) | Signal processor comprising a frequency converter | |
| JP4267181B2 (ja) | 差動アンプ回路、差動変換回路及びミキサ回路 | |
| JP2000511027A (ja) | 高周波レシーバ | |
| Wu et al. | 5.2/5.7-GHz 48-dB image rejection GaInP/GaAs HBT Weaver down-converter using LO frequency quadrupler | |
| JP2005184608A (ja) | 通信用半導体集積回路 | |
| KR100274447B1 (ko) | 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조 | |
| US5821802A (en) | Transformer-coupled mixer circuit | |
| US7155194B2 (en) | Mixer used in direct conversion transceiver and related method | |
| JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| JP4634448B2 (ja) | 無線受信機フロントエンド、及び入力信号を周波数変換する方法 | |
| CN104113284A (zh) | 换衡器混频器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |