JP2001034222A - クロック位相自動調整システムおよび方法 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ映像信号のノイズ成分に影響される
ことなく、アナログ映像信号のサンプリングクロックで
あるドットクロックの位相自動調整を安定した状態で行
う。 【解決手段】 ノイズマスク部１５は、アナログ映像入
力信号のブランキング期間におけるディジタル信号の変
動の最大値をノイズレベル値として検出し、ノイズレベ
ル値以上の値をマスク信号値として決定し、ディジタル
信号に含まれるノイズ成分をマスク信号によってマスク
する。位相検出部１６は、ノイズ成分がマスクされたデ
ィジタル信号に基づいて、位相検出結果を出力する。Ｃ
ＰＵ１３は、ＰＬＬ回路１４に数段階の位相設定を行
い、各段階のＰＬＬ回路１４の位相における位相検出結
果を記憶し、位相検出結果が最大であった時の位相を最
適として、最適な位相をＰＬＬ回路１４に設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル方式の
表示装置において生成される、アナログ映像信号をサン
プリングするためのサンプリングクロックであるドット
クロックの位相を、自動的に調整するクロック位相自動
調整システムおよび方法に関する。

【０００２】

【従来の技術】一般に、液晶パネルやＰＤＰ（プラズマ
ディスプレイ）パネルのような格子上デバイスを利用し
たコンピュータ用のディスプレイモニタなどの表示装置
は、コンピュータ本体から出力されたアナログ映像入力
信号をアナログ／ディジタル（以降Ａ／Ｄ）変換して、
画面の各画素へディジタル信号を導いている。上述のア
ナログ映像入力信号は、コンピュータ内の画像メモリ上
に記憶されている画像データが、そのコンピュータのド
ットクロックに同期して、順次読み出され、ディジタル
−アナログ（以降Ｄ／Ａ）変換された信号である。

【０００３】通常、このアナログ映像入力信号を表示装
置においてＡ／Ｄ変換する際には、コンピュータのドッ
トクロックと周波数が等しいドットクロックが表示装置
内で生成され、生成されたドットクロックに同期してＡ
／Ｄ変換が行われる。そこで、表示装置は、水平同期信
号に位相ロックしたＰＬＬ（Phase Locked loop）回
路を用いて、アナログ映像入力信号に同期した水平同期
信号の周波数を逓倍し、ドットクロックを生成してい
る。

【０００４】しかし、コンピュータのドットクロックの
位相と、表示装置のドットクロックの位相とがずれてい
る場合には、コンピュータの画像メモリに記憶されてい
る画像データの値どおりにアナログ映像入力信号をサン
プリングできないため、表示装置に表示される画像に１
画素レベルの水平方向の画面揺れおよびちらつきが発生
する。よって、コンピュータのドットクロックと、表示
装置のドットクロックとは位相が一致していなければな
らない。

【０００５】上述のようなドットクロックの位相は、温
度などの周辺の環境によって変化することがあり、再調
整を必要とする。そのためドットクロックの位相を自動
的に調整する様々なクロック位相自動調整システムが考
えだされている。

【０００６】図４は従来のクロック位相自動調整システ
ムの構成を示すブロック図である。図４の従来のクロッ
ク位相自動調整システムは、Ａ／Ｄ変換器１と、位相検
出部１６と、ＣＰＵ１７と、ＰＬＬ回路１４とから構成
される。

【０００７】Ａ／Ｄ変換器１はアナログ映像入力信号と
ＰＬＬ回路１４から出力されたドットクロックとを入力
し、ドットクロックの立ち上がりエッジでアナログ映像
入力信号をディジタル信号に変換する。位相検出部１６
は、Ｄフリップフロップ８と、差分回路９と、絶対値検
出回路１０と、巡回加算回路１１と、保持回路１２とか
ら構成される。Ｄフリップフロップ８は、Ａ／Ｄ変換器
１から出力されたディジタル信号を記憶する。差分回路
９は、今回入力されたディジタル信号と、Ｄフリップフ
ロップ回路８に記憶された前回のディジタル信号との差
分を出力する。絶対値検出回路１０は、差分回路９から
出力されたディジタル信号の差分の絶対値を出力する。
保持回路１２は、ＣＰＵ１７から次の測定指示があるま
で、巡回加算回路１２の出力値を位相検出結果として保
持し続ける。巡回加算回路１１は、絶対値検出回路１０
からの出力をＣＰＵ１７からの測定指示があった時点か
ら次の測定指示があった時点まで累積加算し、その加算
値を位相検出結果としてＣＰＵ１７に出力する。

【０００８】ＰＬＬ回路１４は、アナログ映像入力信号
の水平同期信号に位相ロックし、水平同期信号の周波数
を逓倍して、ドットクロックを発生させる。ＰＬＬ回路
１４は、Ｎ段階（Ｎ＝１、２、．．Ｎ）の位相設定を行
うことができる。ＣＰＵ１７はＰＬＬ回路１４の位相を
設定する度に、絶対値検出回路１０と、保持回路１２と
に測定指示を出力する。ＣＰＵ１７は、ＰＬＬ回路１４
のレジスタに位相の設定を段階的に行うことによって、
各段階の位相毎に位相検出部１６から出力される位相検
出結果を記憶し、各段階の位相のうち位相検出結果が最
大である位相を、最終的にＰＬＬ回路１４に設定し、Ｐ
ＬＬ回路１４の位相調整を行う。

【０００９】次に従来のクロック位相自動調整システム
の動作について詳細に説明する。図５にアナログ映像入
力信号と、表示装置のドットクロックとの関係を示すタ
イムチャートを示す。図５には、上から順に表示装置に
入力されるアナログ映像入力信号の波形と、ＰＬＬ回路
１４の位相をある段階に設定した場合にＰＬＬ回路１４
から出力されるドットクロック０の波形と、ＰＬＬ回路
１４の位相をドットクロック０とは異なる段階に設定し
た場合にＰＬＬ回路１４から出力されるドットクロック
１の波形が図示されている。

【００１０】ドットクロックの自動調整を行う場合、ア
ナログ映像入力信号として、簡単なテストパターンを有
するテスト信号を用いる。図５のアナログ映像入力信号
は、白レベルと黒レベルを１画素ずつ繰り返すドットク
ロック位相調整用のテスト信号である。

【００１１】Ａ／Ｄ変換器１は、アナログ映像入力信号
をドットクロックの立ち上がりの時点でサンプリングを
行う。ドットクロック０を用いてアナログ映像入力信号
をサンプリングした場合、Ａ／Ｄ変換器１は、白レベル
から黒レベルへ移行する過渡期および黒レベルから白レ
ベルへ移行する過渡期にアナログ映像入力信号のサンプ
リングを行うため、表示装置は、画面上に白黒交互のテ
ストパターンどおりの映像を表示することができない。
一方、ドットクロック１を用いてアナログ映像入力信号
をサンプリングした場合、Ａ／Ｄ変換器１は、アナログ
映像入力信号が白レベルで安定している時および黒レベ
ルで安定している時にアナログ映像入力信号のサンプリ
ングを行うため、表示装置は、画面上に白黒交互のテス
トパターンどおりの映像を表示することができる。

【００１２】つまり、アナログ映像入力信号の過渡期は
位相不適期間であり、この期間中においてアナログ映像
入力信号のサンプリングが行われるべきではなく、アナ
ログ映像入力信号の安定期は位相最適期間であり、この
期間でアナログ映像入力信号のサンプリングが行われる
べきである。よって、ドットクロック１の位相が、ドッ
トクロック０の位相よりもＰＬＬ回路１４から出力され
るドットクロックの位相として適当である。

【００１３】なお、ＰＬＬ回路１４の出力するドットク
ロックが、ドットクロック０の位相であった場合は、前
回サンプリングされたディジタル信号と、今回サンプリ
ングされたディジタル信号との差分の絶対値が、白レベ
ル値と黒レベル値との差分の絶対値より小さくなる。そ
の結果、位相検出部１６が出力する位相検出結果も、位
相検出結果の最大値である白レベル値と黒レベル値との
差分の絶対値の累積加算値より小さくなる。

【００１４】一方、ＰＬＬ回路１４から出力されるドッ
トクロックの位相が、ドットクロック１の位相であった
場合は、前回サンプリングされた値と今回サンプリング
された値との差分の絶対値が、白レベル値と黒レベル値
との差分の絶対値と等しくなり、位相検出部１６から出
力された位相検出結果は最大となる。つまり、位相検出
部１６から出力された位相検出結果の値が最大である時
の位相が、最適な位相であることになる。

【００１５】ＣＰＵ１７は、ＰＬＬ回路のドットクロッ
クの位相を１段階ずつシフトさせながら、位相検出部１
６の位相検出結果を各段階の位相について求め、位相検
出結果が最大であったときの位相を最適な位相であると
判定し、ドットクロックの位相調整を行う。

【００１６】実際にはアナログ映像信号はノイズ成分を
含んでおり、Ａ／Ｄ変換後のディジタル信号の下位ビッ
トには、必ずノイズ成分が含まれている。なお、上述し
た従来のクロック位相自動調整システムにおいて、位相
検出部１６が、差分回路９を有しており、差分回路９が
ノイズ成分を含んだディジタル信号をそのまま差分した
場合、ドットクロックの位相検出結果に狂いが生じ、最
適な位相調整が困難になる可能性がある。

【００１７】

【発明が解決しようとする課題】上述した従来のクロッ
ク位相自動調整システムでは、アナログ映像信号に含ま
れるノイズ成分およびＡ／Ｄ変換時などに発生する電源
ノイズなどによって、最適な位相を安定した状態で検出
できなくなるなどの問題があった。

【００１８】よって、本発明の目的はアナログ映像信号
に含まれるノイズ成分に影響されることなく、ドットク
ロックの自動位相調整を安定した状態で行うことができ
るクロック位相自動調整システムを提供することであ
る。

【００１９】

【課題を解決するための手段】上記問題を解決するため
に、本発明のクロック位相自動調整システムは、アナロ
グ映像信号の水平同期信号および垂直同期信号を入力と
し、前記アナログ映像信号の走査線のうち、制御手段に
よって予め設定されている位相測定範囲に含まれる走査
線の水平ブランキング期間中に、該水平ブランキング期
間中であることを示すブランキングパルスを、前記制御
手段によって予め設定されている時間だけ発生させるブ
ランキングパルス生成手段と、前記ブランキングパルス
が発生している間に、前記アナログ／ディジタル変換手
段から出力されるディジタル信号を、ノイズ信号として
通過させるゲート手段と、前記ノイズ信号の値と、記憶
されている前記ノイズ信号の値とを比較し、大きい方を
新たなノイズ信号の最大値として記憶するとともに、該
新たなノイズ信号の最大値を出力する最大値検出手段
と、前記制御手段により前記測定指示が入力された時点
から、次の測定指示が入力される時点まで、前記最大値
検出手段から出力されたノイズ信号の最大値を、ノイズ
レベル値として保持する最大値保持手段と、前記ノイズ
レベル値以上の値をマスク信号値として決定し、該マス
ク信号を出力するマスク値決定手段と、前記マスク信号
によって、前記アナログ／ディジタル変換手段から出力
されるディジタル信号をマスクし、マスクされたディジ
タル信号を、前記位相検出手段へ出力するマスク手段と
から構成されるノイズマスク手段をさらに備える。

【００２０】本発明のクロック位相自動調整システムで
は、水平ブランキング期間におけるディジタル信号の変
動を計測し、ディジタル信号からノイズ成分をマスクす
るノイズマスク手段を備え、ノイズ成分をマスクしたデ
ィジタル信号によって、ドットクロックの位相検出を行
うため、ドットクロックの自動位相調整を安定した状態
で行うことができる。

【００２１】

【発明の実施の形態】次に本発明の一実施形態のクロッ
ク位相自動調整システムについて図面を参照して詳細に
説明する。図１は本実施形態のクロック位相自動調整シ
ステムへ入力されるアナログ映像入力信号の１フィール
ド分の信号の画面イメージ図である。図２は本実施形態
のクロック位相自動調整システムの構成を示すブロック
図である。図３は本実施形態のクロック位相自動調整シ
ステムの動作を示すタイムチャートである。図２におい
て、図４と同一の符号を付けられている構成要素は、す
べて同一の構成要素である。

【００２２】まず、本発明の一実施形態のクロック位相
自動調整システムへ入力されるアナログ映像入力信号に
ついて説明する。図１は、画面上の走査が画面左上から
右下まで行われたときの１フィールドのアナログ映像入
力信号を画面イメージで表しており、１行は１本の走査
線を表している。１フィールドのアナログ映像入力信号
は映像期間の信号とブランキング期間の信号とに大別さ
れる。映像期間の信号は、実際に画面上に表示される映
像信号であり、ブランキング期間の信号は、画面表示を
制御するための制御信号である。ブランキング期間は１
フィールドの先頭の垂直ブランキング期間（Ｖブランキ
ング）および１本の走査線の先頭の水平ブランキング期
間（Ｈブランキング）があり、この期間での信号レベル
は黒レベルである。垂直同期信号は垂直ブランキング期
間中にオンとなり、水平同期信号は水平ブランキング期
間中にオンとなる。ブランキング期間中において、垂直
同期信号および水平同期信号がオンとなっている期間を
特に同期期間という。

【００２３】また、本実施形態のクロック位相自動調整
システムでは従来と同様に、映像期間中に高い値と低い
値を１画素ずつ繰り返す映像パターンを有するアナログ
映像信号がテスト信号として用いられる。位相検出は、
映像期間中に指定されている位相測定範囲内で行われ
る。位相測定範囲としては、映像期間中の任意の範囲を
指定することができる。

【００２４】また、位相測定範囲に含まれる走査線の水
平ブランキング期間をブランキングレベル検出範囲とす
る。前述したように、ブランキング期間中の信号レベル
は、黒レベル（最低レベル）であり、ブランキング期間
中の信号の変動は、ノイズによる変動であると見なして
良い。よって、ブランキング期間中におけるディジタル
信号の変動値からノイズレベルを検出することができ
る。本実施形態では、このブランキングレベル検出範囲
において、ノイズレベルが検出される。

【００２５】次に本実施形態のクロック位相自動調整シ
ステムの構成について説明する。図２の本実施形態のク
ロック位相自動調整システムは、Ａ／Ｄ変換器１と、ノ
イズマスク部１５と、位相検出部１６と、ＣＰＵ１３
と、ＰＬＬ回路１４とから構成される。Ａ／Ｄ変換器１
と、位相検出部１６と、ＰＬＬ回路１４は図４の従来の
クロック位相調整システムと同じ構成となっている。ノ
イズマスク部１５は、ブランキングパルス生成部２と、
ゲート回路３と、最大値検出回路４と、保持回路５と、
エンコーダ６と、マスク回路７とから構成される。

【００２６】ブランキングパルス生成部２は、アナログ
映像入力信号の水平同期信号（ＨＳＹＮＣ）および垂直
同期信号（ＶＳＹＮＣ）を入力として、ブランキングレ
ベル検出範囲中に、ブランキングパルスをオンする。

【００２７】ゲート回路３は、ブランキングパルスと、
Ａ／Ｄ変換器１から出力されたディジタル信号とを入力
とし、ブランキングパルスがオンとなっている間だけ、
Ａ／Ｄ変換器１から出力されたディジタル信号を通過さ
せる。最大値検出回路４は、ゲート回路３を通過したデ
ィジタル信号を入力し、今回入力されたディジタル信号
の値が記憶されているディジタル信号の値より大きい場
合は、今回入力された信号を記憶するとともに、その値
をノイズ信号の最大値として出力する。また、最大値検
出回路４は、今回入力されたディジタル信号の値が記憶
されているディジタル信号の値以下である場合は、記憶
されているディジタル信号の値を改めて記憶するととも
に、その値をノイズ信号の最大値として出力する。

【００２８】保持回路５は、最大値検出回路４から出力
されたノイズ信号の最大値を、ノイズレベル値として保
持する。エンコーダ６は保持回路５によって保持されて
いるノイズレベル値を入力とし、ノイズレベル値以上の
値を、Ａ／Ｄ変換器１から出力されたディジタル信号を
マスクするためのマスク信号として決定するとともに出
力する。

【００２９】マスク回路７は、Ａ／Ｄ変換器１から出力
されたディジタル信号およびエンコーダ６から出力され
たマスク信号を入力とし、ディジタル信号をマスク信号
によってマスクし、位相検出部１６にマスクされたディ
ジタル信号を出力する。

【００３０】次に本発明の一実施形態の動作について図
２を参照して詳細に説明する。図２は、本実施形態のク
ロック位相自動調整システムの動作を示すタイムチャー
トである。図２には、上から順に水平同期信号（ＨＳＹ
ＮＣ）と、ブランキングパルス生成部２によって生成さ
れるブランキングパルスと、Ａ／Ｄ変換器１に入力され
るアナログ映像入力信号と、保持回路５によって保持さ
れるノイズレベル値と、位相検出部１６へ入力される位
相検出元データの波形の様子が図示されている。

【００３１】ＣＰＵ１３は、図１のブランキングレベル
検出範囲中に、設定された時間だけブランキングパルス
がオンとなるように、位相測定範囲に含まれる走査線の
番号と、パルス発生時間とをブランキングパルス生成部
２のレジスタに設定する。そして、ブランキングパルス
生成部２は、垂直同期信号（ＶＳＹＮＣ）を基準として
水平同期信号（ＨＳＹＮＣ）の回数をカウントし、カウ
ント数がレジスタに設定された走査線の番号と一致した
場合、その走査線の水平ブランキング期間において、設
定されたパルス発生時間だけブランキングパルスをオン
させる。ブランキングパルスがオンになっている間、ゲ
ート回路３は、Ａ／Ｄ変換器１から出力されたディジタ
ル信号を通過させ、その間におけるディジタル信号の最
大値が最大値検出回路４において検出され、検出された
ディジタル信号の最大値はノイズレベル値として保持回
路５において保持される。

【００３２】時刻ｔ０において、検出されたディジタル
信号の値がＭＡＸ０であって、ＭＡＸ０がブランキング
パルスがオンとなっている期間中におけるディジタル信
号の最大値であった場合には、保持回路５の出力はＭＡ
Ｘ０となる。

【００３３】その後、ブランキングパルスが次にオンと
なっている間に、時刻ｔ１においてディジタル信号の値
がＭＡＸ１であり、ＭＡＸ１がＭＡＸ０より大きく、Ｍ
ＡＸ１がブランキングパルスがオンとなっている期間に
おけるディジタル信号の最大値であった場合には、最大
値検出回路４の出力はＭＡＸ１となり、保持回路５はＭ
ＡＸ１をノイズレベル値として保持する。エンコーダ６
は、保持回路５で保持されているＭＡＸ１より、Ａ／Ｄ
変換器１から出力されるディジタル信号をマスクするた
めのマスク信号を作成する。例えば、エンコーダ６は、
保持回路５の保持するノイズレベル値が００００１１０
１であった場合は、マスク信号値を００００１１１１と
して、マスク信号をマスク回路７に出力する。

【００３４】マスク回路７は、Ａ／Ｄ変換器１から出力
されたディジタル信号の値がマスク信号値より小さい場
合は０を出力し、Ａ／Ｄ変換器１から出力されたディジ
タル信号の値がマスク信号値以上の場合はＡ／Ｄ変換器
１からのディジタル信号をそのまま出力する。例えば、
マスク回路７は、ディジタル信号が８ビットで００００
１０１０であり、マスク信号値が００００１１１１であ
った場合は、００００００００を出力し、ディジタル信
号が８ビットで０１００１０１０であり、マスク信号値
が００００１１１１であった場合は、そのまま０１００
１０１０を出力する。

【００３５】上述のようなクロック位相自動調整システ
ムでは、Ａ／Ｄ変換器１から出力されたディジタル信号
の中からアナログ映像入力信号に含まれるノイズ成分を
除去して、位相検出部１６へノイズ成分が除去されたデ
ィジタル信号を入力することができる。

【００３６】なお、ノイズマスク部１５は、アナログ映
像入力信号に含まれる黒レベルのオフセット成分も除去
することができる。

【００３７】

【発明の効果】以上述べたように、本発明のクロック位
相自動調整システムによれば、アナログ映像信号のブラ
ンキング期間を利用して、Ａ／Ｄ変換後に出力されるデ
ィジタル信号からノイズ成分を検出し、そのノイズ成分
からマスク信号値を決定し、そのマスク信号によってデ
ィジタル信号をマスクするノイズマスク手段を備えるこ
とによって、アナログ映像信号に含まれるノイズ成分お
よび黒レベル程度のオフセット成分が除去されたディジ
タル信号からドットクロックの位相検出を行うため、ド
ットクロックの自動位相調整を安定した状態で行うこと
ができる。

【００３８】本実施形態では、マスク回路７は、Ａ／Ｄ
変換器１から出力されたディジタル信号の値がマスク信
号値と等しい場合には、Ａ／Ｄ変換器１からの出力をそ
のまま出力するが、このような場合には０を出力するよ
うにしてもよい。

【図面の簡単な説明】

【図１】本発明の一実施形態のクロック位相自動調整シ
ステムへ入力されるアナログ映像入力信号の１フィール
ドの信号の画像イメージ図である。

【図２】本発明の一実施形態のクロック位相自動調整シ
ステムの構成を示すブロック図である。

【図３】本発明の一実施形態のクロック位相自動調整シ
ステムの動作を示すタイムチャートである。

【図４】従来のクロック位相自動調整システムの構成を
示すブロック図である。

【図５】ドットクロック位相自動調整時に入力されるア
ナログ映像入力信号およびドットクロックのタイムチャ
ートである。

【符号の説明】

１ Ａ／Ｄ変換器 ２ ブランキングパルス生成部 ３ ゲート回路 ４ 最大値検出回路 ５、１２ 保持回路 ６ エンコーダ ７ マスク回路 ８ Ｄフリップフロップ ９ 差分回路 １０ 絶対値検出回路 １１ 巡回加算回路 １３、１７ ＣＰＵ １４ ＰＬＬ回路 １５ ノイズマスク部 １６ 位相検出部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 アナログ映像信号の水平同期信号に位相
   ロックし、前記水平同期信号の周波数を逓倍して、前記
   アナログ映像信号をサンプリングするためのドットクロ
   ックを発生させ、前記ドットクロックの位相を設定され
   た位相となるように調整して出力する位相ロックループ
   手段と、 前記ドットクロックをサンプリングクロックとして、前
   記アナログ映像信号をサンプリングしてディジタル信号
   に変換するアナログ／ディジタル変換手段と、 前記ディジタル信号と前記ドットクロックの１周期前の
   ディジタル信号との差分の絶対値を算出し、該絶対値の
   累積加算値を前記ドットクロックの位相検出結果として
   出力する位相検出手段と、 前記位相ロックループ手段に対し、前記ドットクロック
   の位相の設定を段階的に行い、前記ドットクロックの位
   相の設定を行う毎に、前記位相検出手段に対し前記位相
   検出結果を測定するための測定指示を出力し、前記位相
   検出結果を記憶し、各段階のドットクロックの位相のう
   ち前記位相検出結果が最大である位相を、最終的に前記
   位相ロックループ手段に設定する制御手段とから構成さ
   れるクロック位相自動調整システムにおいて、 前記水平同期信号と、アナログ映像信号の垂直同期信号
   とを入力とし、前記アナログ映像信号の走査線のうち、
   前記制御手段によって予め設定されている位相測定範囲
   に含まれる走査線の水平ブランキング期間中に、該水平
   ブランキング期間中であることを示すブランキングパル
   スを、前記制御手段によって予め設定されている時間だ
   け発生させるブランキングパルス生成手段と、前記ブラ
   ンキングパルスが発生している間に、前記アナログ／デ
   ィジタル変換手段から出力されるディジタル信号を、ノ
   イズ信号として通過させるゲート手段と、前記ノイズ信
   号の値と、記憶されている前記ノイズ信号の値とを比較
   し、大きい方を新たなノイズ信号の最大値として記憶す
   るとともに、該新たなノイズ信号の最大値を出力する最
   大値検出手段と、前記制御手段により前記測定指示が入
   力された時点から、次の測定指示が入力される時点ま
   で、前記最大値検出手段から出力されたノイズ信号の最
   大値を、ノイズレベル値として保持する最大値保持手段
   と、前記ノイズレベル値以上の値をマスク信号値として
   決定し、該マスク信号を出力するマスク値決定手段と、
   前記マスク信号によって、前記アナログ／ディジタル変
   換手段から出力されるディジタル信号をマスクし、マス
   クされたディジタル信号を、前記位相検出手段へ出力す
   るマスク手段とから構成されるノイズマスク手段をさら
   に備えることを特徴とするクロック位相自動調整システ
   ム。
2. 【請求項２】 前記マスク値決定手段は、前記ノイズレ
   ベル値を２進数で表現した場合に、前記ノイズレベル値
   の各ビットの中で、１となっているビットのうち最上位
   ビットを検出し、前記最上位ビット以下のビットが全て
   １となっている値を前記マスク信号値として出力する手
   段である請求項１記載のクロック位相自動調整システ
   ム。
3. 【請求項３】 前記マスク手段は、前記アナログ／ディ
   ジタル変換手段から出力されたディジタル信号の値が前
   記マスク信号値より小さい場合は０を出力し、前記アナ
   ログ／ディジタル変換手段から出力されたディジタル信
   号の値が前記マスク信号値以上である場合は、前記アナ
   ログ／ディジタル変換手段から出力されたディジタル信
   号をそのまま出力する手段である請求項１または２記載
   のクロック位相自動調整システム。
4. 【請求項４】 前記マスク手段は、前記アナログ／ディ
   ジタル変換手段から出力されたディジタル信号の値が前
   記マスク信号値以下である場合は０を出力し、前記アナ
   ログ／ディジタル変換手段から出力されたディジタル信
   号の値が前記マスク信号値より大きい場合は、前記アナ
   ログ／ディジタル変換手段から出力されたディジタル信
   号をそのまま出力する手段である請求項１または２記載
   のクロック位相自動調整システム。
5. 【請求項５】 アナログ映像信号をディジタル信号に変
   換するためのサンプリングクロックであるドットクロッ
   クの位相を自動調整するために、前記ドットクロックの
   位相を前記ドットクロックの１周期の範囲内で数段階に
   シフトさせながら、高い値と低い値を１画素ごとに繰り
   返す信号パターンを有するアナログ映像信号から変換さ
   れたディジタル信号とドットクロック１周期前に該アナ
   ログ映像信号から変換されたディジタル信号との差分の
   絶対値を累積加算した値を、前記ドットクロックの各段
   階の位相毎に位相検出結果として求め、前記位相検出結
   果が最大であった位相を最適な位相とするクロック位相
   自動調整方法において、 前記アナログ映像信号における位相測定範囲を指定し、
   前記アナログ映像信号に含まれる走査線のうち該位相測
   定範囲に含まれる走査線の水平ブランキング期間中に、
   予め設定されている時間において前記アナログ映像信号
   から変換されたディジタル信号の変動を計測し、 該ディジタル信号の最大値をノイズレベル値として検出
   し、前記ノイズレベル値以上の値をマスク信号値として
   決定し、 前記マスク信号によって前記アナログ映像信号から変換
   されたディジタル信号をマスクし、マスクされたディジ
   タル信号から前記位相検出結果を求めることを特徴とす
   るクロック位相自動調整方法。
6. 【請求項６】 前記マスク信号値を決定するステップ
   が、 前記ノイズレベル値を２進数で表現した場合に、前記ノ
   イズレベル値の各ビットの中で、１となっているビット
   のうち最上位ビットを検出し、前記最上位ビット以下の
   ビットが全て１となっている値をマスク信号値とするス
   テップである請求項５に記載のクロック位相自動調整方
   法。
7. 【請求項７】 前記アナログ映像信号から変換されたデ
   ィジタル信号をマスクするステップが、 前記アナログ映像信号から変換されたディジタル信号が
   前記マスク信号値より小さい場合は、０を前記位相検出
   結果を求めるためのディジタル信号の値とし、前記アナ
   ログ映像信号から変換されたディジタル信号が前記マス
   ク信号値以上である場合は、前記アナログ映像信号から
   変換されたディジタル信号を前記位相検出結果を求める
   ためのディジタル信号とするステップである請求項５ま
   たは６記載のクロック位相自動調整方法。
8. 【請求項８】 前記アナログ映像信号から変換されたデ
   ィジタル信号をマスクするステップが、 前記アナログ映像信号から変換されたディジタル信号が
   前記マスク信号値以下である場合は、０を前記位相検出
   結果を求めるためのディジタル信号の値とし、前記アナ
   ログ映像信号から変換されたディジタル信号が前記マス
   ク信号値より大きい場合は、前記アナログ映像信号から
   変換されたディジタル信号を前記位相検出結果を求める
   ためのディジタル信号とするステップである請求項５ま
   たは６記載のクロック位相自動調整方法。