JP2001023965A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001023965A JP2001023965A JP11193387A JP19338799A JP2001023965A JP 2001023965 A JP2001023965 A JP 2001023965A JP 11193387 A JP11193387 A JP 11193387A JP 19338799 A JP19338799 A JP 19338799A JP 2001023965 A JP2001023965 A JP 2001023965A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- mask
- metal film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜のエッチング処理後に金属膜を蒸着す
る半導体製造方法において、絶縁膜のエッチングにより
生成された重合膜を簡単なプロセスで除去し金属膜のコ
ンタクト抵抗の低減を図った半導体製造方法を提供す
る。 【解決手段】 基板上に形成された絶縁膜上にマスクを
形成するステップＳ１と、前記マスクを介して前記絶縁
膜に反応性イオンエッチング処理を施すステップＳ２
と、前記反応性イオンエッチング処理後に、例えばＣＦ
4 ／Ｏ2 の混合ガスによるプラズマ処理を施すステップ
Ｓ３と、前記プラズマ処理後に、前記マスクを残したま
ま基板全面に金属膜を蒸着するステップＳ４と、前記マ
スクをその上に堆積した金属蒸着膜とともに除去するス
テップＳ５とを有する。
る半導体製造方法において、絶縁膜のエッチングにより
生成された重合膜を簡単なプロセスで除去し金属膜のコ
ンタクト抵抗の低減を図った半導体製造方法を提供す
る。 【解決手段】 基板上に形成された絶縁膜上にマスクを
形成するステップＳ１と、前記マスクを介して前記絶縁
膜に反応性イオンエッチング処理を施すステップＳ２
と、前記反応性イオンエッチング処理後に、例えばＣＦ
4 ／Ｏ2 の混合ガスによるプラズマ処理を施すステップ
Ｓ３と、前記プラズマ処理後に、前記マスクを残したま
ま基板全面に金属膜を蒸着するステップＳ４と、前記マ
スクをその上に堆積した金属蒸着膜とともに除去するス
テップＳ５とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。より詳しくは、絶縁膜のエッチング処理に
より形成された重合膜を除去して金属膜を蒸着させる半
導体装置の製造方法に関するものである。
法に関する。より詳しくは、絶縁膜のエッチング処理に
より形成された重合膜を除去して金属膜を蒸着させる半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいて、電
極パターン等を形成するためプラズマエッチングや反応
性イオンエッチング等による金属膜のエッチング処理が
施される。このような金属膜によるパターン形成方法の
１つとしてリフトオフ法が用いられている。
極パターン等を形成するためプラズマエッチングや反応
性イオンエッチング等による金属膜のエッチング処理が
施される。このような金属膜によるパターン形成方法の
１つとしてリフトオフ法が用いられている。
【０００３】図３および図４はそれぞれリフトオフ法の
別の例の説明図である。図３の例は、基板１上に逆Ｔ字
状のレジストマスク２を形成し（同図（Ａ））、このレ
ジストマスク２を介して基板面全面に金属膜３を蒸着に
より形成し（同図（Ｂ））、その後、レジストマスク２
を薬液を用いて除去したものである（同図（Ｃ））。
別の例の説明図である。図３の例は、基板１上に逆Ｔ字
状のレジストマスク２を形成し（同図（Ａ））、このレ
ジストマスク２を介して基板面全面に金属膜３を蒸着に
より形成し（同図（Ｂ））、その後、レジストマスク２
を薬液を用いて除去したものである（同図（Ｃ））。
【０００４】また、図４の例は、基板１上に逆テーパ状
のレジストマスク２を形成し（同図（Ａ））、このレジ
ストマスク２を介して基板面全面に金属膜３を蒸着によ
り形成し（同図（Ｂ））、その後、レジストマスク２を
薬液を用いて除去したものである（同図（Ｃ））。
のレジストマスク２を形成し（同図（Ａ））、このレジ
ストマスク２を介して基板面全面に金属膜３を蒸着によ
り形成し（同図（Ｂ））、その後、レジストマスク２を
薬液を用いて除去したものである（同図（Ｃ））。
【０００５】このようにパターン孔の上縁部が内側にせ
り出し側面が後退したオーバーハング状のレジストマス
クを用いることにより、孔の側壁への蒸着膜の堆積が抑
えられる。このため、レジストマスク２の上面に堆積す
る蒸着金属膜３とパターン孔内の基板１上に堆積する蒸
着金属膜３が確実に分離される。したがって、その後の
リフトオフプロセスにおいて、レジストマスク２を溶剤
で溶かして除去する場合に、レジストマスク２上の金属
膜３が基板１上の金属膜３から確実に分離してレジスト
マスク２とともに取り除かれ、図３および図４の各
（Ｃ）に示すように、基板１上にのみ金属膜３を残すこ
とができる。
り出し側面が後退したオーバーハング状のレジストマス
クを用いることにより、孔の側壁への蒸着膜の堆積が抑
えられる。このため、レジストマスク２の上面に堆積す
る蒸着金属膜３とパターン孔内の基板１上に堆積する蒸
着金属膜３が確実に分離される。したがって、その後の
リフトオフプロセスにおいて、レジストマスク２を溶剤
で溶かして除去する場合に、レジストマスク２上の金属
膜３が基板１上の金属膜３から確実に分離してレジスト
マスク２とともに取り除かれ、図３および図４の各
（Ｃ）に示すように、基板１上にのみ金属膜３を残すこ
とができる。
【０００６】なお、金属膜３を蒸着により形成する前
に、基板が洗浄される。この洗浄は、シリコン（Ｓｉ）
基板に対してはＨＦまたはその緩衝液が用いられ、ガリ
ウム砒素（ＧａＡｓ）基板に対してはＨＣｌ溶液が用い
られる。これらの溶液により、ＳｉやＧａＡｓ表面に残
っている薄い酸化膜が除去される。
に、基板が洗浄される。この洗浄は、シリコン（Ｓｉ）
基板に対してはＨＦまたはその緩衝液が用いられ、ガリ
ウム砒素（ＧａＡｓ）基板に対してはＨＣｌ溶液が用い
られる。これらの溶液により、ＳｉやＧａＡｓ表面に残
っている薄い酸化膜が除去される。
【０００７】このようなリフトオフ方法を用いることに
より、基板上の必要な部分にのみ金属膜を残し、基板に
対し十分に低いコンタクト抵抗を得ることが可能にな
る。
より、基板上の必要な部分にのみ金属膜を残し、基板に
対し十分に低いコンタクト抵抗を得ることが可能にな
る。
【０００８】
【発明が解決しようとする課題】しかしながら、実際の
半導体製造プロセスにおいては、基板上にシリコン窒化
膜や酸化膜等の絶縁膜を形成し、これをＣＦ系の反応ガ
スを用いてエッチングしてから金属膜を蒸着により形成
するため、基板表面にＣＦ系の重合膜が生成されコンタ
クト抵抗の増加を来すという問題を生じる。
半導体製造プロセスにおいては、基板上にシリコン窒化
膜や酸化膜等の絶縁膜を形成し、これをＣＦ系の反応ガ
スを用いてエッチングしてから金属膜を蒸着により形成
するため、基板表面にＣＦ系の重合膜が生成されコンタ
クト抵抗の増加を来すという問題を生じる。
【０００９】図５は、このような重合膜が形成されるプ
ロセスを順番に示す基板の断面図である。まず、（Ａ）
に示すように、基板１上にＳｉＮ膜４を形成し、その上
にレジストマスク５を形成する。次に（Ｂ）に示すよう
に、ＳｉＮ膜４を反応性イオンエッチングにより異方性
のエッチング処理を施し、コンタクトホール６を形成す
る。このエッチング処理の反応ガスとしては、ＣＦ4 等
のフルオロカーボンやＣＨＦ3 等のフルオロハイドロカ
ーボン、あるいはこれらの混合物を主体とする混合ガス
が用いられる。このようなガスを使用してエッチングを
行った場合、（Ｂ）に示すように、基板全面（コンタク
トホール６内の基板表面やコンタクトホール６の側面お
よびレジストマスク５の上面）にＣＦ系の重合膜７が堆
積する。
ロセスを順番に示す基板の断面図である。まず、（Ａ）
に示すように、基板１上にＳｉＮ膜４を形成し、その上
にレジストマスク５を形成する。次に（Ｂ）に示すよう
に、ＳｉＮ膜４を反応性イオンエッチングにより異方性
のエッチング処理を施し、コンタクトホール６を形成す
る。このエッチング処理の反応ガスとしては、ＣＦ4 等
のフルオロカーボンやＣＨＦ3 等のフルオロハイドロカ
ーボン、あるいはこれらの混合物を主体とする混合ガス
が用いられる。このようなガスを使用してエッチングを
行った場合、（Ｂ）に示すように、基板全面（コンタク
トホール６内の基板表面やコンタクトホール６の側面お
よびレジストマスク５の上面）にＣＦ系の重合膜７が堆
積する。
【００１０】次に（Ｃ）に示すように、蒸着により金属
膜８を形成する。その後、（Ｄ）に示すように、リフト
オフプロセスにより、レジストマスク５とともにその上
面の金属膜８を除去して、基板上の金属膜８およびＳｉ
Ｎ膜４を残す。
膜８を形成する。その後、（Ｄ）に示すように、リフト
オフプロセスにより、レジストマスク５とともにその上
面の金属膜８を除去して、基板上の金属膜８およびＳｉ
Ｎ膜４を残す。
【００１１】しかしながら、このような金属膜の形成プ
ロセスによれば、基板１上の金属膜８と基板１間に重合
膜７が形成されるため、コンタクト抵抗が増加するとい
う問題を生じる。
ロセスによれば、基板１上の金属膜８と基板１間に重合
膜７が形成されるため、コンタクト抵抗が増加するとい
う問題を生じる。
【００１２】特に、ＧａＡｓへの低抵抗オーミックコン
タクトを形成する場合、基板と蒸着膜界面に重合膜が存
在すると、リフトオフ後に行われるＮｉ／Ａｕ／Ｇｅ等
のオーミックメタルのアロイ処理の際に、ＧａＡｓ基板
とオーミックメタルとの反応が界面の重合膜により阻害
され、オーミックコンタクトが得られなくなるという問
題を生じる。
タクトを形成する場合、基板と蒸着膜界面に重合膜が存
在すると、リフトオフ後に行われるＮｉ／Ａｕ／Ｇｅ等
のオーミックメタルのアロイ処理の際に、ＧａＡｓ基板
とオーミックメタルとの反応が界面の重合膜により阻害
され、オーミックコンタクトが得られなくなるという問
題を生じる。
【００１３】このように絶縁膜のエッチング処理プロセ
スにおいて生じた重合膜は、酸素ガスによるアッシング
や硫酸過水処理等により除去可能であるが、この除去方
法では同時にレジストも除去されるため、再度リフトオ
フのためのレジストマスクの形成が必要になる。このた
め、プロセスが煩雑になり手間を要するとともに、マス
クパターンの位置ずれにより、レジストと絶縁膜の界面
側壁部に段差が形成され、この段差部にその後の金属膜
蒸着プロセスで金属膜が付着し、リフトオフ後に絶縁膜
上に金属膜が残るという問題を生じる。
スにおいて生じた重合膜は、酸素ガスによるアッシング
や硫酸過水処理等により除去可能であるが、この除去方
法では同時にレジストも除去されるため、再度リフトオ
フのためのレジストマスクの形成が必要になる。このた
め、プロセスが煩雑になり手間を要するとともに、マス
クパターンの位置ずれにより、レジストと絶縁膜の界面
側壁部に段差が形成され、この段差部にその後の金属膜
蒸着プロセスで金属膜が付着し、リフトオフ後に絶縁膜
上に金属膜が残るという問題を生じる。
【００１４】一方、エッチング残渣の低減を目的として
酸素ガスとフッ素系ガスの混合ガスをプラズマ雰囲気中
に流してエッチングする半導体装置の製造方法が特開平
１０−２０９１３１号公報に記載されている。
酸素ガスとフッ素系ガスの混合ガスをプラズマ雰囲気中
に流してエッチングする半導体装置の製造方法が特開平
１０−２０９１３１号公報に記載されている。
【００１５】しかしながら、この公報記載のエッチング
方法は、コンタクトホール形成のためのエッチングの際
に酸素ガスとフッ素系ガスの混合ガスを供給してエッチ
ング残渣の低減を図るものであり、コンタクトホール形
成時に生成される重合膜の除去に対しては考慮されてい
ない。
方法は、コンタクトホール形成のためのエッチングの際
に酸素ガスとフッ素系ガスの混合ガスを供給してエッチ
ング残渣の低減を図るものであり、コンタクトホール形
成時に生成される重合膜の除去に対しては考慮されてい
ない。
【００１６】また、蒸着金属膜のリフトオフを行った後
に合金化処理してオーミック電極を形成する半導体装置
の製造方法が、特開平８−８３７８２号公報に記載され
ている。
に合金化処理してオーミック電極を形成する半導体装置
の製造方法が、特開平８−８３７８２号公報に記載され
ている。
【００１７】しかしながら、この公報記載の技術は、ウ
ェットエッチングにより基板表面を清浄化してから電極
形成等のエッチングを行うものであり、前述のようにレ
ジストマスクがエッチングされるおそれがあり、これに
よりパターン精度が低下するおそれがある。
ェットエッチングにより基板表面を清浄化してから電極
形成等のエッチングを行うものであり、前述のようにレ
ジストマスクがエッチングされるおそれがあり、これに
よりパターン精度が低下するおそれがある。
【００１８】本発明は上記従来技術を考慮したものであ
って、絶縁膜のエッチング処理後に金属膜を蒸着する半
導体製造方法において、絶縁膜のエッチングにより生成
された重合膜を効率的なプロセスで除去し金属膜のコン
タクト抵抗の低減を図った半導体製造方法の提供を目的
とする。
って、絶縁膜のエッチング処理後に金属膜を蒸着する半
導体製造方法において、絶縁膜のエッチングにより生成
された重合膜を効率的なプロセスで除去し金属膜のコン
タクト抵抗の低減を図った半導体製造方法の提供を目的
とする。
【００１９】
【課題を解決するための手段】前記目的を達成するた
め、本発明においては、基板上に形成された絶縁膜上に
マスクを形成するステップと、前記マスクを介して前記
絶縁膜に反応性イオンエッチング処理を施すステップ
と、前記反応性イオンエッチング処理後に、ハロゲンガ
スと酸素ガスの混合ガスによるプラズマ処理を施すステ
ップと、前記プラズマ処理後に、前記マスクを残したま
ま基板全面に金属膜を蒸着するステップと、前記マスク
をその上に堆積した金属膜とともに除去するステップと
からなることを特徴とする半導体装置の製造方法を提供
する。
め、本発明においては、基板上に形成された絶縁膜上に
マスクを形成するステップと、前記マスクを介して前記
絶縁膜に反応性イオンエッチング処理を施すステップ
と、前記反応性イオンエッチング処理後に、ハロゲンガ
スと酸素ガスの混合ガスによるプラズマ処理を施すステ
ップと、前記プラズマ処理後に、前記マスクを残したま
ま基板全面に金属膜を蒸着するステップと、前記マスク
をその上に堆積した金属膜とともに除去するステップと
からなることを特徴とする半導体装置の製造方法を提供
する。
【００２０】この構成によれば、絶縁膜の反応性イオン
エッチングにより生じた重合膜は、その後の例えばＣＦ
4 ／Ｏ2 の混合ガスによるプラズマ処理によりマスクを
残したまま除去される。したがって、このマスクをその
まま用いてリフトオフプロセスを行うことにより基板上
に重合膜を介在させることなく金属膜を形成することが
できる。この場合、重合膜除去のためのプラズマ処理
は、前工程の絶縁膜エッチング処理装置を用いて連続し
て効率よく行うことができ、作業の煩雑さや大幅な処理
時間の増加を伴うことはない。
エッチングにより生じた重合膜は、その後の例えばＣＦ
4 ／Ｏ2 の混合ガスによるプラズマ処理によりマスクを
残したまま除去される。したがって、このマスクをその
まま用いてリフトオフプロセスを行うことにより基板上
に重合膜を介在させることなく金属膜を形成することが
できる。この場合、重合膜除去のためのプラズマ処理
は、前工程の絶縁膜エッチング処理装置を用いて連続し
て効率よく行うことができ、作業の煩雑さや大幅な処理
時間の増加を伴うことはない。
【００２１】好ましい構成例においては、前記プラズマ
処理での混合ガス中の酸素ガスの流量比が３％以上６０
％以下であり、且つＲＦ電力が４Ｗ／ｃｍ2 以上１０Ｗ
／ｃｍ2 以下であることを特徴としている。
処理での混合ガス中の酸素ガスの流量比が３％以上６０
％以下であり、且つＲＦ電力が４Ｗ／ｃｍ2 以上１０Ｗ
／ｃｍ2 以下であることを特徴としている。
【００２２】この構成によれば、プラズマ処理により重
合膜が除去されるとともに、マスク下層側の絶縁膜の側
面がわずかにエッチングされ、絶縁膜側面がマスク側面
から後退した状態のオーバーハング形状が得られるた
め、絶縁膜側面への金属膜蒸着が抑制され、リフトオフ
により基板上の金属膜とマスク上の金属膜が確実に分離
される。
合膜が除去されるとともに、マスク下層側の絶縁膜の側
面がわずかにエッチングされ、絶縁膜側面がマスク側面
から後退した状態のオーバーハング形状が得られるた
め、絶縁膜側面への金属膜蒸着が抑制され、リフトオフ
により基板上の金属膜とマスク上の金属膜が確実に分離
される。
【００２３】さらに好ましい構成例では、前記絶縁膜の
エッチングガスとしてＣＨＦ3 ／ＣＦ4 ／Ａｒの混合ガ
スまたはＣＦ4 ／Ｈ2 の混合ガスを用いたことを特徴と
している。
エッチングガスとしてＣＨＦ3 ／ＣＦ4 ／Ａｒの混合ガ
スまたはＣＦ4 ／Ｈ2 の混合ガスを用いたことを特徴と
している。
【００２４】このように、絶縁膜のエッチングガスとし
てＣＨＦ3 ／ＣＦ4 ／Ａｒの混合ガスまたはＣＦ4 ／Ｈ
2 の混合ガスを用いた場合に、前述のプラズマ処理を施
すことにより重合膜が効果的に除去されることが確認さ
れている。
てＣＨＦ3 ／ＣＦ4 ／Ａｒの混合ガスまたはＣＦ4 ／Ｈ
2 の混合ガスを用いた場合に、前述のプラズマ処理を施
すことにより重合膜が効果的に除去されることが確認さ
れている。
【００２５】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態について説明する。図１は本発明に係る半導体製
造方法のフローチャートであり、図２はその各ステップ
での基板の断面図である。以下このフローにしたがって
実際に行った実施例に基づいて説明する。
の形態について説明する。図１は本発明に係る半導体製
造方法のフローチャートであり、図２はその各ステップ
での基板の断面図である。以下このフローにしたがって
実際に行った実施例に基づいて説明する。
【００２６】まず、図２（Ａ）に示すように、ＧａＡｓ
基板１０上に絶縁膜としてＣＶＤにより厚さ４５０ｎｍ
のＳｉＮ膜１１を形成し、その上にコンタクトホール形
成用のレジストマスク１２をパターン形成した（ステッ
プＳ１）。
基板１０上に絶縁膜としてＣＶＤにより厚さ４５０ｎｍ
のＳｉＮ膜１１を形成し、その上にコンタクトホール形
成用のレジストマスク１２をパターン形成した（ステッ
プＳ１）。
【００２７】次に、平行平板型プラズマエッチング装置
を用いて、以下の表１のエッチング条件で、ＳｉＮ膜１
１に異方性エッチング処理を施した（ステップＳ２）。
このとき、ＳｉＮ膜換算で３０％のオーバーエッチを施
した。これにより、図２（Ｂ）に示すように、コンタク
トホール１３が形成されるとともに、その底面（基板上
面）と側面およびレジストマスク１２の上面にＣＦ系の
重合膜１４が形成される。
を用いて、以下の表１のエッチング条件で、ＳｉＮ膜１
１に異方性エッチング処理を施した（ステップＳ２）。
このとき、ＳｉＮ膜換算で３０％のオーバーエッチを施
した。これにより、図２（Ｂ）に示すように、コンタク
トホール１３が形成されるとともに、その底面（基板上
面）と側面およびレジストマスク１２の上面にＣＦ系の
重合膜１４が形成される。
【００２８】
【表１】
【００２９】次に、同じ平行平板型プラズマエッチング
装置をそのまま用いて、以下の表２に示すエッチング条
件で、プラズマ処理を施した（ステップＳ３）。このと
き、反応ガス（Ｏ2 ／ＣＦ4 ＋Ｏ2 ）のＯ2 流量比をト
ータル流量一定の状態で、０〜１００％の範囲で１０％
間隔で変えて行い、さらにRF Power（高周波電力）を各
Ｏ2 流量に対し、２Ｗ／ｃｍ2 〜１０Ｗ／ｃｍ2 の範囲
で２Ｗ／ｃｍ2 刻みで変えて行い、それぞれレジスト換
算で２０ｎｍのエッチング量になるように重合膜除去の
処理を行った。
装置をそのまま用いて、以下の表２に示すエッチング条
件で、プラズマ処理を施した（ステップＳ３）。このと
き、反応ガス（Ｏ2 ／ＣＦ4 ＋Ｏ2 ）のＯ2 流量比をト
ータル流量一定の状態で、０〜１００％の範囲で１０％
間隔で変えて行い、さらにRF Power（高周波電力）を各
Ｏ2 流量に対し、２Ｗ／ｃｍ2 〜１０Ｗ／ｃｍ2 の範囲
で２Ｗ／ｃｍ2 刻みで変えて行い、それぞれレジスト換
算で２０ｎｍのエッチング量になるように重合膜除去の
処理を行った。
【００３０】
【表２】
【００３１】これにより、図２（Ｃ）に示すように、基
板全面に形成されていた重合膜１４が除去された。この
場合、Ｏ2 の流量比が３％〜６０％で且つRF Powerが４
Ｗ／ｃｍ2 〜１０Ｗ／ｃｍ2 の条件においては、図２
（Ｃ）に示すように、ＳｉＮ膜１１の側面１１ａがレジ
ストマスク１２の側面１２ａよりわずかに後退してレジ
ストマスク１２がオーバーハング状態になった。なお、
酸素ガスの比が６０％を越えると酸化反応が大きくなり
エッチングの均一性が低下するとともに、レジストマス
ク１２に対するエッチングが進行して後のリフトオフプ
ロセスが良好に行われなくなる。酸素ガスが３％より少
ない場合には、重合膜１４の除去が不十分であった。し
たがって、酸素ガスの流量比は３〜６０％とすることが
望ましい。また、ＲＦ電力が４Ｗ／ｃｍ2より小さい場
合および１０Ｗ／ｃｍ2より大きい場合にもエッチング
の均一性の低下が見られた。
板全面に形成されていた重合膜１４が除去された。この
場合、Ｏ2 の流量比が３％〜６０％で且つRF Powerが４
Ｗ／ｃｍ2 〜１０Ｗ／ｃｍ2 の条件においては、図２
（Ｃ）に示すように、ＳｉＮ膜１１の側面１１ａがレジ
ストマスク１２の側面１２ａよりわずかに後退してレジ
ストマスク１２がオーバーハング状態になった。なお、
酸素ガスの比が６０％を越えると酸化反応が大きくなり
エッチングの均一性が低下するとともに、レジストマス
ク１２に対するエッチングが進行して後のリフトオフプ
ロセスが良好に行われなくなる。酸素ガスが３％より少
ない場合には、重合膜１４の除去が不十分であった。し
たがって、酸素ガスの流量比は３〜６０％とすることが
望ましい。また、ＲＦ電力が４Ｗ／ｃｍ2より小さい場
合および１０Ｗ／ｃｍ2より大きい場合にもエッチング
の均一性の低下が見られた。
【００３２】次に、レジストマスク１２をそのまま蒸着
用のマスクとして、抵抗加熱蒸着により、基板全面にＡ
ｕＧｅ（１２Ｗｔ％Ｇｅ）を厚さ１６０ｎｍ、Ｎｉを厚
さ４０ｎｍ蒸着して、図２（Ｄ）に示すように、ＡｕＧ
ｅ／Ｎｉの金属膜１５を形成した（ステップＳ４）。こ
のとき、ＳｉＮ膜１１の側面１１ａはレジストマスク１
２の側面１２ａよりわずかに後退しているため、ＳｉＮ
膜１１の側面１１ａはレジストマスク１２の縁部の陰と
なり上から覆われた状態となって蒸着膜は付着しない。
したがって、コンタクトホール１３内の金属膜１５とレ
ジストマスク１２上の金属膜１５は完全に分離した状態
で形成される。
用のマスクとして、抵抗加熱蒸着により、基板全面にＡ
ｕＧｅ（１２Ｗｔ％Ｇｅ）を厚さ１６０ｎｍ、Ｎｉを厚
さ４０ｎｍ蒸着して、図２（Ｄ）に示すように、ＡｕＧ
ｅ／Ｎｉの金属膜１５を形成した（ステップＳ４）。こ
のとき、ＳｉＮ膜１１の側面１１ａはレジストマスク１
２の側面１２ａよりわずかに後退しているため、ＳｉＮ
膜１１の側面１１ａはレジストマスク１２の縁部の陰と
なり上から覆われた状態となって蒸着膜は付着しない。
したがって、コンタクトホール１３内の金属膜１５とレ
ジストマスク１２上の金属膜１５は完全に分離した状態
で形成される。
【００３３】その後、リフトオフプロセスを施してレジ
ストマスク１２を薬液処理で除去する。これにより、レ
ジストマスク１２とともにこのレジストマスク１２上の
金属膜１５を除去して、図２（Ｅ）に示すように、コン
タクトホール１３内の基板１０上にのみ金属膜１５を残
す（ステップＳ５）。レジスト除去の薬液としては例え
ばアセトンまたはイソプロピルアルコールが用いられ
る。このとき、前述のように、レジストマスク１２上の
金属膜１５とコンタクトホール１３内の金属膜１５が完
全に分離しているため、リフトオフの剥離に伴うバリや
クラックの発生を起こすことなく、基板面に確実に密着
した良好な品質の金属膜１５がコンタクトホール１３内
に形成される。
ストマスク１２を薬液処理で除去する。これにより、レ
ジストマスク１２とともにこのレジストマスク１２上の
金属膜１５を除去して、図２（Ｅ）に示すように、コン
タクトホール１３内の基板１０上にのみ金属膜１５を残
す（ステップＳ５）。レジスト除去の薬液としては例え
ばアセトンまたはイソプロピルアルコールが用いられ
る。このとき、前述のように、レジストマスク１２上の
金属膜１５とコンタクトホール１３内の金属膜１５が完
全に分離しているため、リフトオフの剥離に伴うバリや
クラックの発生を起こすことなく、基板面に確実に密着
した良好な品質の金属膜１５がコンタクトホール１３内
に形成される。
【００３４】続いて、４５０℃で３０秒、窒素ガスと水
素ガスの混合ガス（Ｈ2 ４％）雰囲気中でアロイ処理を
行いＡｕＧｅ／Ｎｉの金属膜１５とＧａＡｓの基板１０
をアロイ反応させてオーミックコンタクトの金属膜１５
を基板上に形成する（ステップＳ６）。
素ガスの混合ガス（Ｈ2 ４％）雰囲気中でアロイ処理を
行いＡｕＧｅ／Ｎｉの金属膜１５とＧａＡｓの基板１０
をアロイ反応させてオーミックコンタクトの金属膜１５
を基板上に形成する（ステップＳ６）。
【００３５】上記フローにより実際に基板上に形成した
金属膜をＳＥＭにより断面観察したところ、ＳｉＮ膜の
側壁面には蒸着膜は全く付着せず、ＡｕＧｅ／ＮｉとＧ
ａＡｓの良好なアロイ反応によりオーミックコンタクト
の形成が確認された。比較例として表２の条件による重
合膜除去ステップＳ５を行わないで形成した金属蒸着膜
の場合には、ＡｕＧｅ／Ｎｉの金属膜１５とＧａＡｓの
基板１０との間のアロイ反応は見られずオーミックコン
タクトは形成されなかった。
金属膜をＳＥＭにより断面観察したところ、ＳｉＮ膜の
側壁面には蒸着膜は全く付着せず、ＡｕＧｅ／ＮｉとＧ
ａＡｓの良好なアロイ反応によりオーミックコンタクト
の形成が確認された。比較例として表２の条件による重
合膜除去ステップＳ５を行わないで形成した金属蒸着膜
の場合には、ＡｕＧｅ／Ｎｉの金属膜１５とＧａＡｓの
基板１０との間のアロイ反応は見られずオーミックコン
タクトは形成されなかった。
【００３６】また、ＳｉＮ膜のエッチングガスとして表
１のＣＨＦ3 ／ＣＦ4 ／Ａｒに代えてＣＦ4 ／Ｈ2 を用
いて以下の表３の条件でエッチングを行った場合にも、
同じ効果が得られることが確認された。
１のＣＨＦ3 ／ＣＦ4 ／Ａｒに代えてＣＦ4 ／Ｈ2 を用
いて以下の表３の条件でエッチングを行った場合にも、
同じ効果が得られることが確認された。
【００３７】
【表３】
【００３８】なお、重合膜除去用のハロゲンガスとして
は、上記実施例のＣＦ4 に限らず、Ｃ2Ｆ4、Ｃ4Ｆ8、Ｎ
Ｆ3 、ＳＦ6 等を用いることができる。
は、上記実施例のＣＦ4 に限らず、Ｃ2Ｆ4、Ｃ4Ｆ8、Ｎ
Ｆ3 、ＳＦ6 等を用いることができる。
【００３９】また、基板上の絶縁膜としてはＳｉＮに限
らずＳｉＯ2 等の酸化膜に対しても適用可能である。ま
た、基板はＧａＡｓ基板に限らずＳｉその他の基板が使
用可能である。この場合、基板材質に応じて基板とのオ
ーミック性が良好な金属膜を選定して蒸着することが望
ましい。
らずＳｉＯ2 等の酸化膜に対しても適用可能である。ま
た、基板はＧａＡｓ基板に限らずＳｉその他の基板が使
用可能である。この場合、基板材質に応じて基板とのオ
ーミック性が良好な金属膜を選定して蒸着することが望
ましい。
【００４０】
【発明の効果】以上説明したように、本発明では、絶縁
膜の反応性イオンエッチングにより生じた重合膜は、そ
の後に同じエッチング装置を用いて例えばＣＦ4 ／Ｏ2
等のハロゲンガスと酸素ガスの混合ガスによるプラズマ
処理によりマスクを残したまま除去される。したがっ
て、このマスクをそのまま用いてリフトオフプロセスを
行うことにより基板上に重合膜を介在させることなく金
属膜を形成することができる。これにより低抵抗の良好
なオーミックコンタクトが得られ接合の信頼性および特
性の優れた電極配線パターンの形成が可能になる。
膜の反応性イオンエッチングにより生じた重合膜は、そ
の後に同じエッチング装置を用いて例えばＣＦ4 ／Ｏ2
等のハロゲンガスと酸素ガスの混合ガスによるプラズマ
処理によりマスクを残したまま除去される。したがっ
て、このマスクをそのまま用いてリフトオフプロセスを
行うことにより基板上に重合膜を介在させることなく金
属膜を形成することができる。これにより低抵抗の良好
なオーミックコンタクトが得られ接合の信頼性および特
性の優れた電極配線パターンの形成が可能になる。
【図１】 本発明に係る半導体製造方法のフローチャー
ト。
ト。
【図２】 図１のフローの各ステップでの基板の断面
図。
図。
【図３】 リフトオフの一例の説明図。
【図４】 リフトオフの別の例の説明図。
【図５】 従来の半導体製造方法の各ステップでの基板
の断面図。
の断面図。
１：基板、２：レジストマスク、３：金属膜、４：Ｓｉ
Ｎ膜、５：レジストマスク、６：コンタクトホール、
７：重合膜、８：金属膜、１０：ＧａＡｓ基板、１１：
ＳｉＮ膜、１２：レジストマスク、１３：コンタクトホ
ール、１４：重合膜、１５：金属膜
Ｎ膜、５：レジストマスク、６：コンタクトホール、
７：重合膜、８：金属膜、１０：ＧａＡｓ基板、１１：
ＳｉＮ膜、１２：レジストマスク、１３：コンタクトホ
ール、１４：重合膜、１５：金属膜
Claims (3)
- 【請求項１】基板上に形成された絶縁膜上にマスクを形
成するステップと、 前記マスクを介して前記絶縁膜に反応性イオンエッチン
グ処理を施すステップと、 前記反応性イオンエッチング処理後に、ハロゲンガスと
酸素ガスの混合ガスによるプラズマ処理を施すステップ
と、 前記プラズマ処理後に、前記マスクを残したまま基板全
面に金属膜を蒸着するステップと、 前記マスクをその上に堆積した金属膜とともに除去する
ステップとからなることを特徴とする半導体装置の製造
方法。 - 【請求項２】前記プラズマ処理での混合ガス中の酸素ガ
スの流量比が３％以上６０％以下であり、且つＲＦ電力
が４Ｗ／ｃｍ2 以上１０Ｗ／ｃｍ2 以下であることを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】前記絶縁膜のエッチングガスとしてＣＨＦ
3 ／ＣＦ4 ／Ａｒの混合ガスまたはＣＦ4 ／Ｈ2 の混合
ガスを用いたことを特徴とする請求項１に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11193387A JP2001023965A (ja) | 1999-07-07 | 1999-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11193387A JP2001023965A (ja) | 1999-07-07 | 1999-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001023965A true JP2001023965A (ja) | 2001-01-26 |
Family
ID=16307099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11193387A Pending JP2001023965A (ja) | 1999-07-07 | 1999-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001023965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206357A (ja) * | 2008-02-28 | 2009-09-10 | Asahi Kasei Electronics Co Ltd | 化合物半導体装置及び化合物半導体装置の製造方法 |
-
1999
- 1999-07-07 JP JP11193387A patent/JP2001023965A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206357A (ja) * | 2008-02-28 | 2009-09-10 | Asahi Kasei Electronics Co Ltd | 化合物半導体装置及び化合物半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661083A (en) | Method for via formation with reduced contact resistance | |
| US7807574B2 (en) | Etching method using hard mask in semiconductor device | |
| WO2005117091A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material | |
| JPH10107213A (ja) | 半導体装置及びその製造方法 | |
| JPH10172958A (ja) | 半導体装置の製造方法 | |
| US5512518A (en) | Method of manufacture of multilayer dielectric on a III-V substrate | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP2639369B2 (ja) | 半導体装置の製造方法 | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| US10497607B2 (en) | Manufacturing method of interconnect structure | |
| JP2001023965A (ja) | 半導体装置の製造方法 | |
| JPH11135522A (ja) | 化合物半導体装置の製造方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| JP2002110702A (ja) | 化合物半導体装置の製造方法 | |
| JP2872522B2 (ja) | 半導体装置のドライエッチング方法 | |
| JPH1197428A (ja) | 金属配線のドライエッチング方法 | |
| JP3218362B2 (ja) | 半導体基板の処理方法 | |
| JP3696655B2 (ja) | 配線形成方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JP2001144031A (ja) | 半導体装置の製造方法 | |
| JPH08255764A (ja) | 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法 | |
| JPH0360126A (ja) | 半導体装置の製造方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JP2000311885A (ja) | 金属積層配線を有する半導体装置およびその製造方法 | |
| JPH05206081A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051207 |