JP2001022646A - メモリ装置 - Google Patents

メモリ装置

Info

Publication number
JP2001022646A
JP2001022646A JP11195527A JP19552799A JP2001022646A JP 2001022646 A JP2001022646 A JP 2001022646A JP 11195527 A JP11195527 A JP 11195527A JP 19552799 A JP19552799 A JP 19552799A JP 2001022646 A JP2001022646 A JP 2001022646A
Authority
JP
Japan
Prior art keywords
data
memory
memory device
test
issuing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11195527A
Other languages
English (en)
Other versions
JP3602984B2 (ja
Inventor
Shinkichi Gama
信吉 蒲
Shogo Shibazaki
省吾 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19552799A priority Critical patent/JP3602984B2/ja
Priority to US09/531,105 priority patent/US7076667B1/en
Priority to KR1020000017514A priority patent/KR100607016B1/ko
Publication of JP2001022646A publication Critical patent/JP2001022646A/ja
Application granted granted Critical
Publication of JP3602984B2 publication Critical patent/JP3602984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】本発明は、電源遮断時にもデータを保持するメ
モリ装置に関し、高いセキュリティを実現しつつ、テス
ト端子から入力されるテスト信号に従ってテスト処理を
実行できるようにすることを目的とする。 【解決手段】秘匿データを格納するメモリ１０に対し
て、データの読み出し指示を発行する発行手段１４と、
発行手段１４の発行処理に応答して読み出されるデータ
から、秘匿データを格納するメモリ１０に秘匿データが
格納されているのか否かを解読する解読手段１５と、解
読手段１５の解読結果を揮発性の形態で保持する保持手
段１６と、保持手段１６が秘匿データの格納を示す情報
を保持するときに、テスト端子から入力されるテスト信
号を遮断する遮断手段１３とを備えるように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電源遮断時にもデ
ータを保持するメモリ装置に関し、特に、高いセキュリ
ティを実現しつつ、テスト端子から入力されるテスト信
号に従ってテスト処理を実行できるようにするメモリ装
置に関する。
【０００２】メモリ装置に格納されるデータのセキュリ
ティを確保することは非常に重要なことである。一方、
メモリ装置の品質を向上させることも非常に重要なこと
である。
【０００３】メモリ装置の品質を向上させるには、製造
されたメモリ装置をテストして故障のあるものを検出し
ていく必要がある。しかるに、このようなテストを可能
にすべくテスト用の端子を設けると、不正使用者がこの
テスト機能を利用することで、メモリ装置に格納される
暗号キーなどの秘匿データを取得できる可能性がでてく
る。
【０００４】これから、高いセキュリティを実現しつ
つ、製造されたメモリ装置をテストできるようにする技
術を構築していく必要がある。
【０００５】
【従来の技術】例えば、メモリステックなどのような不
揮発性メモリに、暗号化された音楽などの著作物を記録
することが行われている。
【０００６】このような場合に、暗号キーがハックされ
ると、その著作物が無断でコピーされてしまうという不
都合が起こる。
【０００７】また、不揮発性メモリとその不揮発性メモ
リを利用するホスト装置との間で、共通鍵の暗号キーを
使って暗号文をやり取りすることで、認証処理を実行す
るということが行われている。
【０００８】このような場合にも、暗号キーがハックさ
れると、不正使用者の操作するホスト装置が不揮発性メ
モリのデータを参照できることになるという不都合が起
こる。
【０００９】そこで、従来では、不正使用者がテスト機
能を使って暗号キーなどの秘匿データを盗めないように
するために、メモリステックなどのような不揮発性メモ
リにはテスト用端子を設けないようにする構成を採って
いる。
【００１０】
【発明が解決しようとする課題】確かに、従来技術のよ
うに、不揮発性メモリにテスト用端子を設けないように
すれば高いセキュリティを確保できるようになる。
【００１１】しかしながら、それでは、不揮発性メモリ
の製造メーカは、製造された不揮発性メモリを十分にテ
ストすることができず、その品質を保証することができ
ない。
【００１２】これから、従来技術に従っていると、メモ
リステックなどのような不揮発性メモリの品質を向上さ
せることができないという問題点があった。
【００１３】本発明はかかる事情に鑑みてなされたもの
であって、電源遮断時にもデータを保持する構成を採る
ときにあって、高いセキュリティを実現しつつ、テスト
端子から入力されるテスト信号に従ってテスト処理を実
行できるようにする新たなメモリ装置の提供を目的とす
る。
【００１４】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。
【００１５】図中、１は本発明を具備するメモリ装置で
あって、電源遮断時にもデータを保持するとともに、テ
スト端子から入力されるテスト信号に従ってテスト処理
を実行するものである。
【００１６】本発明のメモリ装置１は、秘匿データメモ
リ手段１０と、回路手段１１-i（ｉ＝１〜ｎ）と、テス
ト入力用インタフェース手段１２と、遮断手段１３と、
発行手段１４と、解読手段１５と、保持手段１６とを備
える。
【００１７】この秘匿データメモリ手段１０は、暗号キ
ーなどの秘匿データを格納し、秘匿データを格納しない
ときには、秘匿データとは異なる初期データを格納し、
秘匿データを格納するときにあって、秘匿データを格納
する領域以外の領域があるときには、その領域に、秘匿
データの格納の有無を示すデータを格納することがあ
る。
【００１８】回路手段１１-i（ｉ＝１〜ｎ）は、秘匿デ
ータメモリ手段１０から秘匿データを読み出し、それを
使って規定の処理を実行する。テスト入力用インタフェ
ース手段１２は、テスト端子から、回路手段１１-i（ｉ
＝１〜ｎ）のテストに用いるテスト用信号を入力する。
遮断手段１３は、テスト入力インタフェース手段１２の
入力するテスト信号を遮断する。
【００１９】発行手段１４は、秘匿データメモリ手段１
０に対してデータの読み出し指示を発行する。解読手段
１５は、秘匿データメモリ手段１０から読み出されるデ
ータを解読することで、秘匿データメモリ手段１０に秘
匿データが格納されているのか否かを解読する。保持手
段１６は、解読手段１５の解読結果を揮発性の形態で保
持する。
【００２０】このように構成される本発明のメモリ装置
１では、発行手段１４は、電源投入時に、秘匿データメ
モリ手段１０に対してデータの読み出し指示を発行した
り、リセット時に、秘匿データメモリ手段１０に対して
データの読み出し指示を発行したり、秘匿データを操作
するコマンドの発行時に、秘匿データメモリ手段１０に
対してデータの読み出し指示を発行する。
【００２１】このとき、発行手段１４は、秘匿データメ
モリ手段１０に対して、秘匿データの読み出し指示を発
行したり、作業用データを除く全てのデータの読み出し
指示を発行したり、秘匿データの格納に用いられない領
域に格納される秘匿データの格納の有無を示すデータの
読み出し指示を発行する。
【００２２】この発行手段１４の発行処理を受けて、秘
匿データメモリ手段１０は、秘匿データを格納するとき
には、秘匿データや秘匿データの格納を示すデータを出
力し、秘匿データを格納しないときには、秘匿データと
は異なる初期データや秘匿データの未格納を示すデータ
を出力し、これを受けて、解読手段１５は、秘匿データ
メモリ手段１０に秘匿データが格納されているのか否か
を解読する。
【００２３】この解読手段１５の解読結果を受けて、保
持手段１６は、秘匿データメモリ手段１０に秘匿データ
が格納されているのか否かを示す情報を保持し、これを
受けて、遮断手段１３は、保持手段１６が秘匿データの
格納を示す情報を保持するときには、テスト入力用イン
タフェース手段１２から入力されるテスト信号を遮断す
る。
【００２４】このようにして、本発明のメモリ装置１で
は、秘匿データメモリ手段１０に秘匿データが格納され
ているときには、テスト信号の入力を受け付けないこと
でテストできないようにする構成を採ることから、実質
的にテスト端子を持たないメモリ装置と同等のセキュリ
ティを実現しつつ、品質向上のためのテストを実行でき
るようになる。
【００２５】一方、このように構成される本発明のメモ
リ装置１では、秘匿データメモリ手段１０に対してアク
セス要求が発行されると、解読手段１５は、そのアクセ
ス要求に応答して秘匿データメモリ手段１０から読み出
されるデータを収集して、その収集データから秘匿デー
タメモリ手段１０に秘匿データが格納されているのか否
かを解読する。
【００２６】この解読手段１５の解読結果を受けて、保
持手段１６は、秘匿データメモリ手段１０に秘匿データ
が格納されているのか否かを示す情報を保持し、これを
受けて、遮断手段１３は、保持手段１６が秘匿データの
格納を示す情報を保持するときには、テスト入力用イン
タフェース手段１２から入力されるテスト信号を遮断す
る。
【００２７】ここで、保持手段１６は、秘匿データメモ
リ手段１０に対してアクセス要求が発行されるときに、
その旨を示す情報を保持し、これを受けて、遮断手段１
３は、直ちに、テスト端子から入力されるテスト信号を
遮断する構成を採ることも可能である。
【００２８】このようにして、本発明のメモリ装置１で
は、秘匿データメモリ手段１０に対するアクセス要求の
発行を検出すると、それ以降、テスト信号の入力を受け
付けないようにする構成を採ることから、実質的にテス
ト端子を持たないメモリ装置と同等のセキュリティを実
現しつつ、品質向上のためのテストを実行できるように
なる。
【００２９】
【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。
【００３０】図２に、本発明の一実施例を図示する。
【００３１】図中、２０は本発明を具備するメモリステ
ィック、３０はメモリスティック２０を利用するホスト
装置である。
【００３２】本発明のメモリスティック２０は、フラッ
シュメモリ４０と、フラッシュメモリ４０をコントロー
ルするＭＳコントローラ５０とで構成されており、ホス
ト装置３０から、シリアルプロトコルバスステート信号
（ＢＳ）とシリアルプロトコルクロック信号（ＳＣＬ
Ｋ）とを入力し、ホスト装置３０との間で、シリアルプ
ロトコルデータ信号（ＤＩＯ）をやり取りする。
【００３３】このＭＳコントローラ５０は、ホスト装置
３０との間のインタフェース処理を司るホストインタフ
ェース５１と、フラッシュメモリ４０との間のインタフ
ェース処理を司るフラッシュインタフェース５２と、レ
ジスタ５３と、ページバッファ５４と、ＲＯＭ５５と、
コントローラ用メモリ５６と、暗号復号機構５７と、セ
キュリティ機構５８とを備える。
【００３４】図３に示すように、暗号復号機構５７は、
暗号復号回路５７０と乱数発生回路５７１とを備え、コ
ントローラ用メモリ５６は、例えば５１２バイトで構成
されて、例えば１６バイトで構成される複数の暗号キー
を格納する暗号キーメモリ域と、乱数発生回路５７１の
発生する乱数などを格納するために用意される作業用メ
モリ域とを備える。
【００３５】ここで、暗号キーが格納されてない場合に
は、このコントローラ用メモリ５６の暗号キーメモリ域
には、暗号キーとして用いられることのないオール０な
どのような規定の初期データが格納されることになる。
【００３６】このように構成される暗号復号機構５７で
は、ホスト装置３０との間でデータをやり取りする必要
が生じると、乱数発生回路５７１が乱数を発生して、こ
れを暗号復号回路５７０に通知するとともに、コントロ
ーラ用メモリ５６の作業用メモリ域に格納する。
【００３７】この乱数発生回路５７１から通知される乱
数を受けて、暗号復号回路５７０は、コントローラ用メ
モリ５６の暗号キーメモリ域から、その乱数の指定する
暗号キーを読み出し、通知された乱数をキーにして、そ
の読み出した暗号キーを暗号化してホスト装置３０に送
信する。
【００３８】このＭＳコントローラ５０からの暗号文を
受け取ると、ホスト装置３０は、暗号文を解読すること
で、暗号復号回路５７０の読み出した暗号キーを知るこ
とができるので、その暗号キーを使って必要なデータを
暗号化してＭＳコントローラ５０に返信する。
【００３９】そして、このホスト装置３０からの暗号文
を受け取ると、暗号復号回路５７０は、自分の用いた暗
号キーを使ってこの暗号文を復号することで、ホスト装
置３０の返信してきたデータを解読する。
【００４０】このようにして、ＭＳコントローラ５０
は、共通鍵となる暗号キーを用いて、ホスト装置３０と
の間で暗号文のやり取りを行っていくが、認証処理など
のような場合には、安全性を高めるために、複数の暗号
キーを使って暗号文をやり取りする必要が生ずる。この
ような場合には、乱数発生回路５７１は、コントローラ
用メモリ５６の作業用メモリ域に格納した前回の発生乱
数を読み出して、それを基にして次の乱数を発生してい
くことで、発生する乱数のランダム性を確保していくよ
うに処理している。
【００４１】このような処理を行うＭＳコントローラ５
０を持つメモリスティック２０の品質を保証するために
は、ＭＳコントローラ５０が設計通りに製造されている
のか否かをテストしていく必要がある。しかるに、この
ようなテスト機能を持つと、それを利用して、不正使用
者が暗号キーを盗み取る可能性がででくる。
【００４２】そこで、ＭＳコントローラ５０は、このよ
うな可能性を排除するために、図２に示したようにセキ
ュリティ機構５８を備える構成を採っている。
【００４３】図４に、このセキュリティ機構５８の一実
施例を図示する。ここで、図中の５６は図２に示したコ
ントローラ用メモリ、５７０は図３に示した暗号復号回
路、５７１は図３に示した乱数発生回路５７１である。
【００４４】この図に示すように、セキュリティ機構５
８は、シーケンサ５８０と、テスト入力インタフェース
５８１と、テストセレクト部５８２と、内部信号セレク
ト出力部５８３と、レジスタ５８４と、デコーダ５８５
と、制御フラグラッチ回路５８６とを備える。
【００４５】このシーケンサ５８０は、電源投入を契機
として起動されて、全体の制御処理を実行する。テスト
入力インタフェース５８１は、テスト端子から入力され
てくるテスト信号を入力し、それをデコードすることで
対応するテスト機能を呼び出す。
【００４６】テストセレクト部５８２は、制御フラグラ
ッチ回路５８６にラッチされる制御フラグに従って、テ
スト入力インタフェース５８１の出力するテスト信号を
遮断するのか否かを制御する。内部信号セレクト出力部
５８３は、テスト出力をテスト端子に出力する。
【００４７】レジスタ５８４は、コントローラ用メモリ
５６から読み出されるデータ（暗号キーが格納されてい
る場合には暗号キー、暗号キーが格納されていない場合
には初期データ）を保持する。
【００４８】デコーダ５８５は、レジスタ５８４の保持
するデータをデコードすることで、レジスタ５８４の保
持するデータが暗号キーであるのかそれ以外の初期デー
タであるのかをデコードする。制御フラグラッチ回路５
８６は、デコーダ５８５のデコード結果をラッチしてテ
ストセレクト部５８２を制御する。
【００４９】図５に、セキュリティ機構５８の備えるシ
ーケンサ５８０の一実施例を図示する。
【００５０】この図に示すように、シーケンサ５８０
は、シーケンサ動作フラグＯＮ部５８００と、シーケン
サ・カウンタ５８０１と、シーケンサ動作終了信号生成
部５８０２と、メモリアドレス生成部５８０３と、読出
信号生成部５８０４と、レジスタ格納信号生成部５８０
５とを備える。
【００５１】このシーケンサ動作フラグＯＮ部５８００
は、電源が投入されるときに、動作フラグをＯＮする。
シーケンサ・カウンタ５８０１は、動作フラグがＯＮし
ている間、計数値をカウントアップして、その計数値が
規定値に到達するときに、メモリアドレス生成部５８０
３／読出信号生成部５８０４／レジスタ格納信号生成部
５８０５を起動する。シーケンサ動作終了信号生成部５
８０２は、シーケンサ・カウンタ５８０１の計数値が最
大値に到達するときに、動作フラグをＯＦＦさせる動作
終了信号を生成する。
【００５２】メモリアドレス生成部５８０３は、暗号キ
ーの格納先となっているコントローラ用メモリ５６のメ
モリアドレスを生成する。読出信号生成部５８０４は、
コントローラ用メモリ５６からのデータの読み出しを指
示する読出信号を生成する。レジスタ格納信号生成部５
８０５は、レジスタ５８４の格納タイミング信号となる
レジスタ格納信号を生成する。
【００５３】このように構成されるセキュリティ機構５
８は、次に説明する動作を実行することで、不正使用者
による暗号キーのハックを防止する。
【００５４】すなわち、セキュリティ機構５８の備える
シーケンサ５８０は、電源が投入されると、シーケンサ
・カウンタ５８０１によるシーケンス動作に入って、先
ず最初に、メモリアドレス生成部５８０３を起動するこ
とで、暗号キーの格納先となっているコントローラ用メ
モリ５６のメモリアドレスを生成し、続いて、読出信号
生成部５８０４を起動することで、コントローラ用メモ
リ５６からのデータの読み出しを指示する読出信号を生
成する。
【００５５】このメモリアドレス及び読出信号の生成を
受けて、コントローラ用メモリ５６は、そのメモリアド
レスの指定する例えば１６バイトのデータを読み出して
いく。すなわち、暗号キーが格納されているときには暗
号キー、暗号キーが格納されていないときには初期デー
タを読み出していくのである。
【００５６】続いて、シーケンサ５８０は、レジスタ格
納信号生成部５８０５を起動することで、レジスタ５８
４の格納タイミング信号となるレジスタ格納信号を生成
する。
【００５７】このレジスタ格納信号を受けて、レジスタ
５８４は、コントローラ用メモリ５６から読み出された
データを保持する。
【００５８】このようにして、レジスタ５８４に、コン
トローラ用メモリ５６から読み出されたデータが保持さ
れると、デコーダ５８５は、そのデータをデコードする
ことで、そのデータが暗号キーであるのかそれ以外の初
期データであるのかをデコードし、これを受けて、制御
フラグラッチ回路５８６は、レジスタ５８４に保持され
るデータが暗号キーであるときには例えば１をラッチ
し、レジスタ５８４に保持されるデータが初期データで
あるときには例えば０をラッチする。
【００５９】この制御フラグラッチ回路５８６のラッチ
する制御フラグを受けて、テストセレクト部５８２は、
レジスタ５８４に保持されるデータが暗号キーであると
きには、テスト入力インタフェース５８１の出力するテ
スト信号を遮断することでテスト機能の実行を阻止し、
レジスタ５８４に保持されるデータが初期データである
ときには、テスト入力インタフェース５８１の出力する
テスト信号を遮断しないことでテスト機能の実行を阻止
しないように処理する。
【００６０】このようにして、セキュリティ機構５８
は、電源投入時にコントローラ用メモリ５６に暗号キー
が格納されているときには、それ以降、テストモードに
入れないようにすることで、テスト機能を利用する暗号
キーのハックを確実に防止するように処理するのであ
る。
【００６１】そして、セキュリティ機構５８は、電源投
入時にコントローラ用メモリ５６に暗号キーが格納され
ていないときには、それ以降、テストモードに入れるよ
うにすることで、ＭＳコントローラ５０が設計通りに製
造されているのか否かをテストできるようにしている。
【００６２】すなわち、メモリスティック２０の製造メ
ーカは、ＭＳコントローラ５０をテストする場合には、
ホスト装置３０を使って、コントローラ用メモリ５６に
格納される暗号キーを消去した後、電源を一度切断して
から再投入すれば、テストモードに入れるようになる。
【００６３】この構成を採るときに、セキュリティ機構
５８は、電源投入後に暗号キーが消去されることがある
ことを考慮して、リセットが発行されるときに上述した
処理を実行することで、リセット発行時に暗号キーが消
去されているときには、テスト入力インタフェース５８
１の出力するテスト信号を遮断しないことでテスト機能
の実行を阻止しないように処理する。
【００６４】メモリスティック２０のユーザとなるメー
カ（ユーザメーカ）から、コントローラ用メモリ５６の
どのメモリアドレス位置に暗号キーを格納するのかが知
らされる場合には、メモリスティック２０の製造メーカ
は、メモリアドレス生成部５８０３がそのメモリアドレ
スを生成するように設計する。
【００６５】しかしながら、ユーザメーカから、そのよ
うなメモリアドレスが知らされない場合には、製造メー
カは、メモリアドレス生成部５８０３がコントローラ用
メモリ５６から作業用データを除く全てのデータを読み
出すことになるメモリアドレスを生成するように設計す
る。
【００６６】このときには、レジスタ５８４に、コント
ローラ用メモリ５６から読み出されていくデータが順番
に保持されていくことになるので、制御フラグラッチ回
路５８６が暗号キーが読み出されたことを示す制御フラ
グをラッチするときに、レジスタ５８４に対して、それ
から以降のデータの保持を禁止させる処理を行う回路機
構を用意することになる。
【００６７】上述したように、コントローラ用メモリ５
６の暗号キーメモリ域には、暗号キーが格納されていな
い場合には、暗号キーとして用いられることのないオー
ル０などのような規定の初期データが格納されることに
なる。
【００６８】これにより、暗号キーが格納されているの
か格納されていないのかが判別できるようになるのであ
るが、メモリスティック２０のユーザメーカによって
は、メモリスティック２０の製造メーカの想定した初期
データを暗号キーとして使用する可能性もある。
【００６９】これから、ユーザメーカから、暗号キーと
して使用することのないデータが知らされる場合には、
製造メーカは、そのデータを初期データとして用いるよ
うに設計していくことになる。
【００７０】一方、ユーザメーカから、そのような初期
データが知らされない場合には、製造メーカは、ユーザ
メーカに対して、コントローラ用メモリ５６の作業用メ
モリ域の特定領域に、暗号キーの書き込みと同期させ
て、暗号キーの格納を示す特定のデータを書き込ませる
ように要求する。そして、その特定のデータを読み出し
て、デコーダ５８５によりデコードしていくことで、暗
号キーが格納されているのか否かを判別するように設計
していくようにする。
【００７１】図４の実施例では、電源が投入されるとき
に、コントローラ用メモリ５６に暗号キーが格納されて
いるのか否かを判断して、その判断結果を制御フラグラ
ッチ回路５８６にラッチさせていくという構成を採っ
た。そして、これに加えて、リセットが発行されるとき
に、コントローラ用メモリ５６に暗号キーが格納されて
いるのか否かを判断して、その判断結果を制御フラグラ
ッチ回路５８６にラッチさせていくという構成を採った
が、その他のタイミング時に、この処理を行う構成を加
えることも可能である。
【００７２】例えば、図６に示すように、セキュリティ
機構５８に発行コマンドを解釈するコマンド解釈部５８
７を備える構成を採って、このコマンド解釈部５８７が
暗号キーを操作するコマンドの発行を検出するときに、
コントローラ用メモリ５６に暗号キーが格納されている
のか否かを判断して、その判断結果を制御フラグラッチ
回路５８６にラッチさせていくという構成を加えること
も可能である。
【００７３】図７に、本発明を実現するためのセキュリ
ティ機構５８の他の実施例を図示する。
【００７４】図４の実施例では、電源投入時にコントロ
ーラ用メモリ５６に暗号キーが格納されているときに
は、テストモードに入れないようにすることで、暗号キ
ーのハックを防止する構成を採ったが、この実施例で
は、暗号復号回路５７０が暗号キーを読み出すときに、
テストセレクト部５８２がテスト入力インタフェース５
８１の出力するテスト信号を遮断するように動作させる
ことで、テストモードに入っているときにはその継続を
禁止させ、通常モードにあるときにはテストモードへの
移行を禁止させていくという構成を採っている。
【００７５】暗号復号回路５７０が暗号キーを読み出す
と、テスト機能を使って、その暗号キーをハックできる
可能性が出てくるので、この構成に従って、そのような
可能性を排除するのである。
【００７６】この実施例に従う場合、シーケンサ５８０
は、図８に示すように、レジスタ格納信号生成部５８０
５のみを備える構成を採って、このレジスタ格納信号生
成部５８０５を使って、暗号復号回路５７０がコントロ
ーラ用メモリ５６に格納される暗号キーのメモリアクセ
ス信号を発行するときに、レジスタ５８４の格納タイミ
ング信号となるレジスタ格納信号を生成するように処理
する。
【００７７】このように構成される図７の実施例では、
暗号復号回路５７０がコントローラ用メモリ５６に対し
て暗号キーのアクセス信号を発行すると、シーケンサ５
８０は、レジスタ格納信号生成部５８０５を起動するこ
とで、レジスタ５８４の格納タイミング信号となるレジ
スタ格納信号を生成する。
【００７８】このレジスタ格納信号を受けて、レジスタ
５８４は、暗号復号回路５７０の読み出す暗号キーをサ
ンプリングして保持する。
【００７９】このようにして、レジスタ５８４に暗号キ
ーが保持されると、デコーダ５８５は、レジスタ５８４
の保持するデータが暗号キーであることをデコードし、
これを受けて、制御フラグラッチ回路５８６は、レジス
タ５８４に保持されるデータが暗号キーであることを示
す例えば１をラッチする。
【００８０】この制御フラグラッチ回路５８６のラッチ
する制御フラグを受けて、テストセレクト部５８２は、
テスト入力インタフェース５８１の出力するテスト信号
を遮断することでテスト機能の実行を阻止するように処
理する。
【００８１】このようにして、この実施例に従う場合、
セキュリティ機構５８は、暗号復号回路５７０が暗号キ
ーを読み出すと、それまでテストモードにあるときに
は、それ以降テストモードを継続させていかないように
処理するとともに、それまで通常モードにあるときに
は、それ以降テストモードに入れないように処理するこ
とで、テスト機能を利用する暗号キーのハックを確実に
防止するように処理するのである。
【００８２】図７の実施例では、暗号復号回路５７０の
読み出す暗号キーをレジスタ５８４に保持させていくこ
とで、制御フラグラッチ回路５８６に対して、テスト信
号を遮断させるための制御フラグをラッチさせていくと
いう構成を採ったが、図９に示すように、暗号復号回路
５７０の発行する暗号キーのアクセス信号を受けて、シ
ーケンサ５８０が直接制御フラグラッチ回路５８６に対
して、テスト信号を遮断させるための制御フラグをラッ
チさせていくという構成を採ることも可能である。
【００８３】このようにして、図４の実施例に従う場合
には、ＭＳコントローラ５０は、電源投入時に、図１０
（ａ）の処理フローに示すように、コントローラ用メモ
リ５６の暗号キーメモリ域からデータを読み出し、その
読み出したデータが消去状態でない場合、すなわち、そ
の読み出したデータが暗号キーである場合には、テスト
信号の入力を遮断することで、テスト処理に入ることを
禁止し、その読み出したデータが消去状態である場合に
は、テスト信号の入力を許可することで、テスト処理に
入ることを許可していく構成を採るのである。
【００８４】この構成に従って、コントローラ用メモリ
５６に暗号キーが格納されている場合には、テストモー
ドに入れないようにすることで、テスト機能を利用する
暗号キーのハックを確実に防止できるようになる。
【００８５】一方、図７の実施例に従う場合には、ＭＳ
コントローラ５０は、暗号復号回路５７０が暗号キーの
アクセス要求を発行するときに、図１０（ｂ）の処理フ
ローに示すように、テスト信号の入力を遮断すること
で、テスト処理に入ることを禁止したり、テスト処理に
入っているときは、その継続を禁止していく構成を採る
のである。
【００８６】この構成に従って、コントローラ用メモリ
５６から暗号キーが読み出された場合には、テストモー
ドに入れないようにしたり、テストモードから強制的に
抜けさせるようにすることで、テスト機能を利用する暗
号キーのハックを確実に防止できるようになる。
【００８７】図示実施例に従って本発明を説明したが、
本発明はこれに限定されるものではない。例えば、暗号
キーを具体例にして本発明を説明したが、本発明はその
適用が暗号キーに限られるものではない。
【００８８】
【発明の効果】以上説明したように、本発明のメモリ装
置では、秘匿データが格納されているときには、テスト
信号の入力を受け付けないことでテストできないように
する構成を採ることから、実質的にテスト端子を持たな
いメモリ装置と同等のセキュリティを実現しつつ、品質
向上のためのテストを実行できるようになる。
【００８９】そして、本発明のメモリ装置では、秘匿デ
ータに対するアクセス要求の発行を検出すると、それ以
降、テスト信号の入力を受け付けないようにする構成を
採ることから、実質的にテスト端子を持たないメモリ装
置と同等のセキュリティを実現しつつ、品質向上のため
のテストを実行できるようになる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の一実施例である。
【図３】ホスト装置とのやり取りの説明図である。
【図４】本発明の一実施例である。
【図５】シーケンサの一実施例である。
【図６】本発明の他の実施例である。
【図７】本発明の他の実施例である。
【図８】シーケンサの一実施例である。
【図９】本発明の他の実施例である。
【図１０】本発明の説明図である。
【符号の説明】
１ メモリ装置 １０ 秘匿データメモリ手段 １１ 回路手段 １２ テスト入力用インタフェース手段 １３ 遮断手段 １４ 発行手段 １５ 解読手段 １６ 保持手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴崎 省吾 神奈川県横浜市港北区新横浜二丁目15番16 株式会社富士通コンピュータテクノロジ 内 Ｆターム(参考） 5B017 AA07 BA07 CA11

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電源遮断時にもデータを保持するととも
    に、テスト端子から入力されるテスト信号に従ってテス
    ト処理を実行するメモリ装置であって、 秘匿データを格納するメモリに対して、データの読み出
    し指示を発行する発行手段と、 上記発行手段の発行処理に応答して読み出されるデータ
    から、上記メモリに秘匿データが格納されているのか否
    かを解読する解読手段と、 上記解読手段の解読結果を揮発性の形態で保持する保持
    手段と、 上記保持手段が秘匿データの格納を示す情報を保持する
    ときに、テスト端子から入力されるテスト信号を遮断す
    る遮断手段とを備えることを、 特徴とするメモリ装置。
  2. 【請求項２】 請求項１記載のメモリ装置において、 発行手段は、秘匿データを格納するメモリに対して、秘
    匿データの読み出し指示を発行することを、 特徴とするメモリ装置。
  3. 【請求項３】 請求項１記載のメモリ装置において、 発行手段は、秘匿データを格納するメモリに対して、そ
    れが格納する作業用データを除く全てのデータの読み出
    し指示を発行することを、 特徴とするメモリ装置。
  4. 【請求項４】 請求項１記載のメモリ装置において、 発行手段は、秘匿データを格納するメモリに対して、秘
    匿データの格納に用いられない領域に格納される秘匿デ
    ータの格納の有無を示すデータの読み出し指示を発行す
    ることを、 特徴とするメモリ装置。
  5. 【請求項５】 請求項１〜４に記載されるいずれかのメ
    モリ装置において、 発行手段は、電源投入時に、データの読み出し指示を発
    行することを、 特徴とするメモリ装置。
  6. 【請求項６】 請求項１〜５に記載されるいずれかのメ
    モリ装置において、 発行手段は、リセット時に、データの読み出し指示を発
    行することを、 特徴とするメモリ装置。
  7. 【請求項７】 請求項１〜５に記載されるいずれかのメ
    モリ装置において、 発行手段は、秘匿データを操作するコマンドの発行時
    に、データの読み出し指示を発行することを、 特徴とするメモリ装置。
  8. 【請求項８】 電源遮断時にもデータを保持するととも
    に、テスト端子から入力されるテスト信号に従ってテス
    ト処理を実行するメモリ装置であって、 秘匿データを格納するメモリに対してのアクセス要求の
    発行に応答して読み出されるデータを収集し、その収集
    データから該メモリに秘匿データが格納されているのか
    否かを解読する解読手段と、 上記解読手段の解読結果を揮発性の形態で保持する保持
    手段と、 上記保持手段が秘匿データの格納を示す情報を保持する
    ときに、テスト端子から入力されるテスト信号を遮断す
    る遮断手段とを備えることを、 特徴とするメモリ装置。
  9. 【請求項９】 電源遮断時にもデータを保持するととも
    に、テスト端子から入力されるテスト信号に従ってテス
    ト処理を実行するメモリ装置であって、 秘匿データを格納するメモリに対してのアクセス要求が
    発行されるときに、その旨を示す情報を揮発性の形態で
    保持する保持手段と、 上記保持手段がアクセス要求の発行を示す情報を保持す
    るときに、テスト端子から入力されるテスト信号を遮断
    する遮断手段とを備えることを、 特徴とするメモリ装置。
JP19552799A 1999-07-09 1999-07-09 メモリ装置 Expired - Fee Related JP3602984B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP19552799A JP3602984B2 (ja) 1999-07-09 1999-07-09 メモリ装置
US09/531,105 US7076667B1 (en) 1999-07-09 2000-03-17 Storage device having secure test process
KR1020000017514A KR100607016B1 (ko) 1999-07-09 2000-04-04 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19552799A JP3602984B2 (ja) 1999-07-09 1999-07-09 メモリ装置

Publications (2)

Publication Number Publication Date
JP2001022646A true JP2001022646A (ja) 2001-01-26
JP3602984B2 JP3602984B2 (ja) 2004-12-15

Family

ID=16342583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19552799A Expired - Fee Related JP3602984B2 (ja) 1999-07-09 1999-07-09 メモリ装置

Country Status (3)

Country Link
US (1) US7076667B1 (ja)
JP (1) JP3602984B2 (ja)
KR (1) KR100607016B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303676A (ja) * 2004-04-12 2005-10-27 Canon Inc 画像形成装置、鍵ペア生成方法及びコンピュータプログラム
AU2005201146B2 (en) * 2004-03-29 2007-07-26 Samsung Electronics Co., Ltd. Test terminal negation circuit
JP2009134343A (ja) * 2007-11-28 2009-06-18 Yuhshin Co Ltd 生体認証装置及び生体認証システム
US7689836B2 (en) 2003-07-08 2010-03-30 Fujitsu Microelectronics Limited Encryption device
US8015393B2 (en) 2004-04-12 2011-09-06 Canon Kabushiki Kaisha Data processing device, encryption communication method, key generation method, and computer program

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8156343B2 (en) * 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
FR2865828A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Procede de securisation du mode de test d'un circuit integre par detection d'intrusion
FR2865827A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Securisation du mode de test d'un circuit integre
EP1560033A1 (fr) * 2004-01-29 2005-08-03 STMicroelectronics S.A. Circuit intégré comportant un mode de test sécurisé par initialisation du dit mode de test
KR100645043B1 (ko) * 2004-09-08 2006-11-10 삼성전자주식회사 테스트용 버퍼를 구비한 불휘발성 메모리 장치 및 그것의테스트 방법
FR2885417A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comportant un mode de test securise par detection de l'etat chaine des cellules configurables du circuit integre
US7577886B2 (en) * 2005-07-08 2009-08-18 Stmicroelectronics, Sa Method for testing an electronic circuit comprising a test mode secured by the use of a signature, and associated electronic circuit
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US8756391B2 (en) * 2009-05-22 2014-06-17 Raytheon Company Multi-level security computing system
TWI435328B (zh) * 2009-07-20 2014-04-21 Silicon Motion Inc 針對一快閃記憶體的控制器所存取之資料來進行資料型樣管理之方法以及相關之記憶裝置及其控制器
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
CN101873622B (zh) * 2010-06-29 2012-10-10 青岛海信移动通信技术股份有限公司 一种测试加密单元的方法及装置
US8549367B1 (en) * 2010-12-29 2013-10-01 Cadence Design Systems, Inc. Method and system for accelerating memory randomization
JP5813380B2 (ja) * 2011-06-03 2015-11-17 株式会社東芝 半導体記憶装置
US9373377B2 (en) * 2011-11-15 2016-06-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for testmode security systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521852A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Data processing device formed on a single semiconductor substrate having secure memory
US5293610A (en) * 1989-08-04 1994-03-08 Motorola, Inc. Memory system having two-level security system for enhanced protection against unauthorized access
KR940005696B1 (ko) * 1991-11-25 1994-06-22 현대전자산업 주식회사 보안성 있는 롬(rom)소자
US5465341A (en) * 1992-10-23 1995-11-07 Vlsi Technology, Inc. Verifiable security circuitry for preventing unauthorized access to programmed read only memory
US5394367A (en) * 1994-03-18 1995-02-28 Ramtron International Corporation System and method for write-protecting predetermined portions of a memory array
EP1056015A4 (en) * 1998-01-21 2005-01-05 Tokyo Electron Ltd MEMORY DEVICE, DEVICE AND DECOMPOSITION DEVICE AND ACCESS PROCESS FOR NON-VOLATILE MEMORY

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689836B2 (en) 2003-07-08 2010-03-30 Fujitsu Microelectronics Limited Encryption device
AU2005201146B2 (en) * 2004-03-29 2007-07-26 Samsung Electronics Co., Ltd. Test terminal negation circuit
JP2005303676A (ja) * 2004-04-12 2005-10-27 Canon Inc 画像形成装置、鍵ペア生成方法及びコンピュータプログラム
US8015393B2 (en) 2004-04-12 2011-09-06 Canon Kabushiki Kaisha Data processing device, encryption communication method, key generation method, and computer program
USRE48381E1 (en) 2004-04-12 2021-01-05 Canon Kabushiki Kaisha Data processing device, encryption communication method, key generation method, and computer program
JP2009134343A (ja) * 2007-11-28 2009-06-18 Yuhshin Co Ltd 生体認証装置及び生体認証システム

Also Published As

Publication number Publication date
US7076667B1 (en) 2006-07-11
KR20010014684A (ko) 2001-02-26
JP3602984B2 (ja) 2004-12-15
KR100607016B1 (ko) 2006-08-01

Similar Documents

Publication Publication Date Title
JP3602984B2 (ja) メモリ装置
RU2298824C2 (ru) Способ и устройство для шифрования/дешифрования данных в запоминающем устройстве большой емкости
US4797928A (en) Encryption printed circuit board
US20040177257A1 (en) Data processing device and data processing method
JPH08305558A (ja) 暗号化プログラム演算装置
US11119769B2 (en) Enhanced protection of processors from a buffer overflow attack
JPH11272561A (ja) 記憶媒体のデータ保護方法、その装置及びその記憶媒体
JP2002268946A (ja) データ記憶装置
WO1999038078A1 (en) Storage device, encrypting/decrypting device, and method for accessing nonvolatile memory
JP2004228786A (ja) 耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法
US20170046280A1 (en) Data processing device and method for protecting a data processing device against attacks
US11675587B2 (en) Enhanced protection of processors from a buffer overflow attack
US20100241870A1 (en) Control device, storage device, data leakage preventing method
JPS63293637A (ja) デ−タ保護用マイコン
JP4119882B2 (ja) メモリ情報保護システム、メモリ情報の保護方法、および半導体メモリ
JPH08185361A (ja) 半導体集積回路装置
US8407479B2 (en) Data authentication and tamper detection
JP4592337B2 (ja) データ記憶装置
JPH1115738A (ja) 暗号化機能付きデータ蓄積装置
KR20070076848A (ko) 카드 인증 시스템의 보안레벨을 향상시키는 장치 및 방법
JP4738546B2 (ja) データ漏洩防止システムおよびデータ漏洩防止方法
JP2008299930A (ja) 半導体記憶装置
JP2000029790A (ja) データセキュリティシステム
JP2677342B2 (ja) 携帯形半導体記憶装置システム
JPH05274498A (ja) Ｉｃカードとそのデータ記憶用メモリの消去方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees