JP2001015523A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001015523A JP2001015523A JP11188414A JP18841499A JP2001015523A JP 2001015523 A JP2001015523 A JP 2001015523A JP 11188414 A JP11188414 A JP 11188414A JP 18841499 A JP18841499 A JP 18841499A JP 2001015523 A JP2001015523 A JP 2001015523A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- emitter
- base
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】従来技術では、エミッタ寸法はリソグラフィに
よる異方性エッチングのあと、シリコン保護膜の酸化膜
を等方性エッチングで除去した開口部分の寸法で決定さ
れる。リソグラフィ時、等方性エッチング時の２つのば
らつきがトランジスタ特性に影響を与える課題を解決す
ることを目的とする。 【解決手段】エミッタ形成予定部にあらかじめ形成され
た酸化膜５、およびその側面の窒化膜７に選択性のある
エッチング等を用いて、酸化膜５のみを除去し、エミッ
タ部１３を窒化膜側壁で囲まれた開口部２５の底部に選
択的に形成し、横方向エッチング等によるエミッタ部１
３のばらつきを防ぐ。
よる異方性エッチングのあと、シリコン保護膜の酸化膜
を等方性エッチングで除去した開口部分の寸法で決定さ
れる。リソグラフィ時、等方性エッチング時の２つのば
らつきがトランジスタ特性に影響を与える課題を解決す
ることを目的とする。 【解決手段】エミッタ形成予定部にあらかじめ形成され
た酸化膜５、およびその側面の窒化膜７に選択性のある
エッチング等を用いて、酸化膜５のみを除去し、エミッ
タ部１３を窒化膜側壁で囲まれた開口部２５の底部に選
択的に形成し、横方向エッチング等によるエミッタ部１
３のばらつきを防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタとその製造方法に関し、特にベースに非選択エピ
タキシャル層を用いたバイポーラトランジスタとその製
造方法に関するものである。
ジスタとその製造方法に関し、特にベースに非選択エピ
タキシャル層を用いたバイポーラトランジスタとその製
造方法に関するものである。
【０００２】
【従来の技術】従来のバイポーラトランジスタ製造工程
の説明を以下に示す。図１２に示されるように、コレク
タ部を含む素子領域３１の上に、素子分離を行う為、素
子分離領域形成予定領域を形成し、この素子分離領域形
成予定領域に酸化シリコン等の絶縁膜を埋め込んで、素
子分離領域３２を形成する。この後、素子領域３１上、
および素子分離領域３２上に、不純物を含ませながら非
選択的にエピタキシャル層３３を形成する。その上に酸
化膜３４を堆積させる。次に、図１３に示されるよう
に、異方性エッチングによりパターニングを行い、選択
エピタキシャル層の上に酸化膜３５を残す。次に、図１
４に示されるように、ベース引き出し電極３６、及びコレ
クタ引き出し電極３７を形成する。全面に多結晶シリコ
ンを堆積させ、異方性エッチングでパターニングする。
ベース引きだし電極３６とコレクタ引き出し電極３７に
それぞれに不純物をイオン注入し、低抵抗化する。次に、
図１５に示されるように、前面に酸化膜３８を形成し、
エミッタ形成予定領域に該当する酸化膜３８、およびベ
ース引きだし電極３６を異方性エッチングにより除去
し、エミッタ開口部を形成する。その際、エピタキシャル
層上の酸化膜３５は、下層のシリコン層を保護するスト
ッパーとして寄与している。
の説明を以下に示す。図１２に示されるように、コレク
タ部を含む素子領域３１の上に、素子分離を行う為、素
子分離領域形成予定領域を形成し、この素子分離領域形
成予定領域に酸化シリコン等の絶縁膜を埋め込んで、素
子分離領域３２を形成する。この後、素子領域３１上、
および素子分離領域３２上に、不純物を含ませながら非
選択的にエピタキシャル層３３を形成する。その上に酸
化膜３４を堆積させる。次に、図１３に示されるよう
に、異方性エッチングによりパターニングを行い、選択
エピタキシャル層の上に酸化膜３５を残す。次に、図１
４に示されるように、ベース引き出し電極３６、及びコレ
クタ引き出し電極３７を形成する。全面に多結晶シリコ
ンを堆積させ、異方性エッチングでパターニングする。
ベース引きだし電極３６とコレクタ引き出し電極３７に
それぞれに不純物をイオン注入し、低抵抗化する。次に、
図１５に示されるように、前面に酸化膜３８を形成し、
エミッタ形成予定領域に該当する酸化膜３８、およびベ
ース引きだし電極３６を異方性エッチングにより除去
し、エミッタ開口部を形成する。その際、エピタキシャル
層上の酸化膜３５は、下層のシリコン層を保護するスト
ッパーとして寄与している。
【０００３】次に、図１６に示されるように、窒化膜３
９で開口部の側壁を形成する。そして、開口部に露出し
ている酸化膜３５を等方性エッチングにより除去し、エ
ミッタ部を開口する。この開口部の横方向の寸法がエミ
ッタ寸法４０となる。このエミッタ寸法は、横方向エッ
チング条件により、開口部に露出している酸化膜３５よ
り大きく、窒化膜３９を含んだ開口部寸法よりは小さく
なる。次に、多結晶シリコンを全面に積層させ、不純物
をイオン注入し拡散させ、エミッタ層を形成する。エミ
ッタ電極形成予定領域をパターニング後、図１７に示さ
れるように、エミッタ電極４１を形成する。更に、ベー
ス引き出し電極３６上とコレクタ引き出し電極３７上の
酸化膜３８を異方性エッチングで除去し、全面にチタン
Ｔｉをスパッタする。そして熱処理によりシリサイド４
３を形成する。次に、図１８に示されるように、層間膜
４４を堆積し、コンタクト部を開口して、金属電極４５の
形成を行う。以上により、バイポーラトランジスタが形
成される。
９で開口部の側壁を形成する。そして、開口部に露出し
ている酸化膜３５を等方性エッチングにより除去し、エ
ミッタ部を開口する。この開口部の横方向の寸法がエミ
ッタ寸法４０となる。このエミッタ寸法は、横方向エッ
チング条件により、開口部に露出している酸化膜３５よ
り大きく、窒化膜３９を含んだ開口部寸法よりは小さく
なる。次に、多結晶シリコンを全面に積層させ、不純物
をイオン注入し拡散させ、エミッタ層を形成する。エミ
ッタ電極形成予定領域をパターニング後、図１７に示さ
れるように、エミッタ電極４１を形成する。更に、ベー
ス引き出し電極３６上とコレクタ引き出し電極３７上の
酸化膜３８を異方性エッチングで除去し、全面にチタン
Ｔｉをスパッタする。そして熱処理によりシリサイド４
３を形成する。次に、図１８に示されるように、層間膜
４４を堆積し、コンタクト部を開口して、金属電極４５の
形成を行う。以上により、バイポーラトランジスタが形
成される。
【発明が解決しようとする課題】従来のバイポーラトラ
ンジスタでは、エミッタ寸法はバイポーラトランジスタ
の特性に大きく影響を与えるパラメータで、そのばらつ
きはバイポーラトランジスタの特性のばらつきの要因と
なる。この従来例のエミッタ寸法はリソグラフィによる
異方性エッチングのあと、シリコン保護膜の酸化膜を等
方性エッチングで除去した開口部分の寸法で決定する。
よって、リソグラフィ時のばらつきと、等方性エッチン
グのばらつきの２つの要素が含まれている。この為、微
細化を進めるとエミッタ形成時のばらつきにより、安定
したバイポーラトランジスタを形成することが難しかっ
た。本発明は、エミッタ寸法のばらつきを低減すること
により、バイポーラトランジスタの特性ばらつきも改善
した半導体装置を提供することを目的とする。
ンジスタでは、エミッタ寸法はバイポーラトランジスタ
の特性に大きく影響を与えるパラメータで、そのばらつ
きはバイポーラトランジスタの特性のばらつきの要因と
なる。この従来例のエミッタ寸法はリソグラフィによる
異方性エッチングのあと、シリコン保護膜の酸化膜を等
方性エッチングで除去した開口部分の寸法で決定する。
よって、リソグラフィ時のばらつきと、等方性エッチン
グのばらつきの２つの要素が含まれている。この為、微
細化を進めるとエミッタ形成時のばらつきにより、安定
したバイポーラトランジスタを形成することが難しかっ
た。本発明は、エミッタ寸法のばらつきを低減すること
により、バイポーラトランジスタの特性ばらつきも改善
した半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板中にベース部、コレクタ部を形成
する工程と、前記半導体基板上に、前記ベース部と接続
するベースエピタキシャル層を形成する工程と、前記ベ
ースエピタキシャル層上に第一の絶縁膜を形成する工程
と、前記第一の絶縁膜上に、第二の絶縁膜を形成する工
程と、前記第一の絶縁膜および前記第二の絶縁膜をほぼ
同じ形状でパターニングし、除去する工程と、前記第一
の絶縁膜と前記第二の絶縁膜上に第三の絶縁膜を堆積す
る工程と、前記第三の絶縁膜を異方性エッチングし、前
記ベースエピタキシャル層露出部分上で、かつ前記第一
の絶縁膜側壁および前記第二の絶縁膜側壁のみに前記第
三の絶縁膜を形成する工程と、前記ベースエピタキシャ
ル層上、前記第二の絶縁膜上、および前記第三の絶縁膜
上に多結晶シリコン層を形成する工程と、前記多結晶シ
リコン層にパターニングした後、不純物イオンを注入
し、ベース引出し電極、およびコレクタ引き出し電極を
形成する工程と、前記ベース引出し電極、前記コレクタ
引出し電極上、および半導体基板上に第四の絶縁膜を形
成する工程と、エミッタ引出し電極形成予定領域におい
て、前記第一の絶縁膜、前記第二の絶縁膜上方の前記ベ
ース引出し電極、および前記第四の絶縁膜を除去し、前
記第二の絶縁膜を露出させた開口部を形成する工程と、
前記開口部内の前記第二の絶縁膜上に、第五の絶縁膜を
形成した後、選択的な除去により、開口部側面にのみ第
五の絶縁膜からなる側壁絶縁膜を形成する工程と、前記
第一の絶縁膜を選択的に除去し、前記第一の絶縁膜を除
去した部分および前記開口部分に多結晶シリコン領域を
形成する工程と、前記多結晶シリコン領域に不純物イオ
ン注入をし、その後熱拡散を行うことにより、前記第一
の絶縁膜が除去された部分にエミッタ部を形成し、前記
開口部にエミッタ電極を形成する工程とを具備すること
を特徴とする。
造方法は、半導体基板中にベース部、コレクタ部を形成
する工程と、前記半導体基板上に、前記ベース部と接続
するベースエピタキシャル層を形成する工程と、前記ベ
ースエピタキシャル層上に第一の絶縁膜を形成する工程
と、前記第一の絶縁膜上に、第二の絶縁膜を形成する工
程と、前記第一の絶縁膜および前記第二の絶縁膜をほぼ
同じ形状でパターニングし、除去する工程と、前記第一
の絶縁膜と前記第二の絶縁膜上に第三の絶縁膜を堆積す
る工程と、前記第三の絶縁膜を異方性エッチングし、前
記ベースエピタキシャル層露出部分上で、かつ前記第一
の絶縁膜側壁および前記第二の絶縁膜側壁のみに前記第
三の絶縁膜を形成する工程と、前記ベースエピタキシャ
ル層上、前記第二の絶縁膜上、および前記第三の絶縁膜
上に多結晶シリコン層を形成する工程と、前記多結晶シ
リコン層にパターニングした後、不純物イオンを注入
し、ベース引出し電極、およびコレクタ引き出し電極を
形成する工程と、前記ベース引出し電極、前記コレクタ
引出し電極上、および半導体基板上に第四の絶縁膜を形
成する工程と、エミッタ引出し電極形成予定領域におい
て、前記第一の絶縁膜、前記第二の絶縁膜上方の前記ベ
ース引出し電極、および前記第四の絶縁膜を除去し、前
記第二の絶縁膜を露出させた開口部を形成する工程と、
前記開口部内の前記第二の絶縁膜上に、第五の絶縁膜を
形成した後、選択的な除去により、開口部側面にのみ第
五の絶縁膜からなる側壁絶縁膜を形成する工程と、前記
第一の絶縁膜を選択的に除去し、前記第一の絶縁膜を除
去した部分および前記開口部分に多結晶シリコン領域を
形成する工程と、前記多結晶シリコン領域に不純物イオ
ン注入をし、その後熱拡散を行うことにより、前記第一
の絶縁膜が除去された部分にエミッタ部を形成し、前記
開口部にエミッタ電極を形成する工程とを具備すること
を特徴とする。
【０００５】
【発明の実施の形態】この説明は請求の範囲を詳細に説
明するものであり、本発明の権利範囲を限定するもので
はない。本実施例の形態の製造方法を完成図である図
１、中間工程の図である図２から図１０を用いて説明す
る。図２に示されるように、コレクタ部を含む素子領域
１の上に、素子分離を行う為、素子分離領域形成予定領
域を形成し、この素子分離領域形成予定領域に酸化シリ
コン等の絶縁膜を埋め込んで、素子分離領域２を形成す
る。この後、素子領域１上、および素子分離領域２上
に、不純物を含ませながら非選択的にエピタキシャル層
３を形成する。その後、マスク等の選択的手段により、
素子分離領域２上のエピタキシャル層３を除去し、多結
晶シリコン層４を素子分離領域２上、エピタキシャル層
３上に形成し、ＣＭＰ等により、エピタキシャル層３が
露出するまで平坦化する。その上に酸化膜５と窒化膜６
を堆積させる。次に、図３に示されるように、異方性エ
ッチングによりパターニングをおこない、バイポーラト
ランジスタ形成予定領域に選択されたエピタキシャル層
３の上に酸化膜５、窒化膜６を残す。このエピタキシャ
ル層３がベース部となる。
明するものであり、本発明の権利範囲を限定するもので
はない。本実施例の形態の製造方法を完成図である図
１、中間工程の図である図２から図１０を用いて説明す
る。図２に示されるように、コレクタ部を含む素子領域
１の上に、素子分離を行う為、素子分離領域形成予定領
域を形成し、この素子分離領域形成予定領域に酸化シリ
コン等の絶縁膜を埋め込んで、素子分離領域２を形成す
る。この後、素子領域１上、および素子分離領域２上
に、不純物を含ませながら非選択的にエピタキシャル層
３を形成する。その後、マスク等の選択的手段により、
素子分離領域２上のエピタキシャル層３を除去し、多結
晶シリコン層４を素子分離領域２上、エピタキシャル層
３上に形成し、ＣＭＰ等により、エピタキシャル層３が
露出するまで平坦化する。その上に酸化膜５と窒化膜６
を堆積させる。次に、図３に示されるように、異方性エ
ッチングによりパターニングをおこない、バイポーラト
ランジスタ形成予定領域に選択されたエピタキシャル層
３の上に酸化膜５、窒化膜６を残す。このエピタキシャ
ル層３がベース部となる。
【０００６】次に、図４に示されるように、窒化膜を堆
積させ、異方性エッチングを行い、酸化膜５および窒化
膜６の２層膜の側面に窒化膜の側壁７を形成する。この
後、全面に多結晶シリコンを堆積させ、異方性エッチン
グでパターニングする。すると、図５に示されるよう
に、ベース引き出し電極８、及びコレクタ引き出し電極
９を形成する。この後、ベース引きだし電極８、コレク
タ引き出し電極９にそれぞれ不純物をイオン注入し、低
抵抗化する。この後、その上に絶縁膜１０を堆積する。 次に、図６に示されるように、エミッタ形成予定領域の
絶縁膜１０とベース引出し電極８を異方性エッチングに
より除去し、エミッタ開口部２５を形成する。次に、エミ
ッタ開口部２５に窒化膜を堆積させ、図７に示されるよ
うに、異方性エッチングをおこない、窒化膜を開口部側
壁のみに残して、開口部の側壁１１を形成する。 次に、図８に示されるように、この異方性エッチングの
際、エピタキシャル層３上の酸化膜５は、下層のシリコン
層を保護するストッパーとして寄与している。そして、
開口部の酸化膜をすべて等方性エッチングにより除去
し、エミッタ部を開口する。この開口部の横方向の寸法
１２がエミッタ部となる。ここで、パターニングされた
酸化膜５が選択性のあるエッチングにより窒化膜を残し
て除去され、ここにエミッタが形成されるので、エミッ
タ形状が横方向エッチングにより必要以上に横に伸びる
ことを窒化膜の側壁７により防止することができる。
積させ、異方性エッチングを行い、酸化膜５および窒化
膜６の２層膜の側面に窒化膜の側壁７を形成する。この
後、全面に多結晶シリコンを堆積させ、異方性エッチン
グでパターニングする。すると、図５に示されるよう
に、ベース引き出し電極８、及びコレクタ引き出し電極
９を形成する。この後、ベース引きだし電極８、コレク
タ引き出し電極９にそれぞれ不純物をイオン注入し、低
抵抗化する。この後、その上に絶縁膜１０を堆積する。 次に、図６に示されるように、エミッタ形成予定領域の
絶縁膜１０とベース引出し電極８を異方性エッチングに
より除去し、エミッタ開口部２５を形成する。次に、エミ
ッタ開口部２５に窒化膜を堆積させ、図７に示されるよ
うに、異方性エッチングをおこない、窒化膜を開口部側
壁のみに残して、開口部の側壁１１を形成する。 次に、図８に示されるように、この異方性エッチングの
際、エピタキシャル層３上の酸化膜５は、下層のシリコン
層を保護するストッパーとして寄与している。そして、
開口部の酸化膜をすべて等方性エッチングにより除去
し、エミッタ部を開口する。この開口部の横方向の寸法
１２がエミッタ部となる。ここで、パターニングされた
酸化膜５が選択性のあるエッチングにより窒化膜を残し
て除去され、ここにエミッタが形成されるので、エミッ
タ形状が横方向エッチングにより必要以上に横に伸びる
ことを窒化膜の側壁７により防止することができる。
【０００７】この後、多結晶シリコンを全面に積層させ
る。この多結晶シリコンに不純物をイオン注入し、熱拡
散させる。これにより、図9に示されるように、横方向
のエミッタ寸法１２に、正確にエミッタ部１３が形成さ
れ、さらにエミッタ部１３の下部に、エミッタ部の一部
としてエミッタ層１４が形成される。この後、パターニ
ングをおこない、エミッタ電極１５を形成する。 この後、ベース引き出し電極８上とコレクタ引き出し電
極９上の絶縁膜を異方性エッチングで除去し、全面にチ
タンＴｉをスパッタする。そして熱処理によりシリサイ
ド１６を形成する。 次に、図１に示されるように、層間膜１７を堆積し、コ
ンタクト部を開口して、金属電極１８の形成を行う。以
上により、バイポーラトランジスタが形成される。この
図１で示される本実施例の半導体装置の製造方法では、
エミッタ部１３を、リソグラフィにより製造工程を１つ
追加して決定するのではなく、酸化膜５が等方性エッチ
ングで完全に除去された領域に定める。つまり、この酸
化膜５の形成時のばらつきは、そのままエミッタ寸法１
２に影響を与えるが、ばらつきの要因を、酸化膜５の形
成時のばらつきのみに抑えることができる。
る。この多結晶シリコンに不純物をイオン注入し、熱拡
散させる。これにより、図9に示されるように、横方向
のエミッタ寸法１２に、正確にエミッタ部１３が形成さ
れ、さらにエミッタ部１３の下部に、エミッタ部の一部
としてエミッタ層１４が形成される。この後、パターニ
ングをおこない、エミッタ電極１５を形成する。 この後、ベース引き出し電極８上とコレクタ引き出し電
極９上の絶縁膜を異方性エッチングで除去し、全面にチ
タンＴｉをスパッタする。そして熱処理によりシリサイ
ド１６を形成する。 次に、図１に示されるように、層間膜１７を堆積し、コ
ンタクト部を開口して、金属電極１８の形成を行う。以
上により、バイポーラトランジスタが形成される。この
図１で示される本実施例の半導体装置の製造方法では、
エミッタ部１３を、リソグラフィにより製造工程を１つ
追加して決定するのではなく、酸化膜５が等方性エッチ
ングで完全に除去された領域に定める。つまり、この酸
化膜５の形成時のばらつきは、そのままエミッタ寸法１
２に影響を与えるが、ばらつきの要因を、酸化膜５の形
成時のばらつきのみに抑えることができる。
【０００８】また、本実施例の製造方法によって得られ
た半導体装置としては、エミッタ部１３がエミッタ寸法
１２どうりに正確に製造できるので、バイポーラトラン
ジスタの特性に大きな影響を与えるエミッタ部の形状が
安定し、信頼性の高い特性を持つバイポーラトランジス
タを製造できる。 実施例２ 次に、図１０に示されるように、実施例２の抵抗素子と
その製造工程を示す。実施例１の図８までの工程の後、
この開口部２５に不純物を含ませながら選択的にエピタ
キシャル成長させ、エミッタ部２１となるシリコン層を
形成する。この後、その上に多結晶シリコンを全面に積
層させる。不純物をイオン注入し拡散させた後、パターニ
ングを行い、エミッタ電極２２を形成する。更に、ベース
引き出し電極８上とコレクタ引き出し電極９上の絶縁膜
１０を異方性エッチングで除去し、全面にチタンTiをス
パッタする。そして熱処理により金属シリサイド２３を
形成する。 次に、図１１に示されるように、層間膜１７を堆積し、
コンタクトホール部を開口して、金属電極１８の形成を
行う。以上により、バイポーラトランジスタが形成され
る。この図１１で示される本実施例の半導体装置の製造
方法では、エミッタ部２１を、リソグラフィにより製造
工程を１つ追加して決定するのではなく、実施例１の図
７で示される酸化膜５が等方性エッチングで完全に除去
された領域に定める。つまり、この酸化膜５の形成時の
ばらつきは、そのまま図８で示されるエミッタ寸法１２
に影響を与えるが、ばらつきの要因を、酸化膜５の形成
時のばらつきのみに抑えることができる。
た半導体装置としては、エミッタ部１３がエミッタ寸法
１２どうりに正確に製造できるので、バイポーラトラン
ジスタの特性に大きな影響を与えるエミッタ部の形状が
安定し、信頼性の高い特性を持つバイポーラトランジス
タを製造できる。 実施例２ 次に、図１０に示されるように、実施例２の抵抗素子と
その製造工程を示す。実施例１の図８までの工程の後、
この開口部２５に不純物を含ませながら選択的にエピタ
キシャル成長させ、エミッタ部２１となるシリコン層を
形成する。この後、その上に多結晶シリコンを全面に積
層させる。不純物をイオン注入し拡散させた後、パターニ
ングを行い、エミッタ電極２２を形成する。更に、ベース
引き出し電極８上とコレクタ引き出し電極９上の絶縁膜
１０を異方性エッチングで除去し、全面にチタンTiをス
パッタする。そして熱処理により金属シリサイド２３を
形成する。 次に、図１１に示されるように、層間膜１７を堆積し、
コンタクトホール部を開口して、金属電極１８の形成を
行う。以上により、バイポーラトランジスタが形成され
る。この図１１で示される本実施例の半導体装置の製造
方法では、エミッタ部２１を、リソグラフィにより製造
工程を１つ追加して決定するのではなく、実施例１の図
７で示される酸化膜５が等方性エッチングで完全に除去
された領域に定める。つまり、この酸化膜５の形成時の
ばらつきは、そのまま図８で示されるエミッタ寸法１２
に影響を与えるが、ばらつきの要因を、酸化膜５の形成
時のばらつきのみに抑えることができる。
【０００９】また、エミッタ部２１をエピタキシャル層
によって形成することにより、エミッタ部と同様にエピ
タキシャル層から成るベース部３との境界面で自然酸化
膜ができにくく、その境界面の抵抗が低減され、エミッ
タ部２１とベース部との境界面の抵抗を低減し、エミッ
タ層をさらに形成する為の熱拡散工程が不要となるバイ
ポーラトランジスタを形成することができる。また、実
施例1と同様に本実施例の製造方法によって得られた半
導体装置としては、エミッタ部２１がエミッタ寸法１２
に基づいて正確に製造できるので、バイポーラトランジ
スタの特性に大きな影響を与えるエミッタ部の形状が安
定し、信頼性の高い特性を持つバイポーラトランジスタ
を製造できる。さらに、側壁絶縁膜７の下部にまでエミ
ッタ部を形成することができるので、エミッタ部２１
と、ベース部となるエピタキシャル層３のコンタクト抵
抗が軽減できる構造となっている。また、実施例２では
エミッタ部のシリコンもエピタキシャル成長で形成され
ているので、エミッタ界面、ベース界面の抵抗はさらに
低減される。ここでエミッタ部２１をエピタキシャル層
によって形成することにより、エミッタ部と同様にエピ
タキシャル層３から成るベース部との境界面の抵抗が低
減され、エミッタ部２１とベース部との境界面の抵抗を
低減し、エミッタ層をさらに形成する為の熱拡散工程が
不要となるバイポーラトランジスタを形成することがで
きる。
によって形成することにより、エミッタ部と同様にエピ
タキシャル層から成るベース部３との境界面で自然酸化
膜ができにくく、その境界面の抵抗が低減され、エミッ
タ部２１とベース部との境界面の抵抗を低減し、エミッ
タ層をさらに形成する為の熱拡散工程が不要となるバイ
ポーラトランジスタを形成することができる。また、実
施例1と同様に本実施例の製造方法によって得られた半
導体装置としては、エミッタ部２１がエミッタ寸法１２
に基づいて正確に製造できるので、バイポーラトランジ
スタの特性に大きな影響を与えるエミッタ部の形状が安
定し、信頼性の高い特性を持つバイポーラトランジスタ
を製造できる。さらに、側壁絶縁膜７の下部にまでエミ
ッタ部を形成することができるので、エミッタ部２１
と、ベース部となるエピタキシャル層３のコンタクト抵
抗が軽減できる構造となっている。また、実施例２では
エミッタ部のシリコンもエピタキシャル成長で形成され
ているので、エミッタ界面、ベース界面の抵抗はさらに
低減される。ここでエミッタ部２１をエピタキシャル層
によって形成することにより、エミッタ部と同様にエピ
タキシャル層３から成るベース部との境界面の抵抗が低
減され、エミッタ部２１とベース部との境界面の抵抗を
低減し、エミッタ層をさらに形成する為の熱拡散工程が
不要となるバイポーラトランジスタを形成することがで
きる。
【００１０】
【発明の効果】パターニングされたエミッタ部形成予定
領域に従って絶縁膜を除去し、その絶縁膜が除去された
領域に絶縁膜と同じ寸法でエミッタ部を形成することに
より、リソグラフィと等方性エッチングで決定していた
エミッタ部の寸法のばらつきを、絶縁膜をリソグラフィ
する工程のばらつきのみに低減することができる。ま
た、エミッタをエピタキシャル層で形成することによ
り、ベースエピタキシャル層とエミッタエピタキシャル
層の境界部の抵抗が小さくなり、更に、エミッタ拡散層
を形成する熱工程が不要となる。
領域に従って絶縁膜を除去し、その絶縁膜が除去された
領域に絶縁膜と同じ寸法でエミッタ部を形成することに
より、リソグラフィと等方性エッチングで決定していた
エミッタ部の寸法のばらつきを、絶縁膜をリソグラフィ
する工程のばらつきのみに低減することができる。ま
た、エミッタをエピタキシャル層で形成することによ
り、ベースエピタキシャル層とエミッタエピタキシャル
層の境界部の抵抗が小さくなり、更に、エミッタ拡散層
を形成する熱工程が不要となる。
【図１】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図２】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図３】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図４】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図５】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図６】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図７】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図８】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図９】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図１０】実施例２の半導体装置の製造方法の一工程を
示す断面図である。
示す断面図である。
【図１１】実施例２の半導体装置の製造方法の一工程を
示す断面図である。
示す断面図である。
【図１２】従来の半導体装置の製造方法の一工程を示す
断面図である。
断面図である。
【図１３】従来の半導体装置の製造方法の一工程を示す
断面図である。
断面図である。
【図１４】従来の半導体装置の製造方法の一工程を示す
断面図である。
断面図である。
【図１５】従来の半導体装置の製造方法の一工程を示す
断面図である。
断面図である。
【図１６】従来の半導体装置の製造方法の一工程を示す
断面図である。
断面図である。
【図１７】従来の半導体装置の製造方法の一工程を示す
断面図である。
断面図である。
【図１８】従来の半導体装置の製造方法の一工程を示す
断面図である。
断面図である。
１：コレクタ部を含む素子領域 ２：層間絶縁膜 ３:ベース部となるエピタキシャル層 ４：多結晶シリコン ５:酸化膜 ６：窒化膜 ７：側壁窒化膜 ８:ベース引き出し電極 ９：コレクタひき出し電極 １０:絶縁膜 １１: 開口部の側壁窒化膜 １２:エミッタ寸法 １３：エミッタ部 １４：エミッタ層 １５：エミッタ電極 １６：シリサイド １７：層間膜 １８：金属電極 ２１:エミッタ部となるエピタキシャル層 ２２：エミッタ電極 ２３：シリサイド
Claims (3)
- 【請求項１】半導体基板中にベース部、コレクタ部を形
成する工程と、 前記半導体基板上に、前記ベース部と接続するベースエ
ピタキシャル層を形成する工程と、 前記ベースエピタキシャル層上に第一の絶縁膜を形成す
る工程と、 前記第一の絶縁膜上に、第二の絶縁膜を形成する工程
と、 前記第一の絶縁膜および前記第二の絶縁膜をほぼ同じ形
状でパターニングし、除去する工程と、 前記第一の絶縁膜と前記第二の絶縁膜上に第三の絶縁膜
を堆積する工程と、 前記第三の絶縁膜を異方性エッチングし、前記ベースエ
ピタキシャル層露出部分上で、かつ前記第一の絶縁膜側
壁および前記第二の絶縁膜側壁のみに前記第三の絶縁膜
を形成する工程と、 前記ベースエピタキシャル層上、前記第二の絶縁膜上、
および前記第三の絶縁膜上に多結晶シリコン層を形成す
る工程と、 前記多結晶シリコン層にパターニングした後、不純物イ
オンを注入し、ベース引出し電極、およびコレクタ引き
出し電極を形成する工程と、 前記ベース引出し電極、前記コレクタ引出し電極上、お
よび半導体基板上に第四の絶縁膜を形成する工程と、 エミッタ引出し電極形成予定領域において、前記第二の
絶縁膜上方の前記ベース引出し電極、および前記第四の
絶縁膜を除去し、前記第二の絶縁膜を露出させた開口部
を形成する工程と、 前記開口部内の前記第二の絶縁膜上に、第五の絶縁膜を
形成した後、選択的な除去により、開口部側面にのみ第
五の絶縁膜からなる側壁絶縁膜を形成する工程と、 前記第一の絶縁膜を選択的に除去し、前記第一の絶縁膜
を除去した部分および前記開口部分に多結晶シリコン領
域を形成する工程と、 前記多結晶シリコン領域に不純物イオン注入をし、その
後熱拡散を行うことにより、前記第一の絶縁膜が除去さ
れた部分にエミッタ部を形成し、前記開口部にエミッタ
電極を形成する工程とを具備することを特徴とする半導
体装置の製造方法。 - 【請求項２】半導体基板中にベース部、コレクタ部を形
成する工程と、 前記半導体基板上に、前記ベース部と接続するベースエ
ピタキシャル層を形成する工程と、 前記ベースエピタキシャル層上に第一の絶縁膜を形成す
る工程と、 前記第一の絶縁膜上に、第二の絶縁膜を形成する工程
と、 前記第一の絶縁膜および前記第二の絶縁膜をほぼ同じ形
状でパターニングし、除去する工程と、 前記第一の絶縁膜と前記第二の絶縁膜上に第三の絶縁膜
を堆積する工程と、 前記第三の絶縁膜を異方性エッチングし、前記ベースエ
ピタキシャル層露出部分上で、かつ前記第一の絶縁膜側
壁および前記第二の絶縁膜側壁のみに前記第三の絶縁膜
を形成する工程と、 前記ベースエピタキシャル層上、前記第二の絶縁膜上、
および前記第三の絶縁膜上に多結晶シリコン層を形成す
る工程と、 前記多結晶シリコン層にパターニングした後、不純物イ
オンを注入し、ベース引出し電極、およびコレクタ引き
出し電極を形成する工程と、 前記ベース引出し電極、前記コレクタ引出し電極上、お
よび半導体基板上に第四の絶縁膜を形成する工程と、 エミッタ引出し電極形成予定領域において、前記第二の
絶縁膜上方の前記ベース引出し電極、および前記第四の
絶縁膜を除去し、前記第二の絶縁膜を露出させた開口部
を形成する工程と、 前記開口部内の前記第二の絶縁膜上に、第五の絶縁膜を
形成した後、選択的な除去により、開口部側面にのみ第
五の絶縁膜からなる側壁絶縁膜を形成する工程と、 前記第一の絶縁膜を除去し、前記第一の絶縁膜を除去し
た部分に不純物を含ませながら選択的にシリコンをエピ
タキシャル成長させ、エミッタ部を形成する工程と、 前記開口部分に前記エミッタ部と電気的に接続する多結
晶シリコン領域を形成する工程と、 前記多結晶シリコン領域に不純物イオンを注入してエミ
ッタ電極を形成する工程とを具備することを特徴とする
半導体装置の製造方法。 - 【請求項３】半導体基板中に形成されたベース部、コレ
クタ部と、 前記半導体基板上に、前記ベース部と接続するベースエ
ピタキシャル層と、 前記ベースエピタキシャル層上の中心部に形成されたエ
ピタキシャル層から成るエミッタ部と、 前記ベースエピタキシャル層上の周辺部に形成された第
一の絶縁膜と、 前記エミッタ部上の中心部に形成された不純物を含む多
結晶シリコンから成るエミッタ引出し電極と、 前記エミッタ部上で、前記エミッタ引出し電極の周辺部
で、かつ、前記第一の絶縁膜に接続して形成された第二
の絶縁膜とを具備する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188414A JP2001015523A (ja) | 1999-07-02 | 1999-07-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188414A JP2001015523A (ja) | 1999-07-02 | 1999-07-02 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015523A true JP2001015523A (ja) | 2001-01-19 |
Family
ID=16223251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11188414A Pending JP2001015523A (ja) | 1999-07-02 | 1999-07-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535799A (ja) * | 2003-06-24 | 2007-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高いｆＴおよびｆｍａｘを有するバイポーラ・トランジスタおよびこれを製造する方法 |
-
1999
- 1999-07-02 JP JP11188414A patent/JP2001015523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535799A (ja) * | 2003-06-24 | 2007-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高いｆＴおよびｆｍａｘを有するバイポーラ・トランジスタおよびこれを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050087806A1 (en) | Semiconductor device having active regions connected together by interconnect layer and method of manufacture thereof | |
| JPH0851216A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP2009032967A (ja) | 半導体装置及びその製造方法 | |
| JP3725465B2 (ja) | 半導体装置及びその製造方法 | |
| TW508700B (en) | Semiconductor device manufacturing method | |
| WO1984004853A1 (fr) | Procede de fabrication d'un dispositif a semi-conducteur | |
| JP2001015523A (ja) | 半導体装置及びその製造方法 | |
| JPS6310896B2 (ja) | ||
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| JP3552913B2 (ja) | 半導体素子の素子分離方法 | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6376481A (ja) | 半導体装置及びその製造方法 | |
| JPH07283300A (ja) | 半導体装置及びその製造方法 | |
| JP2000269488A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH11307646A (ja) | 半導体装置及びその製造方法 | |
| JPH04167522A (ja) | 半導体デバイスおよびその製造方法 | |
| JPS6386476A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06163683A (ja) | 半導体集積回路の製造方法 | |
| JPH0870038A (ja) | 半導体装置の製造方法 | |
| JPH04361533A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0136709B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |