JP2001015452A - 化合物半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ｎ型３−５族窒化物半導体層に対して優れた
オーミック特性及び熱的安定性を有するオーミック電極
を備えた３−５族窒化物半導体装置を提供する。 【解決手段】 ｎ型ＧａＮ層に接して、Ｈｆ，Ｚｒ，Ａ
ｌとＨｆまたはＺｒとの合金，及び前記３−５族窒化物
半導体を構成する元素とＨｆまたはＺｒとの金属間化合
物からなる群から選択された材料からなる第１の高融点
金属層と、Ｔｉ，ＴｉとＡｌの合金及び前記３−５族窒
化物半導体を構成する元素とＴｉの金属間化合物からな
る群から選択された材料からなる第２の高融点金属層
と、Ａｌ層からなる低抵抗金属層とを順次積層した後、
アニール処理してオーミック電極を形成する。これによ
り、コンタクト抵抗の小さい電極を再現性良く製造する
ことができ、特性が優れ安価な光デバイスや電子デバイ
スを提供できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は化合物半導体装置
（化合物半導体デバイス）の製造技術に係わり、特にｎ
型３−５族窒化物半導体に対して優れたオーミック特性
を表しかつ熱的に安定となる電極を形成する技術に関
し、たとえばＧａＮ系半導体レーザやＧａＮ系半導体デ
バイスの製造技術に適用して有効な技術に関する。

【０００２】

【従来の技術】ＧａＮ，ＡｌＧａＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等の３−５族窒化物半導体は、可変可能な
ワイドバンドギャップ（１．８ｅＶ〜６．２ｅＶ）を有
するため、主に青紫色発光素子を構成する材料として有
望視されており、実用レベルの青色発光ダイオードや、
室温での連続発振が可能な青色レーザ等が実現されてい
る。

【０００３】また、ワイドギャップ半導体の性質を利用
した耐環境素子として電界効果トランジスタ等の電子デ
バイスやパワーデバイス等を構成する材料としても注目
され、更なる開発が進められている。

【０００４】これらの素子においては、安定した動作を
確保する上で３−５族窒化物半導体と電極との間のオー
ミック性を得る技術が極めて重要な技術になる。

【０００５】例えば、ｎ型ＧａＮに対するオーミック電
極として、Ｔｉ（チタン）とＡｌ（アルミニウム）とを
積層した電極を、４００℃以上、１２００℃以下の温度
でアニールすることによって形成する技術が知られてい
る（特開平７−４５８６７号公報）。

【０００６】また、Ｔｉ／ＡｌのほかにＰｄ／Ａｌ，Ｔ
ａ／Ａｌ，Ｓｃ／Ａｌ，Ｈｆ／Ａｌ，Ｎｄ／Ａｌ等の電
極によってもオーミック特性が得られるという報告（Ap
pl.Phis.Lett.71(26),29 December 1997）がある。

【０００７】一方、応用物理学会発行，「応用物理」，
第67巻，第２号（1998），P149〜P154には、ショットキ
ーバリアについて記載されている。この文献のむすびに
は、「金属／ワイドバンドギャップ半導体界面のショッ
トキーバリア高さは非常に大きく，また高濃度ドーピン
グが難しいため，低抵抗なオーム性電極材料を得ること
はきわめて困難である。しかしながら，レーザダイオー
ドのような高電流注入状態において動作するデバイスに
は，低抵抗なオーム性電極は不可欠である。オーム性電
極材料の開発が，青色レーザーダイオード工業化の鍵を
握るものと考えられる。このためには，金属／ワイドバ
ンドギャップ半導体界面でのショットキーバリア高さを
劇的に減少させる画期的な新原理を発掘する必要がある
と思われる。」と記載されている。

【０００８】

【発明が解決しようとする課題】本発明者らも３−５族
窒化物半導体装置を開発するにあたり、従来のＴｉ／Ａ
ｌ電極とＨｆ／Ａｌ電極のｎ型ＧａＮ層（ドーパント：
Ｓｉ，キャリア濃度：１×１０¹⁸ｃｍ~³，膜厚：３．０
μｍ）に対するコンタクト抵抗ρｃのアニール温度依存
性をＴＬＭ（Transmission Line Model）法によって調
べた。なお、この時のＴｉ層及びＨｆ層の膜厚は３０ｎ
ｍ、Ａｌ層の膜厚は両電極とも４００ｎｍとした。

【０００９】得られた結果をそれぞれ図２の特性線１
（Ｔｉ／Ａｌ）及び特性線２（Ｈｆ／Ａｌ）に示した。

【００１０】従来のＴｉ／Ａｌ電極では、４５０℃アニ
ールにおいて最小値である３．５×１０~⁶Ωｃｍ²の良
好な値を示したが、５５０℃以上のアニールによってρ
ｃは最小値の２倍以上の値である＞７．２×１０~⁶Ωｃ
ｍ²にまで劣化した。また、４００℃アニールにおいて
もオーム性は示すものの、その抵抗値は〜１０~⁴Ωｃｍ
²台と極めて高い結果が得られた。

【００１１】これに対してＨｆ／Ａｌ電極は、４００℃
アニール時点からρｃ＜８×１０~⁶Ωｃｍ²以下の良好
な特性を示した。そして４５０℃から５００℃ではＴｉ
／Ａｌ電極とほぼ同等の値となり、さらに６００℃アニ
ールではρｃ＝５．１×１０~⁶Ωｃｍ²とＴｉ／Ａｌ電
極よりも低いことから、オーミック特性の上ではＴｉ／
Ａｌ電極よりも良好な値が得られる構造であることが判
明した。

【００１２】しかし、Ｈｆ／Ａｌ電極はＴｉ／Ａｌ電極
と比較して、アニール温度上昇に伴う電極表面のモフォ
ロジー劣化が顕著であることが判明した。

【００１３】このため、Ａｕボンディング等の実装工程
において、モフォロジー劣化により電極表面に発生した
歪みからＡｕが侵入し、高抵抗なパープルプレーグ層を
形成する問題が生じた。

【００１４】このことから、従来のＴｉ／Ａｌ電極は良
好なオーミック特性が得られる温度範囲が４５０℃〜５
００℃と極めて狭く熱的安定性・信頼性に欠ける構造で
あり、Ｈｆ／Ａｌ電極ではＴｉ／Ａｌ電極よりもオーミ
ック特性の熱的安定性は優れるものの、アニールにより
電極表面のモフォロジー劣化が顕著であることによる弊
害が生じることが判明した。

【００１５】以上のことから、これまでＧａＡｓ等で代
表される３−５族化合物半導体素子を適用できなかった
４００℃以上にもなる過酷な環境下で長期間の安定動作
が可能な光デバイス素子や電子デバイス素子等の半導体
装置（化合物半導体装置）を作製する上で大きな障害と
なっていることが確認できた。

【００１６】本発明の目的は、ｎ型３−５族窒化物半導
体（半導体層）に対して良好なオーミック特性が得ら
れ、過酷な使用条件でも劣化し難い電極（オーミック電
極）を提供することにある。

【００１７】本発明の他の目的は、電極部分が熱的安定
性に優れたｎ型３−５族窒化物半導体装置を提供するこ
とにある。

【００１８】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。

【００１９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。

【００２０】（１）３−５族窒化物半導体層と、前記３
−５族窒化物半導体層の表面に形成される電極とを有す
る化合物半導体装置であって、前記電極は、前記３−５
族窒化物半導体層上に設けられる第１の高融点金属層
と、前記第１の高融点金属層上に設けられる第２の高融
点金属層と、前記第２の高融点金属層上に設けられる低
抵抗金属層とで構成されかつ合金化された電極である。
前記第１の高融点金属層はＨｆ，Ｚｒ，ＡｌとＨｆとの
合金，ＡｌとＺｒとの合金及び前記３−５族窒化物半導
体層を構成する元素とＨｆまたはＺｒとの金属間化合物
のうちのいずれか一つの材料で構成され、前記第２の高
融点金属層はＴｉ，ＴｉとＡｌの合金及び前記３−５族
窒化物半導体層を構成する元素とＴｉの金属間化合物の
うちのいずれか一つの材料で構成され、前記低抵抗金属
層はＡｌ層で構成されている。前記３−５族窒化物半導
体層はｎ型（ｎ導電型）である。前記第１の高融点金属
層の厚さは１ｎｍ〜１００ｎｍ程度となり、前記第２の
高融点金属層の厚さは１ｎｍ〜１００ｎｍ程度になって
いる。化合物半導体装置は少なくとも一部に主として３
−５族窒化物半導体による半導体レーザが構成されると
ともに前記半導体レーザを構成するｎ型ＧａＮ層の表面
に前記電極（第１の高融点金属層，第２の高融点金属層
及び低抵抗金属層からなる電極）が設けられている。

【００２１】このような化合物半導体装置は以下の方法
によって製造される。３−５族窒化物半導体層上に電極
を形成する工程を有する化合物半導体装置の製造方法で
あって、前記３−５族窒化物半導体層上に、Ｈｆ，Ｚ
ｒ，ＡｌとＨｆとの合金，ＡｌとＺｒとの合金及び前記
３−５族窒化物半導体層を構成する元素とＨｆまたはＺ
ｒとの金属間化合物のうちのいずれか一つの材料による
第１の高融点金属層、Ｔｉ，ＴｉとＡｌの合金及び前記
３−５族窒化物半導体層を構成する元素とＴｉの金属間
化合物のうちのいずれか一つの材料による第２の高融点
金属層、及びＡｌからなる低抵抗金属層を順次形成した
後アニール処理して一部が合金化された前記電極を形成
する。前記アニール処理は３５０℃〜８００℃の範囲内
で行われる。前記第１の高融点金属層を１ｎｍ〜１００
ｎｍ程度の厚さに形成するとともに、前記第２の高融点
金属層を１ｎｍ〜１００ｎｍ程度の厚さに形成する。前
記電極をｎ型３−５族窒化物半導体層表面に形成する。
化合物半導体装置として半導体レーザを形成するととも
に前記半導体レーザを構成するｎ型ＧａＮ層の表面に前
記電極（第１の高融点金属層，第２の高融点金属層及び
低抵抗金属層からなる電極）を形成する。

【００２２】前記（１）の手段によれば、（ａ）アニー
ル処理温度４００〜６００℃の間において、電極のコン
タクト抵抗ρｃは従来に比較して大幅に小さくなる。例
えば、例えばコンタクト抵抗ρｃは４００℃アニールの
時点でρｃ＝１．９×１０~⁶Ωｃｍ²の良好な値を示し
ており、従来のＴｉ／Ａｌ電極を用いた場合のρｃ＝
３．６×１０~⁴Ωｃｍ²よりはるかに低い値が得られ、
５００℃アニールによってρｃ＝１．２×１０~⁶Ωｃｍ
²という極めて良好な低い抵抗値が得られ（従来の場合
はρｃ＝４．２×１０~⁶Ωｃｍ²）、更なる高温アニー
ル（６００℃アニール）時点でのρｃも〜２．７×１０
~⁶Ωｃｍ²（従来の場合はρｃ＝７．９×１０~⁶Ωｃ
ｍ²）と実用上問題の生じない良好な値を維持する。

【００２３】（ｂ）従来のＨｆ／Ａｌ電極で発生してい
た電極表面のモフォロジー劣化も、Ｔｉ層を挿入した３
層構造では大幅に抑制された。

【００２４】（ｃ）コンタクト抵抗の低減により、半導
体レーザの順方向電圧が下がり、その効果によって通電
による発熱が原因と見られる素子の破壊が著しく減少
し、半導体レーザの長寿命化が達成できる。

【００２５】

【発明の実施の形態及び実施例】以下、図面を参照して
本発明の実施の形態を詳細に説明する。なお、発明の実
施の形態を説明するための全図において、同一機能を有
するものは同一符号を付け、その繰り返しの説明は省略
する。

【００２６】（実施形態１）図１は本発明の一実施形態
（実施形態１）である化合物半導体装置における電極の
形成方法を示す模式図である。

【００２７】本実施形態１は、ｎ型３−５族窒化物半導
体層上に電極（オーミック電極）を形成するものであ
る。ｎ型ＧａＮ層１上に第１の高融点金属層２，第２の
高融点金属層３及び低抵抗金属層４を順次積層形成して
積層電極膜５を形成した後、アニール処理することによ
り、ｎ型ＧａＮ層１上に電極６を形成する。この電極６
はオーミック電極になる。

【００２８】ここで、このような３層構造の電極を採用
した理由について説明する。すなわち、本発明者らの検
討によれば、従来の２層構造であるＴｉ／Ａｌ電極の上
記劣化の原因は、アニールによる第２層Ａｌの第１層Ｔ
ｉ側への過剰な拡散によるものであることが判明した。

【００２９】従来の電極であるＴｉ／Ａｌによるコンタ
クト抵抗の低抵抗化メカニズムは、アニールによって第
２層を構成するＡｌが第１層を構成するＴｉ方向に拡散
し、Ａｌ₃Ｔｉ等の合金やＡｌＮ等の金属間化合物を形
成することによって低抵抗化が可能となることが報告さ
れている（Appl.Phis.Lett.71(26),29,December,199
7）。

【００３０】しかし、本発明者等の追試験によれば、ア
ニール温度が高すぎる場合には、Ａｌ層の拡散が過剰と
なり、Ａｌ単体が半導体に対する接触金属となる領域が
広くなってしまうことが判明した。

【００３１】Ａｌをｎ型ＧａＮ層に対するオーミック電
極に用いた場合、Ｔｉ／Ａｌよりもコンタクト抵抗が高
いことは周知の事実であり、従来の電極であるＴｉ／Ａ
ｌの劣化は、上記事項によるものであると考えられる。

【００３２】これに対して、Ｈｆ／Ａｌ電極のρｃの熱
的安定性に優れる要因としては、融点の高さに起因する
ものであることが推測できる。Ｈｆの融点は約２２００
℃であり、Ｔｉに比べて約６００℃程度高い。

【００３３】しかし、ＨｆはＴｉよりも多種のＡｌ合金
を形成することが知られており、本検討のモフォロジー
劣化もアニールによってＨｆ−Ａｌ間に様々な組成のＨ
ｆ−Ａｌ合金が形成されたことに起因すると推測され
る。

【００３４】そこで本発明者らが様々な検討を行った結
果、ｎ型３−５族窒化物半導体層表面に形成する電極
は、以下の構成による層を積層（最下層となる第１の高
融点金属層，第１の高融点金属層上の第２の高融点金属
層，第２の高融点金属層上の低抵抗金属層）した後アニ
ール処理することがよいことが判明した。

【００３５】すなわち、Ｈｆ，Ｚｒ，ＡｌとＨｆもしく
はＺｒとの合金、及び前記３−５族窒化物半導体を構成
する元素とＨｆまたはＺｒとの金属間化合物からなる群
から選択された材料からなる第１の高融点金属層、Ｔ
ｉ，ＴｉとＡｌの合金及び前記３−５族窒化物半導体層
を構成する元素とＴｉの金属間化合物からなる群から選
択された材料からなる第２の高融点金属層、及びＡｌか
らなる低抵抗金属層を順次積層する。

【００３６】第１の高融点金属層は１ｎｍ〜１００ｎｍ
の膜厚範囲で形成されることが望ましく、第２の高融点
金属層は１ｎｍ〜１００ｎｍの膜厚範囲で形成されるこ
とが望ましい。また、電極形成後のアニール温度は３５
０℃〜８００℃の範囲内で行うことが望ましい。

【００３７】そこで、本発明で得られる効果を具体化す
るため、第１の高融点金属層としてＨｆ層２、第２の高
融点金属層としてＴｉ層３、及び低抵抗金属層としてＡ
ｌ層４を用いたＨｆ／Ｔｉ／Ａｌからなる積層電極膜５
を形成し、その後アニール処理してｎ型ＧａＮ層１の表
面に電極（オーミック電極）６を設け、この電極６のコ
ンタクト抵抗ρｃのアニール温度依存性をＴＬＭ法によ
って調べた。

【００３８】この時のｎ型ＧａＮ層は、特性線１・２を
得る場合と同様に、ドーパントはＳｉとし、キャリア濃
度は１×１０¹⁸ｃｍ~³、膜厚は３．０μｍとした。ま
た、Ｈｆ層２の膜厚は２０ｎｍ、Ｔｉ層３の膜厚は１０
ｎｍ、Ａｌ層４の膜厚は４００ｎｍとした。

【００３９】得られた結果を図２の特性線３に示した。
従来電極の特性線１及び特性線２と比較して、本発明の
特性線３で示したＨｆ／Ｔｉ／Ａｌ電極の場合は、４０
０℃アニールの時点ですでにρｃ＝１．９×１０~⁶Ωｃ
ｍ²の良好な値を示しており、従来電極を用いた場合よ
りはるかに低い値が得られた。さらに５００℃アニール
によってρｃ＝１．２×１０~⁶Ωｃｍ²という極めて良
好な低い抵抗値が得られ、更なる高温のアニールを施し
てもρｃの劣化は小さく、６００℃アニール時点でのρ
ｃも〜２．７×１０~⁶Ωｃｍ²と実用上問題の生じない
良好な値を維持している。その上、Ｈｆ／Ａｌ電極で発
生していた電極表面のモフォロジー劣化も、Ｔｉ層を挿
入したことにより大幅に抑制された。

【００４０】上記の効果に関する要因として、第３層Ａ
ｌが第２層Ｔｉ中を拡散して第１層Ｈｆ側へ到達する
際、Ａｌ中に存在した酸素分子等の不純物がＴｉによっ
て捕捉されるため、Ｈｆに到達するＡｌの純度が向上す
ることによりρｃの低抵抗化が可能となり、それと同時
にＡｌの拡散量を抑制するため、ＨｆとＡｌの大幅な合
金化を防止し、結果としてモフォロジー劣化を低減した
と考えられる。

【００４１】さらに、同族元素であるＨｆとＴｉは、互
いに反応しにくい性質を有しているため、アニールによ
るＨｆとＴｉの反応が殆ど無いことも耐熱性向上に寄与
していると考えられる。

【００４２】上記本発明の電極はＨｆ，Ｔｉ，Ａｌの単
層膜の積層体を用いているが、アニールを行うことによ
って第１層Ｈｆは拡散してきたＡｌやＧａＮ層中のＮと
の合金膜、もしくは金属間化合物を形成する。

【００４３】また第２層Ｔｉも同様にＡｌやＮとの合金
膜，金属間化合物を形成するが、第１層，第２層ともに
それぞれの組成比については特に限定するものではな
い。

【００４４】なお、上記本発明の電極層第１層には、Ｈ
ｆを用いた電極について記したが、Ｈｆの代りに、Ｈｆ
やＴｉと同族元素で、かつＴｉよりも融点の高いＺｒを
用いても同様の効果が得られた。

【００４５】次に実施例に付いて説明する。 （実施例１）本実施例１では化合物半導体装置として半
導体レーザに本発明を適用した例について説明する。図
３乃至図５は本実施例１である半導体レーザに係わる図
であり、図３は半導体レーザの模式的断面図、図４及び
図５は半導体レーザの製造方法を示す模式的断面図であ
る。

【００４６】図３はサファイア基板２０上に形成された
３−５族窒化物半導体で形成された半導体レーザ（青色
レーザ）の模式的な断面図である。

【００４７】半導体レーザ１９は、サファイア基板２０
の一面上に順次積層形成された膜厚５０ｎｍのアンドー
プＧａＮバッファ層２１、Ｓｉをドーパントとして含む
膜厚５μｍのｎ型ＧａＮコンタクト層２２、Ｓｉをドー
パントとして含む膜厚１００ｎｍのｎ型ＡｌＧａＮ層２
３、Ｓｉをドーパントとして含む膜厚２００ｎｍのｎ型
ＧａＮ層２４、膜厚２０ｎｍのアンドープＩｎＧａＮ活
性層２５、Ｍｇをドーパントとして含む膜厚２００ｎｍ
のｐ型ＧａＮ層２６、Ｍｇをドーパントとして含む膜厚
１００ｎｍのｐ型ＡｌＧａＮ層２７、Ｍｇをドーパント
として含む膜厚１００ｎｍのｐ型ＧａＮコンタクト層２
８とからなっている。

【００４８】前記ｐ型ＧａＮコンタクト層２８上には、
前記実施形態で説明したオーミック電極、すなわちｐ型
オーミック電極２９Ｂが形成されるとともに、エッチン
グによって露出したｎ型ＧａＮコンタクト層２２の表面
にはｎ型オーミック電極２９Ａが設けられている。

【００４９】前記ｎ型オーミック電極２９Ａは、第１の
高融点金属層としてＨｆ層（膜厚２０ｎｍ），第２の高
融点金属層としてＴｉ層（膜厚１０ｎｍ），低抵抗金属
層としてＡｌ層（膜厚５００ｎｍ）が用いられ、アニー
ル処理（５００℃、１０分間処理）によって一部が合金
化された電極である。

【００５０】前記ｐ型オーミック電極２９Ｂは、Ｎｉ層
（最下層：膜厚２０ｎｍ）／Ａｕ層（膜厚４００ｎｍ）
からなるアニール処理された電極である。

【００５１】ｎ型オーミック電極２９Ａとｐ型オーミッ
ク電極２９Ｂに所定の電圧を印加することによってアン
ドープＩｎＧａＮ活性層２５の両端の出射面から青色レ
ーザ光を出射するようになる。

【００５２】次に半導体レーザ（半導体レーザチップ）
１９の製造方法について説明する。図４に示すように、
周知のＭＯＣＶＤ法を用いて、サファイア基板２０上
に、膜厚５０ｎｍのアンドープＧａＮバッファ層２１、
Ｓｉをドーパントとして含む膜厚５μｍのｎ型ＧａＮコ
ンタクト層２２、Ｓｉをドーパントとして含む膜厚１０
０ｎｍのｎ型ＡｌＧａＮ層２３、Ｓｉをドーパントとし
て含む膜厚２００ｎｍのｎ型ＧａＮ層２４、膜厚２０ｎ
ｍのアンドープＩｎＧａＮ活性層２５、Ｍｇをドーパン
トとして含む膜厚２００ｎｍのｐ型ＧａＮ層２６、Ｍｇ
をドーパントとして含む膜厚１００ｎｍのｐ型ＡｌＧａ
Ｎ層２７、Ｍｇをドーパントとして含む膜厚１００ｎｍ
のｐ型ＧａＮコンタクト層２８を順次成長させ、レーザ
構造を作製した。

【００５３】次に図５に示すように、周知のドライエッ
チングによって選択的にエッチングを行う。このエッチ
ングはｎ型ＧａＮコンタクト層２２の露出させる深さま
で行われる。このエッチングによってｎ型オーミック電
極が形成される領域のｎ型ＧａＮコンタクト層２２が露
出する。

【００５４】次に前記ｎ型ＧａＮコンタクト層２２上の
所望の位置に、前記実施形態で説明した方法によってｎ
型オーミック電極２９Ａを形成する。このｎ型オーミッ
ク電極２９Ａは、第１の高融点金属層としてＨｆ層（膜
厚２０ｎｍ），第２の高融点金属層としてＴｉ層（膜厚
１０ｎｍ），低抵抗金属層としてＡｌ層（膜厚５００ｎ
ｍ）が用いられる。

【００５５】次にｐ型ＧａＮコンタクト層２８上の所望
の位置に、Ｎｉ層（膜厚２０ｎｍ）／Ａｕ層（膜厚４０
０ｎｍ）からなるｐ型オーミック電極２９Ｂを常用の手
法により形成する。

【００５６】次に、５００℃、１０分間のアニール処理
を行って、ｎ型オーミック電極２９Ａ、及びｐ型オーミ
ック電極２９Ｂを一部で合金化して低抵抗化を図る。

【００５７】次に、研磨装置を用いてサファイア基板２
０の表面を研磨してサファイア基板２０の厚さを１００
μｍ程度の厚さにした後、多層成長層を含んでサファイ
ア基板２０を縦横に分断（劈開）して、所定の大きさの
半導体レーザ（半導体レーザチップ）１９を形成する。

【００５８】本実施例で作製した半導体レーザ（半導体
レーザチップ）１９は、本発明によるオーミック電極を
用いることで素子の順方向電圧が下がり、その効果によ
って通電による発熱が原因と見られる素子の破壊が著し
く減少した。従って、素子（半導体レーザ）の長寿命化
が達成できる。

【００５９】（実施例２）本実施例２では化合物半導体
装置として電界効果トランジスタ（ＧａＮ−ＭＥＳＦＥ
Ｔ）に本発明を適用した例について説明する。図６乃至
図９は本実施例２である電界効果トランジスタに係わる
図であり、図６は電界効果トランジスタの模式的断面
図、図７乃至図９は電界効果トランジスタの製造方法を
示す模式的断面図である。

【００６０】本実施例２の電界効果トランジスタ（Ｇａ
Ｎ−ＭＥＳＦＥＴ）は、図６に示すように、サファイア
基板３０上に膜厚５０ｎｍのアンドープＧａＮバッファ
層３１、膜厚５００ｎｍのアンドープＡｌＧａＮバッフ
ァ層３２、Ｓｉをドーパントとしキャリア濃度が３×１
０¹⁷ｃｍ~³となり膜厚が２０ｎｍのｎ型ＧａＮ層チャネ
ル層３３、Ｓｉをドーパントとしキャリア濃度が２×１
０¹⁸ｃｍ~³となり膜厚が１００ｎｍのｎ型ＧａＮコンタ
クト層３４が順次積層された多層成長層が設けられてい
る。

【００６１】また、周縁はｎ型ＧａＮ層チャネル層３３
を通過してアンドープＡｌＧａＮバッファ層３２に至る
エッチング溝によって素子分離がなされている。

【００６２】また、ｎ型ＧａＮコンタクト層３４の中央
部分は除去され、露出したｎ型ＧａＮ層チャネル層３３
上にはゲート電極３６が設けられている。前記ゲート電
極３６の両側のｎ型ＧａＮコンタクト層３４上にはそれ
ぞれソース・ドレイン電極３５が設けられている。

【００６３】一方、これが本発明の特徴の一つである
が、前記ｎ型ＧａＮコンタクト層３４上に設けられるソ
ース・ドレイン電極３５は、前記実施形態１で説明した
オーミック電極となっている。すなわち、このソース・
ドレイン電極３５は、第１の高融点金属層としてＺｒ層
（膜厚１０ｎｍ）が使用され、第２の高融点金属層とし
てＴｉ層（膜厚３０ｎｍ）が使用され、低抵抗金属層と
してＡｌ層（膜厚３００ｎｍ）が使用され、アニール処
理（６００℃、３０分間）によって一部で合金化してい
る。

【００６４】また、ゲート長は０．５μｍとなるととも
に、ゲート電極３６はＴｉ層（最下層：膜厚５０ｎｍ）
／Ｐｔ層（膜厚５０ｎｍ）／Ａｕ（膜厚４００ｎｍ）の
３層構造になっている。

【００６５】次にこのような本実施例２の電界効果トラ
ンジスタの製造方法について説明する。図７に示すよう
に、最初にサファイア基板３０を用意した後、周知のＭ
ＯＣＶＤ法を用いて、サファイア基板３０上に膜厚５０
ｎｍのアンドープＧａＮバッファ層３１、膜厚５００ｎ
ｍのアンドープＡｌＧａＮバッファ層３２、Ｓｉをドー
パントとしてキャリア濃度が３×１０¹⁷ｃｍ~³となる膜
厚２０ｎｍのｎ型ＧａＮ層チャネル層３３、Ｓｉをドー
パントとしてキャリア濃度が２×１０¹⁸ｃｍ~³となる膜
厚１００ｎｍのｎ型ＧａＮコンタクト層３４を順次成長
させて多層成長層を形成する。

【００６６】次に、図８に示すように、周知のドライエ
ッチングによりＦＥＴ形成領域以外の部分をアンドープ
ＡｌＧａＮバッファ層３２までメサエッチングして、素
子間を分離する。

【００６７】次にｎ型ＧａＮコンタクト層３４上の所望
の位置に、常用の手法により本発明のＺｒ層（膜厚１０
ｎｍ）／Ｔｉ層（膜厚３０ｎｍ）／Ａｌ層（膜厚３００
ｎｍ）３層構造からなる電極層を形成した後、６００
℃、３０分間アニール処理することにより、ソース・ド
レイン電極３５を形成する。

【００６８】次に、図９に示すように、周知のドライエ
ッチングによりゲート電極形成領域のｎ型ＧａＮコンタ
クト層３４をエッチングして、ｎ型ＧａＮ層チャネル層
３３を露出させ、前記ｎ型ＧａＮ層チャネル層３３上の
所望の位置に、常用の手法により周知のＴｉ層（膜厚５
０ｎｍ）／Ｐｔ層（膜厚５０ｎｍ）／Ａｕ（膜厚４００
ｎｍ）３層構造からなるゲート長０．５μｍのゲート電
極３６を形成する。

【００６９】次にサファイア基板３０の表面を研磨して
サファイア基板３０を所定の厚さにした後、サファイア
基板３０を縦横に分断して、図６に示すような電界効果
トランジスタ（ＭＥＳＦＥＴ）を製造する。

【００７０】本実施例２の電界効果トランジスタにおい
ては、ｎ型ＧａＮコンタクト層３３のキャリア濃度が２
×１０¹⁸ｃｍ~³と高濃度であるため、６００℃アニール
によってもコンタクト抵抗ρｃ＝７．２×１０~⁷Ωｃｍ
²の優れたオーミック特性を示した。

【００７１】さらにこの素子をＩＣ化するため層間絶縁
膜形成，配線層形成等４００℃程度のプロセスを経た場
合にも、コンタクト抵抗ρｃの変化は殆ど無く、またこ
のＩＣの信頼性評価のため、４５０℃の高温環境下にお
いて１０００時間の通電試験を行った結果、素子特性の
劣化は極めて小さく、実用に供することが可能であるこ
とを確認できた。

【００７２】（実施例３）本実施例３では化合物半導体
装置として高電子移動度トランジスタ（ＨＥＭＴ）に本
発明を適用した例について説明する。図１０乃至図１２
は本実施例３である高電子移動度トランジスタに係わる
図であり、図１０は高電子移動度トランジスタの模式的
断面図、図１１及び図１２は高電子移動度トランジスタ
の製造方法を示す模式的断面図である。

【００７３】本実施例３の高電子移動度トランジスタ
（ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）は、図１０に示すよ
うに、サファイア基板４０上に膜厚５０ｎｍのアンドー
プＧａＮバッファ層４１、膜厚７００ｎｍのアンドープ
ＡｌＧａＮバッファ層４２、膜厚２０ｎｍのアンドープ
ＧａＮチャネル層４３、膜厚５ｎｍのアンドープＡｌＧ
ａＮスペーサ層４４、Ｓｉをドーパントとしキャリア濃
度１×１０¹⁸ｃｍ~³の膜厚１０ｎｍのｎ型ＡｌＧａＮキ
ャリア供給層４５、膜厚１０ｎｍのアンドープＡｌＧａ
Ｎスペーサ層４６、Ｓｉをドーパントとしキャリア濃度
２×１０¹⁸ｃｍ~³の膜厚１５０ｎｍのｎ型ＧａＮコンタ
クト層４７を順次成長させた構造になっている。

【００７４】また、周縁はアンドープＧａＮチャネル層
４３を通過してアンドープＡｌＧａＮバッファ層４２に
至るエッチング溝によって素子分離がなされている。

【００７５】また、ｎ型ＧａＮコンタクト層４７の中央
部分は除去され、露出したアンドープＡｌＧａＮスペー
サ層４６上にはゲート電極４９が設けられている。この
ゲート電極４９は、最下層がＰｔとなるＰｔ（膜厚１０
ｎｍ）／Ｔｉ層（膜厚５０ｎｍ）／Ｐｔ層（膜厚５０ｎ
ｍ）／Ａｕ（膜厚４００ｎｍ）の４層構造になってい
る。また、ゲート長は０．３μｍになっている。

【００７６】また、前記ゲート電極４９の両側のｎ型Ｇ
ａＮコンタクト層４７上にはソース・ドレイン電極４８
が設けられている。

【００７７】一方、これが本発明の特徴の一つである
が、前記ソース・ドレイン電極４８は、前記実施形態１
で説明したオーミック電極であり、Ｈｆ層（最下層：膜
厚５ｎｍ）／Ｔｉ層（膜厚３０ｎｍ）／Ａｌ層（膜厚３
００ｎｍ）の３層構造からなりかつアニール処理（４０
０℃、１０分間）によって一部が合金化された電極であ
る。

【００７８】次に本実施例３の高電子移動度トランジス
タ（ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）の製造方法につい
て説明する。

【００７９】図１１に示すように、最初にサファイア基
板４０を用意する。その後、周知のＭＯＣＶＤ法を用い
て、サファイア基板４０上に膜厚５０ｎｍのアンドープ
ＧａＮバッファ層４１、膜厚７００ｎｍのアンドープＡ
ｌＧａＮバッファ層４２、膜厚２０ｎｍのアンドープＧ
ａＮチャネル層４３、膜厚５ｎｍのアンドープＡｌＧａ
Ｎスペーサ層４４、Ｓｉをドーパントとしキャリア濃度
が１×１０¹⁸ｃｍ~³となり膜厚が１０ｎｍとなるｎ型Ａ
ｌＧａＮキャリア供給層４５、膜厚１０ｎｍのアンドー
プＡｌＧａＮスペーサ層４６、Ｓｉをドーパントとしキ
ャリア濃度が２×１０¹⁸ｃｍ~³となり膜厚が１５０ｎｍ
となるｎ型ＧａＮコンタクト層４７を順次成長させる。

【００８０】次に、周知のドライエッチングによりＨＥ
ＭＴ素子形成領域以外の部分をアンドープＡｌＧａＮバ
ッファ層４２までメサエッチングして素子間を分離す
る。

【００８１】次にｎ型ＧａＮコンタクト層４７上の所望
の位置に、常用の手法により本発明のＨｆ層（膜厚５ｎ
ｍ）／Ｔｉ層（膜厚３０ｎｍ）／Ａｌ層（膜厚３００ｎ
ｍ）の３層構造からなる電極層を形成した後、４００℃
で１０分間アニール処理することにより、ソース・ドレ
イン電極４８を形成する。

【００８２】次に、周知のドライエッチングによりゲー
ト電極形成領域のｎ型ＧａＮコンタクト層４７をエッチ
ングして、アンドープＡｌＧａＮスペーサ層４６を露出
させ、前記アンドープＡｌＧａＮスペーサ層４６上の所
望の位置に、常用の手法によりＰｔ（最下層：膜厚１０
ｎｍ）／Ｔｉ層（膜厚５０ｎｍ）／Ｐｔ層（膜厚５０ｎ
ｍ）／Ａｕ（膜厚４００ｎｍ）の４層構造からなるゲー
ト長０．３μｍのゲート電極４９を形成する。

【００８３】次にサファイア基板４０の表面を研磨して
サファイア基板４０を所定の厚さにした後、サファイア
基板４０を縦横に分断してＡｌＧａＮ／ＧａＮ−ＨＥＭ
Ｔを製造する。

【００８４】本実施例において、チャネル層に対するオ
ーミック特性を評価したところ、接触抵抗Ｒｃ＝０．３
１Ωｍｍと低く標準的なＧａＡｓ系ＨＥＭＴで得られる
値とほぼ同等の良好な特性を示した。

【００８５】さらにこの素子をＩＣ化するため４００℃
程度のプロセスを経て形成した場合にも、実施例２のＭ
ＥＳＦＥＴの場合と同様に、接触抵抗Ｒｃは劣化せず、
逆にＲｃ＝０．２８Ωｍｍと初期値よりも良好な特性を
示した。これは本実施例のアニール温度が、最も良好な
オーミック特性が得られる温度（４５０℃〜５００℃）
よりも低い４００℃であり、ＩＣ化のためのプロセス工
程で加わる４００℃程度の熱によって反応が進み、より
良好なオーミック接触界面が形成されたことに起因する
と考えられる。

【００８６】また、本実施例で作製したＨＥＭＴ素子の
特性を評価した結果、素子性能の優劣の指標となる相互
コンダクタンスｇｍ＝２５０ｍＳ／ｍｍ、破壊電圧＝６
０Ｖ以上の良好な値が得られた。

【００８７】さらにこの素子を４００℃の高温環境下に
おいて２０００時間連続動作させた場合にも、素子特性
の劣化は殆ど無く、耐高温環境素子として供することが
可能であることを確認できた。

【００８８】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、前記各実施例では、電極を構成する第１の高融点金
属層にＨｆ単層もしくはＺｒ単層を用いた場合について
述べたが、この他ＡｌとＨｆまたはＺｒとの合金層、３
−５族窒化物半導体を構成する元素とＨｆまたはＺｒと
の金属間化合物層の群から選択された材料を用いても良
い。

【００８９】また、前記各実施例では、第２の高融点金
属層としてＴｉ単層を用いた場合について述べたが、こ
の他ＡｌとＴｉとの合金層、３−５族窒化物半導体を構
成する元素とＴｉとの金属間化合物層の群から選択され
た材料を用いても良い。

【００９０】前記各実施例では、基板上第１層のバッフ
ァ層としてＧａＮのみを用いた場合について述べたが、
この他ＡｌＮや上記これらの材料にＩｎ、Ａｓ、Ｐなど
が加えられているものでも前記実施例同様な効果が得ら
れる。

【００９１】前記各実施例では、基板にサファイアを用
いた場合について述べたが、この他ＳｉＣ、ＧａＮ等か
らなる基板を用いて前記実施例同様な効果が得られる。

【００９２】前記各実施例では、半導体レーザ、ＭＥＳ
ＦＥＴ、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴに本発明のオー
ミック電極を適用した例について述べたが、その他の発
光素子や受光素子、またはＨＢＴやＨＦＥＴ等を用いた
高温デバイスやパワーデバイス等、３−５族窒化物半導
体に対するオーミック電極を形成するあらゆる光・電子
デバイスに適用できることは言うまでもない。

【００９３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００９４】（１）本発明によれば、ｎ型３−５族窒化
物半導体層に対して、優れたオーミック特性、及び熱的
安定性を有するオーミック電極を備えた３−５族窒化物
半導体装置を再現性良く製造することができる。

【００９５】（２）従って、特性が安定しかつ長寿命の
３−５族窒化物半導体装置を安価に提供することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態（実施形態１）である化合
物半導体装置における電極の形成方法を示す模式図であ
る。

【図２】本実施形態１の電極の製造方法等におけるアニ
ール温度とコンタクト抵抗との相関を示すグラフであ
る。

【図３】本発明の一実施例（実施例１）である半導体レ
ーザを示す模式的断面図である。

【図４】本実施例１の半導体レーザの製造においてサフ
ァイア基板上に多層成長層を形成した状態を示す模式的
断面図である。

【図５】本実施例１の半導体レーザの製造において電極
を形成した状態を示す模式的断面図である。

【図６】本発明の他の実施例（実施例２）である電界効
果トランジスタを示す模式的断面図である。

【図７】本実施例２の電界効果トランジスタの製造にお
いてサファイア基板上に多層成長層を形成した状態を示
す模式的断面図である。

【図８】本実施例２の電界効果トランジスタの製造にお
いてソース・ドレイン電極を形成した状態を示す模式的
断面図である。

【図９】本実施例２の電界効果トランジスタの製造にお
いてゲート電極を形成した状態を示す模式的断面図であ
る。

【図１０】本発明の他の実施例（実施例３）である高電
子移動度トランジスタを示す模式的断面図である。

【図１１】本実施例３の高電子移動度トランジスタの製
造において、サファイア基板上に多層成長層を形成する
とともに素子間分離溝を形成した状態を示す模式的断面
図である。

【図１２】本実施例２の高電子移動度トランジスタの製
造においてソース・ドレイン電極とゲート電極を形成し
た状態を示す模式的断面図である。

【符号の説明】

１…ｎ型ＧａＮ層、２…第１の高融点金属層（Ｈｆ
層）、３…第２の高融点金属層（Ｔｉ層）、４…低抵抗
金属層（Ａｌ層）、５…積層電極膜、６…電極（オーミ
ック電極）、２０…サファイア基板、２１…アンドープ
ＧａＮバッファ層、２２…ｎ型ＧａＮコンタクト層、２
３…ｎ型ＡｌＧａＮ層、２４…ｎ型ＧａＮ層、２５…ア
ンドープＩｎＧａＮ活性層、２６…ｐ型ＧａＮ層、２７
…ｐ型ＡｌＧａＮ層、２８…ｐ型ＧａＮコンタクト層、
２９Ａ…ｎ型オーミック電極、２９Ｂ…ｐ型オーミック
電極、３０…サファイア基板、３１…アンドープＧａＮ
バッファ層、３２…アンドープＡｌＧａＮバッファ層、
３３…ｎ型ＧａＮ層チャネル層、３４…ｎ型ＧａＮコン
タクト層、３５…ソース・ドレイン電極、３６…ゲート
電極、４０…サファイア基板、４１…アンドープＧａＮ
バッファ層、４２…アンドープＡｌＧａＮバッファ層、
４３…アンドープＧａＮチャネル層、４４…アンドープ
ＡｌＧａＮスペーサ層、４５…ｎ型ＡｌＧａＮキャリア
供給層、４６…アンドープＡｌＧａＮスペーサ層、４７
…ｎ型ＧａＮコンタクト層、４８…ソース・ドレイン電
極、４９…ゲート電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 憲治 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 丹羽 敦子 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 4M104 AA04 AA07 BB05 BB06 BB13 BB15 BB29 CC01 DD79 DD83 FF13 GG04 GG12 HH15 HH20 5F041 AA21 CA34 CA40 CA73 CA83 CA84 CA87 CA92 CA98 5F073 CA07 CB07 CB22 DA05 DA16 DA35 EA29

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ３−５族窒化物半導体層と、前記３−５
   族窒化物半導体層の表面に形成される電極とを有する化
   合物半導体装置であって、前記電極は、Ｈｆ，Ｚｒ，Ａ
   ｌとＨｆとの合金，ＡｌとＺｒとの合金及び前記３−５
   族窒化物半導体層を構成する元素とＨｆまたはＺｒとの
   金属間化合物のうちのいずれか一つの材料で構成されか
   つ前記３−５族窒化物半導体層上に設けられる第１の高
   融点金属層と、前記第１の高融点金属層上に設けられる
   とともにＴｉ，ＴｉとＡｌの合金及び前記３−５族窒化
   物半導体層を構成する元素とＴｉの金属間化合物のうち
   のいずれか一つの材料で構成される第２の高融点金属層
   と、前記第２の高融点金属層上に設けられるＡｌ層とで
   構成され、かつ一部が合金化された電極であることを特
   徴とする化合物半導体装置。
2. 【請求項２】 前記電極が形成される３−５族窒化物半
   導体層はｎ型であることを特徴とする請求項１に記載の
   化合物半導体装置。
3. 【請求項３】 前記第１の高融点金属層の厚さは１ｎｍ
   〜１００ｎｍ程度となり、前記第２の高融点金属層の厚
   さは１ｎｍ〜１００ｎｍ程度になっていることを特徴と
   する請求項１または請求項２に記載の化合物半導体装
   置。
4. 【請求項４】 少なくとも一部に主として３−５族窒化
   物半導体によって半導体レーザが構成されるとともに前
   記半導体レーザを構成するｎ型ＧａＮ層の表面に請求項
   １乃至請求項３のいずれか１項に記載の電極が形成され
   ていることを特徴とする化合物半導体装置。
5. 【請求項５】 ３−５族窒化物半導体層上に電極を形成
   する工程を有する化合物半導体装置の製造方法であっ
   て、前記３−５族窒化物半導体層上に、Ｈｆ，Ｚｒ，Ａ
   ｌとＨｆとの合金，ＡｌとＺｒとの合金及び前記３−５
   族窒化物半導体層を構成する元素とＨｆまたはＺｒとの
   金属間化合物のうちのいずれか一つの材料による第１の
   高融点金属層、Ｔｉ，ＴｉとＡｌの合金及び前記３−５
   族窒化物半導体層を構成する元素とＴｉの金属間化合物
   のうちのいずれか一つの材料による第２の高融点金属
   層、及びＡｌからなる低抵抗金属層を順次形成した後ア
   ニール処理して一部が合金化された前記電極を形成する
   ことを特徴とする化合物半導体装置の製造方法。
6. 【請求項６】 前記アニール処理は３５０℃〜８００℃
   の範囲内でを行われることを特徴とする請求項５に記載
   の化合物半導体装置の製造方法。
7. 【請求項７】 前記第１の高融点金属層を１ｎｍ〜１０
   ０ｎｍ程度の厚さに形成するとともに、前記第２の高融
   点金属層を１ｎｍ〜１００ｎｍ程度の厚さに形成するこ
   とを特徴とする請求項５または請求項６に記載の化合物
   半導体装置の製造方法。
8. 【請求項８】 前記電極をｎ型３−５族窒化物半導体層
   表面に形成することを特徴とする請求項５乃至請求項７
   のいずれか１項に記載の化合物半導体装置の製造方法。
9. 【請求項９】 少なくとも一部に主として３−５族窒化
   物半導体によって半導体レーザを形成するとともに前記
   半導体レーザを構成するｎ型ＧａＮ層の表面に電極を形
   成する化合物半導体装置の製造方法であって、前記ｎ型
   ＧａＮ層の表面に請求項５乃至請求項８の方法によって
   電極を形成することを特徴とする化合物半導体装置の製
   造方法。