JP2001007348A - ダイヤモンド半導体デバイス及びその製造方法 - Google Patents

ダイヤモンド半導体デバイス及びその製造方法

Info

Publication number
JP2001007348A
JP2001007348A JP11174722A JP17472299A JP2001007348A JP 2001007348 A JP2001007348 A JP 2001007348A JP 11174722 A JP11174722 A JP 11174722A JP 17472299 A JP17472299 A JP 17472299A JP 2001007348 A JP2001007348 A JP 2001007348A
Authority
JP
Japan
Prior art keywords
diamond semiconductor
type
semiconductor device
diamond
type diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11174722A
Other languages
English (en)
Other versions
JP4002955B2 (ja
Inventor
Hisahiro Ando
寿浩 安藤
Mika Gamo
美香 蒲生
Isao Sakaguchi
勲 坂口
Yoichiro Sato
洋一郎 佐藤
Eiji Nozu
栄治 野洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute for Research in Inorganic Material
Original Assignee
National Institute for Research in Inorganic Material
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Research in Inorganic Material, Japan Science and Technology Corp filed Critical National Institute for Research in Inorganic Material
Priority to JP17472299A priority Critical patent/JP4002955B2/ja
Priority to TW89112165A priority patent/TW466777B/zh
Priority to PCT/JP2000/004064 priority patent/WO2000079603A1/ja
Publication of JP2001007348A publication Critical patent/JP2001007348A/ja
Application granted granted Critical
Publication of JP4002955B2 publication Critical patent/JP4002955B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02376Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02444Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041Making n- or p-doped regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603Diodes

Abstract

(57)【要約】 【課題】 高温であっても整流可能なpn接合を形成し
たダイヤモンド半導体デバイス及びその製造方法を提供
する。 【解決手段】 ホウ素ドープした高圧合成ダイヤモンド
又は天然のIIb型ダイヤモンドから形成されたp型ダ
イヤモンド半導体結晶2上に、例えばプラズマCVD法
によってドナー原子となるイオウをドープしたn型ダイ
ヤモンド半導体結晶層4を成長させてpn接合6を形成
したものである。このpn接合は500℃という高温下
でも良好な整流作用を示す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は高温や放射線下で
動作する半導体デバイスに利用し、特に高温で整流作用
するpn接合を形成したダイヤモンド半導体デバイス及
びその製造方法に関する。
【0002】
【従来の技術】ダイヤモンド半導体は5.5eVという
広いバンドギャップを持つ極めて特殊な半導体結晶であ
り、このバンドギャップが広いことから、シリコンデバ
イスにみられるような熱による半導体特性の変化が少な
いため、かなりの高温で動作するデバイス作製が可能で
ある。
【0003】従来、適当なドナー原子が見いだされてい
ないことから良質のn型のダイヤモンド半導体を得るの
が困難であり、したがって、その応用に限界があり、と
くにpn接合を用いた実用デバイスは作製できなかっ
た。p型ダイヤモンド半導体に関しては非常に高品質な
ダイヤモンド半導体薄膜が得られている。その代表的な
特性である正孔移動度は1500cm2 -1-1程度の
ものが再現性よく得られており、高速、大電流デバイス
の作製に十分なものである。
【0004】最近、このダイヤモンド半導体の応用に関
する最大の解決課題となっていたn型ダイヤモンド半導
体の合成が本発明者らにより提案されている(特願平1
1−124682号)。この提案では、マイクロ波プラ
ズマCVDにおいてイオウ化合物、代表的には硫化水素
を添加することによってダイヤモンド半導体結晶中にイ
オウ原子をドナーとして導入し、これにより良質なn型
ダイヤモンド半導体が得られている。その代表的な特性
である電子移動度は約600cm2 -1-1であり、活
性化エネルギー(不純物レベル)は0.38eV程度で
ある。現在のところp型ダイヤモンド半導体のものには
及ばないが十分にデバイスに適応することができる。
【0005】
【発明が解決しようとする課題】しかしながら、未だ良
好なpn接合を形成したダイヤモンド半導体デバイスは
得られていない。そこで、この発明は高温であっても整
流可能なpn接合を形成したダイヤモンド半導体デバイ
ス及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、この発明のうち請求項1記載の発明のダイヤモンド
半導体デバイスは、ドナー原子がイオウであるn型ダイ
ヤモンド半導体とp型ダイヤモンド半導体とが原子オー
ダーの急峻さでpn接合した構造を備える構成とした。
また、請求項2記載の発明は、上記構成に加え、ドナー
原子濃度が1013/cm3 〜1021/ cm3 の範囲であ
ることを特徴とするものである。請求項3記載の発明
は、pn接合が整流特性を有していることを特徴とする
ものである。請求項4記載の発明は、前記p型ダイヤモ
ンド半導体がアクセプター原子としてホウ素をドープし
たp型半導体であることを特徴とするものである。請求
項5記載の発明は、p型ダイヤモンド半導体がホウ素を
ドープした高圧合成ダイヤモンドであることを特徴とす
る。また請求項6記載の発明は、p型ダイヤモンド半導
体が天然のIIb型ダイヤモンドであることを特徴とす
る。さらに請求項7記載の発明は、n型ダイヤモンド半
導体とp型ダイヤモンド半導体とを絶縁体ダイヤモンド
基板に積層した構造を有することを特徴とする。
【0007】上記の構成により、この発明のダイヤモン
ド半導体デバイスでは良質かつ急峻なpn接合を有し、
非常に良好な整流作用を示す。さらに500℃の高温下
でも整流作用を示し、高温動作するpn接合ダイオード
の製作が可能になる。
【0008】また、この発明の請求項8記載の発明のダ
イヤモンド半導体デバイス製造方法は、原料ガスの活性
化に基づき薄膜が成長する気相合成法において、p型ダ
イヤモンド半導体結晶層を形成する第1工程と、ドナー
原子がイオウであるn型ダイヤモンド半導体結晶層を形
成する第2工程とを備え、原子オーダーの急峻さでpn
接合した構造を形成することを特徴とする。請求項9記
載の発明は、上記構成に加え、第1工程において、p型
ダイヤモンド半導体結晶のドーパントがホウ素であっ
て、ホウ素とp型ダイヤモンド半導体結晶の構成原子の
ソースとなる炭化水素の炭素との比が20〜20000
ppmであることを特徴とする。また請求項10記載の
発明は、上記第2工程において、イオウとダイヤモンド
半導体結晶の構成原子のソースとなる炭化水素の炭素と
の比が1000〜10000ppmであることを特徴と
するものである。さらに請求項11記載の発明は、気相
合成法において、原料ガスの活性化に電気、熱及び光の
うち少なくとも一種類を使用したことを特徴とする。
【0009】上記の構成により、この発明のダイヤモン
ド半導体デバイスの製造方法では、ドナー原子となるイ
オウをドープした良質のn型ダイヤモンド半導体を元に
pn接合を形成しているので、良質かつ急峻なpn接合
デバイスが製造できる。
【0010】
【発明の実施の形態】以下、図1〜図7に基づき、この
発明による好適な実施の形態を説明する。図1(a)〜
(c)は本発明に係るpn接合を形成したダイヤモンド
半導体デバイスの概略断面図である。図1(a)を参照
すると、この発明のダイヤモンド半導体デバイス10
は、ホウ素ドープした高圧合成ダイヤモンド又は天然の
IIb型ダイヤモンドから形成されたp型ダイヤモンド
半導体結晶2上に、例えばプラズマCVD法によってド
ナー原子となるイオウをドープしたn型ダイヤモンド半
導体結晶層4を成長させてpn接合6を形成したもので
ある。
【0011】ホウ素ドープした高圧合成ダイヤモンド
は、例えば50kbar、1500℃以上の超高圧高温
法により作製可能であり、また天然に産出するIIb型
と呼ばれるダイヤモンド結晶はホウ素を含み、p型のダ
イヤモンド半導体である。
【0012】図1(b)に示すダイヤモンド半導体デバ
イス20は、通常の合成ダイヤモンド又は天然ダイヤモ
ンドから形成した絶縁体ダイヤモンド基板3上に、例え
ばプラズマCVD法で形成されたホウ素ドープしたp型
ダイヤモンド半導体結晶層5と、この上に例えばプラズ
マCVD法によってイオウドープしたn型ダイヤモンド
半導体結晶層7を成長させてpn接合8を形成したもの
である。図1(c)に示すダイヤモンド半導体デバイス
30は、図1(b)に示したダイヤモンド半導体デバイ
ス20の導電型を逆にして形成されたものである。
【0013】p型ダイヤモンド半導体結晶層5は厚さが
1μm程度であるが、1nm程度以上であればよい。ま
たドープされたホウ素濃度は1013cm-3以上であれば
よく、上限は1021cm-3程度である。ホウ素ドープし
た高圧合成ダイヤモンド又は天然のIIb型ダイヤモン
ドで形成されたp型ダイヤモンド半導体結晶では厚さが
500μm程度であるが、形成可能な厚さでもよい。ま
たホウ素濃度はp型ダイヤモンド半導体を呈すればよ
く、1013cm-3以上であればよい。
【0014】また、n型ダイヤモンド半導体結晶層4,
7は厚さが1μm程度であるが、1nm程度以上であれ
ばよい。またドナーとしてドープされたイオウ濃度は1
13cm-3以上であり、上限は1021cm-3程度であ
る。
【0015】図1(a)〜(c)中、11,13,2
1,23,31,33は電極を示す。これらの電極はダ
イヤモンド上にチタン(Ti)を蒸着し、そのチタンの
酸化防止のため、さらにその上に金(Au)を蒸着して
電極としたものである。なお、図1(b)、(c)の電
極23,33は絶縁体ダイヤモンド基板の裏面側(露出
側)に形成されていてもよい。
【0016】次に、この発明のダイヤモンド半導体デバ
イスの特性について説明する。図2は図1(b)で示し
たダイヤモンド半導体デバイスにおける不純物の深さ方
向の分析結果を示す図である。ダイヤモンド半導体デバ
イス20を二次イオン質量分析法(以下、「SIMS」
と記す。)で分析し、その深さ方向プロファイルは第一
層の表面からイオウドープしたn型ダイヤモンド半導体
結晶層7と、第二層のホウ素ドープしたp型ダイヤモン
ド半導体結晶層5と、図中矢印で示した範囲の絶縁体ダ
イヤモンド基板3とが図2に示されている。なお、図2
中、a、bで示したプロファイルはバックグラウンドで
ある。
【0017】ダイヤモンドの場合、その結晶中を異種原
子、例えばホウ素(B)、イオウ(S)などが極めて拡
散しにくいという特徴を有しており、これがpn接合の
形成には有利に働き、図2に示すように、界面の不純物
濃度の変化が極めて急峻である。すなわち、p型ダイヤ
モンド半導体結晶層とn型ダイヤモンド半導体結晶層と
が原子オーダーで切り替わってpn接合が形成されてい
る。したがって、本発明のダイヤモンド半導体デバイス
で形成されたpn接合は、非常に良質かつ原子オーダー
で急峻である。
【0018】図3はこの発明に係るpn接合のダイオー
ド特性を示す図である。図3を参照すると、この発明の
ダイヤモンド半導体デバイスは順方向には電流が流れる
が、逆方向には電流が流れない良好な整流特性を有して
いる。また400℃、500℃という高温においても良
好な整流特性を有する。
【0019】図4は図3のデータを対数プロットした図
である。図4に示すように、室温においては6桁程度の
整流特性が得られ、500℃においても3桁程度の整流
特性が得られている。したがって、この発明に係るホウ
素ドープによるp型ダイヤモンド半導体とイオウドープ
によるn型ダイヤモンド半導体とのpn接合を備えるダ
イオードは、高温においても整流作用を有する。
【0020】なお、図1に示した実施形態ではpn接合
の例を示したが、これに限らず、例えばpnp接合、n
pn接合も可能であり、またダイヤモンド絶縁体層を挟
んだ接合にしてもよい。
【0021】次に、この発明のダイヤモンド半導体デバ
イス製造方法について説明する。この発明のダイヤモン
ド半導体デバイスは気相合成法により製造可能である。
気相合成法としては、原料ガスを活性化する方法に応
じ、電気、熱及び光エネルギーの少なくともいずれを利
用すればよいが、本実施形態では電気エネルギー及び熱
エネルギーを利用したマイクロ波プラズマCVD法によ
る例を示す。
【0022】図5は上記実施形態で使用したマイクロ波
プラズマCVD装置の概略構成図である。図5に示すよ
うに、マイクロ波プラズマCVD装置40は、例えば
2.45GHzのマイクロ波発生装置41とアイソレー
タ及びパワーモニター43とチューナー45とを有し、
マイクロ波が照射される反応管47と、この反応管47
を真空排気する真空ポンプ(図示しない)と、反応管4
7に原料ガスである混合ガス又はパージ用ガスを切り換
えて供給するガス供給ライン49と、複数の光学窓5
1,51と、反応管内に設けられた基板ホルダー53
と、この基板ホルダー53上に設置された絶縁体ダイヤ
モンド基板55を加熱又は冷却する温度制御システム5
7とを備え、基板上にガスが供給されてマイクロ波プラ
ズマ59が発生するようになっている。なお、基板温度
は光高温計でモニターしている。
【0023】次に、n型ダイヤモンド半導体結晶の成長
条件の一例を図6に示す。図6を参照して、本実施形態
ではアルカン、アルケン等の揮発性炭化水素/イオウ化
合物/水素の混合ガスを原料ガスとして使用する。炭化
水素はダイヤモンドの構成元素である炭素のソースとし
て、イオウ化合物はドナー原子のソースとして、また水
素はキャリアガスとして使用している。
【0024】イオウ化合物としては、例えば硫化水素
(H2 S)、二硫化炭素(CS2 )等の無機イオウ化合
物、低級アルキルメルカプタン等の有機イオウ化合物が
挙げられるが、硫化水素が最も好ましい。したがって、
混合ガスとしてはメタン/硫化水素/水素を使用するの
が好ましい。
【0025】混合ガス中の揮発性炭化水素の濃度は0.
1%〜5%、好ましくは0.5%〜3.0%で使用する
のがよい。混合ガス中のイオウ化合物の濃度は1ppm
〜2000ppm、好ましくは5ppm〜200ppm
で使用するのがよい。
【0026】本実施形態ではメタン濃度1%、硫化水素
10〜100ppmである。硫化水素の濃度が増加する
とキャリア濃度が増加するが、この範囲では移動度は硫
化水素の添加量が50ppmで最大となるところから5
0ppmが最も好ましい。
【0027】全ガス流量は、装置の規模、例えば反応管
部の体積、供給ガス流量及び排気量等によるが、本実施
形態では200ml/minである。ガス流量は各ガス
種に対応したマスフローコントローラで制御するが、硫
化水素の添加量は、例えば100ppm硫化水素/水素
の混合ガスボンベを用い、キャリア水素で希釈してマス
フローコントローラで流量制御して所定の添加量の割合
に制御している。
【0028】本実施形態では100ppm硫化水素/水
素の混合ガスボンベを使用する。硫化水素濃度を50p
pmに設定しているので、全流量が200ml/min
の場合、キャリア水素ガスを100ml/minとして
100ppm硫化水素/水素の混合ガスボンベから10
0ml/minを流すと、全体で硫化水素濃度が50p
pmに設定できる。
【0029】マイクロ波プラズマCVDでは気圧がだい
たい30〜60Torr内であり、本実施形態では40
Torrとした。マイクロ波放電では比較的高い圧力で
グロー放電を維持する。ダイヤモンドを析出する基板の
温度は700℃〜1100℃とするが、本実施形態では
830℃である。また絶縁体ダイヤモンド基板の(10
0)面にダイヤモンド半導体層をホモエピタキシャル成
長させるが、(100)面に限らず、例えば(111)
面や(110)面でもよい。
【0030】次に、p型ダイヤモンド半導体結晶の成長
条件の一例を図7に示す。図7に示すように、本実施形
態では混合ガスとしてCH4 /B2 6 /H2 を使用す
るのが好ましい。ホウ素化合物のジボラン(B2 6
はアクセプター原子のソースとして使用している。混合
ガス中のCH4 は1.0%、B2 6 は0.1〜100
ppm、B/C比は20〜20000ppmである。
【0031】本実施形態では100ppmジボラン(B
2 6 )/水素の混合ガスボンベを使用し、反応管に導
入するジボラン濃度を50ppmに設定する。全ガス流
量は200〜500ml/minであるが、本実施形態
ではn型ダイヤモンド半導体のプロセスと連続させるた
め全ガス流量を200ml/minにしている。
【0032】成長圧力は40〜50Torrであるが、
n型ダイヤモンド半導体のプロセスと連続させるため同
じ圧力の40Torrに設定する。基板温度は700℃
〜950℃であるが、n型ダイヤモンド半導体のプロセ
スと連続させるため同じ温度の830℃である。
【0033】次に、図1(b)に示した構造のダイヤモ
ンド半導体デバイスの製造方法について説明する。先
ず、基板ホルダーに表面を洗浄処理した(100)絶縁
体ダイヤモンド基板を設置して、ガス供給ラインから水
素パージを数回繰り返し真空容器内の窒素や酸素を除去
後、基板ホルダーを加熱しつつ基板表面温度が830℃
となるように制御するとともに、40Torrに圧力制
御する。なお、基板表面温度は例えば光高温計で測定す
る。
【0034】次に、40Torrの圧力制御の下にマイ
クロ波放電させるとともに、ガス供給ラインでパージ用
水素ガスと混合ガスとを切り換えて反応管に、メタン1
%/ジボラン50ppm/水素の混合ガス200ml/
minを導入すると、基板上方にプラズマが発生し、こ
のプラズマ流が絶縁体ダイヤモンド基板に供給され、p
型ダイヤモンド半導体結晶層がエピタキシャル成長す
る。
【0035】所定の膜厚になったら、ガス供給ラインを
切り換えて反応管にメタン1%/硫化水素50ppm/
水素の混合ガス200ml/minを導入し、発生した
プラズマ流が、成長したp型ダイヤモンド半導体層上に
供給され、n型ダイヤモンド半導体層がエピタキシャル
成長する。
【0036】所定膜厚になったらガス供給ラインを水素
パージに切り換えるとともにマイクロ波放電を停止し、
基板加熱を停止又は冷却する。最後に、室温に戻った
ら、常圧復帰した反応管の基板ホルダーから、絶縁体ダ
イヤモンド基板上にp型ダイヤモンド半導体結晶層とn
型ダイヤモンド半導体結晶層とが積層したダイヤモンド
半導体デバイスを取り出し、電極を蒸着する。
【0037】このようにして製造したダイヤモンド半導
体デバイスでは、高品質のp型ダイヤモンド半導体と最
適なドナーとなるイオウをドープしたn型ダイヤモンド
半導体とでpn接合を形成しているので、良質なpn接
合デバイスができる。したがって非常に良好な整流特性
を有するpn接合ダイオードができる。なおpn接合の
製造方法について説明したが、これに限らず、形成する
ダイヤモンド半導体の導電型を代えることにより、pn
p接合、npn接合も製造可能であり、ダイヤモンド絶
縁体層を挟んだ接合も製造可能である。
【0038】
【発明の効果】以上説明したように、この発明のダイヤ
モンド半導体デバイスでは、良質かつ急峻なpn接合を
有し非常に良好な整流作用を示すという効果を有する。
また、この発明のダイヤモンド半導体デバイス製造方法
では、ドナー原子となるイオウをドープした良質のn型
ダイヤモンド半導体を元にpn接合を形成しているの
で、良質かつ急峻なpn接合デバイスを製造することが
できるという効果を有する。したがって、高温下でも動
作可能なpn接合デバイスの製作が可能になる。
【図面の簡単な説明】
【図1】この発明に係るpn接合を形成したダイヤモン
ド半導体デバイスの概略断面図であり、(a)はp型ダ
イヤモンド半導体結晶上にn型ダイヤモンド半導体結晶
層を成長させて形成したダイヤモンド半導体デバイス、
(b)は絶縁体ダイヤモンド基板上にp型ダイヤモンド
半導体結晶層とn型ダイヤモンド半導体結晶層とを積層
させて形成したダイヤモンド半導体デバイス、(c)は
(b)と逆導電型に形成したダイヤモンド半導体デバイ
スを示す図である。
【図2】図1(b)で示したダイヤモンド半導体デバイ
スにおける不純物の深さ方向分析結果を示す図である。
【図3】この発明に係るpn接合のダイオード特性を示
す図である。
【図4】図3のデータを対数プロットした図である。
【図5】本実施形態で使用したマイクロ波プラズマCV
D装置の概略構成図である。
【図6】本発明に係るn型ダイヤモンド半導体結晶の成
長条件の一例を示す図である。
【図7】本発明に係るp型ダイヤモンド半導体結晶の成
長条件の一例を示す図である。
【符号の説明】
2 p型ダイヤモンド半導体結晶 4,7 n型ダイヤモンド半導体結晶層 6,8,12 pn接合 5 p型ダイヤモンド半導体結晶層 10,20,30 ダイヤモンド半導体デバイス 11,13,21,23,31,33 電極 40 マイクロ波プラズマCVD装置 41 マイクロ波発生装置 45 チューナー 47 反応管 49 ガス供給ライン 51 光学窓 53 基板ホルダー 55 絶縁体ダイヤモンド基板 57 温度制御システム 59 マイクロ波プラズマ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 蒲生 美香 茨城県つくば市二の宮1−25−13 ルネス 柳橋302 (72)発明者 坂口 勲 茨城県つくば市並木1−1 無機材質研究 所内 (72)発明者 佐藤 洋一郎 茨城県つくば市並木1−1 無機材質研究 所内 (72)発明者 野洲 栄治 茨城県つくば市並木1−1 無機材質研究 所内 Fターム(参考) 4G077 AA03 AB01 BA03 DB07 DB19 EA06 EB01 EB04 EB05 EC10 EJ01 EJ04 HA06 5F045 AA09 AA15 AB07 AC01 AC19 AD11 AD12 AD13 AD14 AD18 AE23 AE27 AF02 AF13 BB05 DA60

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 p型ダイヤモンド半導体とドナー原子が
    イオウであるn型ダイヤモンド半導体とが原子オーダー
    の急峻さでpn接合した構造を備えるダイヤモンド半導
    体デバイス。
  2. 【請求項2】 前記ドナー原子濃度が1013/cm3
    1021/ cm3 の範囲であることを特徴とする、請求項
    1に記載のダイヤモンド半導体デバイス。
  3. 【請求項3】 前記pn接合が整流特性を有しているこ
    とを特徴とする、請求項1又は2に記載のダイヤモンド
    半導体デバイス。
  4. 【請求項4】 前記p型ダイヤモンド半導体がアクセプ
    ター原子としてホウ素をドープしたp型半導体であるこ
    とを特徴とする、請求項1〜3のいずれかに記載のダイ
    ヤモンド半導体デバイス。
  5. 【請求項5】 前記p型ダイヤモンド半導体がホウ素を
    ドープした高圧合成ダイヤモンドであることを特徴とす
    る、請求項1〜3のいずれかに記載のダイヤモンド半導
    体デバイス。
  6. 【請求項6】 前記p型ダイヤモンド半導体が天然のI
    Ib型ダイヤモンドであることを特徴とする、請求項1
    〜3のいずれかに記載のダイヤモンド半導体デバイス。
  7. 【請求項7】 前記n型ダイヤモンド半導体と前記p型
    ダイヤモンド半導体とを絶縁体ダイヤモンド基板に積層
    した構造を有することを特徴とする、請求項1〜4のい
    ずれかに記載のダイヤモンド半導体デバイス。
  8. 【請求項8】 原料ガスの活性化に基づき薄膜が成長す
    る気相合成法であって、 p型ダイヤモンド半導体結晶層を形成する第1工程と、
    ドナー原子がイオウであるn型ダイヤモンド半導体結晶
    層を形成する第2工程とを備え、原子オーダーの急峻さ
    でpn接合した構造を形成することを特徴とする、ダイ
    ヤモンド半導体デバイス製造方法。
  9. 【請求項9】 前記第1工程において、p型ダイヤモン
    ド半導体結晶のドーパントがホウ素であって、このホウ
    素とp型ダイヤモンド半導体結晶の構成原子のソースと
    なる炭化水素の炭素との比が20〜20000ppmで
    あることを特徴とする、請求項8に記載のダイヤモンド
    半導体デバイス製造方法。
  10. 【請求項10】 前記第2工程において、前記イオウと
    ダイヤモンド半導体結晶の構成原子のソースとなる炭化
    水素の炭素との比が1000〜10000ppmである
    ことを特徴とする、請求項8に記載のダイヤモンド半導
    体デバイス製造方法。
  11. 【請求項11】 前記気相合成法において、前記原料ガ
    スの活性化に電気、熱及び光のうち少なくとも一種類を
    使用したことを特徴とする、請求項8に記載のダイヤモ
    ンド半導体デバイス製造方法。
JP17472299A 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法 Expired - Lifetime JP4002955B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17472299A JP4002955B2 (ja) 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法
TW89112165A TW466777B (en) 1999-06-21 2000-06-21 Diamond semiconductor device and manufacture of the same
PCT/JP2000/004064 WO2000079603A1 (fr) 1999-06-21 2000-06-21 Dispositif a semi-conducteur en diamant et son procede de production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17472299A JP4002955B2 (ja) 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2001007348A true JP2001007348A (ja) 2001-01-12
JP4002955B2 JP4002955B2 (ja) 2007-11-07

Family

ID=15983519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17472299A Expired - Lifetime JP4002955B2 (ja) 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP4002955B2 (ja)
TW (1) TW466777B (ja)
WO (1) WO2000079603A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028052A (ja) * 2008-07-24 2010-02-04 National Institute Of Advanced Industrial & Technology ダイヤモンド半導体素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003106743A1 (ja) 2002-06-01 2003-12-24 住友電気工業株式会社 n型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
CZ301473B6 (cs) * 2006-04-03 2010-03-17 Polovodice, A. S. Polovodicová soucástka pro usmernení strídavého proudu velkého výkonu

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818719C2 (de) * 1987-06-02 2000-03-23 Sumitomo Electric Industries Halbleitender Diamant vom n-Typ und Verfahren zu dessen Herstellung
JP4071833B2 (ja) * 1993-09-10 2008-04-02 住友電気工業株式会社 ダイヤモンド半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028052A (ja) * 2008-07-24 2010-02-04 National Institute Of Advanced Industrial & Technology ダイヤモンド半導体素子

Also Published As

Publication number Publication date
JP4002955B2 (ja) 2007-11-07
TW466777B (en) 2001-12-01
WO2000079603A1 (fr) 2000-12-28

Similar Documents

Publication Publication Date Title
Gildenblat et al. The electrical properties and device applications of homoepitaxial and polycrystalline diamond films
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
Grot et al. The effect of surface treatment on the electrical properties of metal contacts to boron-doped homoepitaxial diamond film
Saremi et al. Analysis of the reverse IV characteristics of diamond-based PIN diodes
CN109920857A (zh) 一种肖特基二极管及其制备方法
Saha et al. Effect of disorder on carrier transport in ZnO thin films grown by atomic layer deposition at different temperatures
US20220336589A1 (en) Contact structures for n-type diamond
CN109873038B (zh) 一种场效应晶体管及其制备方法
JP3590883B2 (ja) 紫外線発光デバイス及びその製造方法
Tokuda Homoepitaxial diamond growth by plasma-enhanced chemical vapor deposition
US5099296A (en) Thin film transistor
Zhao et al. Fabrication of dual-termination Schottky barrier diode by using oxygen-/fluorine-terminated diamond
JP3769642B2 (ja) n型半導体ダイヤモンド及びその製造方法
JP2000133819A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000001398A (ja) 炭化けい素半導体基板の製造方法
JP2001007348A (ja) ダイヤモンド半導体デバイス及びその製造方法
JP2019112290A (ja) 単結晶ダイヤモンドおよびそれを用いた半導体素子
JPH05299355A (ja) ホウ素ドープダイヤモンド膜の製造方法
Wang et al. Ohmic and Schottky contacts of hydrogenated and oxygenated boron-doped single-crystal diamond with hill-like polycrystalline grains
JPH04266020A (ja) 半導体ダイヤモンド
Rodrigues Analysis of the current-transport mechanism across a CVD diamond/silicon interface
JPH05283361A (ja) ダイヤモンド半導体装置およびその製造方法
US6833027B2 (en) Method of manufacturing high voltage schottky diamond diodes with low boron doping
Tavares et al. {111}-oriented diamond films and p/n junctions grown on B-doped type Ib substrates
JP2008288482A (ja) 炭化珪素半導体素子及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070720

R150 Certificate of patent or registration of utility model

Ref document number: 4002955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term