JP2001007304A - ダマシンＦｅＲＡＭセル構造およびその製造方法 - Google Patents
ダマシンＦｅＲＡＭセル構造およびその製造方法Info
- Publication number
- JP2001007304A JP2001007304A JP2000172610A JP2000172610A JP2001007304A JP 2001007304 A JP2001007304 A JP 2001007304A JP 2000172610 A JP2000172610 A JP 2000172610A JP 2000172610 A JP2000172610 A JP 2000172610A JP 2001007304 A JP2001007304 A JP 2001007304A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- ferroelectric
- forming
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 106
- 239000003990 capacitor Substances 0.000 claims abstract description 81
- 239000000463 material Substances 0.000 claims abstract description 36
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 36
- 230000009977 dual effect Effects 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims description 86
- 238000000151 deposition Methods 0.000 claims description 35
- 239000007772 electrode material Substances 0.000 claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 239000012212 insulator Substances 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 239000010970 precious metal Substances 0.000 description 7
- 239000010948 rhodium Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910020684 PbZr Inorganic materials 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ３次元強誘電体構造およびその製造方法を提
供する。 【解決手段】 強誘電体キャパシタ構造により、貴金属
キャパシタ電極およびトランジスタの電極との間の直接
接続が可能である。この直接接続は処理ステップおよび
キャパシタとトランジスタとの間の電気抵抗を最小化す
る。ダマシンキャパシタ電極の形成プロセスにより、貴
金属のエッチングの課題はさほど重要ではない。貴金属
キャパシタ電極が使用されるかどうかには関係なく、ダ
マシン形成プロセスにより、大きくかつスペースが有効
なキャパシタを可能にする。更に、ダマシンキャパシタ
形成プロセスを用いて、電気的インターレベル相互接続
をトランジスタのドレインに対して、同時に形成し得
る。本発明の別の局面においては、強誘電体キャパシタ
のデュアルダマシンが提供される。
供する。 【解決手段】 強誘電体キャパシタ構造により、貴金属
キャパシタ電極およびトランジスタの電極との間の直接
接続が可能である。この直接接続は処理ステップおよび
キャパシタとトランジスタとの間の電気抵抗を最小化す
る。ダマシンキャパシタ電極の形成プロセスにより、貴
金属のエッチングの課題はさほど重要ではない。貴金属
キャパシタ電極が使用されるかどうかには関係なく、ダ
マシン形成プロセスにより、大きくかつスペースが有効
なキャパシタを可能にする。更に、ダマシンキャパシタ
形成プロセスを用いて、電気的インターレベル相互接続
をトランジスタのドレインに対して、同時に形成し得
る。本発明の別の局面においては、強誘電体キャパシタ
のデュアルダマシンが提供される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に集積回路
（ＩＣ）の製造に関し、詳細には、３次元、１トランジ
スタ／１キャパシタ（１Ｔ／１Ｃ）型、強誘電体構造の
製造に関する。
（ＩＣ）の製造に関し、詳細には、３次元、１トランジ
スタ／１キャパシタ（１Ｔ／１Ｃ）型、強誘電体構造の
製造に関する。
【０００２】
【従来の技術】白金（Ｐｔ）および他の貴金属は、ＩＣ
強誘電体キャパシタに使用される。貴金属の使用は、そ
れらの固有の化学的耐性によって動機付けられる。この
特性は、強誘電体キャパシタの製造において見られる条
件のように、高温酸素アニール条件のもとでは特に望ま
しい。さらに、貴金属と強誘電体材料との間の化学的相
互作用、例えば、ペロブスカイト金属酸化物は無視し得
る。
強誘電体キャパシタに使用される。貴金属の使用は、そ
れらの固有の化学的耐性によって動機付けられる。この
特性は、強誘電体キャパシタの製造において見られる条
件のように、高温酸素アニール条件のもとでは特に望ま
しい。さらに、貴金属と強誘電体材料との間の化学的相
互作用、例えば、ペロブスカイト金属酸化物は無視し得
る。
【０００３】上述の貴金属は、導電性電極対として使用
され、強誘電体材料とは分離される。それらの電極の１
つあるいは両方の電極はしばしば、トランジスタ電極
と、あるいは電気的に導電性のあるトレースとＩＣ内に
おいて接続されている。周知のように、これらの強誘電
体デバイスは、ヒステリシスループで表された電荷と電
圧との間の関係を有し、電極への印加電圧に応じて分極
し得る。メモリデバイスで使用される場合、分極された
強誘電体デバイスは、「１」あるいは「０」を表すよう
に使用され得る。これらのメモリデバイスはしばしば、
ｆｅｒｒｏ−ＲＡＭあるいはＦｅＲＡＭと呼ばれる。強
誘電体デバイスは不揮発性である。すなわち、そのデバ
イスは、強誘電体材料が埋め込まれているＩＣから電力
が取り除かれた後でも、分極した状態のままである。
され、強誘電体材料とは分離される。それらの電極の１
つあるいは両方の電極はしばしば、トランジスタ電極
と、あるいは電気的に導電性のあるトレースとＩＣ内に
おいて接続されている。周知のように、これらの強誘電
体デバイスは、ヒステリシスループで表された電荷と電
圧との間の関係を有し、電極への印加電圧に応じて分極
し得る。メモリデバイスで使用される場合、分極された
強誘電体デバイスは、「１」あるいは「０」を表すよう
に使用され得る。これらのメモリデバイスはしばしば、
ｆｅｒｒｏ−ＲＡＭあるいはＦｅＲＡＭと呼ばれる。強
誘電体デバイスは不揮発性である。すなわち、そのデバ
イスは、強誘電体材料が埋め込まれているＩＣから電力
が取り除かれた後でも、分極した状態のままである。
【０００４】
【発明が解決しようとする課題】貴金属電極を使用する
ことには課題がある。白金（Ｐｔ）、イリジウム（Ｉ
ｒ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）および他
の貴金属は、標準的なエッチング技術によって除去し難
いことで有名である。従って、電極領域を形成するため
の選択的エッチングに依存した、従来の金属堆積技術に
よって貴金属電極を形成することは困難である。その結
果、トランジスタ電極を貴金属の強誘電体キャパシタ電
極に電気的に接続するために、余分な処理ステップが、
製造処理に加えられなければならない。
ことには課題がある。白金（Ｐｔ）、イリジウム（Ｉ
ｒ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）および他
の貴金属は、標準的なエッチング技術によって除去し難
いことで有名である。従って、電極領域を形成するため
の選択的エッチングに依存した、従来の金属堆積技術に
よって貴金属電極を形成することは困難である。その結
果、トランジスタ電極を貴金属の強誘電体キャパシタ電
極に電気的に接続するために、余分な処理ステップが、
製造処理に加えられなければならない。
【０００５】
【課題を解決するための手段】Ｄａｖｉｄ Ｒ．Ｅｖａ
ｎｓによって発明され、１９９９年３月３日に、Ａｔｔ
ｏｒｎｅｙ Ｄｏｃｋｅｔ第ＳＭＴ３６３号として出願
された、「Ｃｈｅｍｉｃａｌｌｙ Ａｃｔｉｖｅ Ｓｌ
ｕｒｒｙ ｆｏｒ ｔｈｅ Ｐａｔｔｅｒｎｉｎｇ ｏ
ｆ Ｎｏｂｌｅ Ｍｅｔａｌｓ ａｎｄ Ｍｅｔｈｏｄ
ｆｏｒ Ｓａｍｅ」と題する、同時係属中の特許出願
第０９／２４７，６５５号において、貴金属薄膜を取り
除くためにＣＭＰ処理を使用する方法が記述されてい
る。上述の同時係属中の特許出願は、本明細書中で参考
として援用する。
ｎｓによって発明され、１９９９年３月３日に、Ａｔｔ
ｏｒｎｅｙ Ｄｏｃｋｅｔ第ＳＭＴ３６３号として出願
された、「Ｃｈｅｍｉｃａｌｌｙ Ａｃｔｉｖｅ Ｓｌ
ｕｒｒｙ ｆｏｒ ｔｈｅ Ｐａｔｔｅｒｎｉｎｇ ｏ
ｆ Ｎｏｂｌｅ Ｍｅｔａｌｓ ａｎｄ Ｍｅｔｈｏｄ
ｆｏｒ Ｓａｍｅ」と題する、同時係属中の特許出願
第０９／２４７，６５５号において、貴金属薄膜を取り
除くためにＣＭＰ処理を使用する方法が記述されてい
る。上述の同時係属中の特許出願は、本明細書中で参考
として援用する。
【０００６】エッチングし、貴金属電極を形成するため
に必要とされる複雑な処理ステップなく、貴金属を使用
して、強誘電体電極を製造することができれば有利であ
る。
に必要とされる複雑な処理ステップなく、貴金属を使用
して、強誘電体電極を製造することができれば有利であ
る。
【０００７】電気的な相互接続構造を必要とすることな
く、トランジスタ電極に直接隣接して、貴金属電極を製
造することができれば有利である。強誘電体キャパシタ
の下部電極とトランジスタ電極との間の抵抗を最小限に
することができれば有利である。
く、トランジスタ電極に直接隣接して、貴金属電極を製
造することができれば有利である。強誘電体キャパシタ
の下部電極とトランジスタ電極との間の抵抗を最小限に
することができれば有利である。
【０００８】複雑な処理ステップなく、またセル領域を
増加させることなく、強誘電体キャパシタと関連するキ
ャパシタンスを、増加させることができれば有利であ
る。
増加させることなく、強誘電体キャパシタと関連するキ
ャパシタンスを、増加させることができれば有利であ
る。
【０００９】従って、強誘電体デバイスは、ソースを含
むトランジスタ、および強誘電体キャパシタを備えて、
提供される。強誘電体キャパシタは貴金属を含む下部電
極層を含み、トランジスタソースの上に直接位置し、そ
のトランジスタソースと接触している。強誘電体薄膜は
下部電極層の上に位置し、上部電極層は強誘電体薄膜の
上に位置している。この方法において貴金属電極は、ソ
ースと下部電極との間の任意の介在構造を有することな
く形成される。
むトランジスタ、および強誘電体キャパシタを備えて、
提供される。強誘電体キャパシタは貴金属を含む下部電
極層を含み、トランジスタソースの上に直接位置し、そ
のトランジスタソースと接触している。強誘電体薄膜は
下部電極層の上に位置し、上部電極層は強誘電体薄膜の
上に位置している。この方法において貴金属電極は、ソ
ースと下部電極との間の任意の介在構造を有することな
く形成される。
【００１０】ＩＣ絶縁体は、上部表面を有し、トランジ
スタ上に堆積され、バイアは、バイア側壁によって、Ｉ
Ｃ絶縁体上部表面とソースとの間に形成されている。下
部電極はバイア側壁およびソースの上に位置するように
形成されている。強誘電体薄膜は下部電極上に形成され
て、上部電極は強誘電体薄膜上に形成されている。この
方法において、３次元キャパシタ構造は、強誘電体を覆
う上部電極の連続した裏打ちにより、バイアにおいて、
下部電極上に形成される。従って、そのバイアの直径
は、少なくとも下部電極の２つの厚さ、強誘電体材料の
２つの厚さ、および上部電極の少なくとも１つの厚さを
有する。
スタ上に堆積され、バイアは、バイア側壁によって、Ｉ
Ｃ絶縁体上部表面とソースとの間に形成されている。下
部電極はバイア側壁およびソースの上に位置するように
形成されている。強誘電体薄膜は下部電極上に形成され
て、上部電極は強誘電体薄膜上に形成されている。この
方法において、３次元キャパシタ構造は、強誘電体を覆
う上部電極の連続した裏打ちにより、バイアにおいて、
下部電極上に形成される。従って、そのバイアの直径
は、少なくとも下部電極の２つの厚さ、強誘電体材料の
２つの厚さ、および上部電極の少なくとも１つの厚さを
有する。
【００１１】または、デュアルダマシン（ｄｕａｌ ｄ
ａｍａｓｃｅｎｅ）構造は、第１のバイアに加えて第１
のトレンチを有するＩＣ絶縁体上に形成される。そし
て、下部電極、強誘電体薄膜および上部電極は、層状に
されて、バイアおよびトレンチの下部および側壁の上に
あり、それにより強誘電体キャパシタの容量が増加され
得る。そのトレンチは、スペースを保つためにトランジ
スタゲート電極の上に形成され得る。
ａｍａｓｃｅｎｅ）構造は、第１のバイアに加えて第１
のトレンチを有するＩＣ絶縁体上に形成される。そし
て、下部電極、強誘電体薄膜および上部電極は、層状に
されて、バイアおよびトレンチの下部および側壁の上に
あり、それにより強誘電体キャパシタの容量が増加され
得る。そのトレンチは、スペースを保つためにトランジ
スタゲート電極の上に形成され得る。
【００１２】別の局面において、電気的相互接続は、ド
レインに対して、強誘電体キャパシタの形成と同時に形
成される。その時、バイアが形成され、それはＩＣ絶縁
体上部表面からドレインまで広がっている。下部電極材
料は、露出したドレイン領域およびドレインバイア側壁
の上に形成される。下部電極材料は、ドレインと上部の
金属堆積層との間に相互接続を提供する。典型的に、強
誘電体薄膜は、下部電極材料の上に、ドレインバイアで
形成される。そのドレインバイアは、関連ＩＣ技術によ
る接触ホールサイズの最小サイズにすぎない直径およ
び、そのバイアを裏打ちする下部電極の２つの厚さを有
する。
レインに対して、強誘電体キャパシタの形成と同時に形
成される。その時、バイアが形成され、それはＩＣ絶縁
体上部表面からドレインまで広がっている。下部電極材
料は、露出したドレイン領域およびドレインバイア側壁
の上に形成される。下部電極材料は、ドレインと上部の
金属堆積層との間に相互接続を提供する。典型的に、強
誘電体薄膜は、下部電極材料の上に、ドレインバイアで
形成される。そのドレインバイアは、関連ＩＣ技術によ
る接触ホールサイズの最小サイズにすぎない直径およ
び、そのバイアを裏打ちする下部電極の２つの厚さを有
する。
【００１３】上述の強誘電体デバイスを形成する方法も
また提供される。上記方法は、 ａ）トランジスタを形成するステップと、 ｂ）トランジスタのソースの直上に、貴金属を含む、強
誘電体キャパシタ下部電極を形成するステップを含む。
その強誘電体キャパシタは、介在する電気コネクタを有
することなく、ソースと下部電極との間に形成される。
ステップｂ）に先行して、追加のステップは、 ａ1）上部表面がソースの上にある、ＩＣ絶縁体層を形
成するステップと、 ａ2）バイア下部およびバイア側壁とともに、バイア開
口部を形成し、そのバイア開口部がＩＣ絶縁体層上部表
面からトランジスタの第１の電極の選択領域まで広が
り、それによりダマシン強誘電体キャパシタ構造が形成
されるステップである。ステップｂ）は、バイアの下部
およびバイア側壁の上に、下部電極を形成するステップ
を含む。ステップｂ）に続く更なるステップは、 ｃ）下部電極の上に強誘電体薄膜を形成するステップ
と、 ｄ）その強誘電体薄膜の上に上部電極層を形成し、それ
によりバイア下部および側壁が、下部電極の上で、強誘
電体薄膜の上の上部電極で裏打ちされるステップであ
る。
また提供される。上記方法は、 ａ）トランジスタを形成するステップと、 ｂ）トランジスタのソースの直上に、貴金属を含む、強
誘電体キャパシタ下部電極を形成するステップを含む。
その強誘電体キャパシタは、介在する電気コネクタを有
することなく、ソースと下部電極との間に形成される。
ステップｂ）に先行して、追加のステップは、 ａ1）上部表面がソースの上にある、ＩＣ絶縁体層を形
成するステップと、 ａ2）バイア下部およびバイア側壁とともに、バイア開
口部を形成し、そのバイア開口部がＩＣ絶縁体層上部表
面からトランジスタの第１の電極の選択領域まで広が
り、それによりダマシン強誘電体キャパシタ構造が形成
されるステップである。ステップｂ）は、バイアの下部
およびバイア側壁の上に、下部電極を形成するステップ
を含む。ステップｂ）に続く更なるステップは、 ｃ）下部電極の上に強誘電体薄膜を形成するステップ
と、 ｄ）その強誘電体薄膜の上に上部電極層を形成し、それ
によりバイア下部および側壁が、下部電極の上で、強誘
電体薄膜の上の上部電極で裏打ちされるステップであ
る。
【００１４】ステップｂ）は、貴金属材料をＩＣ絶縁体
上部表面、バイア側壁およびソースの上に均等に堆積さ
せるステップを含む。次いで、下部電極材料は、ＩＣ絶
縁体上部表面の上にあり、取り除かれる。その除去プロ
セスは、ａ）ＩＣ絶縁体上部表面およびソース上に窒化
物を堆積させるプロセス、ｂ）ＩＣ絶縁体上部表面上の
窒化物、および下部電極材料を除去するための、化学的
機械研磨（ＣＭＰ）および、ｃ）前記ステップにおいて
除去されていない、ソースの上のバイアにある窒化物を
除去するためのエッチングであって、それにより、下部
電極材料が、第１のバイア側壁およびソース上にあるよ
うに残されるプロセスを含む。窒化物は、ＩＣ絶縁体材
料が酸化物である場合、２つの材料の間のエッチング選
択性のために、特に有用である。
上部表面、バイア側壁およびソースの上に均等に堆積さ
せるステップを含む。次いで、下部電極材料は、ＩＣ絶
縁体上部表面の上にあり、取り除かれる。その除去プロ
セスは、ａ）ＩＣ絶縁体上部表面およびソース上に窒化
物を堆積させるプロセス、ｂ）ＩＣ絶縁体上部表面上の
窒化物、および下部電極材料を除去するための、化学的
機械研磨（ＣＭＰ）および、ｃ）前記ステップにおいて
除去されていない、ソースの上のバイアにある窒化物を
除去するためのエッチングであって、それにより、下部
電極材料が、第１のバイア側壁およびソース上にあるよ
うに残されるプロセスを含む。窒化物は、ＩＣ絶縁体材
料が酸化物である場合、２つの材料の間のエッチング選
択性のために、特に有用である。
【００１５】ステップｃ）における強誘電体薄膜の適切
な堆積および、ステップｄ）における上部電極材料の適
切な堆積の後、ステップｅ）は第１のＩＣ絶縁体上部表
面の上にある上部電極材料をエッチングする。典型的
に、ＩＣ絶縁体上部表面上の強誘電体薄膜は、同様のプ
ロセスで除去される。
な堆積および、ステップｄ）における上部電極材料の適
切な堆積の後、ステップｅ）は第１のＩＣ絶縁体上部表
面の上にある上部電極材料をエッチングする。典型的
に、ＩＣ絶縁体上部表面上の強誘電体薄膜は、同様のプ
ロセスで除去される。
【００１６】相互接続は、強誘電体キャパシタの形成と
同時に、トランジスタのドレインに対して形成される。
ステップａ2）は、ＩＣ絶縁体層上部表面からドレイン
まで広がる第２のバイアを形成するステップを含む。ス
テップｂ）は、ドレインおよびドレインバイア側壁の上
に、下部電極層を形成する。典型的に、ステップｃ）は
下部電極層の上に強誘電体薄膜を形成するが、それは必
要ではない。
同時に、トランジスタのドレインに対して形成される。
ステップａ2）は、ＩＣ絶縁体層上部表面からドレイン
まで広がる第２のバイアを形成するステップを含む。ス
テップｂ）は、ドレインおよびドレインバイア側壁の上
に、下部電極層を形成する。典型的に、ステップｃ）は
下部電極層の上に強誘電体薄膜を形成するが、それは必
要ではない。
【００１７】または、ステップａ2）は、バイアおよび
トレンチ下部を含む第１のＩＣ絶縁体に、デュアルダマ
シン開口部を、バイアおよびトレンチ下部、並びにバイ
アおよびトレンチ側壁と共に形成するステップを含む。
ステップｂ）は、トランジスタ第１の電極の上に、デュ
アルダマシン開口部において、強誘電体キャパシタ下部
電極を形成するステップを含む。特に、ステップｂ）
は、第１のバイア、第１のトレンチ下部および側壁の上
に、下部電極材料を均等に堆積させるステップを含み、
ステップｃ）は下部電極上に強誘電体材料を均等に堆積
させるステップを含み、更にステップｄ）は強誘電体の
上に上部電極層を均等に堆積させる方法を含む。
トレンチ下部を含む第１のＩＣ絶縁体に、デュアルダマ
シン開口部を、バイアおよびトレンチ下部、並びにバイ
アおよびトレンチ側壁と共に形成するステップを含む。
ステップｂ）は、トランジスタ第１の電極の上に、デュ
アルダマシン開口部において、強誘電体キャパシタ下部
電極を形成するステップを含む。特に、ステップｂ）
は、第１のバイア、第１のトレンチ下部および側壁の上
に、下部電極材料を均等に堆積させるステップを含み、
ステップｃ）は下部電極上に強誘電体材料を均等に堆積
させるステップを含み、更にステップｄ）は強誘電体の
上に上部電極層を均等に堆積させる方法を含む。
【００１８】本発明による強誘電体デバイスは、第１の
電極を含むトランジスタ、および強誘電体キャパシタを
備える強誘電体デバイスであって、該強誘電体キャパシ
タが、該トランジスタの第１の電極の選択領域の直上の
貴金属を含む第１の下部電極層と、該第１の下部電極層
上の第１の強誘電体薄膜と、該強誘電体薄膜上の第１の
上部電極層とを備え、それにより強誘電体キャパシタ
が、該トランジスタの第１の電極と該第１の下部電極と
の間で直接接続する構造を有することなく形成される。
電極を含むトランジスタ、および強誘電体キャパシタを
備える強誘電体デバイスであって、該強誘電体キャパシ
タが、該トランジスタの第１の電極の選択領域の直上の
貴金属を含む第１の下部電極層と、該第１の下部電極層
上の第１の強誘電体薄膜と、該強誘電体薄膜上の第１の
上部電極層とを備え、それにより強誘電体キャパシタ
が、該トランジスタの第１の電極と該第１の下部電極と
の間で直接接続する構造を有することなく形成される。
【００１９】強誘電体デバイスは、前記トランジスタの
第１の電極上に、上部表面を有する第１の誘電体インタ
ーレベルを更に備える強誘電体デバイスであって、該誘
電体インターレベルが、該第１の誘電体インターレベル
上部表面から該トランジスタの第１の電極の選択領域ま
で広がる、第１のバイアを第１のバイア側壁と共に含
み、前記第１の下部電極が、該第１の誘電体インターレ
ベルの第１のバイア上にあり、該第１のバイア側壁、お
よび該トランジスタの第１の電極の選択領域を裏打ちし
てもよい。
第１の電極上に、上部表面を有する第１の誘電体インタ
ーレベルを更に備える強誘電体デバイスであって、該誘
電体インターレベルが、該第１の誘電体インターレベル
上部表面から該トランジスタの第１の電極の選択領域ま
で広がる、第１のバイアを第１のバイア側壁と共に含
み、前記第１の下部電極が、該第１の誘電体インターレ
ベルの第１のバイア上にあり、該第１のバイア側壁、お
よび該トランジスタの第１の電極の選択領域を裏打ちし
てもよい。
【００２０】強誘電体デバイスは、前記第１のバイア側
壁を裏打ちする前記第１の強誘電体薄膜が前記第１の下
部電極上にあり、該第１のバイア側壁を裏打ちする前記
第１の上部電極が該第１の強誘電体薄膜上にあり、それ
によって３次元キャパシタ構造が形成されてもよい。
壁を裏打ちする前記第１の強誘電体薄膜が前記第１の下
部電極上にあり、該第１のバイア側壁を裏打ちする前記
第１の上部電極が該第１の強誘電体薄膜上にあり、それ
によって３次元キャパシタ構造が形成されてもよい。
【００２１】強誘電体デバイスは、前記第１のバイアが
第１の直径（Ｄ1）を有し、前記第１の下部電極が厚さ
（ＴBE）を有し、前記第１の上部電極が厚さ（ＴTE）を
有し、前記第１の強誘電体薄膜が厚さ（ＴF）を有し、
更にＤ1が約２（ＴBE）＋（Ｔ TE）＋２（ＴF）よりも大
きい。
第１の直径（Ｄ1）を有し、前記第１の下部電極が厚さ
（ＴBE）を有し、前記第１の上部電極が厚さ（ＴTE）を
有し、前記第１の強誘電体薄膜が厚さ（ＴF）を有し、
更にＤ1が約２（ＴBE）＋（Ｔ TE）＋２（ＴF）よりも大
きい。
【００２２】強誘電体デバイスのＴBEおよびＴTEは、約
０．１から０．２マイクロメートルの範囲にあり、ＴF
は約０．１から０．４マイクロメートルの範囲にあって
もよい。
０．１から０．２マイクロメートルの範囲にあり、ＴF
は約０．１から０．４マイクロメートルの範囲にあって
もよい。
【００２３】強誘電体デバイスは、前記第１の下部電極
が、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を含
むグループから選択された材料、および上述の貴金属の
化合物から作られてもよい。
が、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を含
むグループから選択された材料、および上述の貴金属の
化合物から作られてもよい。
【００２４】強誘電体デバイスは、前記第１の強誘電体
薄膜が、鉛ゲルマニウム酸化物（ＰＧＯ）、ＰｂＺｒ
1-xＴｉxＯ3（ＰＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢ
Ｔ）、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）、
（Ｐｂ1-xＬａx）ＴｉＯ3（ＰＬＴ）、および（Ｐｂ1-x
Ｌａx）（Ｚｒ1-YＴｉY）Ｏ3（ＰＬＺＴ）を含むグルー
プから選択された材料から作られてもよい。
薄膜が、鉛ゲルマニウム酸化物（ＰＧＯ）、ＰｂＺｒ
1-xＴｉxＯ3（ＰＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢ
Ｔ）、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）、
（Ｐｂ1-xＬａx）ＴｉＯ3（ＰＬＴ）、および（Ｐｂ1-x
Ｌａx）（Ｚｒ1-YＴｉY）Ｏ3（ＰＬＺＴ）を含むグルー
プから選択された材料から作られてもよい。
【００２５】強誘電体デバイスは、前記トランジスタの
第１の電極がソースである。
第１の電極がソースである。
【００２６】強誘電体デバイスは、前記第１の誘電体イ
ンターレベル（ｉｎｔｅｒｌｅｖｅｌ）が、前記第１の
バイアに加えて第１のトレンチを含み、該第１のバイア
および第１のトレンチ側壁を有するデュアルダマシン開
口部を形成し、かつ、該誘電体インターレベルはトレン
チ下部を有し、前記第１の下部電極、前記第１の強誘電
体薄膜および前記第１の上部電極が、該第１のバイアお
よび該第１のトレンチ側壁、並びに該第１のトレンチ下
部および前記トランジスタの第１の電極の選択領域の上
にあり、それにより前記強誘電体キャパシタの容量を大
きくする。
ンターレベル（ｉｎｔｅｒｌｅｖｅｌ）が、前記第１の
バイアに加えて第１のトレンチを含み、該第１のバイア
および第１のトレンチ側壁を有するデュアルダマシン開
口部を形成し、かつ、該誘電体インターレベルはトレン
チ下部を有し、前記第１の下部電極、前記第１の強誘電
体薄膜および前記第１の上部電極が、該第１のバイアお
よび該第１のトレンチ側壁、並びに該第１のトレンチ下
部および前記トランジスタの第１の電極の選択領域の上
にあり、それにより前記強誘電体キャパシタの容量を大
きくする。
【００２７】本発明による強誘電体デバイスは、前記ト
ランジスタがゲート電極を含み、前記第１の誘電体イン
ターレベルが該ゲート電極の上に形成され、更に前記デ
ュアルダマシントレンチが、該ゲート電極の上に、少な
くとも部分的に形成され、それにより、該トランジスタ
の周りのスペースが最適に使用される。
ランジスタがゲート電極を含み、前記第１の誘電体イン
ターレベルが該ゲート電極の上に形成され、更に前記デ
ュアルダマシントレンチが、該ゲート電極の上に、少な
くとも部分的に形成され、それにより、該トランジスタ
の周りのスペースが最適に使用される。
【００２８】強誘電体デバイスは、前記トランジスタが
第２の電極を含み、前記第１の誘電体インターレベルが
該トランジスタの第２の電極の上にあり、該第１の誘電
体インターレベルが、該第１の誘電体インターレベル上
部表面から該トランジスタの第２の電極の選択領域まで
広がる第２のバイアを、第２のバイア側壁と共に含み、
該トランジスタの第２の電極の選択領域の直上にある第
２の下部電極であって、該第２の下部電極が該第２のバ
イア上にあり、該第２のバイア側壁を裏打ちする該第２
の下部電極を更に含み、それによって、電気的相互接続
が、該第１の誘電体インターレベルを通じて該トランジ
スタの第２の電極に対して作られてもよい。
第２の電極を含み、前記第１の誘電体インターレベルが
該トランジスタの第２の電極の上にあり、該第１の誘電
体インターレベルが、該第１の誘電体インターレベル上
部表面から該トランジスタの第２の電極の選択領域まで
広がる第２のバイアを、第２のバイア側壁と共に含み、
該トランジスタの第２の電極の選択領域の直上にある第
２の下部電極であって、該第２の下部電極が該第２のバ
イア上にあり、該第２のバイア側壁を裏打ちする該第２
の下部電極を更に含み、それによって、電気的相互接続
が、該第１の誘電体インターレベルを通じて該トランジ
スタの第２の電極に対して作られてもよい。
【００２９】強誘電体デバイスは、前記第２の下部電極
上にある第２の強誘電体薄膜を更に含んでもよい。
上にある第２の強誘電体薄膜を更に含んでもよい。
【００３０】強誘電体デバイスは、前記第１の誘電体イ
ンターレベルの第２のバイアが、第２の直径（Ｄ2）を
有し、前記第２の下部電極が厚さ（ＴBE）を有し、ＤOC
が最小直径の接触ホールサイズであり、更にＤ2が約２
（ＴBE）＋ＤOCよりも大きい。
ンターレベルの第２のバイアが、第２の直径（Ｄ2）を
有し、前記第２の下部電極が厚さ（ＴBE）を有し、ＤOC
が最小直径の接触ホールサイズであり、更にＤ2が約２
（ＴBE）＋ＤOCよりも大きい。
【００３１】強誘電体デバイスは、ＤOCが約０．２マイ
クロメートルである。
クロメートルである。
【００３２】強誘電体デバイスは、第１の電極を含むト
ランジスタと、該トランジスタの第１の電極上にある上
部表面を有する第１の誘電体インターレベルと、を備え
る強誘電体デバイスであって、該第１の誘電体インター
レベルが、該第１の誘電体インターレベルの上部表面か
ら該トランジスタの第１の電極の選択領域まで広がる第
１のバイアを、第１のバイア側壁と共に含み、かつ、該
トランジスタの第１の電極の選択領域の直上にある第１
の下部電極を備える強誘電体キャパシタであって、該下
部電極が該第１のバイアの上にあり、該第１のバイア側
壁および該トランジスタの第１の電極の選択領域を裏打
ちし、該第１の下部電極上の第１の強誘電体薄膜と、該
強誘電体薄膜上にある第１の上部電極と、を更に備える
強誘電体キャパシタであって、それにより該強誘電体キ
ャパシタが、該トランジスタの第１の電極と該下部電極
との間で中間の接触構造を有することなく形成される該
強誘電体キャパシタと、を備えてもよい。
ランジスタと、該トランジスタの第１の電極上にある上
部表面を有する第１の誘電体インターレベルと、を備え
る強誘電体デバイスであって、該第１の誘電体インター
レベルが、該第１の誘電体インターレベルの上部表面か
ら該トランジスタの第１の電極の選択領域まで広がる第
１のバイアを、第１のバイア側壁と共に含み、かつ、該
トランジスタの第１の電極の選択領域の直上にある第１
の下部電極を備える強誘電体キャパシタであって、該下
部電極が該第１のバイアの上にあり、該第１のバイア側
壁および該トランジスタの第１の電極の選択領域を裏打
ちし、該第１の下部電極上の第１の強誘電体薄膜と、該
強誘電体薄膜上にある第１の上部電極と、を更に備える
強誘電体キャパシタであって、それにより該強誘電体キ
ャパシタが、該トランジスタの第１の電極と該下部電極
との間で中間の接触構造を有することなく形成される該
強誘電体キャパシタと、を備えてもよい。
【００３３】本発明による強誘電体デバイスを形成する
方法は、強誘電体デバイスを形成する方法であって、該
方法は、ａ）第１の電極を含むトランジスタを形成する
ステップと、ｂ）貴金属を含み、該トランジスタの第１
の電極の直上にある強誘電体キャパシタの第１の下部電
極を形成し、それにより該強誘電体キャパシタが該トラ
ンジスタの第１の電極と前記第１の下部電極との間に電
気的コネクタを介在することなく形成されるステップと
を包含する。
方法は、強誘電体デバイスを形成する方法であって、該
方法は、ａ）第１の電極を含むトランジスタを形成する
ステップと、ｂ）貴金属を含み、該トランジスタの第１
の電極の直上にある強誘電体キャパシタの第１の下部電
極を形成し、それにより該強誘電体キャパシタが該トラ
ンジスタの第１の電極と前記第１の下部電極との間に電
気的コネクタを介在することなく形成されるステップと
を包含する。
【００３４】本発明による強誘電体デバイスを形成する
方法は、前記ステップａ）に続く、ステップであって、
ａ1）前記トランジスタの第１の電極上にある上部表面
を有する、第１の誘電体インターレベル層を形成するス
テップと、ａ2）該誘電体インターレベル層上部表面か
ら該トランジスタの第１の電極の選択領域まで、バイア
側壁によって、第１のバイア開口部を形成し、それによ
って、ダマシン強誘電体キャパシタ構造が形成されるス
テップと、を更に含んでもよい。
方法は、前記ステップａ）に続く、ステップであって、
ａ1）前記トランジスタの第１の電極上にある上部表面
を有する、第１の誘電体インターレベル層を形成するス
テップと、ａ2）該誘電体インターレベル層上部表面か
ら該トランジスタの第１の電極の選択領域まで、バイア
側壁によって、第１のバイア開口部を形成し、それによ
って、ダマシン強誘電体キャパシタ構造が形成されるス
テップと、を更に含んでもよい。
【００３５】本発明による強誘電体デバイスを形成する
方法は、前記ステップｂ）が、前記第１のバイア側壁上
にある前記第１の下部電極を形成するステップを含んで
もよい。
方法は、前記ステップｂ）が、前記第１のバイア側壁上
にある前記第１の下部電極を形成するステップを含んで
もよい。
【００３６】本発明による強誘電体デバイスを形成する
方法は、前記ステップｂ）に続く更なるステップであっ
て、ｃ）前記第１の下部電極上に、第１の強誘電体薄膜
を形成するステップと、ｄ）該第１の強誘電体薄膜上
に、第１の上部電極層を形成し、それによって、前記第
１のバイア側壁が、該第１の下部電極、該第１の強誘電
体薄膜および該第１の上部電極によって裏打ちされるス
テップと、を含んでもよい。
方法は、前記ステップｂ）に続く更なるステップであっ
て、ｃ）前記第１の下部電極上に、第１の強誘電体薄膜
を形成するステップと、ｄ）該第１の強誘電体薄膜上
に、第１の上部電極層を形成し、それによって、前記第
１のバイア側壁が、該第１の下部電極、該第１の強誘電
体薄膜および該第１の上部電極によって裏打ちされるス
テップと、を含んでもよい。
【００３７】本発明による強誘電体デバイスを形成する
方法は、前記ステップｂ）が前記第１の誘電体インター
レベルの上部表面、前記バイア側壁、および前記トラン
ジスタの第１の電極の選択領域の上に、貴金属材料を均
等に堆積させるステップと、該ステップｂ）に続く、更
なるサブステップであって、ｂ1）該第１の誘電体イン
ターレベルの上部表面上にある前記第１の下部電極材料
を取り除くステップと、を含んでもよい。
方法は、前記ステップｂ）が前記第１の誘電体インター
レベルの上部表面、前記バイア側壁、および前記トラン
ジスタの第１の電極の選択領域の上に、貴金属材料を均
等に堆積させるステップと、該ステップｂ）に続く、更
なるサブステップであって、ｂ1）該第１の誘電体イン
ターレベルの上部表面上にある前記第１の下部電極材料
を取り除くステップと、を含んでもよい。
【００３８】本発明による強誘電体デバイスを形成する
方法は、前記サブステップｂ1）が以下の手順を含み、
該手順は、ａ）前記第１の誘電体インターレベル上部表
面およびトランジスタの第１の電極の選択領域の上に窒
化物を堆積させる手順と、ｂ）該第１の誘電体インター
レベル上部表面上の該窒化物および下部電極を除去する
ための化学的機械研磨（ＣＭＰ）手順と、ｃ）該トラン
ジスタの第１の電極の選択領域上にある前記バイアに、
以前に除去されていない該窒化物を除去するためのエッ
チングであって、それにより前記第１の下部電極材料
が、前記第１のバイア側壁および該トランジスタの第１
の電極の選択領域の上に残される手順と、を包含しても
よい。
方法は、前記サブステップｂ1）が以下の手順を含み、
該手順は、ａ）前記第１の誘電体インターレベル上部表
面およびトランジスタの第１の電極の選択領域の上に窒
化物を堆積させる手順と、ｂ）該第１の誘電体インター
レベル上部表面上の該窒化物および下部電極を除去する
ための化学的機械研磨（ＣＭＰ）手順と、ｃ）該トラン
ジスタの第１の電極の選択領域上にある前記バイアに、
以前に除去されていない該窒化物を除去するためのエッ
チングであって、それにより前記第１の下部電極材料
が、前記第１のバイア側壁および該トランジスタの第１
の電極の選択領域の上に残される手順と、を包含しても
よい。
【００３９】本発明による強誘電体デバイスを形成する
方法は、前記ステップｃ）が、前記第１の誘電体インタ
ーレベル上部表面、前記第１のバイア側壁および前記ト
ランジスタの第１の電極の選択領域の上に前記第１の強
誘電体薄膜を均等に堆積するステップを含み、更に、前
記ステップｄ）が、該ステップｃ）により堆積された該
第１の強誘電体薄膜材料の上に、第１の上部電極材料を
均等に堆積させるステップを含んでもよい。
方法は、前記ステップｃ）が、前記第１の誘電体インタ
ーレベル上部表面、前記第１のバイア側壁および前記ト
ランジスタの第１の電極の選択領域の上に前記第１の強
誘電体薄膜を均等に堆積するステップを含み、更に、前
記ステップｄ）が、該ステップｃ）により堆積された該
第１の強誘電体薄膜材料の上に、第１の上部電極材料を
均等に堆積させるステップを含んでもよい。
【００４０】本発明による強誘電体デバイスを形成する
方法は、前記ステップｄ）に続くステップであって、
ｅ）前記第１の誘電体インターレベル上部表面上にある
前記第１の上部電極材料をエッチングするステップ、を
更に含んでもよい。
方法は、前記ステップｄ）に続くステップであって、
ｅ）前記第１の誘電体インターレベル上部表面上にある
前記第１の上部電極材料をエッチングするステップ、を
更に含んでもよい。
【００４１】本発明による強誘電体デバイスを形成する
方法は、前記ステップｅ）は、前記第１の誘電体インタ
ーレベル上部表面上にある前記第１の強誘電体薄膜をエ
ッチングするステップを含んでもよい。
方法は、前記ステップｅ）は、前記第１の誘電体インタ
ーレベル上部表面上にある前記第１の強誘電体薄膜をエ
ッチングするステップを含んでもよい。
【００４２】本発明による強誘電体デバイスを形成する
方法は、前記ステップｂ）に続く更なるステップとし
て、ｆ）前記第１の誘電体インターレベル上部表面およ
び前記第１の上部電極の上にある上部表面を有する第２
の誘電体インターレベルを堆積させるステップと、ｇ）
該第２の誘電体インターレベルにおいて、該第２の誘電
体インターレベル上部表面から該第１の上部電極まで、
第３のバイアを形成するステップと、ｊ）該第３のバイ
アを金属材料で充填し、該第１の上部電極への電気的相
互接続を形成し、それにより、電気的接続が該第１の上
部電極に対して作られるステップと、を更に含んでもよ
い。
方法は、前記ステップｂ）に続く更なるステップとし
て、ｆ）前記第１の誘電体インターレベル上部表面およ
び前記第１の上部電極の上にある上部表面を有する第２
の誘電体インターレベルを堆積させるステップと、ｇ）
該第２の誘電体インターレベルにおいて、該第２の誘電
体インターレベル上部表面から該第１の上部電極まで、
第３のバイアを形成するステップと、ｊ）該第３のバイ
アを金属材料で充填し、該第１の上部電極への電気的相
互接続を形成し、それにより、電気的接続が該第１の上
部電極に対して作られるステップと、を更に含んでもよ
い。
【００４３】本発明による強誘電体デバイスを形成する
方法は、前記ステップａ）が、トランジスタの第２の電
極を形成するステップを含み、前記ステップａ1）が、
該トランジスタの第２の電極の上に前記第１の誘電体イ
ンターレベルを堆積するステップを含み、前記ステップ
ａ2）が、該第１の誘電体インターレベル層の上部表面
から該トランジスタの第２の電極の選択領域まで広がっ
ている、第２のバイア開口部を第２のバイア側壁と共
に、形成するステップと、該第２のバイアから該トラン
ジスタの第２の電極への電気的相互接続を形成するステ
ップと、を包含してもよい。
方法は、前記ステップａ）が、トランジスタの第２の電
極を形成するステップを含み、前記ステップａ1）が、
該トランジスタの第２の電極の上に前記第１の誘電体イ
ンターレベルを堆積するステップを含み、前記ステップ
ａ2）が、該第１の誘電体インターレベル層の上部表面
から該トランジスタの第２の電極の選択領域まで広がっ
ている、第２のバイア開口部を第２のバイア側壁と共
に、形成するステップと、該第２のバイアから該トラン
ジスタの第２の電極への電気的相互接続を形成するステ
ップと、を包含してもよい。
【００４４】本発明による強誘電体デバイスを形成する
方法は、前記ステップｂ）が、前記トランジスタの第２
の電極の選択領域および前記第２のバイア側壁の上に、
第２の下部電極を形成するステップを含み、更に、前記
ステップｃ）が、該第２の下部電極上に第２の強誘電体
薄膜を形成するステップを含んでもよい。
方法は、前記ステップｂ）が、前記トランジスタの第２
の電極の選択領域および前記第２のバイア側壁の上に、
第２の下部電極を形成するステップを含み、更に、前記
ステップｃ）が、該第２の下部電極上に第２の強誘電体
薄膜を形成するステップを含んでもよい。
【００４５】本発明による強誘電体デバイスを形成する
方法は、前記ステップａ2）が、最小直径の接触ホール
サイズであるＤOCを備える、第２の直径（Ｄ2）を有す
る前記第２のバイアを含み、前記ステップｂ）が厚さ
（ＴBE）を有する前記第２の下部電極を含み、更にＤ2
が約２（ＴBE）＋ＤOCよりも大きい。
方法は、前記ステップａ2）が、最小直径の接触ホール
サイズであるＤOCを備える、第２の直径（Ｄ2）を有す
る前記第２のバイアを含み、前記ステップｂ）が厚さ
（ＴBE）を有する前記第２の下部電極を含み、更にＤ2
が約２（ＴBE）＋ＤOCよりも大きい。
【００４６】本発明による強誘電体デバイスを形成する
方法は、ＤOCが約０．２マイクロメートルである。
方法は、ＤOCが約０．２マイクロメートルである。
【００４７】本発明による強誘電体デバイスを形成する
方法は、前記ステップａ2）が、前記第１のバイアおよ
び第１のトレンチを含む、前記第１の誘電体インターレ
ベルに、第１のバイアおよび第１のトレンチを有する、
デュアルダマシン開口部を形成するステップを含み、前
記ステップｂ）が前記トランジスタの第１の電極の選択
領域、該第１のバイアおよび該第１のトレンチ側壁の上
に、前記強誘電体キャパシタの第１の下部電極および該
デュアルダマシン開口部のトレンチ下部を形成し、それ
により、サイズがより大きな強誘電体キャパシタが大き
いキャパシタンスを有する。
方法は、前記ステップａ2）が、前記第１のバイアおよ
び第１のトレンチを含む、前記第１の誘電体インターレ
ベルに、第１のバイアおよび第１のトレンチを有する、
デュアルダマシン開口部を形成するステップを含み、前
記ステップｂ）が前記トランジスタの第１の電極の選択
領域、該第１のバイアおよび該第１のトレンチ側壁の上
に、前記強誘電体キャパシタの第１の下部電極および該
デュアルダマシン開口部のトレンチ下部を形成し、それ
により、サイズがより大きな強誘電体キャパシタが大き
いキャパシタンスを有する。
【００４８】本発明による強誘電体デバイスを形成する
方法は、前記ステップｂ）が、前記第１のバイアおよび
前記第１のトレンチ側壁、前記トレンチ下部および前記
トランジスタの第１の電極の選択領域の上に、前記第１
の下部電極材料を均等に堆積させるステップを含み、前
記ステップｃ）が、該ステップｂ）で形成された該第１
の下部電極の上に前記第１の強誘電体薄膜材料を均等に
堆積させるステップを含み、更に、前記ステップｄ）
が、該第１の強誘電体薄膜上に前記第１の上部電極層を
均等に堆積させ、それにより、前記デュアルダマシン構
造の側壁が、該第１の下部電極、該第１の強誘電体薄膜
および該第１の上部電極で裏打ちされるステップを含ん
でもよい。
方法は、前記ステップｂ）が、前記第１のバイアおよび
前記第１のトレンチ側壁、前記トレンチ下部および前記
トランジスタの第１の電極の選択領域の上に、前記第１
の下部電極材料を均等に堆積させるステップを含み、前
記ステップｃ）が、該ステップｂ）で形成された該第１
の下部電極の上に前記第１の強誘電体薄膜材料を均等に
堆積させるステップを含み、更に、前記ステップｄ）
が、該第１の強誘電体薄膜上に前記第１の上部電極層を
均等に堆積させ、それにより、前記デュアルダマシン構
造の側壁が、該第１の下部電極、該第１の強誘電体薄膜
および該第１の上部電極で裏打ちされるステップを含ん
でもよい。
【００４９】本発明による強誘電体デバイスを形成する
方法は、前記ステップａ）が、トランジスタのゲート電
極を形成するステップを含み、前記ステップａ1）が、
前記第１の誘電体インターレベルを該ゲート電極上に形
成するステップを含み、更に前記ステップａ2）が、デ
ュアルダマシントレンチを該ゲート電極の上に少なくと
も部分的に形成し、それにより前記トランジスタの周り
のスペースが最適に占有されるステップを含んでもよ
い。
方法は、前記ステップａ）が、トランジスタのゲート電
極を形成するステップを含み、前記ステップａ1）が、
前記第１の誘電体インターレベルを該ゲート電極上に形
成するステップを含み、更に前記ステップａ2）が、デ
ュアルダマシントレンチを該ゲート電極の上に少なくと
も部分的に形成し、それにより前記トランジスタの周り
のスペースが最適に占有されるステップを含んでもよ
い。
【００５０】本発明による強誘電体デバイスを形成する
方法は、前記ステップａ2）が、前記第１のバイアに第
１の直径（Ｄ1）を備えるステップを含み、前記ステッ
プｂ）が、前記第１の下部電極に厚さ（ＴBE）を備える
ステップを有し、前記ステップｄ）が、前記第１の上部
電極に厚さ（ＴTE）を備えるステップを含み、前記ステ
ップｃ）が、前記第１の強誘電体薄膜に厚さ（ＴF）を
備えるステップを含み、更に、Ｄが約２（ＴBE）＋（Ｔ
TE）＋２（ＴF）よりも大きい。
方法は、前記ステップａ2）が、前記第１のバイアに第
１の直径（Ｄ1）を備えるステップを含み、前記ステッ
プｂ）が、前記第１の下部電極に厚さ（ＴBE）を備える
ステップを有し、前記ステップｄ）が、前記第１の上部
電極に厚さ（ＴTE）を備えるステップを含み、前記ステ
ップｃ）が、前記第１の強誘電体薄膜に厚さ（ＴF）を
備えるステップを含み、更に、Ｄが約２（ＴBE）＋（Ｔ
TE）＋２（ＴF）よりも大きい。
【００５１】本発明による強誘電体デバイスを形成する
方法は、ＴBEおよびＴTEが、約０．１から０．２マイク
ロメートルの範囲にあり、ＴFが、約０．１から０．４
マイクロメートルの範囲にある。
方法は、ＴBEおよびＴTEが、約０．１から０．２マイク
ロメートルの範囲にあり、ＴFが、約０．１から０．４
マイクロメートルの範囲にある。
【００５２】本発明による強誘電体デバイスを形成する
方法は、前記ステップｂ）が、前記第１の下部電極をＰ
ｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を含むグル
ープから選択される材料、および上述の貴金属の化合物
から作るステップを含んでもよい。
方法は、前記ステップｂ）が、前記第１の下部電極をＰ
ｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を含むグル
ープから選択される材料、および上述の貴金属の化合物
から作るステップを含んでもよい。
【００５３】本発明による強誘電体デバイスを形成する
方法は、前記ステップｃ）が、前記第１の強誘電体薄膜
をＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、ＰＬＴ、および
ＰＬＺＴを含むグループから選択された材料から作るス
テップを含んでもよい。
方法は、前記ステップｃ）が、前記第１の強誘電体薄膜
をＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、ＰＬＴ、および
ＰＬＺＴを含むグループから選択された材料から作るス
テップを含んでもよい。
【００５４】本発明による強誘電体デバイスを形成する
方法は、前記ステップａ）が、前記トランジスタの第１
の電極はソースであることを含む。
方法は、前記ステップａ）が、前記トランジスタの第１
の電極はソースであることを含む。
【００５５】本発明による強誘電体デバイスを形成する
方法は、次のステップを含む、強誘電体デバイスを形成
する方法であって、該方法は、ａ）第１の電極を含むト
ランジスタを形成するステップと、ｂ）該トランジスタ
の上に上部表面を有する第１の誘電体インターレベル層
を形成するステップと、ｃ）該第１の誘電体インターレ
ベル層上部表面から該トランジスタの第１の電極の選択
領域まで広がるバイア側壁を有する、第１のバイア開口
部を形成するステップと、ｄ）該トランジスタの第１の
電極の直上に第１の下部電極を有する強誘電体キャパシ
タを形成し、それにより該強誘電体キャパシタが、該第
１の電極と該第１の下部電極との間に介在する電気的コ
ネクタを有することなく形成されるステップとを含む。
方法は、次のステップを含む、強誘電体デバイスを形成
する方法であって、該方法は、ａ）第１の電極を含むト
ランジスタを形成するステップと、ｂ）該トランジスタ
の上に上部表面を有する第１の誘電体インターレベル層
を形成するステップと、ｃ）該第１の誘電体インターレ
ベル層上部表面から該トランジスタの第１の電極の選択
領域まで広がるバイア側壁を有する、第１のバイア開口
部を形成するステップと、ｄ）該トランジスタの第１の
電極の直上に第１の下部電極を有する強誘電体キャパシ
タを形成し、それにより該強誘電体キャパシタが、該第
１の電極と該第１の下部電極との間に介在する電気的コ
ネクタを有することなく形成されるステップとを含む。
【００５６】
【発明の実施の形態】図１は、本発明により完成された
強誘電体デバイスを示す。強誘電体１０は、第１の電極
１４を含むトランジスタ１２を備える。本発明のいくつ
かの局面において、第１の電極１４はソースである。ト
ランジスタ１０は、バルク型トランジスタとして表現さ
れている。または、（ここでは示されていないが）トラ
ンジスタ１０は、絶縁体上にシリコンが存在する（ＳＯ
Ｉ）型トランジスタである。
強誘電体デバイスを示す。強誘電体１０は、第１の電極
１４を含むトランジスタ１２を備える。本発明のいくつ
かの局面において、第１の電極１４はソースである。ト
ランジスタ１０は、バルク型トランジスタとして表現さ
れている。または、（ここでは示されていないが）トラ
ンジスタ１０は、絶縁体上にシリコンが存在する（ＳＯ
Ｉ）型トランジスタである。
【００５７】強誘電体性キャパシタ１６は図示されてお
り、第１の下部電極あるいは第１の下部電極層１８を更
に備えている。第１の下部電極１８は、トランジスタの
第１の電極１４の選択領域２０の直上にあって、直に接
触している。本発明のいくつかの局面において、第１の
下部電極１８は貴金属を含む。その時、第１の下部電極
１８は、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金
を含むグループから選択された材料および上述の貴金属
の化合物から作られる。本発明のいくつかの局面におい
て、下部電極１８は貴金属に制限されない。例えば、Ｔ
ａおよびＴａＮのような、遷移金属および遷移金属の化
合物もまた、使用される。
り、第１の下部電極あるいは第１の下部電極層１８を更
に備えている。第１の下部電極１８は、トランジスタの
第１の電極１４の選択領域２０の直上にあって、直に接
触している。本発明のいくつかの局面において、第１の
下部電極１８は貴金属を含む。その時、第１の下部電極
１８は、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金
を含むグループから選択された材料および上述の貴金属
の化合物から作られる。本発明のいくつかの局面におい
て、下部電極１８は貴金属に制限されない。例えば、Ｔ
ａおよびＴａＮのような、遷移金属および遷移金属の化
合物もまた、使用される。
【００５８】第１の強誘電体薄膜２２は、第１の下部電
極層１８上にある。第１の強誘電体薄膜２２は、鉛ゲル
マニウム酸化物（ＰＧＯ）、ＰｂＺｒ1-xＴｉxＯ3（Ｐ
ＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、ＳｒＢｉ2（Ｔ
ａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）、（Ｐｂ1-xＬａx）Ｔｉ
Ｏ3（ＰＬＴ）、および（Ｐｂ1-xＬａx）（Ｚｒ1-YＴｉ
Y）Ｏ3（ＰＬＺＴ）を含むグループから選択された材料
から作られる。第１の上部電極層２４は、強誘電体薄膜
２２上にある。強誘電体キャパシタ１６は、中間の接続
構造を有することなく、トランジスタの第１の電極１４
と第１の下部電極１８との間に形成される。本発明のい
くつかの局面において、第１の上部電極２４は、貴金属
である。
極層１８上にある。第１の強誘電体薄膜２２は、鉛ゲル
マニウム酸化物（ＰＧＯ）、ＰｂＺｒ1-xＴｉxＯ3（Ｐ
ＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、ＳｒＢｉ2（Ｔ
ａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）、（Ｐｂ1-xＬａx）Ｔｉ
Ｏ3（ＰＬＴ）、および（Ｐｂ1-xＬａx）（Ｚｒ1-YＴｉ
Y）Ｏ3（ＰＬＺＴ）を含むグループから選択された材料
から作られる。第１の上部電極層２４は、強誘電体薄膜
２２上にある。強誘電体キャパシタ１６は、中間の接続
構造を有することなく、トランジスタの第１の電極１４
と第１の下部電極１８との間に形成される。本発明のい
くつかの局面において、第１の上部電極２４は、貴金属
である。
【００５９】図２は、寸法の詳細を含めた図１の強誘電
体デバイスを示す。上部表面２８を有する第１の誘電体
インターレベル２６は、第１の電極１４の上にある。第
１の誘電体インターレベル２６は、第１のバイア３０を
第１のバイア側壁３２と共に含み、第１の誘電体インタ
ーレベル上部表面２８からトランジスタの第１の電極１
４の選択領域２０まで広がっている。第１の下部電極１
８は、第１の誘電体インターレベルの第１バイア３０の
上にあり、第１のバイア側壁３２を裏打ちし、選択領域
２０に隣接している。同様に、第１の強誘電体薄膜２２
は第１の下部電極１８の上にあり、第１のバイア側壁３
２を裏打ちしている。強誘電体２２は、下部と共に中空
のシリンダ構造を形成し、それにより、所謂バイアの下
部（そこでは下部電極１８が、選択領域２０と直接隣接
している。）は、側壁３２と同様に裏打ちされることが
理解される。第１の上部電極２４は、第１の強誘電体薄
膜２２上にあり、第１のバイアの側壁３２および所謂バ
イア下部を裏打ちする。そのバイア下部は、下部電極１
８上の、すなわち選択領域２０上の強誘電体薄膜２２の
層である。第１の上部電極２４は、固体シリンダあるい
は中空シリンダのいずれかを下部と形成する。この方法
において、３次元キャパシタ構造１６が形成される（図
１参照）。
体デバイスを示す。上部表面２８を有する第１の誘電体
インターレベル２６は、第１の電極１４の上にある。第
１の誘電体インターレベル２６は、第１のバイア３０を
第１のバイア側壁３２と共に含み、第１の誘電体インタ
ーレベル上部表面２８からトランジスタの第１の電極１
４の選択領域２０まで広がっている。第１の下部電極１
８は、第１の誘電体インターレベルの第１バイア３０の
上にあり、第１のバイア側壁３２を裏打ちし、選択領域
２０に隣接している。同様に、第１の強誘電体薄膜２２
は第１の下部電極１８の上にあり、第１のバイア側壁３
２を裏打ちしている。強誘電体２２は、下部と共に中空
のシリンダ構造を形成し、それにより、所謂バイアの下
部（そこでは下部電極１８が、選択領域２０と直接隣接
している。）は、側壁３２と同様に裏打ちされることが
理解される。第１の上部電極２４は、第１の強誘電体薄
膜２２上にあり、第１のバイアの側壁３２および所謂バ
イア下部を裏打ちする。そのバイア下部は、下部電極１
８上の、すなわち選択領域２０上の強誘電体薄膜２２の
層である。第１の上部電極２４は、固体シリンダあるい
は中空シリンダのいずれかを下部と形成する。この方法
において、３次元キャパシタ構造１６が形成される（図
１参照）。
【００６０】従来技術による強誘電体キャパシタは２次
元構造を有すると考えられ得るが、ここで、電極および
強誘電体薄膜構造は長さおよび幅を有するが、高さは有
しない。確かにこれらのデバイスは高さを実際に有する
が、その高さは薄膜を形成する堆積プロセスに限られ
る。つまり、このような膜の高さ、すなわち膜の厚さを
調節する際の実用的な制御が欠けている。本発明におい
て、ダマシン堆積プロセスにより強誘電体キャパシタの
サイズに対して、より大きな制御を行うことが可能であ
る。本発明によるデバイスのキャパシタンスは、誘電体
インターレベルの厚さ３３の制御およびバイア直径の制
御、並びに電極材料堆積プロセスの制御によって、調節
される。誘電体インターレベルの厚さ３３は、約０．５
〜１マイクロメートルの範囲にある。
元構造を有すると考えられ得るが、ここで、電極および
強誘電体薄膜構造は長さおよび幅を有するが、高さは有
しない。確かにこれらのデバイスは高さを実際に有する
が、その高さは薄膜を形成する堆積プロセスに限られ
る。つまり、このような膜の高さ、すなわち膜の厚さを
調節する際の実用的な制御が欠けている。本発明におい
て、ダマシン堆積プロセスにより強誘電体キャパシタの
サイズに対して、より大きな制御を行うことが可能であ
る。本発明によるデバイスのキャパシタンスは、誘電体
インターレベルの厚さ３３の制御およびバイア直径の制
御、並びに電極材料堆積プロセスの制御によって、調節
される。誘電体インターレベルの厚さ３３は、約０．５
〜１マイクロメートルの範囲にある。
【００６１】第１のバイア３０は第１の直径（Ｄ1）３
４を有する。以下の説明では、バイア３０がシリンダで
あると仮定しているが、以下に記述される大きさの概念
はダマシン開口部の任意の形状にあてはまる。第１の下
部電極１８は厚さ（ＴBE）３６を有し、第１の上部電極
２４は厚さ（ＴTE）３８を有する。第１の強誘電体薄膜
２２は厚さ（ＴF）４０を有する。Ｄ1は約２（ＴBE）＋
（ＴTE）＋２（ＴF）よりも大きい。典型的に、Ｄ1は、
２（ＴBE）＋（ＴTE）＋２（ＴF）よりもかなり大き
く、十分なキャパシタンスを提供する。この書き込み時
点で、科学技術によりＴBEおよびＴTEは、約０．１から
０．２マイクロメートルの範囲にでき、Ｔ Fは約０．１
から０．４マイクロメートルの範囲にできる。
４を有する。以下の説明では、バイア３０がシリンダで
あると仮定しているが、以下に記述される大きさの概念
はダマシン開口部の任意の形状にあてはまる。第１の下
部電極１８は厚さ（ＴBE）３６を有し、第１の上部電極
２４は厚さ（ＴTE）３８を有する。第１の強誘電体薄膜
２２は厚さ（ＴF）４０を有する。Ｄ1は約２（ＴBE）＋
（ＴTE）＋２（ＴF）よりも大きい。典型的に、Ｄ1は、
２（ＴBE）＋（ＴTE）＋２（ＴF）よりもかなり大き
く、十分なキャパシタンスを提供する。この書き込み時
点で、科学技術によりＴBEおよびＴTEは、約０．１から
０．２マイクロメートルの範囲にでき、Ｔ Fは約０．１
から０．４マイクロメートルの範囲にできる。
【００６２】図３は、本発明による代替の強誘電体デバ
イス５０を示す。図３の特徴の多くは、図１に図示され
ている特徴と同じである。第１の強誘電体インターレベ
ル２６は、第１のバイア３０に加えて第１のトレンチ５
２を含み、デュアルダマシン開口部５４を形成する。第
１のバイア側壁２８および第１のトレンチ側壁５６が形
成される。第１のトレンチ５２はトレンチ下部５７を有
する。第１の下部電極１８、第１の強誘電体薄膜２２お
よび第１の上部電極２４は、第１のバイアおよび第１の
トレンチ側壁２８／５６並びに、選択表面２０およびト
レンチ下部５７に隣接するバイア下部の上にある。この
方法において、強誘電体キャパシタ５８の領域は、図１
の強誘電体キャパシタ１６の領域（およびキャパシタン
ス）よりも大きく作られる。
イス５０を示す。図３の特徴の多くは、図１に図示され
ている特徴と同じである。第１の強誘電体インターレベ
ル２６は、第１のバイア３０に加えて第１のトレンチ５
２を含み、デュアルダマシン開口部５４を形成する。第
１のバイア側壁２８および第１のトレンチ側壁５６が形
成される。第１のトレンチ５２はトレンチ下部５７を有
する。第１の下部電極１８、第１の強誘電体薄膜２２お
よび第１の上部電極２４は、第１のバイアおよび第１の
トレンチ側壁２８／５６並びに、選択表面２０およびト
レンチ下部５７に隣接するバイア下部の上にある。この
方法において、強誘電体キャパシタ５８の領域は、図１
の強誘電体キャパシタ１６の領域（およびキャパシタン
ス）よりも大きく作られる。
【００６３】トランジスタ１２は、またゲート電極６０
を含む。第１の誘電体インターレベル２６はゲート電極
６０上に形成される。デュアルダマシントレンチ５２
は、ゲート電極６０の上に少なくとも部分的に形成さ
れ、それによりトランジスタ１２の周囲のスペースは最
適に占有される。
を含む。第１の誘電体インターレベル２６はゲート電極
６０上に形成される。デュアルダマシントレンチ５２
は、ゲート電極６０の上に少なくとも部分的に形成さ
れ、それによりトランジスタ１２の周囲のスペースは最
適に占有される。
【００６４】図１にもどって、強誘電体デバイス１０
は、ドレイン相互接続構造で描かれている。同じドレイ
ン相互接続構造はまた、図３の強誘電体デバイス５０に
適用可能である。トランジスタ１２は第２の電極６２を
含む。典型的に、第１の電極１４はソースであり、第２
の電極６２はドレインである。しかし、この概念は任意
のタイプの電極の接続に適用される。第１の誘電体イン
ターレベル２６は、トランジスタの第２の電極６２の上
にある。第１の誘電体インターレベル２６は、第２のバ
イア６４を含み、第２のバイア側壁６６が第１の誘電体
インターレベル上部表面２８からトランジスタの第２の
電極６２の選択領域６８まで広がっている。
は、ドレイン相互接続構造で描かれている。同じドレイ
ン相互接続構造はまた、図３の強誘電体デバイス５０に
適用可能である。トランジスタ１２は第２の電極６２を
含む。典型的に、第１の電極１４はソースであり、第２
の電極６２はドレインである。しかし、この概念は任意
のタイプの電極の接続に適用される。第１の誘電体イン
ターレベル２６は、トランジスタの第２の電極６２の上
にある。第１の誘電体インターレベル２６は、第２のバ
イア６４を含み、第２のバイア側壁６６が第１の誘電体
インターレベル上部表面２８からトランジスタの第２の
電極６２の選択領域６８まで広がっている。
【００６５】第２の下部電極７０は、トランジスタの第
２の電極の選択領域６８の直上にある。構造７０は、よ
り正確な言葉では相互接続構造であるが、第１の下部電
極１８を堆積し、形成する同じプロセスで、典型的に形
成される。同様に、第１の下部電極１８が貴金属である
場合、第２の下部電極７０は典型的に貴金属である。第
２の下部電極７０は第２のバイア６４の上に位置し、上
記第２のバイア側壁６６を裏打ちしている。この方法に
おいて、電気的相互接続７０が、トランジスタの第２の
電極６２に対して、第１の誘電体インターレベル２６を
通して形成される。第２の強誘電体薄膜７２は、第２の
下部電極６２の上にある。
２の電極の選択領域６８の直上にある。構造７０は、よ
り正確な言葉では相互接続構造であるが、第１の下部電
極１８を堆積し、形成する同じプロセスで、典型的に形
成される。同様に、第１の下部電極１８が貴金属である
場合、第２の下部電極７０は典型的に貴金属である。第
２の下部電極７０は第２のバイア６４の上に位置し、上
記第２のバイア側壁６６を裏打ちしている。この方法に
おいて、電気的相互接続７０が、トランジスタの第２の
電極６２に対して、第１の誘電体インターレベル２６を
通して形成される。第２の強誘電体薄膜７２は、第２の
下部電極６２の上にある。
【００６６】図２に戻って、第２のバイア６４は第２の
直径（Ｄ2）７４を有する。第２の下部電極７０は厚さ
（ＴBE）７６を有する。ＩＣ関連の技術水準によって、
最小の直径接触ホールサイズが、ＤOCによって定義され
る。Ｄ2は約２（ＴBE）＋ＤO Cよりも大きい。許容誤差
はあるが、そのような直径によって相互接続構造７０
は、後に形成されるバイア相互接続を用いて、より高い
金属堆積層に接続可能である。この記載による標準値で
は、ＤOCは約０．２マイクロメートルが許容される。
直径（Ｄ2）７４を有する。第２の下部電極７０は厚さ
（ＴBE）７６を有する。ＩＣ関連の技術水準によって、
最小の直径接触ホールサイズが、ＤOCによって定義され
る。Ｄ2は約２（ＴBE）＋ＤO Cよりも大きい。許容誤差
はあるが、そのような直径によって相互接続構造７０
は、後に形成されるバイア相互接続を用いて、より高い
金属堆積層に接続可能である。この記載による標準値で
は、ＤOCは約０．２マイクロメートルが許容される。
【００６７】図４から図９は、本発明による強誘電体デ
バイス１０／５０を完成するプロセスを示す。図４は、
誘電体インターレベル２６に覆われたトランジスタ１０
を示す。典型的に、誘電体インターレベル２６は、Ｓｉ
Ｏ2あるいは他の酸化物材料である。
バイス１０／５０を完成するプロセスを示す。図４は、
誘電体インターレベル２６に覆われたトランジスタ１０
を示す。典型的に、誘電体インターレベル２６は、Ｓｉ
Ｏ2あるいは他の酸化物材料である。
【００６８】図５ａおよび図５ｂはダマシン構造の形成
を示す。図５ａは、第１のバイア３０および図１の第２
のバイア６４の形成を示す。図５ｂは図３のデュアルダ
マシン構造５４を示す。数々のダマシン構造が、フォト
レジストを堆積し、そのフォトレジストをパターニング
し、さらにパターニングによって露出した、誘電体イン
ターレベル２６の部分をエッチングするプロセスを通し
て典型的に作られる。ダマシン構造５４は、パターニン
グおよびエッチングの２段階プロセス、あるいは多層堆
積フォトレジストマスクのどちらかによって作られる。
この多層堆積フォトレジストマスクについては、Ｎｇｕ
ｙｅｎ、Ｈｓｕ、Ｕｌｒｉｃｈ、Ｍａａ、およびＰｅｎ
ｇによって、１９９６年６月１０日に出願された、「Ｍ
ＥＴＨＯＤ ＦＯＲ ＴＲＡＮＳＦＥＲＲＩＮＧ Ａ
ＭＵＬＴＩ−ＬＥＶＥＬ ＰＨＯＴＯＲＥＳＩＳＴ Ｐ
ＡＴＴＥＲＮ」と題する、同時係属中の特許出願第０８
／６５５、０１４号に記述されている。
を示す。図５ａは、第１のバイア３０および図１の第２
のバイア６４の形成を示す。図５ｂは図３のデュアルダ
マシン構造５４を示す。数々のダマシン構造が、フォト
レジストを堆積し、そのフォトレジストをパターニング
し、さらにパターニングによって露出した、誘電体イン
ターレベル２６の部分をエッチングするプロセスを通し
て典型的に作られる。ダマシン構造５４は、パターニン
グおよびエッチングの２段階プロセス、あるいは多層堆
積フォトレジストマスクのどちらかによって作られる。
この多層堆積フォトレジストマスクについては、Ｎｇｕ
ｙｅｎ、Ｈｓｕ、Ｕｌｒｉｃｈ、Ｍａａ、およびＰｅｎ
ｇによって、１９９６年６月１０日に出願された、「Ｍ
ＥＴＨＯＤ ＦＯＲ ＴＲＡＮＳＦＥＲＲＩＮＧ Ａ
ＭＵＬＴＩ−ＬＥＶＥＬ ＰＨＯＴＯＲＥＳＩＳＴ Ｐ
ＡＴＴＥＲＮ」と題する、同時係属中の特許出願第０８
／６５５、０１４号に記述されている。
【００６９】図６ａは、図５ａの強誘電体構造１０の上
全体へ均等に下部電極材料８０を堆積することを示す。
同じプロセスが図５ｂの強誘電体デバイス５０の製造に
おいて行われる。本発明のいくつかの局面において、電
極材料８０は貴金属であり、エッチングするのは困難で
ある。ＣＭＰプロセスは、インターレベル誘電体上部表
面２８の上にある下部電極材料８０を取り除くために使
用されることがある。しかし、いくつかの側壁を裏打ち
する電極材料８０の構造的な整合性を損ない得る。また
は、（図示されるように）窒化物８２は、下部電極材料
８０の上に堆積される。そして、ＣＭＰプロセスは上部
表面２８から材料８０および材料８２を取り除くために
行われる。ダマシン構造における窒化物８２は、側壁を
裏打ちしている下部電極８０に対する損傷を防止する。
そのＣＭＰプロセスの後、窒化物８２はいくつかのダマ
シン構造からエッチングされる。
全体へ均等に下部電極材料８０を堆積することを示す。
同じプロセスが図５ｂの強誘電体デバイス５０の製造に
おいて行われる。本発明のいくつかの局面において、電
極材料８０は貴金属であり、エッチングするのは困難で
ある。ＣＭＰプロセスは、インターレベル誘電体上部表
面２８の上にある下部電極材料８０を取り除くために使
用されることがある。しかし、いくつかの側壁を裏打ち
する電極材料８０の構造的な整合性を損ない得る。また
は、（図示されるように）窒化物８２は、下部電極材料
８０の上に堆積される。そして、ＣＭＰプロセスは上部
表面２８から材料８０および材料８２を取り除くために
行われる。ダマシン構造における窒化物８２は、側壁を
裏打ちしている下部電極８０に対する損傷を防止する。
そのＣＭＰプロセスの後、窒化物８２はいくつかのダマ
シン構造からエッチングされる。
【００７０】図６ｂは、ＣＭＰおよび窒化物エッチング
プロセスに続く、図５ｂの強誘電体デバイス５０を示
す。結果的に、第１の下部電極１８および第２の下部電
極７０となる。図６ａの強誘電体デバイス１０は、ＣＭ
Ｐおよび窒化物エッチングプロセスの後、同様に形成さ
れる。
プロセスに続く、図５ｂの強誘電体デバイス５０を示
す。結果的に、第１の下部電極１８および第２の下部電
極７０となる。図６ａの強誘電体デバイス１０は、ＣＭ
Ｐおよび窒化物エッチングプロセスの後、同様に形成さ
れる。
【００７１】図７ａおよび図７ｂは、図６ａ（ＣＭＰお
よび窒化物エッチング後）の強誘電体デバイス１０およ
び図６ｂの強誘電体デバイス５０上への、強誘電体薄膜
２２および上部電極材料２４の堆積をそれぞれ描く。
よび窒化物エッチング後）の強誘電体デバイス１０およ
び図６ｂの強誘電体デバイス５０上への、強誘電体薄膜
２２および上部電極材料２４の堆積をそれぞれ描く。
【００７２】図８ａおよび図８ｂは、図７ａおよび図７
ｂの強誘電体キャパシタ１６／５８を実質的に完成させ
るための、上部電極２４のパターン化されたエッチング
をそれぞれ描く。
ｂの強誘電体キャパシタ１６／５８を実質的に完成させ
るための、上部電極２４のパターン化されたエッチング
をそれぞれ描く。
【００７３】図９ａおよび図９ｂは、図８ａおよび図８
ｂの強誘電体デバイス１０／５０上への第２の誘電体イ
ンターレベル８４の堆積をそれぞれ描く。第２の誘電体
インターレベル８４は、第２の誘電体インターレベル８
４を通る相互接続バイア８６およびバイア８８を形成す
るようにパターン化されている。典型的に、バイア８６
による接続は接地され、バイア８８による接続はＶCCに
対するものである。または（図示されていないが）、強
誘電体キャパシタ１６および５８を形成するために使用
されたものと比較して、相互接続構造７０は、異なるプ
ロセスステップによって形成される従来技術による金属
相互接続構造である。
ｂの強誘電体デバイス１０／５０上への第２の誘電体イ
ンターレベル８４の堆積をそれぞれ描く。第２の誘電体
インターレベル８４は、第２の誘電体インターレベル８
４を通る相互接続バイア８６およびバイア８８を形成す
るようにパターン化されている。典型的に、バイア８６
による接続は接地され、バイア８８による接続はＶCCに
対するものである。または（図示されていないが）、強
誘電体キャパシタ１６および５８を形成するために使用
されたものと比較して、相互接続構造７０は、異なるプ
ロセスステップによって形成される従来技術による金属
相互接続構造である。
【００７４】図１０は、本発明の強誘電体デバイスを形
成するための方法におけるステップを示す。ステップ１
００は、第１の電極を含むトランジスタの形成を提供す
る。本発明のいくつかの局面において、トランジスタは
ＭＯＳデバイスであり、第１の電極はソース電極であ
る。ステップ１０２は、トランジスタの第１の電極の直
上に、強誘電体キャパシタの第１の下部電極を形成す
る。本発明のいくつかの局面において、第１の下部電極
は貴金属材料を含む。そのとき、ステップ１０２は、Ｐ
ｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2、ＴａＮおよび合金を
含むグループから選択された材料、および上記材料の化
合物から作られる第１の下部電極を含む。ステップ１０
４は、生成物であって、そこでは強誘電体キャパシタ
は、トランジスタの第１の電極および第１の下部電極と
の間に介在する電気コネクタを有することなく、形成さ
れる。
成するための方法におけるステップを示す。ステップ１
００は、第１の電極を含むトランジスタの形成を提供す
る。本発明のいくつかの局面において、トランジスタは
ＭＯＳデバイスであり、第１の電極はソース電極であ
る。ステップ１０２は、トランジスタの第１の電極の直
上に、強誘電体キャパシタの第１の下部電極を形成す
る。本発明のいくつかの局面において、第１の下部電極
は貴金属材料を含む。そのとき、ステップ１０２は、Ｐ
ｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2、ＴａＮおよび合金を
含むグループから選択された材料、および上記材料の化
合物から作られる第１の下部電極を含む。ステップ１０
４は、生成物であって、そこでは強誘電体キャパシタ
は、トランジスタの第１の電極および第１の下部電極と
の間に介在する電気コネクタを有することなく、形成さ
れる。
【００７５】本発明はまた、強誘電体キャパシタを形成
する際のダマシンプロセスの使用の点で、新規である。
典型的には、更なるステップがステップ１００の後に続
き、ステップ１０２に先行する。ステップ１００ａは第
１の誘電体インターレベル層を、トランジスタの第１の
電極上に、上部表面と共に形成する。ステップ１００ｂ
は、上記誘電体インターレベル層上部表面からトランジ
スタの第１の電極の選択領域までのバイア側壁と共に、
第１のバイア開口部を形成する。この方法において、ダ
マシン強誘電体キャパシタ構造が形成される。次いで、
ステップ１０２は、第１のバイア側壁およびトランジス
タの第１の電極に隣接するバイア下部の上に第１の下部
電極を形成するステップを含む。
する際のダマシンプロセスの使用の点で、新規である。
典型的には、更なるステップがステップ１００の後に続
き、ステップ１０２に先行する。ステップ１００ａは第
１の誘電体インターレベル層を、トランジスタの第１の
電極上に、上部表面と共に形成する。ステップ１００ｂ
は、上記誘電体インターレベル層上部表面からトランジ
スタの第１の電極の選択領域までのバイア側壁と共に、
第１のバイア開口部を形成する。この方法において、ダ
マシン強誘電体キャパシタ構造が形成される。次いで、
ステップ１０２は、第１のバイア側壁およびトランジス
タの第１の電極に隣接するバイア下部の上に第１の下部
電極を形成するステップを含む。
【００７６】ステップ１０２は、貴金属材料を、第１の
誘電体インターレベル上部表面、バイア側壁およびトラ
ンジスタの第１の電極の選択領域上に均等に堆積するス
テップを含む。そして、更なるサブステップがステップ
１０２の後に続く。ステップ１０２ａは、第１の誘電体
インターレベル上部表面の上にある第１の下部電極材料
を取り除く。上述されるように、誘電体インターレベル
上部表面上の下部電極材料は、側壁に沿って下部電極ス
リーブを弱める危険を伴うが、ＣＭＰによって取り除く
ことが可能である。あるいは、ステップ１０２ａは、以
下の３つのステップの手順を含む。ステップ１０２ａ1
は、第１の誘電体インターレベル上部表面およびトラン
ジスタの第１の電極の選択領域の上に窒化物を堆積す
る。スッテプ１０２ａ2は化学的機械研磨（ＣＭＰ）で
あり、窒化物および第１の誘電体インターレベル上部表
面の上にある下部電極材料を取り除く。スッテプ１０２
ａ3は、トランジスタの第１の電極の選択領域の上にあ
るバイアで、スッテプ１０２ａ2において取り除けなか
った窒化物を取り除くためのエッチングを行う。それに
より、第１の下部電極材料は、第１のバイア側壁および
トランジスタの第１の電極の選択領域の上に残されてい
る。
誘電体インターレベル上部表面、バイア側壁およびトラ
ンジスタの第１の電極の選択領域上に均等に堆積するス
テップを含む。そして、更なるサブステップがステップ
１０２の後に続く。ステップ１０２ａは、第１の誘電体
インターレベル上部表面の上にある第１の下部電極材料
を取り除く。上述されるように、誘電体インターレベル
上部表面上の下部電極材料は、側壁に沿って下部電極ス
リーブを弱める危険を伴うが、ＣＭＰによって取り除く
ことが可能である。あるいは、ステップ１０２ａは、以
下の３つのステップの手順を含む。ステップ１０２ａ1
は、第１の誘電体インターレベル上部表面およびトラン
ジスタの第１の電極の選択領域の上に窒化物を堆積す
る。スッテプ１０２ａ2は化学的機械研磨（ＣＭＰ）で
あり、窒化物および第１の誘電体インターレベル上部表
面の上にある下部電極材料を取り除く。スッテプ１０２
ａ3は、トランジスタの第１の電極の選択領域の上にあ
るバイアで、スッテプ１０２ａ2において取り除けなか
った窒化物を取り除くためのエッチングを行う。それに
より、第１の下部電極材料は、第１のバイア側壁および
トランジスタの第１の電極の選択領域の上に残されてい
る。
【００７７】また、更なるステップがステップ１０２に
続く。ステップ１０３ａは、第１の下部電極上に第１の
強誘電体薄膜を形成する。ステップ１０３ａは、第１の
強誘電体薄膜をＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、Ｐ
ＬＴおよびＰＬＺＴを含むグループから選択された材料
から作るステップを含む。ステップ１０３ｂは第１の強
誘電体薄膜の上に第１の上部電極層を形成し、それによ
り第１のバイア側壁は第１の下部電極、第１の強誘電体
薄膜および第１の下部電極で裏打ちされる。強誘電体薄
膜および上部電極材料はまた、バイアの下部において下
部電極材料を覆っており、その下部電極はトランジスタ
の第１の電極の選択領域に隣接している。ステップ１０
３ａは、第１の誘電体インターレベル上部表面、第１の
バイア側壁およびトランジスタの第１の電極の選択領域
上に、第１の強誘電体薄膜を均等に堆積するステップを
含む。ステップ１０３ｂは、ステップ１０３ａにおいて
堆積された第１の強誘電体薄膜材料の上に、第１の上部
電極材料を均等に堆積するステップを含む。
続く。ステップ１０３ａは、第１の下部電極上に第１の
強誘電体薄膜を形成する。ステップ１０３ａは、第１の
強誘電体薄膜をＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、Ｐ
ＬＴおよびＰＬＺＴを含むグループから選択された材料
から作るステップを含む。ステップ１０３ｂは第１の強
誘電体薄膜の上に第１の上部電極層を形成し、それによ
り第１のバイア側壁は第１の下部電極、第１の強誘電体
薄膜および第１の下部電極で裏打ちされる。強誘電体薄
膜および上部電極材料はまた、バイアの下部において下
部電極材料を覆っており、その下部電極はトランジスタ
の第１の電極の選択領域に隣接している。ステップ１０
３ａは、第１の誘電体インターレベル上部表面、第１の
バイア側壁およびトランジスタの第１の電極の選択領域
上に、第１の強誘電体薄膜を均等に堆積するステップを
含む。ステップ１０３ｂは、ステップ１０３ａにおいて
堆積された第１の強誘電体薄膜材料の上に、第１の上部
電極材料を均等に堆積するステップを含む。
【００７８】ステップ１０３ｂに続いて、ステップ１０
３ｃは、第１の誘電体インターレベル上部表面上の第１
の上部電極材料をエッチングする。本発明のいくつかの
局面において、ステップ１０３ｃは、第１の誘電体イン
ターレベル上部表面上の第１の強誘電体薄膜をエッチン
グするステップを含む。
３ｃは、第１の誘電体インターレベル上部表面上の第１
の上部電極材料をエッチングする。本発明のいくつかの
局面において、ステップ１０３ｃは、第１の誘電体イン
ターレベル上部表面上の第１の強誘電体薄膜をエッチン
グするステップを含む。
【００７９】ステップ１００ｂは、第１のバイアに第１
の直径（Ｄ1）を備えるステップを含み、ステップ１０
２は、第１の下部電極に厚さ（ＴBE）を備えるステップ
を含み、ステップ１０３ｂは、第１の上部電極に厚さ
（ＴTE）を備えるステップを含み、およびステップ１０
３ａは、第１の強誘電体薄膜に厚さ（ＴF）を備えるス
テップを含む。ここで、Ｄは、約２（ＴBE）＋（ＴTE）
＋２（ＴF）よりも大きい。典型的に、ＴBEおよびＴTE
は、約０．１から０．２マイクロメートルの範囲にあ
り、ＴFは約０．１から０．４マイクロメートルの範囲
にある。
の直径（Ｄ1）を備えるステップを含み、ステップ１０
２は、第１の下部電極に厚さ（ＴBE）を備えるステップ
を含み、ステップ１０３ｂは、第１の上部電極に厚さ
（ＴTE）を備えるステップを含み、およびステップ１０
３ａは、第１の強誘電体薄膜に厚さ（ＴF）を備えるス
テップを含む。ここで、Ｄは、約２（ＴBE）＋（ＴTE）
＋２（ＴF）よりも大きい。典型的に、ＴBEおよびＴTE
は、約０．１から０．２マイクロメートルの範囲にあ
り、ＴFは約０．１から０．４マイクロメートルの範囲
にある。
【００８０】ステップ１０６（図示せず）は、第１の誘
電体インターレベル上部表面および第１の上部電極の上
に、上部表面を有する第２の誘電体インターレベルを堆
積する。ステップ１０８（図示せず）は、第２の誘電体
インターレベル上部表面から、第１の上部電極の選択領
域まで、第２の誘電体インターレベルに第３のバイアを
形成する。ステップ１１０（図示せず）は、第３のバイ
アを金属材料で満たし、第１の上部電極への電気的相互
接続を形成し、それにより電気接続が第１の上部電極に
対して作られる。典型的に、この相互接続は強誘電体キ
ャパシタを接地するために使用される。第２の誘電体の
同じ第４のバイアは、トランジスタのドレインへの相互
接続を形成するためにしばしば使用される。
電体インターレベル上部表面および第１の上部電極の上
に、上部表面を有する第２の誘電体インターレベルを堆
積する。ステップ１０８（図示せず）は、第２の誘電体
インターレベル上部表面から、第１の上部電極の選択領
域まで、第２の誘電体インターレベルに第３のバイアを
形成する。ステップ１１０（図示せず）は、第３のバイ
アを金属材料で満たし、第１の上部電極への電気的相互
接続を形成し、それにより電気接続が第１の上部電極に
対して作られる。典型的に、この相互接続は強誘電体キ
ャパシタを接地するために使用される。第２の誘電体の
同じ第４のバイアは、トランジスタのドレインへの相互
接続を形成するためにしばしば使用される。
【００８１】強誘電体キャパシタを形成するために使用
された、上述の同じプロセスを用いて、トランジスタの
ドレインへのインターレベル相互接続を形成することに
よりいくつかの処理ステップが省略できる。ステップ１
００はトランジスタの第２の電極を形成するスッテプを
含む。ステップ１００ａはトランジスタの第２の電極上
に第１の誘電体インターレベルを堆積するステップを含
み、かつステップ１００ｂは、第２のバイア側壁と共
に、上記第１の誘電体インターレベル層上部表面からト
ランジスタの第２の電極の選択領域まで広がる第２のバ
イア開口部を形成するステップを含む。後のステップに
おいて、第２のバイアによる電気的相互接続がトランジ
スタの第２の電極に対して形成される。特に、ステップ
１０２は、トランジスタの第２の電極および第２のバイ
ア側壁の上に第２の下部電極を形成するステップを含
み、かつステップ１０３ａは第２の下部電極上に第２の
強誘電体薄膜を形成するステップを含む。
された、上述の同じプロセスを用いて、トランジスタの
ドレインへのインターレベル相互接続を形成することに
よりいくつかの処理ステップが省略できる。ステップ１
００はトランジスタの第２の電極を形成するスッテプを
含む。ステップ１００ａはトランジスタの第２の電極上
に第１の誘電体インターレベルを堆積するステップを含
み、かつステップ１００ｂは、第２のバイア側壁と共
に、上記第１の誘電体インターレベル層上部表面からト
ランジスタの第２の電極の選択領域まで広がる第２のバ
イア開口部を形成するステップを含む。後のステップに
おいて、第２のバイアによる電気的相互接続がトランジ
スタの第２の電極に対して形成される。特に、ステップ
１０２は、トランジスタの第２の電極および第２のバイ
ア側壁の上に第２の下部電極を形成するステップを含
み、かつステップ１０３ａは第２の下部電極上に第２の
強誘電体薄膜を形成するステップを含む。
【００８２】ステップ１００ｂは、最小直径接触ホール
サイズＤOCを備えた、第２の直径（Ｄ2）を有する第２
のバイアを含む。ステップ１０２は、第２の下部電極に
厚さ（ＴBE）を備えるステップを含む。Ｄ2は約２（Ｔ
BE）＋ＤOCよりも大きい。典型的に、ＤOCは約０．２マ
イクロメートルである。
サイズＤOCを備えた、第２の直径（Ｄ2）を有する第２
のバイアを含む。ステップ１０２は、第２の下部電極に
厚さ（ＴBE）を備えるステップを含む。Ｄ2は約２（Ｔ
BE）＋ＤOCよりも大きい。典型的に、ＤOCは約０．２マ
イクロメートルである。
【００８３】本発明の１つの局面において、ステップ１
００ｂは、第１の誘電体インターレベルにおけるデュア
ルダマシン開口部の形成を含む。そのデュアルダマシン
開口部は、上述の第１のバイアおよび、第１のバイアお
よび第１のトレンチ側壁を有する第１のトレンチ、並び
にトレンチ下部を含む。次いで、ステップ１０２は、ト
ランジスタの第１の電極の選択領域上、および第１のバ
イアおよび第１のトレンチ側壁、並びにデュアルダマシ
ン開口部における第１のトレンチ下部の上に、強誘電体
キャパシタの第１の下部電極を形成するステップを含
む。この方法においては、大きなキャパシタンスを有す
るサイズの大きい強誘電体キャパシタが作られる。
００ｂは、第１の誘電体インターレベルにおけるデュア
ルダマシン開口部の形成を含む。そのデュアルダマシン
開口部は、上述の第１のバイアおよび、第１のバイアお
よび第１のトレンチ側壁を有する第１のトレンチ、並び
にトレンチ下部を含む。次いで、ステップ１０２は、ト
ランジスタの第１の電極の選択領域上、および第１のバ
イアおよび第１のトレンチ側壁、並びにデュアルダマシ
ン開口部における第１のトレンチ下部の上に、強誘電体
キャパシタの第１の下部電極を形成するステップを含
む。この方法においては、大きなキャパシタンスを有す
るサイズの大きい強誘電体キャパシタが作られる。
【００８４】特に、ステップ１０２は、第１のバイアお
よび第１のトレンチ側壁、トレンチ下部およびトランジ
スタの第１の電極の選択領域上に、第１の下部電極材料
を均等に堆積させるステップを含む。ステップ１０３ａ
は、ステップ１０２において形成される第１の下部電極
上に、第１の強誘電体薄膜材料を均等に堆積させるステ
ップを含む。ステップ１０３ｂは、第１の強誘電体薄膜
上に第１の上部電極層を均等に堆積させ、それによりデ
ュアルダマシン構造側壁が、第１の下部電極、第１の強
誘電体薄膜および第１の上部電極で裏打ちされるステッ
プを含む。
よび第１のトレンチ側壁、トレンチ下部およびトランジ
スタの第１の電極の選択領域上に、第１の下部電極材料
を均等に堆積させるステップを含む。ステップ１０３ａ
は、ステップ１０２において形成される第１の下部電極
上に、第１の強誘電体薄膜材料を均等に堆積させるステ
ップを含む。ステップ１０３ｂは、第１の強誘電体薄膜
上に第１の上部電極層を均等に堆積させ、それによりデ
ュアルダマシン構造側壁が、第１の下部電極、第１の強
誘電体薄膜および第１の上部電極で裏打ちされるステッ
プを含む。
【００８５】本発明のいくつかの局面において、ステッ
プ１００はトランジスタのゲート電極を形成するステッ
プを含む。次いで、ステップ１００ａは、第１の誘電体
インターレベルをゲート電極上で形成するステップを含
み、更にステップ１００ｂは、デュアルダマシントレン
チをゲート電極上で少なくとも部分的に形成し、それに
よりトランジスタの周りのスペースが最適に占有され
る、ステップを含む。
プ１００はトランジスタのゲート電極を形成するステッ
プを含む。次いで、ステップ１００ａは、第１の誘電体
インターレベルをゲート電極上で形成するステップを含
み、更にステップ１００ｂは、デュアルダマシントレン
チをゲート電極上で少なくとも部分的に形成し、それに
よりトランジスタの周りのスペースが最適に占有され
る、ステップを含む。
【００８６】
【発明の効果】上述の強誘電体構造および製造方法は種
々の理由により有用である。そのプロセスにより、貴金
属キャパシタ電極とトランジスタ電極との間の直接接続
が可能である。この直接接続は、いくつかの処理ステッ
プおよびキャパシタとトランジスタとの間の電気抵抗を
最小化する。その簡略化されたキャパシタ電極形成プロ
セスにより、貴金属のエッチングの課題はさほど重要で
はない。貴金属キャパシタ電極が使用されるかどうかに
関係なく、ダマシン形成プロセスにより、大きなキャパ
シタをスペースが有効な形状に形成することが可能であ
る。本発明の１つの実施形態により、キャパシタの形成
プロセスを、トランジスタのドレインへのインターレベ
ル相互接続の形成と同時に使用することが可能である。
別の実施形態は、デュアルダマシン強誘電体キャパシタ
の形成を示す。他の変形および実施形態は、当業者によ
ってなされるであろう。
々の理由により有用である。そのプロセスにより、貴金
属キャパシタ電極とトランジスタ電極との間の直接接続
が可能である。この直接接続は、いくつかの処理ステッ
プおよびキャパシタとトランジスタとの間の電気抵抗を
最小化する。その簡略化されたキャパシタ電極形成プロ
セスにより、貴金属のエッチングの課題はさほど重要で
はない。貴金属キャパシタ電極が使用されるかどうかに
関係なく、ダマシン形成プロセスにより、大きなキャパ
シタをスペースが有効な形状に形成することが可能であ
る。本発明の１つの実施形態により、キャパシタの形成
プロセスを、トランジスタのドレインへのインターレベ
ル相互接続の形成と同時に使用することが可能である。
別の実施形態は、デュアルダマシン強誘電体キャパシタ
の形成を示す。他の変形および実施形態は、当業者によ
ってなされるであろう。
【図１】図１は、本発明によって完成された強誘電体デ
バイスを示す。
バイスを示す。
【図２】図２は、大きさの詳細と共に、図１の強誘電体
デバイスを示す。
デバイスを示す。
【図３】図３は、本発明の他の強誘電体デバイスを示
す。
す。
【図４】図４は、本発明の強誘電体デバイスを完成させ
る際のステップを示す。
る際のステップを示す。
【図５ａ】図５ａは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図５ｂ】図５ｂは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図６ａ】図６ａは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図６ｂ】図６ｂは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図７ａ】図７ａは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図７ｂ】図７ｂは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図８ａ】図８ａは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図８ｂ】図８ｂは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図９ａ】図９ａは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図９ｂ】図９ｂは、本発明の強誘電体デバイスを完成
させる際のステップを示す。
させる際のステップを示す。
【図１０】図１０は、本発明の強誘電体デバイスを形成
する方法におけるステップを示す。
する方法におけるステップを示す。
１０ 強誘電体デバイス １２ トランジスタ １４ トランジスタの第１の電極（ソース） １６ キャパシタ １８ 第１の下部電極 ２０ 選択領域 ２２ 第１の強誘電体薄膜 ２４ 第１の上部電極 ２６ 誘電体インターレベル ２８ 誘電体インターレベル上部表面 ３０ 第１のバイア ３２ バイア側壁 ３４ 第１の直径（Ｄ1） ３６ 第１の下部電極の厚さ（ＴBE） ３８ 第１の上部電極の厚さ（ＴTE） ４０ 第１の強誘電体薄膜の厚さ（ＴF） ６２ トランジスタの第２の電極（ドレイン） ６４ 第２のバイア ６８ 選択領域 ７０ 第２の下部電極 ７２ 第２の強誘電体薄膜 ７４ 第２の直径（Ｄ2） ７６ 第２の下部電極の厚さ（ＴBE）
Claims (38)
- 【請求項１】 第１の電極を含むトランジスタ、および
強誘電体キャパシタを備える強誘電体デバイスであっ
て、該強誘電体キャパシタが、 該トランジスタの第１の電極の選択領域の直上の貴金属
を含む第１の下部電極層と、 該第１の下部電極層上の第１の強誘電体薄膜と、 該強誘電体薄膜上の第１の上部電極層とを備え、それに
より強誘電体キャパシタが、該トランジスタの第１の電
極と該第１の下部電極との間で直接接続する構造を有す
ることなく形成される、強誘電体デバイス。 - 【請求項２】 前記トランジスタの第１の電極上に、上
部表面を有する第１の誘電体インターレベルを更に備え
る強誘電体デバイスであって、該誘電体インターレベル
が、該第１の誘電体インターレベル上部表面から該トラ
ンジスタの第１の電極の選択領域まで広がる、第１のバ
イアを第１のバイア側壁と共に含み、 前記第１の下部電極が、該第１の誘電体インターレベル
の第１のバイア上にあり、該第１のバイア側壁、および
該トランジスタの第１の電極の選択領域を裏打ちする、
請求項１に記載の強誘電体デバイス。 - 【請求項３】 前記第１のバイア側壁を裏打ちする前記
第１の強誘電体薄膜が前記第１の下部電極上にあり、該
第１のバイア側壁を裏打ちする前記第１の上部電極が該
第１の強誘電体薄膜上にあり、それによって３次元キャ
パシタ構造が形成される、請求項２に記載の強誘電体デ
バイス。 - 【請求項４】 前記第１のバイアが第１の直径（Ｄ1）
を有し、前記第１の下部電極が厚さ（ＴBE）を有し、前
記第１の上部電極が厚さ（ＴTE）を有し、前記第１の強
誘電体薄膜が厚さ（ＴF）を有し、更にＤ1が約２
（ＴBE）＋（ＴTE）＋２（ＴF）よりも大きい、請求項
１に記載の強誘電体デバイス。 - 【請求項５】 ＴBEおよびＴTEは、約０．１から０．２
マイクロメートルの範囲にあり、ＴFは約０．１から
０．４マイクロメートルの範囲にある、請求項１に記載
の強誘電体デバイス。 - 【請求項６】 前記第１の下部電極が、Ｐｔ、Ｉｒ、Ｐ
ｄ、Ｒｈ、ＩｒＯ2および合金を含むグループから選択
された材料、および上述の貴金属の化合物から作られ
る、請求項１に記載の強誘電体デバイス。 - 【請求項７】 前記第１の強誘電体薄膜が、鉛ゲルマニ
ウム酸化物（ＰＧＯ）、ＰｂＺｒ1-xＴｉxＯ3（ＰＺ
Ｔ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、ＳｒＢｉ 2（Ｔａ
1-xＮｂx）2Ｏ9（ＳＢＴＮ）、（Ｐｂ1-xＬａx）ＴｉＯ
3（ＰＬＴ）、および（Ｐｂ1-xＬａx）（Ｚｒ1-YＴ
ｉY）Ｏ3（ＰＬＺＴ）を含むグループから選択された材
料から作られる、請求項１に記載の強誘電体デバイス。 - 【請求項８】 前記トランジスタの第１の電極がソース
である、請求項１に記載の強誘電体デバイス。 - 【請求項９】 前記第１の誘電体インターレベルが、前
記第１のバイアに加えて第１のトレンチを含み、該第１
のバイアおよび第１のトレンチ側壁を有するデュアルダ
マシン開口部を形成し、かつ、該誘電体インターレベル
はトレンチ下部を有し、前記第１の下部電極、前記第１
の強誘電体薄膜および前記第１の上部電極が、該第１の
バイアおよび該第１のトレンチ側壁、並びに該第１のト
レンチ下部および前記トランジスタの第１の電極の選択
領域の上にあり、それにより前記強誘電体キャパシタの
容量を大きくする、請求項１に記載の強誘電体デバイ
ス。 - 【請求項１０】 前記トランジスタがゲート電極を含
み、前記第１の誘電体インターレベルが該ゲート電極の
上に形成され、更に前記デュアルダマシントレンチが、
該ゲート電極の上に、少なくとも部分的に形成され、そ
れにより、該トランジスタの周りのスペースが最適に使
用される、請求項９に記載の強誘電体デバイス。 - 【請求項１１】 前記トランジスタが第２の電極を含
み、前記第１の誘電体インターレベルが該トランジスタ
の第２の電極の上にあり、該第１の誘電体インターレベ
ルが、該第１の誘電体インターレベル上部表面から該ト
ランジスタの第２の電極の選択領域まで広がる第２のバ
イアを、第２のバイア側壁と共に含み、 該トランジスタの第２の電極の選択領域の直上にある第
２の下部電極であって、該第２の下部電極が該第２のバ
イア上にあり、該第２のバイア側壁を裏打ちする該第２
の下部電極を更に含み、それによって、電気的相互接続
が、該第１の誘電体インターレベルを通じて該トランジ
スタの第２の電極に対して作られる、請求項１に記載の
強誘電体デバイス。 - 【請求項１２】 前記第２の下部電極上にある第２の強
誘電体薄膜を更に含む、請求項１１に記載の強誘電体デ
バイス。 - 【請求項１３】 前記第１の誘電体インターレベルの第
２のバイアが、第２の直径（Ｄ2）を有し、前記第２の
下部電極が厚さ（ＴBE）を有し、ＤOCが最小直径の接触
ホールサイズであり、更にＤ2が約２（ＴBE）＋ＤOCよ
りも大きい、請求項１１に記載の強誘電体デバイス。 - 【請求項１４】 ＤOCが約０．２マイクロメートルであ
る、請求項１３に記載の強誘電体デバイス。 - 【請求項１５】 第１の電極を含むトランジスタと、 該トランジスタの第１の電極上にある上部表面を有する
第１の誘電体インターレベルと、を備える強誘電体デバ
イスであって、該第１の誘電体インターレベルが、該第
１の誘電体インターレベルの上部表面から該トランジス
タの第１の電極の選択領域まで広がる第１のバイアを、
第１のバイア側壁と共に含み、かつ、 該トランジスタの第１の電極の選択領域の直上にある第
１の下部電極を備える強誘電体キャパシタであって、該
下部電極が該第１のバイアの上にあり、該第１のバイア
側壁および該トランジスタの第１の電極の選択領域を裏
打ちし、 該第１の下部電極上の第１の強誘電体薄膜と、 該強誘電体薄膜上にある第１の上部電極と、 を更に備える強誘電体キャパシタであって、それにより
該強誘電体キャパシタが、該トランジスタの第１の電極
と該下部電極との間で中間の接触構造を有することなく
形成される該強誘電体キャパシタと、を備える強誘電体
デバイス。 - 【請求項１６】 強誘電体デバイスを形成する方法であ
って、該方法は、 ａ）第１の電極を含むトランジスタを形成するステップ
と、 ｂ）貴金属を含み、該トランジスタの第１の電極の直上
にある強誘電体キャパシタの第１の下部電極を形成し、
それにより該強誘電体キャパシタが該トランジスタの第
１の電極と前記第１の下部電極との間に電気的コネクタ
を介在することなく形成されるステップと、を包含す
る、強誘電体デバイスを形成する方法。 - 【請求項１７】 前記ステップａ）に続く、ステップで
あって、 ａ1）前記トランジスタの第１の電極上にある上部表面
を有する、第１の誘電体インターレベル層を形成するス
テップと、 ａ2）該誘電体インターレベル層上部表面から該トラン
ジスタの第１の電極の選択領域まで、バイア側壁によっ
て、第１のバイア開口部を形成し、それによって、ダマ
シン強誘電体キャパシタ構造が形成されるステップと、
を更に含む請求項１６に記載の方法。 - 【請求項１８】 前記ステップｂ）が、前記第１のバイ
ア側壁上にある前記第１の下部電極を形成するステップ
を含む、請求項１７に記載の方法。 - 【請求項１９】 前記ステップｂ）に続く更なるステッ
プであって、 ｃ）前記第１の下部電極上に、第１の強誘電体薄膜を形
成するステップと、 ｄ）該第１の強誘電体薄膜上に、第１の上部電極層を形
成し、それによって、前記第１のバイア側壁が、該第１
の下部電極、該第１の強誘電体薄膜および該第１の上部
電極によって裏打ちされるステップと、を含む、請求項
１８に記載の方法。 - 【請求項２０】 前記ステップｂ）が前記第１の誘電体
インターレベルの上部表面、前記バイア側壁、および前
記トランジスタの第１の電極の選択領域の上に、貴金属
材料を均等に堆積させるステップと、 該ステップｂ）に続く、更なるサブステップであって、 ｂ1）該第１の誘電体インターレベルの上部表面上にあ
る前記第１の下部電極材料を取り除くステップと、を含
む、請求項１８に記載の方法。 - 【請求項２１】 前記サブステップｂ1）は以下の手順
を含み、該手順は、 ａ）前記第１の誘電体インターレベル上部表面およびト
ランジスタの第１の電極の選択領域の上に窒化物を堆積
させる手順と、 ｂ）該第１の誘電体インターレベル上部表面上の該窒化
物および下部電極を除去するための化学的機械研磨（Ｃ
ＭＰ）手順と、 ｃ）該トランジスタの第１の電極の選択領域上にある前
記バイアに、以前に除去されていない該窒化物を除去す
るためのエッチングであって、それにより前記第１の下
部電極材料が、前記第１のバイア側壁および該トランジ
スタの第１の電極の選択領域の上に残される手順と、を
包含する、請求項２０に記載の方法。 - 【請求項２２】 前記ステップｃ）が、前記第１の誘電
体インターレベル上部表面、前記第１のバイア側壁およ
び前記トランジスタの第１の電極の選択領域の上に前記
第１の強誘電体薄膜を均等に堆積するステップを含み、
更に、前記ステップｄ）が、該ステップｃ）により堆積
された該第１の強誘電体薄膜材料の上に、第１の上部電
極材料を均等に堆積させるステップを含む、請求項２１
に記載の方法。 - 【請求項２３】 前記ステップｄ）に続くステップであ
って、 ｅ）前記第１の誘電体インターレベル上部表面上にある
前記第１の上部電極材料をエッチングするステップ、を
更に含む、請求項２２に記載の方法。 - 【請求項２４】 前記ステップｅ）は、前記第１の誘電
体インターレベル上部表面上にある前記第１の強誘電体
薄膜をエッチングするステップを含む、請求項２３に記
載の方法。 - 【請求項２５】 前記ステップｂ）に続く更なるステッ
プとして、 ｆ）前記第１の誘電体インターレベル上部表面および前
記第１の上部電極の上にある上部表面を有する第２の誘
電体インターレベルを堆積させるステップと、 ｇ）該第２の誘電体インターレベルにおいて、該第２の
誘電体インターレベル上部表面から該第１の上部電極ま
で、第３のバイアを形成するステップと、 ｊ）該第３のバイアを金属材料で充填し、該第１の上部
電極への電気的相互接続を形成し、それにより、電気的
接続が該第１の上部電極に対して作られるステップと、
を更に含む、請求項１６に記載の方法。 - 【請求項２６】 前記ステップａ）が、トランジスタの
第２の電極を形成するステップを含み、前記ステップａ
1）が、該トランジスタの第２の電極の上に前記第１の
誘電体インターレベルを堆積するステップを含み、前記
ステップａ2）が、該第１の誘電体インターレベル層の
上部表面から該トランジスタの第２の電極の選択領域ま
で広がっている、第２のバイア開口部を第２のバイア側
壁と共に、形成するステップと、 該第２のバイアから該トランジスタの第２の電極への電
気的相互接続を形成するステップと、を包含する、請求
項１７に記載の方法。 - 【請求項２７】 前記ステップｂ）が、前記トランジス
タの第２の電極の選択領域および前記第２のバイア側壁
の上に、第２の下部電極を形成するステップを含み、更
に、前記ステップｃ）が、該第２の下部電極上に第２の
強誘電体薄膜を形成するステップを含む、請求項２６に
記載の方法。 - 【請求項２８】 前記ステップａ2）が、最小直径の接
触ホールサイズであるＤOCを備える、第２の直径
（Ｄ2）を有する前記第２のバイアを含み、前記ステッ
プｂ）が厚さ（ＴBE）を有する前記第２の下部電極を含
み、更にＤ2が約２（ＴBE）＋ＤOCよりも大きい、請求
項２７に記載の方法。 - 【請求項２９】 ＤOCが約０．２マイクロメートルであ
る、請求項２８に記載の方法。 - 【請求項３０】 前記ステップａ2）が、前記第１のバ
イアおよび第１のトレンチを含む、前記第１の誘電体イ
ンターレベルに、第１のバイアおよび第１のトレンチを
有する、デュアルダマシン開口部を形成するステップを
含み、前記ステップｂ）が前記トランジスタの第１の電
極の選択領域、該第１のバイアおよび該第１のトレンチ
側壁の上に、前記強誘電体キャパシタの第１の下部電極
および該デュアルダマシン開口部のトレンチ下部を形成
し、それにより、サイズがより大きな強誘電体キャパシ
タが大きいキャパシタンスを有する、ステップを含む、
請求項１９に記載の方法。 - 【請求項３１】 前記ステップｂ）が、前記第１のバイ
アおよび前記第１のトレンチ側壁、前記トレンチ下部お
よび前記トランジスタの第１の電極の選択領域の上に、
前記第１の下部電極材料を均等に堆積させるステップを
含み、前記ステップｃ）が、該ステップｂ）で形成され
た該第１の下部電極の上に前記第１の強誘電体薄膜材料
を均等に堆積させるステップを含み、更に、前記ステッ
プｄ）が、該第１の強誘電体薄膜上に前記第１の上部電
極層を均等に堆積させ、それにより、前記デュアルダマ
シン構造の側壁が、該第１の下部電極、該第１の強誘電
体薄膜および該第１の上部電極で裏打ちされるステップ
を含む、請求項３０に記載の方法。 - 【請求項３２】 前記ステップａ）が、トランジスタの
ゲート電極を形成するステップを含み、前記ステップａ
1）が、前記第１の誘電体インターレベルを該ゲート電
極上に形成するステップを含み、更に前記ステップ
ａ2）が、デュアルダマシントレンチを該ゲート電極の
上に少なくとも部分的に形成し、それにより前記トラン
ジスタの周りのスペースが最適に占有されるステップを
含む、請求項３１に記載の方法。 - 【請求項３３】 前記ステップａ2）が、前記第１のバ
イアに第１の直径（Ｄ1）を備えるステップを含み、前
記ステップｂ）が、前記第１の下部電極に厚さ（ＴBE）
を備えるステップを有し、前記ステップｄ）が、前記第
１の上部電極に厚さ（ＴTE）を備えるステップを含み、
前記ステップｃ）が、前記第１の強誘電体薄膜に厚さ
（ＴF）を備えるステップを含み、更に、Ｄが約２（Ｔ
BE）＋（ＴTE）＋２（ＴF）よりも大きい、請求項１７
に記載の方法。 - 【請求項３４】 ＴBEおよびＴTEが、約０．１から０．
２マイクロメートルの範囲にあり、ＴFが、約０．１か
ら０．４マイクロメートルの範囲にある、請求項３３に
記載の方法。 - 【請求項３５】 前記ステップｂ）が、前記第１の下部
電極をＰｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を
含むグループから選択される材料、および上述の貴金属
の化合物から作るステップを含む、請求項１６に記載の
方法。 - 【請求項３６】 前記ステップｃ）が、前記第１の強誘
電体薄膜をＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、ＰＬ
Ｔ、およびＰＬＺＴを含むグループから選択された材料
から作るステップを含む、請求項１９に記載の方法。 - 【請求項３７】 前記ステップａ）が、前記トランジス
タの第１の電極はソースであることを含む、請求項１６
に記載の方法。 - 【請求項３８】 次のステップを含む、強誘電体デバイ
スを形成する方法であって、該方法は、 ａ）第１の電極を含むトランジスタを形成するステップ
と、 ｂ）該トランジスタの上に上部表面を有する第１の誘電
体インターレベル層を形成するステップと、 ｃ）該第１の誘電体インターレベル層上部表面から該ト
ランジスタの第１の電極の選択領域まで広がるバイア側
壁を有する、第１のバイア開口部を形成するステップ
と、 ｄ）該トランジスタの第１の電極の直上に第１の下部電
極を有する強誘電体キャパシタを形成し、それにより該
強誘電体キャパシタが、該第１の電極と該第１の下部電
極との間に介在する電気的コネクタを有することなく形
成されるステップと、を含む強誘電体デバイスを形成す
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/330,900 US6506643B1 (en) | 1999-06-11 | 1999-06-11 | Method for forming a damascene FeRAM cell structure |
| US09/330.900 | 1999-06-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007304A true JP2001007304A (ja) | 2001-01-12 |
| JP3891538B2 JP3891538B2 (ja) | 2007-03-14 |
Family
ID=23291793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000172610A Expired - Fee Related JP3891538B2 (ja) | 1999-06-11 | 2000-06-08 | 強誘電体デバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6506643B1 (ja) |
| EP (1) | EP1059670A3 (ja) |
| JP (1) | JP3891538B2 (ja) |
| KR (1) | KR100396450B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6773929B2 (en) | 2001-09-14 | 2004-08-10 | Hynix Semiconductor Inc. | Ferroelectric memory device and method for manufacturing the same |
| KR100772074B1 (ko) * | 2001-12-18 | 2007-11-01 | 매그나칩 반도체 유한회사 | 반도체 장치의 커패시터의 제조방법 |
| WO2021152945A1 (ja) * | 2020-01-30 | 2021-08-05 | ソニーグループ株式会社 | 記憶素子、半導体装置および半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387265B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 및 커패시터 제조 방법 |
| KR100358050B1 (ko) * | 2000-12-29 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 및 커패시터 제조 방법 |
| KR20020055887A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 금속 배선 및 커패시터 제조 방법 |
| US20030052365A1 (en) | 2001-09-18 | 2003-03-20 | Samir Chaudhry | Structure and fabrication method for capacitors integratible with vertical replacement gate transistors |
| US7075134B2 (en) * | 2001-11-29 | 2006-07-11 | Symetrix Corporation | Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same |
| KR100493155B1 (ko) * | 2002-05-23 | 2005-06-03 | 삼성전자주식회사 | 열적으로 안정한 강유전성 메모리 장치 |
| US6774004B1 (en) * | 2003-03-17 | 2004-08-10 | Sharp Laboratories Of America, Inc. | Nano-scale resistance cross-point memory array |
| US8450168B2 (en) | 2010-06-25 | 2013-05-28 | International Business Machines Corporation | Ferro-electric capacitor modules, methods of manufacture and design structures |
| US11088154B1 (en) * | 2020-02-11 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric device and methods of fabrication thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| JP2897631B2 (ja) * | 1993-12-28 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路装置および製造方法 |
| US5644151A (en) * | 1994-05-27 | 1997-07-01 | Nippon Steel Corporation | Semiconductor memory device and method for fabricating the same |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| ATE223108T1 (de) * | 1995-04-24 | 2002-09-15 | Infineon Technologies Ag | Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung |
| JPH09283721A (ja) * | 1996-04-10 | 1997-10-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH10125865A (ja) * | 1996-10-15 | 1998-05-15 | Fujitsu Ltd | 半導体装置、半導体記憶装置、およびその製造方法 |
| JP3604253B2 (ja) * | 1997-03-25 | 2004-12-22 | 株式会社東芝 | 半導体記憶装置 |
| US6017790A (en) * | 1998-07-06 | 2000-01-25 | United Microelectronics Corp. | Method of manufacturing embedded dynamic random access memory |
| US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
| US6319789B1 (en) * | 1999-01-25 | 2001-11-20 | Micron Techonology, Inc. | Method for improved processing and etchback of a container capacitor |
-
1999
- 1999-06-11 US US09/330,900 patent/US6506643B1/en not_active Expired - Lifetime
-
2000
- 2000-06-08 JP JP2000172610A patent/JP3891538B2/ja not_active Expired - Fee Related
- 2000-06-09 KR KR10-2000-0031703A patent/KR100396450B1/ko not_active IP Right Cessation
- 2000-06-12 EP EP00304958A patent/EP1059670A3/en not_active Withdrawn
-
2002
- 2002-09-30 US US10/261,824 patent/US20030030079A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6773929B2 (en) | 2001-09-14 | 2004-08-10 | Hynix Semiconductor Inc. | Ferroelectric memory device and method for manufacturing the same |
| US6927437B2 (en) | 2001-09-14 | 2005-08-09 | Hynix Semiconductor Inc. | Ferroelectric memory device |
| KR100772074B1 (ko) * | 2001-12-18 | 2007-11-01 | 매그나칩 반도체 유한회사 | 반도체 장치의 커패시터의 제조방법 |
| WO2021152945A1 (ja) * | 2020-01-30 | 2021-08-05 | ソニーグループ株式会社 | 記憶素子、半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1059670A2 (en) | 2000-12-13 |
| US6506643B1 (en) | 2003-01-14 |
| KR20010020969A (ko) | 2001-03-15 |
| KR100396450B1 (ko) | 2003-09-02 |
| JP3891538B2 (ja) | 2007-03-14 |
| US20030030079A1 (en) | 2003-02-13 |
| EP1059670A3 (en) | 2003-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831323B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3388089B2 (ja) | 不揮発性半導体メモリ素子の製造方法 | |
| US6798010B2 (en) | Ferroelectric memory devices | |
| US7173301B2 (en) | Ferroelectric memory device with merged-top-plate structure and method for fabricating the same | |
| US7238609B2 (en) | Method for fabricating semiconductor device | |
| KR100355948B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JP2000216362A (ja) | 集積回路のコンデンサ構造 | |
| JPH10209389A (ja) | 高集積強誘電性フローティングゲートｒａｍを備える半導体装置及びその製造方法 | |
| US6291250B1 (en) | Method for manufacturing semiconductor memory device | |
| JP3891538B2 (ja) | 強誘電体デバイスの製造方法 | |
| EP1387405A2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP2000164812A (ja) | 半導体装置及びその製造方法 | |
| JP3319928B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP2006041365A (ja) | 半導体記憶装置とその製造方法 | |
| US6724026B2 (en) | Memory architecture with memory cell groups | |
| KR100699206B1 (ko) | 강유전성 메모리 셀 제조방법 | |
| KR100632526B1 (ko) | 구조화된 재료층의 제조 방법 | |
| US7067921B2 (en) | Method for fabricating a metal-insulator-metal capacitor in a semiconductor device | |
| JP2004282041A (ja) | 半導体装置の製造方法 | |
| US6238963B1 (en) | Damascene process for forming ferroelectric capacitors | |
| JP2005142453A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09504412A (ja) | 集積回路用コンデンサの構造およびその製造方法 | |
| JP4016004B2 (ja) | 半導体装置の製造方法 | |
| JP3675453B2 (ja) | 半導体装置の製造方法 | |
| KR100954115B1 (ko) | 반도체 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |