JPH09504412A - 集積回路用コンデンサの構造およびその製造方法 - Google Patents

Abstract

(57)【要約】 集積回路のメモリ素子用のコンデンサ構造を形成する方法が供給される。この方法は、第１の導電性電極を設け、その上に第１の誘電体材料の層を形成し、その誘電体層を通して貫通孔を開け、その貫通孔の中に第１の誘電体より高誘電体強度を有するコンデンサ誘電体を設け、そのコンデンサ誘電体は第１の電極と接触し、その結果生ずる構造を平面化し、その後、その上に第２の導電性電極を形成する。好ましくは、第２の誘電体が強誘電体材料を含む場合には、貫通孔の側壁に誘電体障壁層が設けられ、強誘電体と第１の誘電体層の間の拡散障壁を供給する。利点としては、化学機械研摩によって平面化が行われ、充分に平らなトポグラフィが得られる。この方法は、サブミクロンＶＬＳＩおよびＵＬＳＩ集積回路用のＣＭＯＳ、バイポーラおよびバイポーラＣＭＯＳプロセスで集積化できる簡単でコンパクトな構造のコンデンサを供給できる。

Description

【発明の詳細な説明】 発明の名称 集積回路用コンデンサの構造およびその製造方法技術分野 本発明は、集積回路用のコンデンサ、特に強誘電体ＲＡＭのための強誘電体コ ンデンサの構造およびその製造方法に関する。背景技術 集積回路用の強誘電体ＲＡＭ素子（ＦＥＲＲＡＭ）は、コンデンサ誘電体とし ての強誘電体材料の特性を利用する。好ましい強誘電体材料は、鉛ジルコネイト チタン酸塩（ＰＺＴ）などのチタンを含むペロブスカイト構造のもの、バリウム ・ストロンチウムチタン、その他多数ある。これらの強誘電体材料の典型的な特 色は、集積回路に使用される従来のコンデンサ誘電体、たとえば、ＳｉＯ₂やＳ ｉ₃Ｎ₄（ε＜１０）に比べ、非常に高い誘電率（ε＞１００）を有することであ る。 さらに、２つの安定分極状態の一つは、印加電圧の極性に応じて強誘電体材料 内に誘導される。そして、強誘電体材料は電圧除去後でも選択された分極状態を 維持する。したがって、不揮発性の高密度強誘電体メモリ素子が供給される。Ｆ ＥＲＲＡＭの他の知られている利点は、５Ｖ以下でプログラム可能であり、高速 アクセス時間（＜４０ｎs）を有し、電力消費が少なく、多数のリード／ライト サイクルに強く、さらに、放射線に対する硬さを有することである。 不揮発性ＤＲＡＭ用に強誘電体材料を使用することによって、強誘電体材料層 の堆積のプロセスは急速に改良された。集積回路用に研究されてきた堆積方法と して知られるものには、たとえば、金属有機ゾルゲルやその他のスピン・オン液 体処理、化学蒸着（ＣＶＤ）、スパッタリング、レーザ除去、電子ビーム堆積お よびイオンビーム堆積などがある。 一方、強誘電体コンデンサを相補金属酸化物半導体（ＣＭＯＳ）、バイポーラ およびバイポーラＣＭＯＳ集積回路に集積化するためには、既知の処理技術と互 換性を持つプロセスが必要である。 一つの例として、メモリセル・コンデンサにストアされた電荷を有する１コン デンサ／１トランジスタ型の従来のＤＲＡＭメモリセルにおいて、コンデンサは 選択的にＭＯＳ電界効果トランジスタ（アクセス・トランジスタ）のソース・ド レーン・パスを介してビット線に結合され、アクセス・トランジスタのゲート電 極はワード線に結合される。従来のビルディング・メモリセルへのアプローチに は、半導体基板ウェハ中にアクセス・トランジスタを形成すること、誘電体層の 上に平面コンデンサを構成すること、たとえば、各トランジスタに隣接する基板 上にフィールド隔離層を構成すること等が含まれる。コンデンサは、従来、第１ の導電層、コンデンサ誘電体層、およびその上の第２の導電層を堆積することに よって形成されていた。サンドイッチ状の層はパターン化およびエッチングされ て、各コンデンサ、すなわち、第１、第２の導電性電極およびその間に入るコン デンサ誘電体が形成される。 エッチングは通常、たとえば、反応イオンエッチングなどのドライエッチング プロセスによって行われる。しかし、従来の半導体材料には見られない要素を含 むＰＺＴ（ＰｂＺｒ_xＴｉ_1-xＯ₃）のような強誘電体材料のパターン化に対して 従来のドライエッチング化学作用を用いると問題が生じる。 １９９１年の集積化強誘電体に関する国際シンポジウムでのSanchez等の発表 における、「ＧａＡｓ強誘電体不揮発性メモリ用のプロセス技術開発」には、イ オン研磨のステップを使用してエッチングし、最上部の電極とその下の強誘電体 層を形成し、その後マスキングを行い、もう一度イオン研磨を行って下部の電極 を形成することが記載されている。 一方、強誘電体材料を用いて従来の平面コンデンサを製造するために、強誘電 体材料を形成するウェットエッチング法が研究されてきた。それは、たとえば、 Asselanisの米国特許第4,759,823、「ＰＬＺＴ薄膜のパターン化方法」に記載さ れている。 さらに、ＦＥＲＲＡＭ用のペロブスカイト強誘電体の多くは、シリコンおよび シリコンを含む材料と反応する。したがって、ポリシリコン電極、あるいは、シ リコン基板領域によって供給される下部電極を有する従来のＤＲＡＭセル構造は 未だ実現されていない。 また、強誘電体材料は、従来の誘電体材料、たとえば、二酸化シリコンやシリ コン窒化物などと反応し、相互拡散することも知られている。不純物の相互作用 は、強誘電体コンデンサ誘電体と従来の誘電体間の境界で起こる可能性がある。 他の強誘電体材料の相互作用は、電極に使用される導電層と共に起こる。後者の 場合、たとえば、電極の境界において非導電オキサイドが形成される結果になり 得る。 鉛やチタンなどの元素の拡散、および強誘電体材料およびそれと接触する電極 材料との反応は、強誘電体材料と電極材料の間に適当な障壁層を設けることによ って避けることができる。一方、あまり強誘電体材料と反応したり相互拡散しな い、適切な電極材料を選択することによっても反応が避けられる。 たとえば、多層電極を用いた、従来の薄いコンデンサ・セル構造に基づく強誘 電体コンデンサの形成過程は、Wolters等（フィリップス）の米国特許第5,122,4 77、「メモリ素子を形成し多層の上部・下部電極を有する強誘電体材料を含むコ ンデンサから構成される半導体装置の製造方法」に記載されている。また、強誘 電体を有する薄膜コンデンサのために選択された金属および金属オキサイド電極 材料は、Matsubara（ＮＥＣ）の米国特許第5,122,923、「薄膜コンデンサおよび その製造方法」に記載されている。他の薄膜強誘電体コンデンサ構造は、Eaton, Jr（ラムトロン）の米国特許第5,109,357「ＤＲＡＭメモリセルおよび増加電荷 量をビット線に転送する動作方法」、およびSandhu（マイクロン・テクノロジー ）の米国特許第5,187,638、「シリコン上の強誘電体とＰＺＴ誘電体用障壁層」 に記載されている。 しかし、バイポーラ集積回路に対しては、強誘電体コンデンサの形成プロセス に従来知られているシリコンプロセス技術との互換性を持たせることが望ましい 。それによって、強誘電体素子は、全体の処理数を増やし過ぎたり複雑にするこ となく、最小の付加マスク・レベルでバイポーラ集積回路とＣＭＯＳ集積回路を 十分に集積化できる。発明の概要 このように、本発明は上記の問題を回避、または減少させるためのコンデンサ を形成する方法およびコンデンサ構造を提供することが目的である。 本発明の第１の側面によれば、本発明は、基板上に形成される集積回路用メモ リ素子のコンデンサ構造において：基板上に第１の電極を構成する第１の導電層 と、第１の誘電体を介して第１の電極の上に延びる貫通孔の側壁を構成する第１ の誘電体材料の上部層と、第１の誘電体材料より誘電体強度が高いコンデンサ誘 電体材料層（その下の第１の電極と接触し、表面が周囲の誘電体層の表面と同一 平面上にある）で埋められる貫通孔と、コンデンサ誘電体の表面と接する第２の 電極を形成する第２の導電層とから構成される。 このように、周囲の第１の誘電体の中に形成される貫通孔の中にコンデンサ誘 電体が局在する、簡単でコンパクトなコンデンサ構造が提供される。 この構成は、従来のようにコンデンサ誘電体をパターニング・エッチングする ことなくコンデンサの組み立てができる。 コンデンサ構造は、たとえば、酸化タンタルのような従来の高誘電体強度誘電 体、または、ＰＺＴやその他のペロブスカイト強誘電体材料のような強誘電体か ら構成されるコンデンサ誘電体を使用し、既知の適切な方法で貫通孔に堆積され る。好ましくは、その誘電体が強誘電体、または周囲の第１の誘電体層と反応す る他の誘電体である場合には、誘電体障壁層は貫通孔の側壁に接して提供される 。好都合なことに、これは、たとえば、第１の誘電体とコンデンサ誘電体間の拡 散障壁として機能する酸化アルミニウム、シリコン・オキシニトライド、または 他の適当な誘電体のような、非導電誘電体材料の側壁スペーサとして提供される 。 従来、第１の導電層を堆積およびパターニングすることによって、第１の誘電 体層の下部の第１（下部）の電極が設けられていた。本発明によるコンデンサ構 造は、貫通孔内のコンデンサ誘電体と接する第２の（最上部）導電性電極を形成 する第２の導電層を、その上に設けることによって完成する。好ましくは、第１ および第２の導電層の材料は、コンデンサ誘電体と直接接する。しかしながら、 必要ならば、第１および第２の電極は、コンデンサ誘電体と導電層の間の導電性 障壁層によって構成することができる。 好ましくは、電極と接触しないコンデンサ誘電体の表面は、誘電体側壁スペー サと同じ材質でもよい誘電体障壁層によって内部に封じ込められ、それによって 周囲の誘電体材料との相互作用を減少させる。このように、コンデンサ誘電体は 、第１の誘電体における貫通孔内のコンデンサ電極間に限定される。強誘電体は 電極と接触するか、さもなければ、周囲の誘電体材料との不必要な相互作用を防 ぐために、誘電体障壁材料によって内部に封じ込められる。 好都合なことに、コンデンサ誘電体は、充分に平面化された表面トポグラフィ になるプロセスによって供給され、第１の誘電体およびコンデンサ誘電体の表面 は同一平面上になり、その後の接続および相互接続金属被覆層の構造を簡単にす る。 このように、本発明は、強誘電体のような高誘電体強度材料の優れた誘電体の 特性が利用可能な、簡単でコンパクトなコンデンサ構造を提供する。このコンデ ンサ構造は、バイポーラ集積回路、ＣＭＯＳ集積回路、およびバイポーラＣＭＯ Ｓ集積回路と互換性を持つ。 本発明の他の側面によれば、本発明は、基板上の集積回路のメモリ素子用のコ ンデンサを製造する方法において：第１の導電性電極を形成する第１の導電層を 基板上に設け、その上に、第１の誘電体層を設け、第１の誘電体層を通して急な 側壁を有する孔を開け、この孔の底部内に第１の導電性電極を露出させ、第１の 誘電体より誘電体強度が大きいコンデンサ誘電体材料でその孔を埋め、その結果 生じた構造を平面化して、コンデンサ誘電体材料の表面を周囲の第１の誘電体層 の表面と同一平面になるようにし、コンデンサ誘電体材料の表面と接する第２の 電極を形成する第２の導電層を設けるように構成される。 このように、第１の電極の上の第１の誘電体材料中に形成された貫通孔内にコ ンデンサ誘電体が局在する簡単なプロセスが提供される。接触ホールや貫通孔の 直径等の大きさは、典型的には、プロセスによって決まる最小の限界寸法である 。好ましくは、コンデンサ誘電体は、コンデンサ誘電体層を全面的に堆積するこ とによって得られる。その後、その結果生じた構造のエッチングバックと平面化 が化学機械研摩（ＣＭＰ）によって行われ、十分に平面化された表面トポグラフ ィが得られる。必要ならば、ＣＭＰに従来どおり研磨中止層を設けるために、第 １の誘電体層にはＣＭＰ阻止材料の表面層によって構成してもよい。平面トポグ ラ フィは、接触金属被覆の準備のような次の処理ステップを簡単にする。さらに、 コンデンサ誘電体が強誘電体材料である場合、または、ドライエッチング処理が できない誘電体である場合、従来の強誘電体のパターニングおよびエッチングを 避けることができる。 好ましくは、本発明では、コンデンサ誘電体が第１の誘電体と相互に作用する 材料で構成される場合、孔をコンデンサ誘電体で埋めるステップの前に、孔の側 壁に接する誘電体障壁層を設けるように構成される。 このように、コンデンサ誘電体が強誘電体材料で構成される場合、適切な誘電 体障壁層が設けられて周囲の第１の誘電体層との相互作用を防ぐ。好都合なこと に、誘電体障壁層は、一様な堆積および異方性エッチングのような従来のプロセ スによって、非導電誘電体側壁スペーサを形成することによって構成される。 エッチングバックによって第１の誘電体材料とコンデンサ誘電体の平面化され た境界を残した後、第２の導電層が第２の（最上）電極を形成するために設けら れる。必要ならば、第１および第２の電極は、コンデンサ誘電体と接触する導電 性障壁層によって構成される。 第２の電極は、貫通孔内のコンデンサ誘電体と直接接触する第１レベル部分に よって構成される。たとえば、他の第３の非導電誘電体材料の層が全体に堆積さ れ、露出したコンデンサ誘電体層の表面に覆いかぶさる。その後、接触ホールを 設けてコンデンサ誘電体を露出し、互換性のある接触金属がよく知られたプロセ スで被覆される。 一方、第２の導電層を設け、最上電極を構成した後、第２の電極と接触しない コンデンサ誘電体層のすべての露出した表面を誘電体障壁層で封じ、周囲の層へ の拡散および相互作用を減らす。この障壁層は、側壁スペーサを形成する材料と 同じ材質であってもよい。その後、従来の金属間誘電体が全体に堆積され、電極 接触層および相互接続金属被覆が従来の方法で行われる。 障壁層の他の形成方法において、第１の誘電体とコンデンサ誘電体の境界にお ける制御された相互拡散によって、比較的に安定な混合組成の境界領域が形成さ れる。その境界領域は、さらに障壁層として相互拡散に効果的に作用する。 このように、本発明は、コンパクトな構成の強誘電体コンデンサのための方法 を提供し、そこで、誘電体拡散障壁は、強誘電体材料と他の半導体材料間の相互 作用を減少させる。 本発明は、コンデンサ構造とコンデンサ構造の形成方法を提供する。そのコン デンサ構造の形成方法は、強誘電体材料を含むコンデンサ誘電体と他の高誘電体 強度誘電体材料の集積化によって、コバイポーラ、ＣＭＯＳ、またはバイポーラ ＣＭＯＳ集積回路製造プロセスにおけるコンデンサの集積化を可能にする。この コンデンサ構造の形成方法は、強誘電体材料から構成されるコンデンサ誘電体の よく知られた種々の形成方法を使用することができる。この方法には、コンデン サ構造を形成するための最少の付加プロセス・ステップおよびマスク・レベルが 必要である。 このように、コンデンサ構造と集積回路用のコンデンサを形成する方法が提供 され、それによって上記のような問題が回避または減少される。 図面の簡単な説明 以下の図を例にとって、本発明の実施の形態を説明する。 図１は、従来技術のＤＲＡＭセルを含む集積回路の部分断面図を示す。 図２は、他の従来技術のＤＲＡＭセルを含む集積回路の部分断面図を示す。 図３は、本発明の実施の形態１によるコンデンサ構造を含む集積回路の部分断 面図を示す。 図４は、本発明の実施の形態２によるコンデンサ構造を含む集積回路の部分断 面図を示す。 図５〜１２は、本発明の実施の形態１によるメモリセルのコンデンサを形成す る一連の段階で部分的に形成された集積回路構成の部分断面図を示す。 図１３〜１５は、本発明の実施の形態２によるメモリセルのコンデンサを形成 する一連の段階で部分的に形成された集積回路構成の部分断面図を示す。 図１６は、本発明の実施の形態１の修正されたコンデンサ構造の部分断面図を 示す。 図１７は、本発明の実施の形態３によるコンデンサ構造の断面図を示す。 図１８は、本発明の実施の形態４によるコンデンサ構造の断面図を示す。実施の形態 図１において、半導体基板１２に構成された従来技術のＤＲＡＭセル１０は、 Ｐ型シリコン・ウェハの１部、およびトランジスタ１４とコンデンサ１６を含む 。このトランジスタには、深くｎドープされた、ソース・ドレーン領域１８を形 成する基板領域が含まれる。隣のより浅くｎドープされた領域２０は、コンデン サの１つの電極を形成する。その上の誘電体層は、コンデンサ誘電体２２とトラ ンジスタのゲート誘電体２４を形成する。ドープされたポリシリコンの導電層２ ６は、コンデンサ構造の第２の電極２８、およびトランジスタのゲート電極３０ を形成する。このように、この形式の構造はシリコン基板とポリシリコン層を利 用し、第１のコンデンサ電極２０、第２のコンデンサ電極２８をそれぞれ供給す る。しかし、本願発明における強誘電体コンデンサ誘電体の多くは、シリコンお よびポリシリコン層と反応するため、この構造は強誘電体コンデンサとして実現 できない。 図２に示すように、他のよく知られた従来技術のＤＲＡＭセル３２は、基板３ ８上に形成されたコンデンサ３４とトランジスタ３６で構成され、コンデンサ３ ４は、フィールド分離領域４２の上にある誘電体４０の層上に設けられる。電極 ４４、４６は、その間にコンデンサ誘電体層５０を挿んで形成される。相互接続 金属被覆５２は、コンデンサの上部電極４６と接触し、アクセス・トランジスタ ３６のソース／ドレーン領域５４と接続する。その結果生ずる形状は、非平面と なる。電極４４、４６には、導電層の多層構造が含まれる。したがって、導電性 の電極材料とコンデンサ誘電体材料を含む複数の層のパターン化・エッチングが 必要である。コンデンサ誘電体が強誘電体材料であるならば、エッチングプロセ スには問題が生じる。 本発明の実施の形態１による集積回路において、メモリ素子のコンデンサ５０ は、Ｐ型、＜１００＞半導体シリコン・ウエハの形式で、従来の集積回路用の基 板５２の上に設けられ、その１部が図３に示される。この基板は、他の電子装置 構造（図示せず）を含む、部分的な集積回路の要素から構成される。基板上に設 けられた第１の導電層は、非導電誘電体層５３によって半導体基板から分離され たコンデンサの第１（下部）電極５４を形成する。適切な導電性金属、合金また は導電性金属オキサイドの単一層５４が供給される。一方、電極５４は、導電性 金属、または金属オキサイド層５６、導電性オキサイドなどの導電性障壁層５８ を含む多層構造から成る。その上に横たわる従来の誘電体６０は、貫通孔６２を 形成する。この貫通孔はコンデンサ誘電体材料６６で埋められる。コンデンサ誘 電体材料６６は、第１の誘電体よりも誘電体強度が高いという特徴があり、従来 の高誘電体強度誘電体、または、好ましくは、強誘電体材料を含む。コンデンサ 誘電体６６は、間に誘電体障壁層６４が入ることによって、側壁スペーサの形で 第１の誘電体層６０から分離される。都合の良いことに、コンデンサ誘電体が強 誘電体材料である場合、障壁層６４は拡散障壁として機能し、強誘電体６６と従 来の誘電体６０の間の相互作用を防ぐ。単層または多層構造の第２の導電性電極 ６８は、第１の電極と同様に、第２の誘電体材料６６の上に設けられ、コンデン サ構造を完成させる。誘電体障壁層７０の上の層は、第２の誘電体層６６の電極 と接触していない表面すべてを封じ込め、従来の誘電体７２の層がもう１つ設け られる。接触ホール７４は、誘電体層７０、７２に開けられ、第２の電極への接 触は、たとえば、相互接続金属被覆７６を含む導電層７４によって、従来の方法 で設けられる。 実施の形態２によるコンデンサ構造から成る集積回路において、その構造は実 施の形態１のものと同様であり、第１の電極１５４は基板１５２の上に設けられ る。そしてコンデンサ誘電体１６６、すなわち、強誘電体材料は、側壁スペーサ １６４の形式で第１の誘電体層１６０内の孔の中に形成された誘電体障壁層１６ ４によって、周囲の従来の誘電体材料から分離される。しかし、この構造は、誘 電体障壁１７０の第１の層を含む平らな誘電体層が設けられること、その上に横 たわる従来の誘電体層１７２が強誘電体１６６の表面を覆い、隣の同一平面上の 誘電体層１６０の表面上に延びているという点で異なっている。接触ホールは、 誘電体層１７０、１７２の両方を貫通して設けられる。上に横たわる導電層１７ ６は、接触ホール１７４まで延び、コンデンサ誘電体と直接接触する。後者の構 成は、相互接続金属被覆を形成する導電層１７６が、強誘電体材料と互換性のあ る金属あるいは金属合金を含む場合には実現可能である、それによって強誘電体 層と直接接触することができる。したがって、実施の形態１のように第２の電極 を別に形成する必要はなくなる。 実施の形態１および２によるコンデンサ構造において、コンデンサ誘電体は、 第１の誘電体の中に形成された貫通孔内に設けられる。このように、第２の誘電 体層のパターン化およびエッチングが不要になる。コンデンサ誘電体が強誘電体 材料であるところでは、この構造では、コンデンサ誘電体と電極が直接接蝕する 以外に、コンデンサ誘電体が誘電体障壁層内に封じ込められる。この障壁層は、 コンデンサ誘電体材料とあまり反応せず、不純物に対する拡散障壁として機能し 、周囲の材料との反応を防ぐ非導電材料でつくられる。 理想的には、コンデンサ誘電体とその上の金属接触バイアスを含む貫通孔は最 小限の幾何学的配置、すなわち最小限の寸法で形成される。しかし、実際には、 図に示すように、接点の位置ずれの許容範囲を広げ、製造能力を向上させるため に、コンデンサ誘電体を含む貫通孔は、次の金属層を考慮して、金属接触バイア スよりも大きくつくられる。 実施の形態１によるコンデンサ構造を含む集積回路の製造方法において、非導 電誘電体材料の表面分離層５３を有する半導体基板５２の上に集積回路の一部が 設けられる。第１の導電層５４は基板上に堆積され、従来どおりにパターン化さ れてコンデンサの第１の（下部）電極を形成する。電極には、たとえば、金属層 ５６や、その上の導電性金属オキサイドの適切な導電性障壁層５８のような複数 の導電層が含まれる。一方、導電性電極は、適当な導電金属、またはその上に堆 積されるコンデンサ誘電体と互換性のある金属オキサイドの単一層５４で構成さ れる。 従来の誘電体材料でできた薄い層６０は全体に堆積され、パターン化・エッチ ングされて、側面の傾斜の急な開口６２を形成し、その下の第１の導電性電極５ ４を露出する。この業界でよく理解されているとおり、側面の傾斜の急な開口６ ２は、異方性エッチングの従来のよく知られた方法で形成される。この開口は、 接触ホールや貫通孔に典型的な寸法を有する。 典型的には、誘電体分離層６０は、たとえば、化学蒸着で形成された〜１００ ０オングストロームの二酸化シリコンの誘電体層から成る。したがって、たとえ ば０．５μｍ以下のライン幅プロセスにおいて、開口のアスペクト比は、約１： ４（深さ：幅）である。 第１の誘電体層６０は、たとえば、化学蒸着によって形成された二酸化シリコ ンや窒化シリコン、シリコン・オキシニトライドのような従来の誘電体のどれで もよい。一方、第１の誘電体層は重合誘電体で構成してもよい。 開口６２を形成した後、局所的な誘電体障壁層６４は、後述の開口内の誘電体 層の側壁の上に形成される。その後、この開口の中はコンデンサ誘電体で埋めら れる。 コンデンサ誘電体材料は、開口を埋めて誘電体層の表面と同じ高さにするため に既知の方法で堆積される。たとえば、全体に第２の誘電体層を堆積した後、エ ッチングまたは研磨によってコンデンサ誘電体を除去し、第１の誘電体の表面と 同一平面にする平面化を行うことによって、開口を埋めることができる。堆積は 、既知の適切なプロセス（たとえば、ゾルゲル蒸着、ＣＶＤ、スパッタリング、 レーザ除去、スピン・オン・ガラス）によって達成される。好ましい強誘電体材 料は、ゾルゲル・プロセスかＣＶＤによって堆積されたＰＺＴである。他に、ペ ロブスカイト強誘電体、強誘電オキサイド材料、および非強誘電体強度材料、す なわち、タンタルオキサイド等の選択された非導電性金属オキサイドが代用でき る。 その結果、強誘電体材料の表面層を含む構造は、表面を充分に平面化するため にエッチバックされ、開口が強誘電体材料で埋められて周囲の第１の誘電体層の 表面と同一平面上になる。好ましくは、第１の誘電体層には、化学的機械研磨に よってエッチバックが容易に達成されるように、化学的機械研磨阻止材料の表面 層が含まれる。それによって、表面を十分に平面化するために、基板上の研磨阻 止層の平らな表面の上に延びている層を選択的に除去する。必要ならば、強誘電 体材料の堆積前に、たとえば、シリコン・カーバイド、窒化シリコンまたは窒化 ボロンのＣＭＰ阻止層が第１の誘電体材料の基板上に供給される。このように、 強誘電体材料のエッチングバックは容易に行われ、十分に平らなトポグラフィを 供給し、既知の方法における強誘電体材料のドライ／ウェットエッチングに際し て生じる問題を避けることができる。 堆積方法によっては、材料を結晶化させ高密度にするために、強誘電体コンデ ンサ誘電体のアニーリングが必要になる。強誘電体層の堆積後の適切なアニーリ ングステップとしては、必要なら、たとえば、６００〜７００度の酸素を含む雰 囲気中での熱処理が含まれる。熱処理の間、側壁スペーサ６４を形成する障壁材 料は、強誘電体層中の不純物に対する拡散障壁として作用し、強誘電体材料と第 １の誘電体材料の相互作用を防ぐ。 このように、誘電体障壁層６４は、強誘電体材料と第１の誘電体材料の間に拡 散障壁をつくる、たとえば、Ａｌ₂Ｏ₃のような、適切な誘電体材料の層でできた 側壁スペーサ６４として形成される。開口内の側壁スペーサ６４は、従来の方法 、たとえば、誘電体障壁層６４（図６）を全面に堆積し、その後、異方性エッチ ングを行ってその下の第１の電極層を開口の底部で露出し、図７に示すようにテ ーパ状の側壁６４を残す方法である。 コンデンサ構造を完成するために、第２の導電層６８が全面に設けられてパタ ーン化され、コンデンサの第２の接点（最上）電極を強誘電体で満たされた領域 の表面に形成する。この第２の電極は、たとえば、Ｐｔまたは他の適切な貴金属 、金属合金またはＲｕＯ₂のような導電性金属オキサイドで構成される。一方、 この電極は、導電性障壁層、およびその上に横たわる、たとえば、Ｐｔ／ＲｕＯ₂ を含む複数の導電層の多層構造で構成され得る。後者は、強誘電体材料と導電 性電極材料の間に横たわる障壁層を有する第１の電極と同様の構成である。第２ の電極６８は、パターン化されて、強誘電体材料６６の平面化された表面上の領 域に接点を形成する。その後、その上に、たとえば、側壁スペーサと同じＡｌ₂ Ｏ₃などの誘電体障壁材料の層７０で構成された誘電体が全面に供給され、強誘 電体層の露出している表面に覆い被さる。その上に横たわる従来の誘電体の層、 たとえば、二酸化シリコンの層７２は、その上に従来の相互接続金属被覆が形成 される前に、誘電体に厚さを付け加える。図１２で示すとおり、接触ホール７５ は誘電体層７０、７２を通して形成され、その上の接蝕金属被覆７６はこの接触 ホールの中で第２の電極６８と接触する。 続いて、上部電極への接触は、誘電体層を異方性エッチングして接触ホールを 開け、導電性金属層を堆積する、従来のステップによって供給される。適切な接 触金属被覆は、Ａｌ合金、タングステン、銅、または他に知られた適当な導電性 金属および合金で構成される。 強誘電体層の堆積後のプロセスの早い段階で、強誘電体材料アニーリングおよ び結晶化の処理ステップが含まれない場合、たとえば、高温処理が必要なタング ステンのような高温での接蝕金属の堆積においてもコンデンサ誘電体をアニーリ ングすることが可能である。 したがって、この結果生ずるコンデンサ構造は、簡単で非常にコンパクトであ り、また、既知のバイポーラおよびＣＭＯＳ集積回路プロセスとも互換性のある プロセスで製造できる。 Ａｌ₂Ｏ₃以外の非導電性誘電体材料で、側壁スペーサを形成するのに適してい るのは、周囲の誘電体層と強誘電体層との不要な相互拡散や反応を防ぐ障壁を供 給する誘電体材料、たとえば、Ｔａ₂Ｏ₅、ＡｌＮ、ＭｇＯ、ＳｒＴｉＯ₃、シリ コン・オキシニトライド等である。 他の既知のエッチバック方法、すなわち、ＲＩＥが使用できるが、好ましくは 、ＲＩＥにより強誘電体材料をドライエッチングする難しさを避けるために、Ｃ ＭＰが使用される。また、ＣＭＰは、結果として生ずる構造が十分に平面化され るので好ましいエッチバック方法である。それによって、接蝕金属の形成である 次の処理ステップでのリソグラフィに関するトポグラフィを減少させる。必要な らば、研磨停止層はＣＭＰの後、次の処理ステップに進む前に、選択的に除去で きる。 以下は、それぞれ実施の形態１および２における、コンデンサ誘電体としてＰ ＺＴを使用してコンデンサを形成するための、プロセスの流れを示した２つの例 である。一例として、特定の材料が示されているが、コンデンサ誘電体および全 体の処理技術は、多くの互換性のある電極材料および障壁の堆積方法等を選択で きることは言うまでもない。 実施例Ｉは、プラチナの第１、第２の電極を有し、実施の形態１による方法で 製造されるＰＺＴ強誘電体コンデンサのプロセスの流れを示す。第１の導電層に はプラチナが含まれる。その下のチタンがスパッタリングされた接着層は、第１ の導電層の下の分離層との接着力を強くする。第１のプラチナ電極を形成した後 、第１の誘電体が堆積され、それは、１００ｎｍの二酸化シリコンから構成され る。 障壁層は、酸化アルミニウムから形成された誘電体側壁スペーサを含む。強誘電 ＰＺＴの層は、化学蒸着によって堆積され、二酸化シリコン層の中の貫通孔を完 全に埋めるためにわずかに二酸化シリコン層よりも厚くなる。ＰＺＴの層をアニ ーリングした後、ＣＭＰでエッチングバックすると、第２の電極を形成する際、 表面が平らになる。第２の電極は、プラチナでできた第２の導電層の堆積によっ て形成される。第２の電極は、貫通孔の中で、ＰＺＴの平面化された表面上に形 成される。他の酸化アルミニウム層が全体に堆積され、その後、第２の電極の周 りのＰＺＴの露出した表面に覆い被さる。その後、二酸化シリコンの従来の金属 間誘電体層が堆積され、接触ホールは、二酸化シリコンと酸化アルミニウムの層 を通して開けられ、第２の電極を露出する。第２の電極への接点は、アルミニウ ム合金を使用して、従来の金属被覆プロセスによって形成される。プロセスの流れ：実施例Ｉ ・下部電極に、分離のためのオキサイドの層を有する半導体基板を設ける。 ・スパッタリングによって堆積された１０−３０ｎｍのチタンの接着層を設ける 。 ・２００−４００ｎｍのＰｔの層を形成し、下部電極を構成する。 ・全体に１００ｎｍの二酸化シリコンでできた第１の誘電体層を設ける。 ・オキサイドを通して貫通孔をエッチングする。 ・ＣＶＤによって、全体にＡｌ₂Ｏ₃の非導電誘電体障壁層を堆積する。 ・Ａｌ₂Ｏ₃を異方性エッチングバックして側壁スペーサ（ＳＷＳ）を接触孔の中 に形成する。 ・ＣＶＤによって、〜１２０ｎｍのＰＺＴの強誘電体コンデンサ誘電体層を堆積 し、貫通孔を埋める。 ・酸素環境の中で、ＰＺＴを５００〜７００度でアニーリングする。 ・ＣＭＰによってエッチングバックし、強誘電体の表面を第１の誘電体層と同一 平面上にする。 ・２００ｎｍ−４００ｎｍのＰｔの導電層を上部電極の全体に堆積する。 ・ＳＷＳによって境界が設けられた領域内のＰＺＴ上に第２の上部電極を形成す るために、Ｐｔ層をパターン化する。 ・もう１つのＡｌ₂Ｏ₃の誘電体障壁層（すなわち、ＳＷＳと同じ材料）を堆積し 、ＰＺＴの露出した表面を覆う。 ・５００ｎｍ〜１μｍのＳｉＯ₂の金属間誘電体層を堆積する。 ・ＳｉＯ₂の層と誘電体障壁層を通して第２の電極まで接触ホールをエッチング する。 ・上部電極に接触用の金属、アルミニウムを堆積する。 実施の形態２によるコンデンサ構造の形成方法において、プロセス・ステップ は上記の実施の形態１と同様である。ただし、第２の誘電体層を設けてエッチン グバックを行った後、誘電体障壁誘電体材料の層１７０が全体に設けられ、続い て、厚みのある従来の誘電体１７２が追加される点が異なる。接触ホール１７５ は、層１７０、１７２を通して開けられ、金属被覆１７６の第１の層が、全体に 堆積される。この金属被覆１７６は、第２の誘電体と直接接触する接触ホールの 中に延び、それによってコンデンサの最上部を形成する、金属または金属合金で 構成される。後者の構成は、金属間金属被覆１７６が貴金属（たとえば、Ｐｔ） 、貴金属合金、タングステン、または強誘電体材料１６６に直接接触する互換性 のある他の導電金属を含む場合に適している。後者の場合、最上部接触電極を相 互接続金属から離れて形成する必要がない。 実施例IIは、実施の形態２による方法で製造される電極を有するＰＺＴ強誘電 体コンデンサのプロセスの流れを示す。実施例 II ・下部電極に、分離のためのオキサイドの層を有する半導体基板を供給する。 ・スパッタリングによって堆積された１０−３０ｎｍのチタンの接着層を設ける 。 ・２００−４００ｎｍのＰｔの層を形成し、下部電極を形成する。 ・全体に１００ｎｍの二酸化シリコンでできた第１の誘電体層を設ける。 ・オキサイドを通して貫通孔をエッチングする。 ・ＣＶＤによって、全体にＡｌ₂Ｏ₃の非導電誘電体障壁層を堆積する。 ・Ａｌ₂Ｏ₃を異方性エッチングして側壁スペーサ（ＳＷＳ）を接触孔の中に形成 する。 ・ＣＶＤによって、〜１２０ｎｍのＰＺＴの強誘電体コンデンサ誘電体層を堆積 し、貫通孔を埋める。 ・酸素雰囲気の中で、ＰＺＴを５００〜７００度でアニーリングする。 ・ＣＭＰによってエッチングバックし、強誘電体の表面を第１の誘電体層と同一 平面上にする。 ・もう１つの誘電体障壁材料（すなわち、ＳＷＳを形成するものと同じ材料のＡ ｌ₂Ｏ₃）を堆積し、ＰＺＴの露出した表面全体を覆う。 ・５００ｎｍ〜１μｍの、ＳｉＯ₂の誘電体層を堆積する。 ・誘電体層と誘電体障壁層を通してＰＺＴに接触ホールをエッチングする。 ・導電層を全体に堆積して、たとえば、２００ｎｍ〜４００ｎｍＷの接触／相互 接続金属を設ける。 上記の実施例において、強誘電体材料は、好ましくは、一粒が１００ｎｍ以下 の細かい粒のＰＺＴである。ＰＺＴの堆積の方法によっては、堆積した強誘電体 材料をアニーリングして結晶化させるために、熱処理のステップが必要になる。 このステップは、強誘電体材料の堆積直後の、個別のアニーリング・ステップで 構成される。一方、処理の後半の段階においては、適切な熱処理が後に続く高温 のステップ、たとえば、金属被覆ステップの一部を含んでもよい。 実施例IIにおいて、相互接続金属被覆はＰＺＴとの直接の接触の形成に使用さ れる。別の第２の電極は形成されない。必要に応じて、薄い障壁層が相互接続金 属被覆とコンデンサ誘電体の間に設けられる。 実施例Ｉ、実施例IIによって形成されたコンデンサの変形においては、電極は 代わりの多層導体で構成される。この多層導体には、２層以上の導電金属または 金属オキサイドが含まれ、そのうちの少なくとも１つは、たとえば、強誘電体が ＰＺＴの場合、ＲｕＯ₂／Ｐｔなどの強誘電物質と互換性のあるものである。 図３に示す実施の形態１によるコンデンサ構造において、最上部の電極はコン デンサ誘電体材料の領域内に形成される。実施の形態１（図１６）によるコンデ ンサ構造の変形例において、最上部の（第２の）コンデンサ電極６８は、図３に 示されたものよりも大きく、コンデンサ誘電体６６と周囲の誘電体６０の間の境 界を越えて延びている。後者の構成はコンデンサ誘電体の使用エリアを最大にし 、電極間の周囲の誘電体が劣化した場合に使用することができる。すなわち、領 域６１は重要な問題ではなくなる。同じく、コンデンサ誘電体が完全に最上部の 電極で覆われるため、誘電体障壁層７０（図３）は必要がなく、また、誘電体層 ７６は最上部電極６８を囲む層６０の上に直接堆積される。 実施の形態３のコンデンサ構造では、図１７に示すように、第１の誘電体層２ ６０およびコンデンサ誘電体層２６６を相互拡散して形成した境界領域２６４が 障壁層２６４を構成する点以外は、構成は実施の形態１、２の場合と同様である 。後者は、コンデンサ誘電体層２６６のアニーリング中か、または、別の熱処理 ステップ中に達成できる。 実施の形態４によるコンデンサでは、図１８に示すように、構成は、テーパに なった貫通孔３６２が第１の誘電体層３６０に構成される点を除いて実施の形態 １、２の場合と同様である。後者は、従来知られているテーパ形状の貫通孔によ って構成される。このテーパになった貫通孔３６２は、次の金属被覆層３７６の アライメントを容易にするコンデンサ誘電体の最上部の表面上に、接触領域３６ ７を増加させる。このように、高強度誘電体と強誘電体材料のすぐれた誘電特性 を利用した、単純なコンデンサ構造が供給される。また、接蝕開口が従来の誘電 体である場合、接蝕開口内にコンデンサ誘電体を構成することによって従来のコ ンデンサ誘電体の形成・エッチングの必要がなくなり、単純なプロセスが得られ る。誘電体障壁層の減少によって、不純物の相互拡散の問題が避けられる。 本発明は、シリコン集積回路と互換性のある高強度誘電体または強誘電体を含 むコンデンサを提供する。特に、強誘電体コンデンサ構造は、ＢｉＣＭＯＳ、Ｃ ＭＯＳおよびバイポーラ集積回路と共に集積化することが可能である。しかしな がら、シリコン以外の、たとえば、ＧａＡｓやその他のIII−Ｖ材料などの半導 体基板を用いた集積回路に適した誘電体材料を適切に選択することによって、実 施の形態におけるコンデンサの変形例も当然提供できる。 本発明の特定の実施の形態が詳細に記載されたが、請求項において定義される 発明の範囲を逸脱しないインピーダンス範囲で、多様な変形・応用が可能である 。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ Ｈ０１Ｌ 27/10 ４５１ 29/788 29/792 (72)発明者 エメッシュ・イスマイル・ティー カナダ国，ケイ０エイ １エス０，オンタ リオ，カンバーランド，フィールダウン ストリート 930 (72)発明者 カルダー・イアイン・ディー カナダ国，ケイ２エル ３ジェイ６，オン タリオ，カナタ，ドレイニー ドライブ 17 (72)発明者 ホー・ヴ・キュー カナダ国，ケイ２エム １アール７，オン タリオ，カナタ，ダートムーア ドライブ 20 (72)発明者 ジョリー・ガーヴァインダー カナダ国，ケイ１エイ ２エム７，オンタ リオ，オーリンズ，モントクレスト ドラ イブ 767 (72)発明者 マドセン・リネット・ディー スウェーデン国，リンコピング エス― 583 27，ナイガタン 44

Claims (1)

1. 【特許請求の範囲】 １． 基板上に形成される集積回路用メモリ素子のコンデンサ構造において ： 基板上に第１の電極を構成する第１の導電層と、 第１の誘電体を介して第１の電極の上に延びる貫通孔の側壁を構成する第１の 誘電体材料の上部層と、 第１の誘電体材料より誘電体強度が高いコンデンサ誘電体材料層（その下の第 １の電極と接触し、表面が周囲の誘電体層の表面と同一平面上にある）で埋めら れる貫通孔と、 コンデンサ誘電体の表面と接する第２の電極を形成する第２の導電層と、 から構成されることを特徴とする集積回路用メモリ素子のコンデンサ構造。 ２． 請求項１記載のコンデンサ構造において： 貫通孔の側壁内に接し、コンデンサ誘電体を第１の誘電体層から分離する誘電 体障壁層から構成されることを特徴とする集積回路用メモリ素子のコンデンサ構 造。 ３． 請求項２記載のコンデンサ構造において： 前記コンデンサ誘電体は強誘電体材料で構成されることを特徴とする集積回路 用メモリ素子のコンデンサ構造。 ４． 請求項３記載のコンデンサ構造において： 前記強誘電体材料はペロブスカイト構成の強誘電体で構成されることを特徴と する集積回路用メモリ素子のコンデンサ構造。 ５． 請求項３記載のコンデンサ構造において： 前記強誘電体材料は鉛ジルコネイトチタン酸塩で構成される集積回路用メモリ 素子のコンデンサ構造。 ６． 請求項２記載のコンデンサ構造において： 貫通孔の内側に接する誘電体障壁層は、側壁スペーサで構成される集積回路用 メモリ素子のコンデンサ構造。 ７． 請求項３に記載のコンデンサ構造において： 前記誘電体障壁層は、酸化アルミニウム、アルミニウム窒化物、酸化タンタル 、酸化ニオビウム、ストロンチウム・チタン酸塩、酸化マグネシウムおよびシリ コン・オキシニトライドのグループから選択される誘電体から構成されることを 特徴とする集積回路用メモリ素子のコンデンサ構造。 ８． 請求項１記載のコンデンサ構造において： 前記の第１の誘電体は、二酸化シリコン、シリコン窒化物、シリコン・オキシ ニトライド、ポリイミドおよび他の重合体誘電体のグループから選択されること を特徴とする集積回路用メモリ素子のコンデンサ構造。 ９． 請求項２記載のコンデンサ構造において： 前記誘電体障壁層は、貫通孔を構成する側壁付近の第１の誘電体層とコンデン サ誘電体の間の境界領域から構成され、 その境界領域は、第１の誘電体層とコンデンサ誘電体層の相互拡散によって形 成される混合組成からなることを特徴とする集積回路用メモリ素子のコンデンサ 構造。 １０．請求項１記載のコンデンサ構造において： 前記の第２の電極を構成する第２の導電層は、第１レベルの相互接続金属から 構成されることを特徴とする集積回路用メモリ素子のコンデンサ構造。 １１．基板上の集積回路のメモリ素子用のコンデンサを製造する方法におい て： 第１の導電性電極を形成する第１の導電層を基板上に設け、 その上に、第１の誘電体層を設け、 第１の誘電体層を通して急な側壁を有する孔を開け、この孔の底部内に第１の 導電性電極を露出させ、 第１の誘電体より誘電体強度が大きいコンデンサ誘電体材料でその孔を埋め、 その結果生じた構造を平面化して、コンデンサ誘電体材料の表面を周囲の第１ の誘電体層の表面と同一平面になるようにし、 コンデンサ誘電体材料の表面と接する第２の電極を形成する第２の導電層を設 ける、 ことを特徴とするコンデンサの製造方法。 １２．請求項１１記載の製造方法において： コンデンサ誘電体材料で孔を埋めるステップの前に、孔の側壁の内側に非導電 性誘電体障壁を設けることを特徴とするコンデンサの製造方法。 １３．請求項１２記載の製造方法において： 前記のコンデンサ誘電体材料で孔を埋めるステップは、強誘電体材料の層を堆 積することによって形成することを特徴とするコンデンサの製造方法。 １４．請求項１３記載の製造方法において： 強誘電体材料の層を全体に堆積した後平面化を行うステップは、強誘電体材料 を化学機械研摩によってエッチングバックし、それによって強誘電体材料で埋め られた孔の表面が第１の誘電体層の表面と同一平面になるようにすることを特徴 とするコンデンサの製造方法。 １５．請求項１２記載の製造方法において： 孔の中に誘電体側壁スペーサを形成するステップは、孔の側壁の内側に誘電体 障壁層を形成することを特徴とするコンデンサの製造方法。 １６．請求項１２記載の製造方法において： コンデンサ誘電体材料で孔を埋めるステップは、ペロブスカイト構造の強誘電 体材料のグループから選択される強誘電体材料の層を孔に供給することを特徴と するコンデンサの製造方法。 １７．請求項１２記載の製造方法において： コンデンサ誘電体材料で孔を埋めるステップは、鉛ジルコネイトチタン酸塩の 層を孔の中に設けることを特徴とするコンデンサの製造方法。 １８．請求項１１記載の製造方法において： 前記の平面化のステップは、第１の誘電体層の表面上に延びる層を化学機械研 摩を用いて除去することを特徴とするコンデンサの製造方法。 １９．請求項１８記載の製造方法において： 第１の誘電体層を供給するステップは、化学機械研磨阻止材料から構成される 平らな表面を有する誘電体層を供給することを特徴とするコンデンサの製造方法 。 ２０．請求項１１記載の製造方法において： コンデンサ誘電体材料で孔を埋めた後、第１および第２の誘電体層の境界領域 を加熱・相互拡散し、混合組成の誘電体障壁層を形成することによって、コンデ ンサ誘電体と第１の誘電体材料の間に誘電体障壁層を供給することを特徴とする コンデンサの製造方法。 ２１．請求項１１記載の製造方法において： 第２の電極を構成する第２の導電層を供給するステップは、平面化のステップ の後に、導電性材料を全体的に堆積し、前記導電層をパターン化してコンデンサ 誘電体の表面上に第２の電極を構成することを特徴とするコンデンサの製造方法 。 ２２．請求項２１記載の製造方法において：さらに、 次のステップで、第２の電極に隣接するコンデンサ誘電体材料の露出した表面 を誘電体障壁層で覆うことを特徴とするコンデンサの製造方法。 ２３．請求項１１記載の製造方法において： 第２の導電層は相互接続金属被覆の第１のレベルの１部を構成し、第２の電極 を構成する第２の導電層を設けるステップは、平面化のステップの後に、誘電体 材料の他の層を全体に堆積し、そこに接触ホールを開けてコンデンサ誘電体を露 出し、第２の導電層を堆積してその接触ホールを埋め、コンデンサ誘電体と第２ の導電層の間に接触部を形成することを特徴とするコンデンサの製造方法。 ２４．請求項２３記載の製造方法において： 前記の誘電体材料の他の層は、少なくとも１つの誘電体障壁材料の層を含むこ とを特徴とするコンデンサの製造方法。