JP2000510667A

JP2000510667A - Ｃｄｍａ通信装置によって発生されたａｍ干渉を低減するシステム及び方法

Info

Publication number: JP2000510667A
Application number: JP09539161A
Authority: JP
Inventors: アントニオ、フランクリン; ブレイクニー、ロバート・ディー・ザ・セカンド; ギルホーセン、クライン・エス; クイック、ロイ・エフ
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1996-04-29
Filing date: 1997-04-28
Publication date: 2000-08-15
Anticipated expiration: 2017-04-28
Also published as: JP3923531B2; ATE316718T1; IL126823A; CA2252808A1; AU2928297A; EP0896765A1; US6714597B1; DE69735164D1; CN1135754C; KR20000065096A; DE69735164T2; EP0896765B1; US6205190B1; TW325613B; WO1997041653A1; IL126823A0; KR100493484B1; ZA973577B; CN1223762A

Abstract

(57)【要約】ＣＤＭＡユーザー通信装置（１０）の近傍で動作している敏感な電子装置（例えば、補聴器）によって感知される干渉を低減するシステム及び方法。通信装置（１０）の送信器（５６）は、可変データ速度がどのようなものであれ信号パワーをフル速度・パワー・レベルで実質的に継続して伝送するように構成される。そのように構成されない場合、送信器（５６）は可変データ速度で動作するであろう。第１の実施例では、送信器内の可変速度ボコーダ（１６）が、ユーザー音声の瞬間レベルがどのようなものであれフル速度のボコーダ処理を実行するように命令される。第２の実施例では、マイクロプロセッサ（１８）は、ボコーダ（１６）によって発生された符号シンボルの反復バージョンを使用してフル速度・フレームを作成する。第３の実施例では、マイクロプロセッサ（１８）は、非フルフレームを充填するために所定パターンの信号ビットを発生することによってフル（全）速度・フレームを作成する。

Description

【発明の詳細な説明】ＣＤＭＡ通信装置によって発生されたＡＭ干渉を低減するシステム及び方法発明の背景Ｉ．発明の分野本発明は、一般的にはデータがユーザー通信装置によって伝送される通信システムに関する。さらに具体的には、本発明はコード分割多重アクセス（ＣＤＭＡ）通信装置によって発生された干渉を低減する新規なシステム及び方法に向けられている。ＩＩ．関連技術の説明コード分割多重アクセス（ＣＤＭＡ）システムで可変速度符号化手法を使用すると、固定速度符号化手法と比較して音声又は他のデータを表すのに使用される情報の量を低減することができる。例えば、可変速度ボコーダ処理手法を使用することによって、音声・レベルが低いときに伝送される情報ビットは少なくなる。「モバイル局−デュアル・モード広帯域スペクトル拡散セルラ・システムのための基地局互換性標準」（Mobile Station-Base Station Compatibility Standa rd for Dual-Mode Wideband Spread Spectrum Cellular System）と題するアメリカ電気通信工業会（ＴＩＡ）／アメリカ電子工業会（ＥＩＡ）の暫定標準ＩＳ −９５Ａ（Telecommunications Industry Association（TIA）/Electronic Indu stries Association（EIA）Interim Standard IS-95A）に説明されているようなＣＤＭＡ通信システムでは、可変速度符号化音声(voice)又はデータは、固定持続時間のフレームを使用して通信ユニットによって伝送される。最大速度よりも小さいデータ速度の場合、フレームで使用できる余分のスペースは信号ビット（もしあれば）を搬送することができるか、通信ユニットが例えば音声データ同時サービス・オプションを利用している場合、二次トラフィック・ビットを搬送することができる。しかし、フレーム全体を埋めるのに十分なビットが一次トラフィックと信号又は二次トラフィックとの間にない場合、フレーム中の残りのブランク・スペースが擬似ランダム(pseudo-randomly)方式で伝送されるビットの中に分散されてよく、その結果、データの「バースト」がフレームを通して間欠的に伝送される。このブランク・スペースの間、送信器はゲート・オフされる。他方、低速度符号化音声又は他のデータの場合、送信器をオフにする代わりに、情報ビットはフレームを満たすために必要なだけ反復されてよい。そのような場合、送信器のパワーはバッテリーの寿命とシステム能力を節約するために典型的には低減される。なぜなら、フレーム中のデータ冗長性によって、より低い信号対雑音比で受信成功の満足的な確率が得られるからである。理解できるように、可変速度伝送手法を使用すると、各フレームの間にＣＤＭＡ送信器の伝送パワー・レベルに顕著な変動が起こる。パワー・レベルの変動は、反復されるビットの場合には単なる減少となるか、フレームを通しての擬似ランダム・バースト分散の場合にはターン・オフになるかもしれない。加入者局の伝送パワーにおけるこの変動は、近くの電子機器の動作に干渉を起こすことができる伝送信号を発生する。この変動は伝送されるＲＦエネルギーの振幅を変調するので、そのような伝送パワー変動によって引き起こされる干渉は、ここでは「振幅変調干渉」又は単に「ＡＭ干渉」と呼ばれる。多くの電子装置（例えば、補聴器）はＡＭ検波器のように動作する傾向があり、伝送された信号の振幅を変動させる送信器の存在下では、動作中に干渉を起こすことが発見された。従って、電子装置との潜在的干渉を最小にするＣＤＭＡ通信システム用の伝送方式が必要である。発明の要約本発明は、ＣＤＭＡユーザー通信装置の近くで動作している敏感な電子装置（例えば、補聴器）によって感知される干渉を低減するシステム及び方法に向けられている。前述したように、ＣＤＭＡ通信システムでは、可変速度のデータ伝送はあるレベルのＡＭ干渉を生じる可能性がある。本発明の種々の実施例はそのような干渉を実質的に減少又は除去するように設計される。本発明は、システム・ユーザーが公称的に(nominally)データを可変速度で伝送するＣＤＭＡ通信システム（例えば、セルラ、モバイル、無線ローカル・ループ、ＰＣＳ、及び衛星アプリケーション）での実施に特に適している。本発明では、干渉低減モード信号が、許可された難聴ユーザーに関連したＣＤＭＡ通信装置のコントローラ（制御器）へ与えられる。そのような許可は、典型的に、例えば電子補聴器のような機器を装備した難聴ユーザーへ拡張される。干渉低減モード信号に応答して、通信装置の送信器は可変データ速度がどのようなものであれフル（全）速度(full-rate)・パワー・レベルのＲＦエネルギーを実質的に継続して伝送するように構成される。そのように構成されない場合、送信器はユーザー・音声活動の瞬間レベル又は送信器に与えられつつある非音声データのデータ速度に起因して可変データ速度で動作するであろう。ＣＤＭＡ通信装置は、定数伝送モード信号に応答して実質的に継続した伝送を行うように多くの異なった方式で構成されてよい。可変速度符号化音声に適用可能な本発明の第１の実施例では、送信器内の可変速度ボコーダは、ユーザー音声活動の瞬間レベルがどのようなものであれ、フル速度で音声データを符号化することに向けられる。継続的なフル速度のボコーダ処理を実行することによって、可変速度ボコーダは各フレームを満たすのに十分なビットを発生し、その結果、フル速度・フレームが継続的に伝送される。フル速度・フレームを継続的に伝送することによって、通信装置は、可変速度ボコーダ音声の伝送に通常関連するＡＭ干渉の発生を防止する。可変速度符号化音声及び非音声データの双方に適用可能な本発明の第２の実施例では、送信器内のコントローラはフルフレーム(full frames)を発生する。非フル(non-full)速度・データがコントローラに与えられたとき、コントローラは非フル速度・データの反復バージョンから構成されるフルフレームを発生する。しかし、反復データを含むフレームの各々は、フル速度・パワー・レベルで伝送される。伝送パワー・レベルはフレーム内のデータ冗長量に応答して低減されない。フルフレームをフル速度・パワー・レベルで継続的に伝送することによって、通信装置は可変速度ボコーダ処理音声及び非ボコーダ処理データの伝送に通常関連するＡＭ干渉の発生を防止する。可変速度符号化音声及び非音声データの双方に適用可能な本発明の第３の実施例では、通信装置内のコントローラは伝送のためにデータのフル速度・フレームのみを作成する。一次トラフィックと信号及び二次トラフィックの間のフレームを満たすのに十分なビットが存在しない場合、コントローラは、フル速度・フレームを満たすために固有パターンの信号トラフィック(signaling traffic)でフレームを充填する。この実施例では、基地局は信号トラフィックの固有パターンを認識し、受信と同時にそれを廃棄する。フル速度・フレームを継続的に伝送することによって、通信装置は、可変速度ボコーダ処理音声及び非ボコーダ処理データの伝送に通常関連するＡＭ干渉の発生を防止する。注意すべきは、これまで説明した実施例の各々では、本発明は特定のフレーム長又は多重フォーマットに限定されないことである。例えば、本発明の教示は、ＩＳ−９５Ａの９．６ｋｂｐｓサービス・オプション多重フォーマットに適用できるように、「個人局−１．８から２．０Ｇｈｚまでのコード分割多重アクセス（ＣＤＭＡ）個人通信システムのための基地局互換性要件」（Personal Station -Base Station Compatibility Requirement for 1.8 to 2.0 Ghz Code Division Multiple Access（CDMA）Personal Communications Systems）と題するＡＮＳＩＪ−ＳＴＤ−００８の１４．４ｋｂｐｓサービス・オプション多重フォーマットに等しく適用できる。選択された有資格のユーザー（例えば、難聴ユーザー）に関連するＣＤＭＡ通信ユニットのみが、本発明によって想定される干渉低減伝送のタイプに係わるように保証する手段として、多数の許可方式を導入することができる。例えば、有資格の難聴ユーザーのみが、干渉低減モード動作承認付きＣＤＭＡ通信ユニットの購入を許されるようにすることができる。他方では、有資格の難聴ユーザーは、干渉低減モード動作が可能なＣＤＭＡ通信ユニットを購入した後で、そのセルラ・サービス・プロバイダから許可を得ることができる。さらに、干渉低減モード動作は、一度許可されると、通信装置のデータポート・プログラミング又は放送サービス・プログラミングのいずれかによって活動化することができる。図面の簡単な説明本発明の特徴、目的、及び利点は、図面と組み合わせて以下の詳細な説明を参照することによって明らかとなるであろう。図面では、同様な参照番号が図面を通して対応的に識別される。図１は、本発明に従って干渉低減モード動作のために配置されたＣＤＭＡトランシーバの例示的送信器部分を示すブロック図である。図２ａ〜図２ｈは、各種のデータ速度及びタイプのためのフレーム多重オプション・フォーマットを示す一連の図である。図３は、図１のＣＲＣ及び末尾ビット生成器の例示的回路実施を示す図である。図４ａ〜図４ｅは、データ・フレームをフォーマットするプロセスを示す一連のフローチャートである。図５ａ〜図５ｄは、それぞれ９．６、４．８、２．４、及び１．２ｋｂｐｓの伝送データ速度に対するインタリーバ配列における符号シンボルの順序を一連のチャートで示したものである。図６ａ〜図６ｃは、各エンコーダ(encoder)・シンボル・グループに対応するウォルシュ・シンボルを示す一連のチャートである。図７は、図１の長コード発生器を示すブロック図である。図８ａ〜図８ｃは、各種のチャンネル・タイプに対する長コード・マスクを示す一連の図である。図９は、図１のデジタル・フィルタの周波数応答を示すグラフである。図１０ａ〜図１０ｄは、各種のデータ速度に対するフレーム内のデータ配置を示す一連の図であり、図１０ｅは、フレーム内でデータ位置を決定するのに使用されるデータを示す図である。及び図１１は、本発明の干渉低減モードで動作することのできる通信システムの選択部分を示すブロック図である。発明の詳細な説明 I．例示的なＣＤＭＡ伝送システムの概要ここでは図面を参照すると、図１は、ＣＤＭＡ通信装置トランシーバの送信部分１０の例示的な実施例を示す。本発明によって意図される干渉低減モードに従ったＣＤＭＡトランシーバの動作は、第１１項に後述される。本発明が、無線ローカルループ、ＰＣＳ、および衛星システムなどの非セルラ用途におけるＣＤＭＡトランシーバに適用できることに注意する必要がある。ただし、説明の目的のため、セルラ移動局トランシーバに言及することで十分だろう。ＣＤＭＡセルラ通信システムでは、セル基地局から移動局に情報を送信するためには、順方向ＣＤＭＡチャンネルが使用される。逆に、逆方向ＣＤＭＡチャンネルは、移動局からセル基地局に情報を送信するために使用される。移動局からの信号の通信は、アクセスチャンネルまたはトラフィックチャンネル通信という形で特徴付けられることがある。アクセスチャンネルは、発呼、ページへの応答、および登録などの短いシグナリングメッセージに使用される。トラフィックチャンネルは、（１）一次トラフィック、通常ユーザー音声データ、または（２）二次トラフィック、通常ユーザー非音声データ、または（３）コマンド信号および制御信号のような信号トラフィック、または（４）一次トラフィックと二次トラフィックの組み合わせ、または（５）一次トラフィックと信号トラフィックの組み合わせを通信するために使用される。送信部分１０によって、データを、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓまたは１．２ｋｐｂｓのデータ速度で送信することができる。逆方向トラフィックチャンネルでの伝送は、これらのデータ速度の内のどれかである場合があるが、アクセスチャンネルでの伝送は４．８ｋｂｐｓデータ速度である。逆方向トラフィックチャンネルでの伝送デューティサイクルは、伝送データ速度とともに変化するだろう。具体的には、各速度の伝送デューティサイクルは、テーブルＩに示される。伝送用のデューティサイクルは、データ速度に伴い比例して変化するので、実際のバースト伝送速度は毎秒２８，８００符号記号で固定される。６個の符号記号が伝送のために６４ウォルシュ記号の１つとして変調されるため、ウォルシュ記号伝送速度は、３０７．２ｋｃｐｓ固定ウォルシュチップ速度という結果になる毎秒４８００ウォルシュ記号で固定されるものとする。逆方向ＣＤＭＡチャンネル上で伝送されるすべてのデータは、畳み込み符号化され、ブロックインタリーブ化され、６４アレイの直交変調により変調され、伝送前に直接シーケンスＰＮ拡散される。テーブルＩは、さらに、逆方向トラフィックチャンネルでの多様な伝送速度に関するデータと記号の関係性と速度を定める。数秘学は、伝送速度が４．８ｋｂｐｓで固定されており、デューティサイクルが１００％であるという点を除き、アクセスチャンネルと同一である。本文に後述されるように、逆方向ＣＤＭＡチャンネルで伝送される各ビットは、速度１／３符号を使用して、畳み込み符号化される。したがって、符号記号速度は、つねにデータ速度の３倍である。直接シーケンス拡散機能の速度は、各ウォルシュチップが正確に４個のＰＮチップによって拡散されるように、１．２２８８Ｍｈｚで固定されるものとする。一次トラフィックが存在するモードで機能中、送信部分１０は、音声または背景雑音あるいはその両方のような音響信号を、伝送媒体上でデジタル信号として通信する。音響信号のデジタル通信を容易にするために、これらの信号は周知の技法によりサンプリングされ、デジタル化される。例えば、図１では、音声は、マイクロフォン１２によってアナログ信号に変換され、それからアナログ信号はＣＯＤＥＣ１４によってデジタル信号に変換される。ＣＯＤＥＣ１４は、通常、標準８ビット／ｍｌａｗフォーマットを使用してアナログからデジタルへの変換を実行する。代りに、アナログ信号は、均一パルス符号変調（ＰＣＭ）フォーマットで、デジタル形式に直接変換されることがある。例示的な実施例では、ＣＯＤＥＣ１４は、６４ｋｂｐｓデータ速度を実現できるように、８ｋＨｚサンプリングを使用し、サンプリング速度で８ビットサンプルの出力を提供する。８ビットサンプルは、ＣＯＤＥＣ１４から、ｍｌａｗ／均一変換プロセスが実行されるボコーダ１６に出力される。ボコーダ１６では、サンプルは、各フレームが所定数のサンプルを含む入力データのフレームに編成される。ボコーダ１６の好まれる実施では、各フレームは１６０個のサンプル、つまり８ｋＨｚサンプリング速度での音声の２０ｍｓｅｃを含む。他のサンプリング速度とフレームサイズを使用してもよいことが理解されなければならない。音声サンプルの各フレームは、ボコーダ１６によって符号化される可変速度であり、結果として生じるパラメータデータは対応するデータパケットにフォーマットされる。それから、ボコーダデータパケットは、マイクロプロセッサ１８と伝送フォーマット化のための対応する回路に出力される。マイクロプロセッサ１８は、通常、技術で既知であるように、プログラム命令メモリ、データメモリ、および適切なインタフェースと関連回路により記憶されるプログラム命令を含む。ボコーダ１６の好まれる実施は、コーディングされた音声データで可変速度を提供できるように、符号励起線形予測（ＣＥＬＰ）（Code Excited Linear Pred ictive）コーディング技法の形式を活用する。線形予測コーダ（ＬＰＣ）（Line ar Predictive Coder）分析は、一定数のサンプルで実行され、ピッチとコードブック検索は、伝送速度に応じて、変化する数のサンプルで実行される。この種の可変速度ボコーダは、「可変速度ボコーダ」と題され、本発明の譲受人に譲渡される米国特許第５，４１４，７９６号にさらに詳細に記述される。ボコーダ１６は、特定用途向けＩＣ（ＡＳＩＣ）またはデジタル信号プロセッサ内で実現されることがある。記述されたばかりの可変速度ボコーダにおいては、音声分析フレームは、長さが２０ｍｓｅｃであり、抽出されたパラメータが、毎秒５０回バースト内でマイクロプロセッサ１８に出力されることを暗示する。さらに、データ出力の速度は約８ｋｂｐｓから４ｋｂｐｓ、２ｋｂｐｓ、および１ｋｂｐｓへ変化する。速度１とも呼ばれるフル速度(full rate)では、ボコーダ１６とマイクロプロセッサ１８の間のデータ伝送は８．５５ｋｂｐｓ速度である。フル速度データの場合、パラメータはフレームごとに符号化され、１６０ビットで表される。フル速度データフレームは、１１ビットのパリティチェックも含むため、合計１７１ビットを含むフル速度フレームが生じることになる。フル速度データフレームでは、パリティチェックがないならばボコーダ１６とマイクロプロセッサ１８の間の伝送速度は、８ｋｂｐｓとなるだろう。速度１／２とも呼ばれるハーフ速度では、ボコーダとマイクロプロセッサ間のデータ伝送は４ｋｂｐｓ速度となり、パラメータは８０ビットを使用してフレームごとに符号化される。速度１／４とも呼ばれる１／４速度では、ボコーダ１６とマイクロプロセッサ１８間のデータ伝送は２ｋｂｐｓ速度となり、パラメータは４０ビットを使用してフレームごとに符号化される。速度１／８とも呼ばれる１／８速度では、ボコーダ１６とマイクロプロセッサ１８の間のデータ伝送は１ｋｂｐｓ速度よりわずかに少なく、パラメータは１６ビットを使用してフレームごとに符号化される。さらに、ボコーダ１６とマイクロプロセッサ１８の間のフレームで、情報が送信されないことがある。ブランクフレームと呼ばれるこのフレームタイプは、シグナリングまたはその他の非ボコーダデータに使用できる。それから、ボコーダデータパケットは、マイクロプロセッサ１８に、次に伝送フォーマット化を完了するためにＣＲＣと末尾ビット生成器２０に出力される。マイクロプロセッサ１８は、音声サンプルのフレームが符号化された速度の速度表示とともに、２０ｍｓｅｃごとにパラメータデータのパケットを受信する。また、マイクロプロセッサ１８は、存在する場合は、生成器２０への出力のために二次トラフィックデータの入力も受け取る。マイクロプロセッサ１８は、生成器２０への出力のために内部でシグナリングデータも生成する。それが一次トラフィックであろうと、二次トラフィックであろうと、あるいは信号トラフィックの問題であろうと、データは、存在するならば、マイクロプロセッサ１８から生成器２０に２０ｍｓｅｃフレームごとに出力される。生成器２０は、フレーム品質表示として受信機で使用される、パリティチェックビットつまり巡回冗長性検査ビット（ＣＲＣビット）のセットを生成し、すべてのフル速度フレームとハーフ速度フレームの最後に追加する。フル速度フレームの場合、データがフル速度一次トラフィックであるのか、二次トラフィックであるのか、または信号トラフィックであるのか、あるいはハーフ速度一次トラフィックと二次トラフィックの組み合わせであるのか、あるいはハーフ速度一次トラフィックと信号トラフィックの組み合わせであるのかに関係なく、生成器２０は、好ましくは第１多項式に従ってＣＲＣビットのセットを生成する。ハーフ速度データフレームの場合、生成器２０は、好ましくは第２多項式に従ってＣＲＣビットのセットを生成する。生成器２０は、さらに、すべてのフレームに関し、フレームデータ速度に関係なく、エンコーダ末尾ビットを生成する。エンコーダ末尾ビットは、存在する場合にはＣＲＣビットの後、またはＣＲＣビットが存在しない場合にはデータの後に続くが、どちらの場合でもエンコーダ末尾ビットはフレームの最後に置かれる。マイクロプロセッサ１８と生成器２０での動作のさらなる詳細は、図３と図４に関して本文中後述される。図２ａから図２ｈは、逆方向トラフィックチャンネルの多様なデータ速度とデータタイプのデータのフレームフォーマット化を示す。図解されるフレームフォーマット化は、単に例示的であり、他のフレームフォーマットが容易にそれに代ることに注意する必要がある。具体的には、図２ａから図２ｅは、多様なデータタイプのデータフォーマット化、つまり９．６ｋｂｐｓデータ速度でのボコーダと非ボコーダ、またはその組み合わせを示す。図２ｆから図２ｈは、４．８ｋｂｐｓ、２．４ｋｂｐｓ、および１．２ｋｂｐｓそれぞれでのボコーダデータのデータフォーマット化を示す。一次トラフィックビットまたは信号／二次トラフィックビット、あるいはその両方に加えて、図２ａから図２ｈでは、補助的な制御ビットがフレームで伝送される。次に示す表記は、図２ａから図２ｈの制御ビットおよびビット値に適用する。混合モードビット（ＭＭ）「０」− 一次トラフィック専用「１」− 一次トラフィックまたは信号トラフィックあるいはその両方、もしくは二次トラフィックトラフィックタイプビット（ＴＴ）「０」− 信号トラフィック「１」− 二次トラフィックトラフィックモードビット（ＴＭ）「００」− ８０個の一次トラフィックビットと、８８個の信号トラフィックビットまたは８８個の二次トラフィックビットのどちらか「０１」− ４０個の一次トラフィックビットと、１２８個の信号トラフィックビットまたは１２８個の二次トラフィックビットのどちらか「１０」− １６個の一次トラフィックビットと、１５２個の信号トラフィックビットまたは１５２個の二次トラフィックビットのどちらか「１１」− １６８個の信号トラフィックビットまたは１６８個の二次トラフィックビットフレーム品質表示ビット−ＣＲＣ（Ｆ）；及びエンコーダ末尾ビット（Ｔ）９．６ｋｂｐｓ速度で生成器２０から提供される逆方向トラフィックチャンネルフレームは、長さが１９２ビットであり、２０ｍｓｅｃフレームに及ぶ。これらのフレームは、図２ａから図２ｅに示されるように、単一混合モードビット、存在する場合は補助フォーマットビット、メッセージビット、１２ビットのフレーム品質表示（ＣＲＣ）、および８エンコーダ末尾ビットから成り立つ。混合モードビットは、メッセージビットが一次トラフィック情報だけである任意のフレームの間「０」に設定されるものとする。混合モードビットが「０」であるとき、フレームは、その混合モードビット、１７１個の一次トラフィックビット、１２個のＣＲＣビット、および８個のエンコーダ末尾ビットから成り立つものとする。混合モードビットは、二次トラフィックまたは信号トラフィックを含むフレームの場合は「１」に設定される。これらの例では、混合モードビットの後に続く第１ビットはトラフィックタイプビットである。トラフィックタイプビットは、フレームに二次トラフィックが含まれるのか、信号トラフィックが含まれるのかを指定するために使用される。トラフィックタイプビットが「０」である場合、フレームには信号トラフィックが含まれ、「１」である場合には、フレームには二次トラフィックが含まれる。図２ｂから図２ｅは、トラフィックタイプビットの使用を説明し、トラフィックタイプビットは、信号トラフィックの場合「０」に設定される。トラフィックタイプビットに続く２個の補助フォーマットビットは、トラフィックモードビットである。これらのビットは、一次トラフィック情報に使用されるビットの数と、そのフレーム内の信号トラフィックまたは二次トラフィックの情報のどちらかに使用されるものとするビットの数を示す。図２ｂを参照すると、例示的な実施例および好まれる実施例において、８０個のビットが一次トラフィック（ハーフ速度ボコーダデータパケット）に使用されるが、８８個のビットが信号トラフィックまたは二次トラフィックに使用される。好まれる実施では、一次トラフィックだけが、４．８ｋｂｐｓ、２．４ｋｂｐｓ、および１．２ｋｂｐｓの速度でフレーム内で伝送される。混合モード動作は容易に構成できるが、一般的には、９．６ｋｂｐｓ速度以外の速度ではサポートされていない。４．８ｋｂｐｓ速度の場合、フレームは長さが９６ビットであり、ビットは、本文中に後述されるように、フレームの２０ｍｓｅｃ時間期間で間隔を空けて配置される。４．８ｋｂｐｓ速度のフレームには、８０個の一次トラフィックビット、１個の８ビットフレーム品質表示（ＣＲＣ）、および８個のエンコーダ末尾ビットが含まれる。２．４ｋｂｐｓ速度の場合、フレームは長さが４８ビットであり、ビットは、やはり本文中に後述されるように、フレームの２０ｍｓｅｃ時間期間で間隔を空けて配置される。２．４ｋｂｐｓ速度のフレームには、４０個の一次トラフィックビットと８個のエンコーダ末尾ビットが含まれる。１．２ｋｂｐｓ速度の場合、フレームは長さが２４ビットであり、ビットは、やはり本文中に後述されるように、フレームの２０ｍｓｅｃ時間期間で間隔を空けて配置される。１．２ｋｂｐｓ速度のフレームには、１６個の一次トラフィックビットと８個のエンコーダ末尾ビットが含まれる。好まれる実施例においては、アクセスチャンネルデータは、４．８ｋｂｐｓの速度での伝送のためにマイクロプロセッサ１８によって生成される。そのようなものとして、データは、符号化、インタリーブ化、およびウォルシュ符号化のような、４．８ｋｂｐｓフレームフォーマットデータの方法と同一の方法で作成される。４．８ｋｂｐｓデータに実現される符号化スキームでは、逆方向トラフィックチャンネルデータであるのか、またはアクセスチャンネルデータなのかに関係なく、冗長データが生成される。冗長なデータが伝送中に排除される逆方向トラフィックチャンネルとは異なり、アクセスチャンネルでは、冗長なデータを含むすべてのデータが伝送される。アクセスチャンネルデータのフレームの伝送面に関する詳細は、本文中に後述される。図３は、図２ａから図２ｈに従ってデータをフォーマット化するための要素の例示的な実施を示す。図３では、データは、マイクロプロセッサ１８（図１）から生成器２０へ伝送される。生成器２０は、データバッファおよび制御論理回路６０、ＣＲＣ回路６２と６４、および末尾ビット回路６６を含む。マイクロプロセッサ１８から提供されるデータとともに、速度コマンドがオプションで提供されることがある。データは、一時的に記憶される論理回路６０にマイクロプロセッサから２０ｍｓｅｃごとに転送される。フレームごとに、論理回路６０はマイクロプロセッサから伝送されたビットの数をカウントすることもあれば、代りに速度コマンドと、データのフレームをフォーマットする際のクロックサイクルのカウントを使用することもある。トラフィックチャンネルの各フレームは、フレーム品質表示を含む。９．６ｋｂｐｓと４．８ｋｂｐｓの伝送速度の場合、フレーム品質表示はＣＲＣである。２．４ｋｂｐｓと１．２ｋｂｐｓの伝送速度の場合、余分なフレーム品質ビットが伝送されないという点で、フレーム品質表示が暗示される。フレーム品質表示は、受信機での２つの機能をサポートする。第１の機能はフレームの伝送速度を突き止めることであるが、第２の機能は、フレームがエラー状態にあるかどうか判断することである。受信機では、デコーダ情報とＣＲＣ検査の組み合わせによってこれらの判断が下される。９．６ｋｂｐｓと４．８ｋｂｐｓの速度の場合、フレーム品質表示（ＣＲＣ）はフレーム品質表示（ＣＲＣ）自体とエンコーダ末尾ビットを除く、フレーム内のすべてのビットで計算される。論理回路６０は、それぞれ９．６ｋｂｐｓと４．８ｂｐｓの速度のデータをＣＲＣ回路６２と６４に提供する。回路６２と６４は，通常図解されるように，シフトレジスタ，モジュロ−２−加算器（通常，排他的論理和ゲート），及びスイッチのシーケンスとして構築される。９．６ｋｂｐｓ伝送速度データは、図２ａから図２ｅに関して説明されるように、長さ１９２ビットのフレーム内で伝送されなければならない１２ビットのフレーム品質表示（ＣＲＣ）を使用する。ＣＲＣ回路６２に関し図３に示されるように、９．６ｋｂｐｓ速度の生成器多項式は、以下の通りである。ｇ（ｘ）＝ｘ¹²＋ｘ¹¹＋ｘ⁹＋ｘ⁸＋ｘ⁴＋１（１）４．８ｋｂｐｓ伝送速度データは、図２ｆに関して説明されるように、長さ９６ビットのフレーム内で伝送される、８ビットＣＲＣを使用する。ＣＲＣ回路６４に関して図３に示されるように、４．８ｋｂｐｓ速度の生成器多項式は、以下の通りである。ｇ（ｘ）＝ｘ⁸＋ｘ⁷＋ｘ⁴＋ｘ³＋ｘ＋１（２）最初、回路６２と６４のすべてのシフトレジスタ要素が、論理回路６０からの初期化信号によって論理１（「１」）に設定される。さらに、論理回路６０は、回路６２と６４のスイッチをアップ位置で設定する。９．６ｋｂｐｓ速度データの場合、回路６２のレジスタは、それから、回路６２への入力としての対応するモード／フォーマットインジケータビットとともに、一次トラフィック、二次トラフィック、または信号のビットのシーケンスまたはその混合で、１７２個のビットに関し、１７２回時間が計られる(clocked)。回路６２を通して１７２個のビットの時間が計られた後、論理回路６０は回路６２のスイッチをダウン位置に設定し、それから回路６２のレジスタはさらに１２回時間を計られる。回路６２の１２回の追加時間計測の結果、ＣＲＣビットである追加出力ビットが生成される。ＣＲＣビットは、計算された順序で、回路６２からの出力として１７２のビットの最後に追加される。回路６２を通過する、論理回路６０から出力されるその１７２のビットがＣＲＣビットの計算によってじゃまされず、したがって同じ順序で、それらが入ったのと同じ値で回路６２から出力されることに注意する必要がある。９．６ｋｂｐｓ速度データの場合、ビットは次に示す順序で論理回路６０から回路６２に入力される。一次トラフィックだけの場合、ビットは、１７１個の一次トラフィックビットが後に続く単一混合モード（ＭＭ）ビットの順序で論理回路６０から回路６２に入力される。図２ｂに示されるように、速度２分の１の一次トラフィックと信号トラフィックによる「ディムとバースト」の場合、ビットは単一ＭＭビット、トラフィックタイプ（ＴＴ）ビット、１組のトラフィックモード（ＴＭ）ビット、８０個の一次トラフィックビット、および８８個の信号トラフィックビットの順序で論理回路６０から回路６２に入力される。図２ｅに示されるような信号トラフィックだけの「ブランクとバースト」の場合は、ビットは、単一ＭＭビット、ＴＴビット、１組のトラフィックモード（ＴＭ）ビット、および１６８個の信号トラフィックビットの順で論理回路６０から回路６２に入力される。同様に、４．８ｋｂｐｓ速度データの場合、回路６４のレジスタは、論理回路６０から回路６４への入力として、一次トラフィックデータの８０ビットまたはアクセスチャンネルデータの８０ビットに関し、８０回時間が計られる。その８０ビットの時間が回路６４を通して計られてから、論理回路６０は回路６４のスイッチをダウン位置に設定し、回路６４のレジスタは、それから追加で８回時間が計られる。回路６４の８回の追加時間計測の結果、ＣＲＣビットである８個の追加出力ビットが生成される。ＣＲＣビットは、計算された順序で、再び、回路６４からの出力として８０ビットの最後に追加される。再び、回路６４を通過する、論理６０から出力される８０ビットがＣＲＣビットの計算によってじゃまされずに、したがってそれらが入ったのと同じ順序と同じ値で回路６４から出力されることに注意する必要がある。回路６２と６４のどちらかから出力されるビットは、論理回路６０の制御下にあるスイッチ６６に提供される。また、２．４ｋｂｐｓと１．２ｋｂｐｓのデータフレームに関しては、論理回路６０から出力される一次トラフィックデータの４０ビットと１６ビットも、スイッチ６６に入力される。スイッチ６６は、入力データの出力の提供（アップ位置）と、論理ゼロ（「０」）値での末尾ビット（ダウン位置）の間で選択する。スイッチ６６は、通常、アップ位置で設定され、論理回路６０と、存在する場合は回路６２と６４からのデータが、生成器２０からエンコーダ２２に出力できるようにする（図１）。９．６ｋｂｐｓと４．８ｋｂｐｓのフレームデータの場合、ＣＲＣビットの時間がスイッチ６６を通して計られた後、論理回路は、８個のオール・ゼロの末尾ビットを生成できるように、８クロックサイクルの間スイッチをダウン位置に設定する。したがって、９．６ｋｂｐｓと４．８ｋｂｐｓのデータフレームの場合、フレームのエンコーダに対する出力としてのデータは、ＣＲＣビットの後に追加された、その８末尾ビットを含む。同様に、２．４ｋｂｐｓと１．２ｋｂｐｓのフレームデータの場合、一次トラフィックビットの時間が、スイッチ６６を通して論理回路６０から計られた後、論理回路６０は、再び８個オール・ゼロの末尾ビットを生成できるように、８クロックサイクルの間、スイッチをダウン位置に設定する。したがって、２．４ｋｂｐｓと１．２ｋｂｐｓのデータフレームの場合、該フレームに対するエンコーダへの出力としてのデータは一次トラフィックビット，８末尾ビットの後に追加されたものを含む。図４ａから図４ｅは、マイクロプロセッサ１８と、開示されたフレームフォーマットにデータをアセンブルする際の生成器２０の動作の一連のフローチャートで説明する。多様なスキームが、多様なトラフィックタイプと速度に、伝送の優先順位を付けるために実現されることがあることに注意する必要がある。例示的な実施では、ボコーダデータがあるときに、信号トラフィックメッセージが送信されなければならない場合、「ディムとバースト」フォーマットが選択されることがある。マイクロプロセッサ１８は、ボコーダがそれ以外の場合正常にサンプルフレームを符号化しただろう速度には関係なく、ボコーダが音声サンプルフレームをハーフ速度で符号化するために、ボコーダ１６に対しコマンドを生成することがある。それから、マイクロプロセッサ１８は、信号トラフィックのあるハーフ速度ボコーダデータを、図２ｂに示されるように、９．６ｋｂｐｓフレームにアセンブルする。この場合、音声品質の劣化を回避するために、ハーフ速度で符号化された音声フレームの数に制限が課される可能性がある。代りに、ボコーダデータのハーフ速度フレームが、データを「ディムとバースト」フォーマットにアセンブルする前に受信されるまで、マイクロプロセッサ１８が待機する可能性がある。この場合、信号データの時宜を得た伝送を保証するために、コマンドがボコーダに送信され、ハーフ速度で符号化する前に、ハーフ速度以外での連続フレームの数に対する最大制限が課されることがある。二次トラフィックは、同様に「ディム・アンド・バースト」フォーマット（図２ｃ）で転送される可能性がある。図２ｅに図解されるように、「ブランクとバースト」データフォーマットの場合も同様である。ボコーダは音声サンプルのフレームを符号化しないように命令されているか、あるいはボコーダデータが、データフレームを構築する際にマイクロプロセッサによって無視される。多様な速度での一次トラフィックのフレームフォーマットの生成、「ディムとバースト」トラフィック、および「ブランクとバースト」トラフィックの間で優先順位を付けることは、多くの可能性を持ちやすい。図１に戻ると、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓ、および１．２ｋｂｐｓのデータの２０ｍｓｅｃフレームは、このようにして生成器２０からエンコーダ２２に出力される。例示的な実施例では、好ましくは、エンコーダ２２は、周知の技術でエンコーダのタイプである畳み込みエンコーダである。エンコーダ２２は、好ましくは速度１／３、制約長ｋ＝９畳み込みコードを使用して、データを符号化する。一例として、エンコーダ２２は、ｇ０＝５５７（８進）、ｇ１＝６６３（８進）、およびｇ２＝７１１（８進）という生成器関数で構築される。周知の技術でであるように畳み込み符号化は、連続して時間シフトされた (time-shifted)、遅延データシーケンスの選択されたタップ(taps)のモジューロー−２加算を必要とする。データシーケンス遅延の長さはｋ−１に等しく、この場合ｋは符号制約長である。好まれる実施例では、速度１／３符号が使用されるため、３つの符号記号、つまり符号記号（ｃ０）、（ｃ１）、および（ｃ２）が、エンコーダに入力されるデータビットごとに生成される。符号記号（ｃ０）、（ｃ１）、および（ｃ２）はそれぞれ生成器関数ｇ０、ｇ１、およびｇ２によって生成される。符号記号は、エンコーダ２２からブロックインタリーバ２４に出力される。出力符号記号は、インタリーバ２４に、符号記号（ｃ０）が一番目、符号記号（ｃ１）が２番目、および符号記号（ｃ２）が最後となる順で提供される。初期化時のエンコーダ２２の状態は、オール・ゼロ状態である。さらに、各フレームの最後での末尾ビットの使用は、エンコーダ２２のオール・ゼロ状態へのリセットを提供する。エンコーダ２２から出力される記号は、マイクロプロセッサ１８の制御を受けて符号記号反復を提供するブロックインタリーバ２４に提供される。マイクロプロセッサ１８によってアドレス指定されるように従来のランダムアクセスメモリ（ＲＡＭ）をその中に記憶される記号で使用すると、符号記号が、データチャンネルに伴い変化する符号記号反復速度を達成するやり方で記憶される可能性がある。さらに便宜的かつ好まれる実施においては、マイクロプロセッサ１８は、データインタリーバ制御の責任を負わされる必要はない。好まれる実施では、マイクロプロセッサ１８は、単に、フレームデータとともにエンコーダ２２に速度情報信号を提供する必要があるだけである。速度情報を使用して、エンコーダ２２は、エンコーダ記号が生成される速度を制御する。インタリーバ２４は、内部で一定の速度でメモリロケーションをアドレス指定する論理回路を含む。エンコーダ２２は、符号化された記号がインタリーバ２４内の複数のロケーションに記憶されるように、さらに遅い速度でのフル速度未満でデータを符号化する。どちらの実施でも、符号記号は、９．６ｋｂｐｓデータ速度の場合繰り返されない。４．８ｋｂｐｓデータ速度での各符号記号は１度繰り返される。つまり、各記号が２度発生する。２．４ｋｂｐｓデータ速度での各符号信号は、３度繰り返される。つまり、各記号は４度発生する。１．２ｋｂｐｓデータ速度での各符号記号は、７度繰り返される。つまり、各記号は８度発生する。すべてのデータ速度（９．６ｋｂｐｓ、４．８ｋｂｐｓ、および１．２ｋｂｐｓ）の場合、符号反復の結果、インタリーバ２４からの出力としてのデータに関し、毎秒２８，８００符号記号という一定の符号記号速度が生じる。逆方向トラフィックチャンネル上では、繰り返される符号記号は、複数回伝送されず、符号記号反復の内の１つを除くすべてが、詳細に後述されるように可変伝送デューティサイクルのために実際の伝送の前に削除される。符号記号反復の使用は、インタリーバおよびデータバーストランダム化装置の動作を説明するための便宜的な方法であることが理解されなければならない。符号記号反復を使用する実施以外の実施が、同じ結果を達成するために容易に考案され、本発明の教示の範囲内に残ることも、さらに理解されなければならない。逆方向トラフィックチャンネルとアクセスチャンネル上で伝送されるすべての符号記号は、変調と伝送の前にインタリーブされる。技術でよく知られているように構築される、ブロックインタリーバ２４は、２０ｍｓｅｃに及ぶ時間期間で符号記号の出力を提供する。インタリーバ構造は、通常、３２行と１８列、つまり５７６個のセルがある矩形アレイである。符号記号は、３２かける１８のマトリックスを完全に満たすように、列ごとにインタリーバ２４の中に書き込まれ、データは４．８ｋｂｐｓ、２．４ｋｂｐｓ、およｂ１．２ｋｂｐｓで反復される。図５ａから図５ｄは、それぞれ９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓ、および１．２ｋｂｐｓという伝送データ速度の場合の、オリジナルの符号記号と繰り返された符号記号のインタリーバアレイの中への書込み動作の順序を示す。逆方向トラフィックチャンネル符号記号は、行ごとにインタリーバから出力される。マイクロプロセッサ１８は、記号を適切な順序で出力するためにインタリーバメモリのアドレス指定も制御する。再び、代替の好まれる実施においては、マイクロプロセッサ１８は、インタリーバのアドレス指定の責任から解放されている。この実施では、インタリーバ２４は、再び内部アドレス指定論理回路を使用し、記憶された記号の出力を適切な順序で提供する。インタリーバによって記憶された記号は、好ましくは次に示す行順序で出力される。９．６ｋｂｐｓでは： 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32．４．８ｋｂｐｓでは： 1 3 2 4 5 7 6 8 9 11 10 12 13 15 14 16 17 19 18 20 21 23 22 24 25 27 26 28 29 31 30 32．２．４ｋｂｐｓでは： 1 5 2 6 3 7 4 8 9 13 10 14 11 15 12 16 17 21 18 22 19 23 20 24 25 29 26 30 27 31 28 32．１．２ｋｂｐｓでは： 1 9 2 10 3 11 4 12 5 13 6 14 7 15 8 16 17 25 18 26 19 27 20 28 21 29 22 30 23 31 24 32．アクセスチャンネル符号記号も、前記技法を使用して適切な順序で行ごとにインタリーバ２４から出力される。インタリーバによって記憶された記号は、アクセスチャンネル符号希望の場合、４．８ｋｂｐｓ速度で以下の行順序で出力される。 1 17 9 25 5 21 13 29 3 19 11 27 7 23 15 31 2 18 10 26 6 22 14 30 4 20 12 28 8 24 16 32．多様なその他の記号インタリーブ化フォーマットとともに、順方向伝送チャンネルで使用される速度１／２畳み込み符号のような符号化速度は、本発明の基本的な教示を使用して容易に考案できることに注意する必要がある。再び図１に戻ると、インタリーブ化された符号記号が、インタリーバ２４から変調器２６に出力される。好まれる実施例においては、逆方向ＣＤＭＡチャンネルの変調は、６４アレイの直交信号を使用する。すなわち、６４の可能な変調記号の内の１つが、６個の符号記号のそれぞれに伝送される。６４アレイの変調記号は、好ましくはウォルシュ関数を使用して生成される６４の直交波形の内の１つである。これらの変調記号は、図６ａ、図６ｂ、および図６ｃに示され、０から６３の番号が付けられている。変調記号は、次に示す公式に従って選択される。変調記号番号＝ｃ₀＋２ｃ₁＋４ｃ₂＋８ｃ₃＋１６ｃ₄＋３２ｃ₅ （３）この場合、ｃ５は、変調記号を形成する６個の符号記号の各グループの最後の、つまりもっとも最近の二進値（「０」または「１」）符号記号を示し、ｃ０は最初の、つまりもっとも古い二進値符号記号を示す。単一変調記号を伝送するために必要とされる時間の期間は、「ウォルシュ記号」間隔と呼ばれ、２０８．３３３ｍｓにほぼ等しい。変調記号の６４分の１に対応する時間の期間は、「ウォルシュチップ」と呼ばれ，３．２５５２０８３３３３．．．ｍｓにほぼ等しい。各変調つまりウォルシュ記号は、変調器２６からモジューロー−２加算器の１つの入力である、排他的論理和ゲート２８に出力される。ウォルシュ記号は、３０７．２ｋｃｐｓというウォルシュチップ速度に相当する４，８００ｓｐｓ速度で変調器２６から出力される。ゲート２８へのその他の入力は、マスク回路３２と協力する、長コードシーケンスとも呼ばれる擬似雑音または擬似ランダム（ＰＮ）符号を生成する長コード生成器３０から提供される。生成器３０から提供される長コードシーケンスは、変調器２６のウォルシュチップ速度の４倍のチップ速度、つまりＰＮチップ速度１．２２８８Ｍｃｐｓである。ゲート２８は、２つの入力信号を結合し、１．２２８８Ｍｃｐｓというチップ速度での拡散データの出力を提供する。長コードシーケンスは、長さ２４２−１チップのシーケンスの時間シフトであり、次に示す多項式を使用する技術で周知の線形発生器によって生成される。Ｐ（ｘ）＝ｘ⁴²＋³⁵＋ｘ³³＋ｘ³¹＋ｘ²⁷＋ｘ²⁶＋ｘ²⁵＋ｘ²²＋ｘ²¹＋ｘ¹⁹＋ｘ¹⁸＋ｘ¹⁷＋ｘ¹⁶＋ｘ¹⁰＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ³＋ｘ²＋ｘ¹＋１（４）図７は、生成器３０をさらに詳細に示す。生成器３０は、シーケンス生成器セクション７０およびマスキングセクション７２を含む。セクション７０は、ともに等式４に従って４２ビット状態変数を生成するために結合される、シフトレジスタとモジューロー−２加算器（通常排他的論理和ゲート）のシーケンスを含む。セクション７０から出力される４２ビット状態変数は、マスク回路３２から提供される４２ビット幅のマスクとともにセクション７２に提供される。セクション７２は、４２の状態変数ビットの内のそれぞれ１つを受け取るために１つの入力を備える、一連の入力ＡＮＤゲート７４１−７４４２含む。ＡＮＤゲート７４１−７４４２のそれぞれのそれ以外の入力は、４２マスクビットのそれぞれ１つを受信する。それから、ＡＮＤゲート７４１−７４４２の出力は、セクション７０のシフトレジスタの１．２２８８Ｍｈｚ時間計測の間、セクション７２から出力される単一ビットを形成できるように、加算器７６によってモジューロー−２加算される。加算器７６は、技術ではよく知られているように、通常、排他的論理和ＯＲゲートのカスケード構造として構築される。したがって、実際の出力ＰＮシーケンスＵ＿ＰＮ＿ＳＥＱは、セクション７０のマスキングされた出力ビットのモジューロー−２加算によって生成される。ＰＮ拡散い使用されるマスクは、移動局が通信しているチャンネルタイプに応じて、変化する。図１に戻ると、初期化情報は、マイクロプロセッサ１８から生成器３０と回路３２に提供される。生成器３０は、回路の初期化のために初期化情報に反応する。回路３２は、回路３２によって生成器３０に提供されるマスクのタイプも示す、初期化情報にも反応する。したがって、マスク回路３２は、各通信チャンネルタイプ用の４２ビットマスクを記憶するメモリとして構成される。図８ａから図８ｃは、チャンネルタイプごとのマスキングビットの例示的な定義を提供する。具体的には、アクセスチャンネル上で通信するとき、マスクは、図８ａに示されるように定義される。アクセスチャンネルマスクでは、マスクビットＭ２９からＭ４１がマスクヘッダビットである。マスクビットＭ２４からＭ２８はアクセスチャンネル番号（ＡＣＮ）を示すビットである。マスクビットＭ２１からＭ２３は、対応するページングチャンネル、つまり範囲が通常１から７までのページングチャンネル番号（ＰＣＮ）の符号チャンネルを示すビットである。マスクビットＭ９からＭ２０は、登録ゾーン（ＲＥＧ＿ＺＯＮＥ）を示すビットである。そして、マスクビットＭ０からＭ８は、現在の基地局のパイロットＰＮオフセット（ＰＩＬＯＴ＿ＰＮ）を示すビットである。逆方向トラフィックチャンネル上で通信するとき、マスクは図８ｂと図８ｃに示されるように定義される。移動局は、移動局の電子連続番号（ＥＳＮ）の関数である公衆長コードと、通常、移動局の電話番号である各移動識別番号（ＭＩＮ）に一意の専用長コードという、その移動局に一意の２つの長コードの内の１つを使用する。公衆長コード、図８ｂでは、マスクビットＭ３２からＭ４１はヘッダビットである。そして、マスクビットＭ０からＭ３１は移動局ＥＳＮの１対１の関数として設定されるビットである。したがって、これらのビットは直接、ＥＳＮにまたはその置換バージョンのどちらかに対応する。専用長コードでは、マスクビットＭ４０からＭ４１がヘッダビットである。マスクビットＭ０からＭ３９が、所定の割当てスキームに従って設定されるビットに一致する。他のマスキング符号が生成されることもあるが、専用長コードが図８ｃに示されるように実現されることが想像される。専用長コードは、それが基地局と移動局だけに知られるという点で、データ伝送に特別な機密保護を提供するだろう。専用長コードは、好ましくは、伝送媒体上では伝送されない。図１に戻ると、ゲート２８の出力はそれぞれ、１組のモジューロー−２加算器、つまり排他的論理和ゲート３４と３６のそれぞれに対する１つの入力として提供される。ゲート３４と３６のそれぞれに対する別の入力はそれぞれ、ＩチャンネルＰＮ生成器３８とＱチャンネルＰＮ生成器４０のそれぞれによって生成される、第２ＰＮシーケンスと第３ＰＮシーケンス、つまりＩチャンネル「短コード」とＱチャンネル「短コード」である。したがって、逆方向アクセスチャンネルと逆方向トラフィックチャンネルは、実際の伝送の前に拡散されるオフセット４相移送キー（ＯＱＱＰＳＫ）である。この逆方向チャンネル上でのオフセット４相拡散は、セル基地局から移動局への通信、つまり順方向チャンネルで使用されるのと同じＩＰＮコードとＱＰＮコードを使用する。生成器３８と４０によって生成されるＩＰＮコードとＱＰＮコードは、２１５の長さであり、好ましくは順方向チャンネルに関するゼロ時間オフセットコードである。さらに理解する目的で、順方向チャンネルでは、パイロット信号が各基地局のために生成される。各基地局のパイロットチャンネル信号は、移動局に関して説明されるようにＩＰＮコードとＱＰＮコードによって拡散される。基地局のＩＰＮコードとＱＰＮコードは、別の基地局のＩＰＮ記号とＱＰＮ記号からともにオフセットされる。両方の符号シーケンスをシフトすることによって、異なる基地局による伝送が区別されることがある。Ｉ短ＰＮコードとＱ短ＰＮコードのために関数を生成するのは、以下の通りである。Ｐ１（ｘ）＝ｘ¹⁵＋ｘ¹³＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁵＋ｘ⁵＋１（５）およびＰｑ（ｘ）＝ｘ¹⁵＋ｘ¹²＋ｘ¹¹＋ｘ¹⁰＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋１（６）生成器３８と４０は、等式（５）と（６）に従って出力シーケンスを提供できるように構築されることがある。Ｉ波形とＱ波形は、ゲート３４と３６から出力され、有限長インパルス反応（ＦＩＲ）濾波器４２と４４に対する入力として提供される。ＦＩＲ濾波器４２と４４は、結果として生じるＩ波形とＱ波形を帯域制限するデジタル濾波器である。これらのデジタル濾波器は、結果として生じるスペクトルが、指定された周波数スペクトル内に含まれるようにＩ波形とＱ波形を整形する。デジタル濾波器は、好ましくは以下のテーブルＩＩに示されるインパルス反応を有する。濾波器４２と４４は、周知のデジタル濾波器技法に従って構築され、好ましくは図９に示されるように周波数応答を提供する。ただし、濾波器４２と４４の例示的な好まれる実施は、本文中に後述される。ＰＮ拡散機能によって生成されるデジタル濾波器４２と４４に対するバイナリ「０」入力とバイナリ「１」入力は、それぞれ＋１と−１にマッピングされる。デジタル濾波器のサンプリング周波数は、４．９１５２Ｍｈｚ＝４ｘ１．２２８８Ｍｈｚである。Ｉデジタル波形とＱデジタル波形と同期する追加バイナリ「０」と「１」入力シーケンスは、デジタル濾波器４２と４４のそれぞれに提供される。マスキングシーケンスと呼ばれるこの特定のシーケンスは、データバーストランダム化装置によって生成される出力である。マスキングシーケンスは、Ｉバイナリ波形とＱバイナリ波形を乗算し、デジタル濾波器４２と４４に対して（ −１、０および＋１）の三進入力を作り出す。前述されるように、逆方向トラフィックチャンネル上での伝送のためのデータ速度は、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓまたは１．２ｋｂｐｓという速度の内の１つであり、フレーム単位で変化する。フレームは、アクセスチャンネルと逆方向トラフィックチャンネルの両方に対し固定２０ｍｓｅｃの長さであるため、フレームあたり情報ビットの数は、それぞれ９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓ、または１．２ｋｂｐｓのデータ速度での伝送の場合、１９２、９６、４８または２４となるものとする。前述されるように、情報は速度１／３畳み込みエンコーダを使用して符号化される。符号記号は、毎秒２８，８００記号（ｓｐｓ）という一定の符号記号速度を提供するために繰り返される。この２８，８００ｓｐｓストリームは、前述されるようにブロックインタリーブ化される。伝送前、逆方向トラフィックチャンネルインタリーバ出力ストリームは、一定のインタリーバ出力信号の伝送とそれ以外の削除を可能にする時間濾波器によってゲートで制御される。したがって、伝送ゲートのデューティサイクルは送信データ速度とともに変化する。送信データ速度が９．６ｋｂｐｓであるとき、伝送ゲートは、すべてのインタリーバ出力記号を送信できるようにする。送信データ速度が４．８ｋｂｐｓであるとき、伝送ゲートは、インタリーバ出力記号の２分の１を送信できるようにするなどである。ゲート制御プロセスは、２０ｍｓｅｃフレームを、パワー制御グループと呼ばれる１６個の等しい長さ（つまり、１．２５ｍｓｅｃ）の期間に分割することによって動作する。一定のパワー制御グループは、ゲート制御がオンされ（つまり、送信され）るが、他のグループはゲート制御がオフされる（つまり、送信されない）。ゲート制御がオンされた(gated-on)グループとゲート制御がオフされた(gated -off)グループの割当てが、データバーストランダム化装置関数と呼ばれる。ゲート制御がオンされたパワー制御グループは、デューティサイクルごとのフレームのランダムな分散を仮定して、逆方向ＣＤＭＡチャンネルでの実際のトラフィック負荷が平均化されるように、フレーム内のその位置で擬似ランダム化される。ゲート制御がオンされるパワー制御グループは、反復プロセスに入力されるあらゆる符号記号が一度、送信されるものとするようになる。ゲート制御がオフされた期間中、移動局はエネルギーを送信しないため、同じ逆方向ＣＤＭＡチャンネル上で動作する他の移動局に対する干渉を低減する。この記号ゲート制御は、伝送濾波の前に発生する。移動局がアクセスチャンネルで送信するとき、伝送ゲート制御プロセスは使用されない。アクセスチャンネルで送信するとき、符号記号は伝送前に一度繰り返される（各記号は２度発生する）。データバーストランダム化装置関数の実施では、データバーストランダム化装置論理回路４６が、符号反復によって生成される冗長なデータをランダムにマスクアウトする０と１のマスキングストリームを生成する。マスキングストリームのパターンは、フレームデータ速度によって、および生成器３０によって生成される長コードシーケンスから取られる１４ビットのブロックによって決定される。これらのマスクビットは、データフローと同期され、データは、デジタル濾波器４２と４４の動作を通して選択的にこれらのビットによってマスキングされる。論理回路４６内では、各逆方向トラフィックチャンネルフレーム境界の最後から２番目のパワー制御グループで発生する最後の１４ビットが記憶される。論理回路４６は、マイクロプロセッサ１８からの速度入力とともにこのデータを使用し、所定のアルゴリズムに従って、データが伝送のために濾波器４２と４４を通過することができるようになる、特定のパワー制御グループを決定する。論理回路４６は、このようにして、データを濾過して取り除かれるのか、通過させられるのかに応じて、パワー制御グループごとにパワー制御グループ全体の「１」または「０」を出力する。同じ長コードシーケンスも使用する対応する受信機と、そのフレームに関して求められる対応する速度で、データがその中に存在する適切なパワー制御グループを決定する論理回路が提供される。伝送のためにその中にデータが存在するパワー制御グループを決定する上で使用される論理回路４６に記憶される長コードシーケンスの１４ビットは、以下のように識別される。ｂ₀ｂ₁ｂ₃ｂ₄ｂ₅ｂ₆ｂ₇ｂ₈ｂ₉ｂ₁₀ｂ₁₁ｂ₁₂ｂ₁₃，この場合、ｂ₀は１４ビットのシーケンス内でもっとも古く生成されたビットを表し、ｂ₁₃は１４ビットのシーケンスでもっとも最近に生成されたビットを表す。各２０ｍｓｅｃ逆方向トラフィックチャンネルフレームは、図１０ａから図１０ｄに示されるように０から１５の番号が付けられた、１６の均等の長さ（つまり、１．２５ｍｓｅｃ）のパワー制御グループに分けられる。データバーストランダム化装置論理回路４６は、多様な速度の多様なパワー制御グループに関し、データが送信できるようにするアルゴリズムを実現する。伝送フレーム内のデータの位置をランダム化するためには、その８ビットだけが必要とされることに注意する必要がある。ただし、本文中に開示されるように、１４ビットは、１／４速度でのデータ伝送用のフレーム（パワー制御グループ）内のスロット位置が、１／２速度で使用されるスロットのサブセット（パワー制御グループ）であること、および１／８速度でのデータ伝送に使用されるスロットが、１／４速度で使用されるスロットのサブセットであることを保証するために使用される。図１０ｅは、記憶されるマスキングされた長コードからの１４ビットが、先行フレームの１６のパワー制御グループの１５番目のパワー制御グループ（ＰＣＧ１４）の最後の１４ビットに一致することを示す。第１５パワー制御グループは、データが後続のフレームで伝送されるパワー制御グループを突き止めるほど十分な時間を提供するために使用される。ただし、ＰＮデータの所定ビットが、データ伝送のためのカレントフレームのパワー制御グループを決定する上で使用できることは理解されなければならない。データ伝送が発生するパワー制御グループを突き止める上で長コードシーケンスを使用することは、このシーケンスがＰＮのために受信機でも使用されるため望ましいが、パワー制御グループを突き止めるには他の決定論的なシーケンスを使用してもよい。この例では、受信機によっても知られている任意のそれ以外の決定論的シーケンスが使用されることがある。したがって、パワー制御グループを計算する際に使用されるシーケンスは、ユーザーデータをＰＮ拡散するために使用されるシーケンスとは無関係である可能性がある。図１０ａから図１０ｄに示されるように、フレーム内の各送信済みパワー制御グループの１．２５ｍｓｅｃ時間期間内では、同様に６個のウォルシュ記号として符号化される３６の符号記号として符号化される１２のデータビットがある。６４個のウォルシュチップで表される各ウォルシュ記号を使用すると、１．２５ｍｓｅｃ時間期間内に３８４個のウォルシュチップがある。ウォルシュチップごとに４個のＰＮチップがあるので、送信された各パワー制御グループは、１５３６個のＰＮチップによって変調されたデータを含む。フル速度データの場合、データは、各パワー制御グループで送信される。ただし、フル速度未満の速度では、選択されたビットｂ０−ｂ１３の値は、データが送信されるパワー制御グループを突き止めるために使用される。多様な速度の伝送に使用されるパワー制御グループは、以下の通りである。選択されたデータ速度−フル速度伝送は、以下のように番号が付けられたパワー制御グループで発生するものとする。 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15．選択されたデータ速度−ハーフ速度伝送は、以下のように番号が付けられた８つのパワー制御グループで発生するものとする。ｂ₀，2+ｂ₁，4+ｂ₂，6+b₃，8+ｂ₄，10+ｂ₅，12+ｂ₆，及び14+ｂ₇ 選択されたデータ速度−１／４速度伝送は、以下のように番号が付けられた４つのパワー制御グループで発生するものとする。ｂ₀ if ｂ₈ ＝０又は 2+ｂ₁ if ｂ₈ ＝１; 4+ｂ₂ if ｂ₉ ＝０又は 6+ｂ₃ if ｂ₉ ＝１; 8+ｂ₄ if ｂ₁₀ ＝０又は 10+ｂ₅ if ｂ₁₀＝１;及び 12+ｂ₆ if ｂ₁₁＝０又は 14+ｂ₇ if ｂ₁₁＝１選択されたデータ速度−１／８速度伝送は、以下のように番号が付けられた２つのパワー制御グループで発生するものとする。ｂ₀ if(ｂ₈=0及びｂ₁₂=0)，又は2+ｂ₁ if(ｂ₈=1及びｂ₁₂=0)又は 4+ｂ₂ if(ｂ₉=0及びｂ₁₂=1)，又は6+ｂ₃ if(ｂ₉=1及びｂ₁₂=1);及び 8+ｂ₄ if(ｂ₁₀=0及びｂ₁₃=0)，又は10+ｂ₅ if(ｂ₁₀=1及びｂ₁₃=0) 12+ｂ₆ if(ｂ₁₁=0及びｂ₁₃=1),又は14+ｂ₇ if(ｂ₁₁=1及びｂ₁₃=1)．図１０ｅとともに、図１０ａから図１０ｄは、例によって、例示的なｂ０−ｂ１３ビットシーケンスの多様な速度に選択されたパワー制御グループを示す。実際の実施では各フレームのデータは１度だけ送信されるため、データは特定のフレームに関し図１０ａから図１０ｄの内の１つだけに従って送信されるだろうことが理解されなければならない。図１０ａから図１０ｄに示される例では、（０、０、１、０、１、１、０、１、１、０、０、１、０、０）という例示的なｂ０ −ｂ１３ビットシーケンスが使用される。各データ速度に関して前記に述べられたアルゴリズムを使用すると、データは、対応する伝送速度に関し陰影が付けられたパワー制御グループで送信されるだろう。図１０ｂから図１０ｄで理解できるように、低い方の速度の選択されたパワー制御グループは、高い方の速度の選択されたパワー制御グループのサブセットである。サブセットを使用することにより、多様な速度のそれぞれに関しフレームの復号化が容易になる。論理回路４６は、ＲＦ送信機回路５８に対する出力ＴＸ＿ＰＵＮＣＴ信号も生成する。この信号は、送信されるパワー制御グループの送信機電力増幅器をオンにし、送信されないパワー制御グループに関しオフにするために使用される。この電力増幅器に対する制御により、特に携帯装置で重要である送信機による電力消費が低減される。データバーストランダム化装置論理回路４６のさらなる詳細は、本発明の譲受人に譲渡され、参照してここに組み込まれる「データバーストランダム化装置」という題の、同時係属中の米国特許出願番号第０８／２９１，２３１号に示される。ＩＩ．干渉低減技法前述のデータバーストランダム化装置においては、ゲート制御がオンされた制御グループはフレーム内のその位置で擬似ランダム化され、バースト誘導されたＡＭ干渉を比較的に広い帯域幅で拡散する。本発明は、ＣＤＭＡ通信装置のユーザーによって経験される干渉を低減するための数多くの技法を意図する。本発明では、可変速度伝送から生じる干渉は、許可されたＣＤＭＡ通信装置の送信機を、ユーザー音声またはデータ活動の瞬間的なレベルには関係なく、フル速度パワー（power）レベルで実質的には連続的にＲＦエネルギーを伝送するように構成することによって効果的に排除される。この連続伝送は、フル速度フレームだけを送信する通信装置によって達成される。その結果、ＣＤＭＡ送信機による可変速度データの伝送に公称的に伴うＡＭ干渉のタイプは、実質的には排除される。図１１は、本発明の干渉低減モードで動作する機能を備えたＣＤＭＡ通信システムの選択された部分を示す。通信装置１１０１は、基地局制御装置（ＢＳＣ）１１００によって制御される基地局１１０４と通信していると示される。ＢＳＣ１１００は、ＢＳＣ１１００によって制御されるサービスエリア内の全加入者のアカウントプロファイルを記憶するホームロケーションレジスタ（ＨＬＲ）データベースを備える。基地局１１０４はアンテナ１１０６を通して順方向リンク１１１０上の通信装置１１０１にＲＦ信号を発射する。基地局１１０４は、アンテナ１１０８を通して、逆方向リンク１１１２上で通信装置１１０１によって送信されたＲＦ信号も受信する。本発明は、デジタル通信デバイスの聴覚障害のあるユーザーに特に有益であると考えられる。このようなユーザーは大部分の場合電子補聴器に依存しているため、本発明に従った動作と結び付いた低減された干渉により、補聴器動作に対する影響が最小限に抑えられる。システム容量を管理するために、数多くの許可スキームが、選択された資格のあるユーザー（例えば、聴覚障害のあるユーザー）に結び付いたそれらのＣＤＭＡ通信装置１１０１だけが、本発明によって意図される干渉低減伝送のタイプに従事することを許されることを保証する手段として制定されることがある。例えば、資格のある聴覚障害のあるユーザーだけが、干渉低減モードでの動作に事前に許可されたＣＤＭＡ通信装置１１０１の購入を許可されるだろう。代りに、資格のある聴覚障害のあるユーザーは、干渉低減モード動作の機能を備えたＣＤＭＡ通信装置１１０１の購入後に、セルラサーサービスプロバイダから許可を得るだろう。許可情報は、加入者のホームロケーションレジスタ（ＨＬＲ）１１０２内の加入者のアカウントプロファイルの残り部分とともに便利に常駐することがある。いったん許可されると、干渉低減モードは、数多くの方法で起動できるだろう。例えば、ユーザーは、技術で既知であるように、キーパッドと対応する回路を含むことがあるユーザーインタフェース１１２０を通して干渉低減モードを起動できる。このような場合、ユーザーは、干渉低減モード起動信号をマイクロプロセッサ１８に提供するユーザーインタフェース１１２０を通して所定の起動シーケンスに入るだろう。応答して、マイクロプロセッサ１８は、それから、干渉低減モードでの動作のために通信装置１１０１を構成するだろう。干渉低減モードの起動解除（deactivation）は、類似した方法で達成できるだろう。この例では、ユーザーは、干渉低減モードの起動と起動解除を意のままに行うことができるだろう。さらに大きな機密保護のために、干渉低減モードは、加入者のサービスプロバイダによってデータポート１１２２を通して起動、起動解除されることがある。通常、これには、通信装置１１０１を、コンピュータ（図示されていない）のようなプログラミング局に接続することが必要となるだろう。このような場合、コンピュータによって生成される干渉低減モード起動信号が、伝送路３１０上でデータポート１１２２からマイクロプロセッサ１８に渡され、それからマイクロプロセッサ１８は干渉低減モード動作のために通信装置を構成するだろう。オプションで、許可されていない起動を防ぐために、データポート１１２２上での干渉低減モードを起動するには、サービスプログラミングコードが必要とされるだろう。別の起動技法では、許可通信装置１１０１が、ＢＳＣ１１００を運用するセルラサービスプロバイダから架空起動を要求、受信する。この場合、ユーザーは、適切な要求シーケンスをユーザーインタフェース１１２０に入力する。応えて、マイクロプロセッサ１８は、適切な信号(signaling)ビットを生成し、それらを１つのフレームの中に多重化し、そのフレームを基地局１１０４への逆方向リンク１１１２上での伝送のために送信機１１１８に渡す。その後で、基地局１１０４は要求を、加入者のＨＬＲ１１０２で許可を検証するＢＳＣ１１００に渡す。適切な許可を受けると、基地局１１０４は、干渉低減モード起動信号を通信装置１１０１に送信する。基地局１１０４によって送信される干渉低減モード起動信号は、アンテナ６０によって受信され、デュープレクサ１１１４によって受信機１１１６に渡される。受信機１１１６は、その起動信号を復調、復号化し、それをマイクロプロセッサ１８に渡す。応えて、マイクロプロセッサ１８は、通信装置１１０１を干渉低減モードでの動作に構成する。さらに、ホームサービスエリア外で「流浪(roving)するとき、通信装置１１０１は、ホームサービスエリアＨＬＲ１１０２からの許可を受け取るまでは、訪れたサービスエリア内で複数の未許可使用（例えば、呼）を許されるだろう。通信装置１１０１は、前記技法のどれかによって生成される干渉低減モード起動信号に応えて、マイクロプロセッサ１８によって干渉低減モードの動作に構成されることがある。前述の技法が単に例示的であり、それ以外の起動技法も使用できることに注意する必要がある。干渉低減モードがいったん起動されると、通信装置１１０１は干渉低減モードで動作する準備が完了する。それを行うために、マイクロプロセッサ１８は、通信装置１１０１の干渉低減モードで送信するという意志を示す、基地局１１０４に送信される信号メッセージを生成する。このメッセージは、例えば、基地局１１０４との初期登録の間に、または通信装置１１０１からのその発呼の試みを示す発呼メッセージの中で、あるいは基地局１１０４からの入信ページに応える通信装置１１０１からのページ応答メッセージの中で送信されることがある。具体的には、このメッセージは、通信装置１１０１の、フル（全）速度(full rate) フレームだけを送信するという意志を示す。ＨＬＲ１１０２を通す通信装置１１０１の適切な許可と、連続フル速度伝送をサポートするために基地局１１０４で使用できる十分なシステムリソースを想定して、基地局１１０４は、通信装置１１０２がフル速度フレームだけを送信するのを許すだろう。図１に戻ると、干渉低減モードにいる間の、フル速度フレームの通信装置１１０１による生成と伝送が説明されている。本発明の第１の実施例では、マイクロプロセッサ１８は、ボコーダ１６に、干渉低減モード起動信号を受信したら、音声サンプルの各フレームをフル速度（速度１）で符号化するように命令する。第１技法の例示的な実施においては、速度１伝送はボコーダ１６からマイクロプロセッサへの８．５５ｋｂｐｓというデータ速度に相当する。前記に注記されるように、９．６ｋｂｐｓのフレームは、マイクロプロセッサ１８によってアセンブルされるフレームデータに応えて、速度１動作中に発生器２０によって提供される。それから、エンコーダ２２は生成器２０からのその９．６ｋｂｐｓデータフレームを、反復なしで符号記号に符号化する。それから、これらの符号記号は、インタリーバ２４でインタリーブ化され、図１に関して前述される方法で変調器２６で変調される。送信データ速度が９．６ｋｂｐｓ（速度１）であるときに、各フレーム内の１６個すべてのパワー制御グループが、ゲート制御がオンされる（つまり送信される）。このフル速度での連続信号伝送の結果、可変速度ボコーダ処理済み音声の伝送に公称的に結び付けられたＡＭ干渉が実質的には排除される。オプションでは、ボコーダ１６を強制的にフル速度動作にする技法が、送信電力送信機(trans mit power transmitter)５６が例えば５０ｍＷの所定しきい値を越えたときにだけ呼び出されるだろう。パワー制御を行うＣＤＭＡシステムにおいては、通常、このようなケースは、ユーザーが基地局のセルの縁の近くにいるときにだけ発生するだろう。そのようなものとして、強制されたフル速度方法は、それが比較的にまれに呼び出されるために、システム容量にはごくわずかな影響を及ぼすだろう。さらに、所定送信パワーレベルを上回る強制フル速度だけを呼び出しても、本発明を利用する携帯通信デバイスの電池寿命が保存されるだろう。本発明の第２実施例では、フル速度フレームを満たす目的で、非フル速度符号化音声またはその他のデータの反復が生成される。音声データの場合、ボコーダ１６は可変速度で動作し続け、マイクロプロセッサ１８は前述されるようにハーフ速度、１／４速度、および１／８速度にパワー制御グループの反復を提供し続ける。ただし、マイクロプロセッサ１８は、データバーストランダム化装置論理回路４６に、冗長なパワー制御グループをマスクアウトするのを控えるように命令し、送信機５６は干渉低減モード要求に応えて各フレームのすべてのパワー制御グループに関してゲート制御がオンされた状態のままとなる。同様に、マイクロプロセッサ１８は、データ伝送路３１０上で提供される非フル速度非ボコーダデータの反復を生成し、データバーストランダム化装置論理回路４６に、冗長なパワー制御グループのマスクアウトを控えるように命令するだろう。各ケースでは、マイクロプロセッサ１８は、データの反復されたバージョンの数に関係なく、送信機５６に、フル速度パワーレベルで各フレームを送信するように命令する。ＣＤＭＡ通信装置は、データ速度に関係なく、このようにして、各フレーム全体でフル速度パワーレベルで実質的には連続してＲＦエネルギーを送信するので、それは可変速度符号化された音声とその他のデータの伝送に通常結び付いたタイプのＡＭ干渉を作り出すことができない。本発明の第３の好まれる実施例においては、フル速度フレームは、必要に応じてフレームに所定のビットのシーケンスを「パディング」することによって、マイクロプロセッサ１８により生成される。音声データの場合、ボコーダ１６は、ユーザー音声活動のレベルによって決定されるように、可変速度音声データパケットを生成し続ける。ただし、マイクロプロセッサ１８は、フル速度フォーマットまでフレームをパディングするために、必要に応じて所定のビットシーケンスから成り立つ信号トラフィックビットを加えることによって、フル速度フレームだけを構築する。代りに、マイクロプロセッサ１８は、フル速度フォーマットまでフレームをパディングするために、必要に応じて二次トラフィックビットの所定のシーケンスを使用することもできるだろう。前述された実施例の場合でのように、マイクロプロセッサ１８は、送信機５６の送信パワーが例えば５０ｍＷの所定のしきい値を超えるときだけに、この一定したフル速度モードに入るように構成される可能性がある。この第３の実施例においては、トラフィックチャンネル動作中、マイクロプロセッサ１８は、フル速度フレームだけが伝送されることを保証する。音声やデータ、または信号レイヤのどちらか、あるいはその両方からのようなアクティブなサービスオプション（複数のことがある）から十分なビットが使用できない場合に、それぞれの逆方向トラフィックチャンネルフレームを構築するとき、マイクロプロセッサ１８は、フル速度フレームをパディング(pad out)するためにビットの所定のパターンから成り立つ充填(filler)信号トラフィックを生成する。好まれる所定のビットのパターンは、オール・ゼロビットである。ただし、所定のビットのパターンは、すべて「１」であるか、１とゼロの交互のパターンであるか、あるいはビットのランダムシーケンスであるかだろう。例として、８ｋｂｐｓ音声サービスオプションだけがアクティブであり（つまり、伝送路３１０上で二次データトラフィックがマイクロプロセッサ１８に渡されていない）、音声活動のレベルが、ボコーダ１６がハーフ速度音声パケットを作成するのに十分なほど低いならば、マイクロプロセッサは、図２ｂに示される多重化オプションフォーマット「速度１／２一次トラフィックと信号トラフィックによるディムとバースト」を使用し、フル速度フレームを構築するだろう。フレームは、畳み込み信号を達成するために必要とされる８８個の信号トラフィックビットの内の多くの、ボコーダからのハーフ速度音声パケットを含む、８０個の一次トラフィックビットから成り立ち、８８個の信号トラフィックビットの残りはオール・ゼロに設定されるだろう。同様に、それぞれ図２ｃおよび図２ｄに示される、１／４速度と１／８速度の音声パケットの場合、マイクロプロセッサ１８は、それぞれ４０個の一次トラフィックビットと１６個の一次トラフィックビットから成り立つフレームを構築し、未使用のそれぞれ１２８個または１５２個の信号トラフィックビットの残りはゼロに設定されるだろう。再び、本発明が、「１．８から２．０Ｇｈｚの符号分割多重アクセス（ＣＤＭＡ）専用通信システム向けの専用局−基地局互換性要件」と題するＡＮＳＩＪ−ＳＴＤ−００８の１４．４ｋｂｐｓ多重フォーマットのような、異なる数のフレームあたり合計ビットを使用する他の多重フォーマットにも適用できることに注意する必要がある。基地局１１０４（図１１を参照）が、オール・ゼロビットから成り立ち、信号メッセージのどの部分も形成しない信号トラフィックを含む逆方向トラフィックチャンネルフレームを受け取る場合、基地局１１０４は、通信装置１１０１が、干渉低減モードで動作中であることを認識し、信号トラフィックを廃棄する。したがって、前記速度１／２の例では、基地局１１０４が通信装置１１０１によって送信されるフレームを受け取ると、基地局１１０４は一次トラフィックの８０ビット（つまり、ハーフ速度音声またはデータあるいはその両方のパケット）を抽出し、それらを通常に処理する。ただし、基地局１１０４は信号トラフィックの残りのビットを調べ、それらがオール・ゼロであるため、さらに処理しないでそれらを廃棄する。代りに、基地局１１０４は、信号トラフィックの各ビットをそれらがオール・ゼロであるかどうか調べる代りに、信号トラフィックの最初のＮ個のビットを調べることができるだろう。この場合、Ｎは、信号トラフィックが新規信号メッセージの開始であるかどうかを判断するために要求されるビットの最小数である。これらのＮ個のビットがオール・ゼロであり、フレームが、さらに速いフレームで始まった逆方向トラフィックチャンネルメッセージの一部ではない場合、基地局１１０４は、信号ビットをパディングとして廃棄する。ＩＳ −９５に従ったシステムでは、Ｎは８個のビットに等しいだろう。この第３の実施例の優位点とは、フル速度フレームを作り出すために多重化スキームを改変すると、ボコーダデータと非ボコーダデータの両方が一次トラフィックとして収容されるという点である。そのようなものとして、この第３実施例は、データ、ファックス、パケット、および同時音声、およびデータ・サービスのオプションをサポートする。さらに、この第３実施例は、基地局１１０４が、所定の一意のビットのパターンから成り立つ信号トラフィックを含むフル速度フレームの逆方向リンクをモニタすることによって、通信装置１１０１が干渉低減モードで動作しているときを容易に検出できるようにする。未許可の通信装置１１０１がこのようなフレームを送信すると、基地局１１０４は、呼の開放のような適切な処置を講じることができる。好まれる実施例の前記説明は、当業者が本発明を作成または使用できるようにするために提供される。本発明に対する多様な修正は、当業者にとって容易に明らかとなり、本文中に定められるすべての一般原則は、本発明の機能を使用しなくても他の実施例に適用できる。したがって、本発明は、本文中に示される実施例に限られることを意図するのでなく、本文中に開示される原則と新規機能と一致するもっとも広い範囲を与えられなければならない。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者ブレイクニー、ロバート・ディー・ザ・セカンドアメリカ合衆国、コロラド州 80477、スティームボート・スプリングス、ストーン・コート 3425 (72)発明者ギルホーセン、クライン・エスアメリカ合衆国、モンタナ州 59715、ボーゼマン、ケリー・キャニヨン・ロード 15025 (72)発明者クイック、ロイ・エフアメリカ合衆国、カリフォルニア州 92107、サン・ディエゴ、デル・モンテ・アベニュー 4502

Claims

【特許請求の範囲】１．データを公称的に可変速度で伝送すると共に，前記可変速度に応答して伝送パワーを公称的に変動させる通信装置によって発生する干渉を低減するシステムであって、前記可変速度がどのようなものであれＲＦエネルギーをフル速度パワーレベルで継続的に伝送するように前記通信装置に命令する手段、及び前記通信装置内に設けられ、また前記命令する手段に応答して、前記可変速度がどのようなものであれＲＦエネルギーを前記フル速度パワーレベルで継続的に伝送し、それによって前記通信装置による前記フル速度パワーレベルでの継続的伝送に起因して前記通信装置の近傍で前記干渉が低減されるようにする手段とを備えた、前記干渉を低減するシステム。２．前記命令する手段が、前記フル速度パワーレベルが所定のしきい値を超えるときにのみ前記可変速度がどのようなものであれＲＦエネルギーを前記フル速度パワーレベルで継続的に伝送するように前記通信装置に命令する、請求項１に記載の干渉を低減するシステム。３．前記伝送する手段が、可変速度ボコーダと、前記可変速度がどのようなものであれ音声データをフル速度で符号化するように前記可変速度ボコーダに命令するコントローラ、及び前記フル速度符号化データを前記フル速度パワーレベルで伝送する送信器とを備えた、請求項１に記載の干渉を低減するシステム。４．前記伝送する手段が、可変速度データを受け取る入力を有し、前記可変速度データの反復バージョンを含むデータのフル速度フレームを発生するコントローラ、及び前記フル速度フレームを前記フル速度パワーレベルで伝送する送信器とを備えた、請求項１に記載の干渉を低減するシステム。５．前記通信装置が前記可変速度に応答して可変数のビットを含むデータの非フルフレームを公称的に伝送し、前記伝送する手段が、前記可変速度がどのようなものであれ，固定された数のビットを含むデータのフルフレームを発生するコントローラ、及びデータの前記フルフレームを前記フル速度パワーレベルで伝送する送信器とを備えた、請求項１に記載の干渉を低減するシステム。６．前記通信装置が前記可変数のビットを擬似ランダム的にデータの前記非フルフレーム中に公称的に分散し、前記コントローラによって発生されたデータの前記フルフレームが所定のパターンを有する可変数のパディングビットを含む、請求項５に記載の干渉を低減するシステム。７．前記コントローラが干渉低減モード意図信号を発生し、前記送信器が前記干渉低減モード意図信号を前記通信装置に関連した基地局へ伝送する、請求項６に記載の干渉を低減するシステム。８．前記パディング・ビットの各々が論理ゼロ値を有する、請求項６に記載の干渉を低減するシステム。９．データを可変速度で公称的に伝送すると共に前記可変速度に応答して伝送パワーを公称的に変動させる通信装置によって発生される干渉を低減する方法であって、前記可変速度がどのようなものであれ，ＲＦエネルギーをフル速度パワーレベルで継続的に伝送するように前記通信装置に命令する段階、及び前記通信装置から、また前記命令段階に応答して、前記可変速度がどのようなものであれＲＦエネルギーを前記フル速度パワーレベルで継続的に伝送し、それによって前記通信装置による前記フル速度パワーレベルの継続的伝送に起因して前記通信装置の近傍で前記干渉が低減されるようにする段階と，を備えた干渉を低減する方法。１０．前記命令する段階が、前記フル速度パワーレベルが所定のしきい値を超えるときにのみ前記可変速度がどのようなものであれ，ＲＦエネルギーを前記フル速度パワーレベルで継続的に伝送するように前記通信装置に命令する段階を含む、請求項９に記載の干渉を低減する方法。１１．前記伝送する段階が、前記可変速度がどのようなものであれ，音声データをフル速度で符号化するように前記通信装置内の可変速度ボコーダに命令する段階、及び前記フル速度符号化データを前記フル速度パワーレベルで伝送する段階とを備えた、請求項９に記載の干渉を低減する方法。１２．前記伝送する段階が、前記可変速度データの反復バージョンを含むデータのフル速度フレームを発生する段階、及び前記フル速度フレームを前記フル速度パワーレベルで伝送する段階とを含む、請求項９に記載の干渉を低減する方法。１３．前記通信装置が前記可変速度に応答して可変数のビットを含むデータの非フルフレームを公称的に伝送し、前記伝送する段階が、前記可変速度がどのようなものであれ，固定された数のビットを含むデータのフルフレームを発生する段階、及びデータの前記フルフレームを前記フル速度パワーレベルで伝送する段階とを含む、請求項９に記載の干渉を低減する方法。１４．前記通信装置が前記可変数のビットを擬似ランダム的にデータの前記非フルフレーム中に公称的に分散し、前記コントローラによって発生されたデータの前記フルフレームが所定のパターンを有する可変数のパディングビットを含む、請求項１３に記載の干渉を低減する方法。１５．干渉低減モード意図信号を発生する段階、及び前記干渉低減モード意図信号を前記通信装置に関連した基地局へ伝送する段階とを含む、請求項１４に記載の干渉を低減する方法。１６．前記パディングビットの各々が論理ゼロ値を有する、請求項１４に記載のシステム。１７．データを可変速度で公称的に伝送すると共に前記可変速度に応答して伝送パワーを公称的に変動させる通信装置であって、送信器、及び前記可変速度がどのようなものであれ，ＲＦエネルギーをフル速度パワーレベルで継続的に伝送するように前記送信器に命令し、それによって前記通信装置による前記フル速度パワーレベルでの継続的伝送に起因して前記通信装置の近傍で前記干渉が低減されるようにするコントローラと，を備えた通信装置。１８．前記コントローラが、前記フル速度パワーレベルが所定のしきい値を超えるときにのみ前記可変速度がどのようなものであれＲＦエネルギーを前記フル速度パワーレベルで継続的に伝送するよう前記送信器に命令する、請求項１７に記載の通信装置。１９．前記可変速度がどのようなものであれ，音声データをフル速度で符号化する可変速度ボコーダを備えた、請求項１７に記載の通信装置。２０．前記コントローラは可変速度データを受け取る入力を有すると共に前記可変速度データの反復バージョンを含むデータのフル速度フレームを発生し、前記送信器は前記フル速度フレームを前記フル速度パワーレベルで伝送する、請求項１７に記載の通信装置。２１．前記通信装置は前記可変速度に応答して可変数ビットを含むデータの非フルフレームを公称的に伝送し、前記コントローラは前記可変速度がどのようなものであれ，固定された数のビットを含むデータのフルフレームを発生し、前記送信器はデータの前記フルフレームを前記フル速度パワーレベルで伝送する、請求項１７に記載の通信装置。２２．前記通信装置は前記可変数のビットを擬似ランダム的にデータの前記非フルフレーム中に公称的に分散し、前記コントローラによって発生されたデータの前記フルフレームは所定のパターンを有する可変数のパディングビットを含む、請求項２１に記載の通信装置。２３．前記コントローラは干渉低減モード意図信号を発生し、前記送信器は前記干渉低減モード意図信号を前記通信装置に関連した基地局へ伝送する、請求項２２に記載の通信装置。２４．前記パディングビットの各々が論理ゼロ値を有する、請求項２２に記載の通信装置。２５．複数の通信装置がデータを可変速度で公称的に伝送すると共に前記可変速度に応答して伝送パワーを公称的に変動させる通信システム内の基地局であって、前記可変速度がどのようなものであれ，ＲＦエネルギーをフル速度パワーレベルで継続的に伝送するように前記複数の通信装置の第１のものに命令し、それによって前記第１の通信装置による継続的伝送に起因して前記第１の通信装置の近傍で干渉が低減されるようにする手段、及び前記第１の通信装置によって継続的に伝送される前記ＲＦエネルギーを受け取る手段と，を備えた基地局。２６．前記複数の通信装置の１つが、前記可変速度がどのようなものであれＲＦエネルギーをフル速度パワーレベルで継続的に伝送しているかどうかを決定する手段を備えた、請求項２５に記載の基地局。２７．前記決定手段が、前記複数の通信装置の前記１つがＲＦエネルギーを継続的に伝送しているかどうかを決定するために前記複数の通信装置の前記１つによって伝送されるフレームの信号トラフィックの第１のＮビットを検査する、請求項２６に記載の基地局。２８．前記決定手段が、もし信号トラフィックの前記第１のＮビットが所定のビットパターンと一致すれば前記複数の通信装置の前記１つがＲＦエネルギーを継続的に伝送しているものと決定する、請求項２７に記載の基地局。２９．前記所定のビットパターンがオール・ゼロのビットである、請求項２７に記載の基地局。３０．データを可変速度で公称的に伝送すると共に前記可変速度に応答して伝送パワーを公称的に変動させる複数の通信装置の第１のものによって発生された干渉を低減する方法であって、前記可変速度がどのようなものであれ，ＲＦエネルギーをフル速度・パワー・レベルで継続的に伝送するするように前記複数の通信装置の第１のものに命令し、それによって前記第１の通信装置による継続的伝送に起因して前記第１の通信装置の近傍で干渉が低減されるようにする段階、及び前記第１の通信装置によって継続的に伝送される前記ＲＦエネルギーを受け取る段階と，を含む干渉を低減する方法。３１．前記複数の通信装置の１つが、前記可変速度がどのようなものであれ，ＲＦエネルギーをフル速度パワーレベルで継続的に伝送しているかどうかを決定する段階を含む、請求項３０に記載の干渉を低減する方法。３２．前記決定する段階が、前記複数の通信装置の前記１つがＲＦエネルギーを継続的に伝送しているかどうかを決定するために前記複数の通信装置の前記１つによって伝送されたフレームの信号トラフィックの第１のＮビットを検査する段階を含む、請求項３１に記載の干渉を低減する方法。３３．前記決定する段階が、もし信号トラフィックの前記第１のＮビットが所定のビットパターンと一致すれば前記複数の通信装置の前記１つがＲＦエネルギーを継続的に伝送しているものと決定する段階を含む、請求項３２に記載の干渉を低減する方法。３４．前記所定のビットパターンがオール・ゼロのビットである、請求項３２に記載の基地局。