JP2000505967A - スループットを最大にしながらモデム電力を最小にする方法および装置 - Google Patents

Abstract

(57)【要約】 確立されたモデム接続上でデータが伝送されていないことを検出し、接続の維持に不必要なモデムの機能を全てオフにする論理（５８）を含み、データ・スループットを最大に維持しながらモデムで消費される電力を低減させるシステム。局所モデムと遠隔モデムの間のプロトコルは、低いクロック速度で動作して接続を維持する論理を使用して実行される。存在する誤り訂正およびデータ圧縮プロトコル、およびひずみ補償機能はこの期間中オフにされる。データの送信を再開するときには、クロックが、データ伝送動作周波数に戻り、以前にオフにされた機能がオンにされる。

Description

【発明の詳細な説明】 スループットを最大にしながらモデム電力を最小にする方法および装置 発明の背景 （１）発明の分野 本発明は、コンピュータに使用するモデムに関する。より具休的には本発明は 、データ・スループットを最大に維持しながらモデムの電力消費を最小にする方 法および装置に関する。 （２）従来の技術の説明 モデムは、コンピュータを公衆交換電話網に接続するデータ通信装置である。 送信モデムは、ホスト・コンピュータによって生成されたディジタル信号を電話 線伝送に使用するアナログ信号に変換する。受信モデムは、アナログ信号をディ ジタル信号に再変換し、これを受信モデムのホスト・コンピュータに渡す。 ラップトップｐｃなどのバッテリを電源とするコンピュータでは、バッテリ寿 命はユーザにとって決定的に重要な関心事であり、したがってシステム設計者に とっても同じである。また現在、電力消費を最小限に抑えることに重点を置いた いわゆる「グリーン」デスクトップ・コンピュータが設計されている。過去にお いては、コンピュータ、特にラップトップ・コンピュータは、非活動状態がある 期間続くと低電力状態に自動的にパワー・ダウンするように設計されていた。自 動パワー・ダウンの時点でラップトップ・コンピュータがモデムを使用していた 場合には、コンピュータが自動的にモデムをハングアップさせた。すなわち、電 話システムを介した接続はドロップされた。 これは、よい電力節減手法ではあるが、同じ遠隔モデムに再接続しようとユー ザが思っている場合には、これによってデータ転送速度は低下する。これは、モ デム接続を実施するのに長い時間が必要となるためである。最初に、宛先モデム の番号をダイヤルしなければならない。次いで、宛先モデムが鳴り、何回か鳴っ た後、回線がピックアップされる。次に、通信パラメータを確立する「ハンドシ ェーク」と呼ばれる信号交換が実施される。このプロセスにはかなりの時間がか かる。その上、最新の高速モデムには、このプロセスをいっそう時間のかかるも のとする歪み補償機能が付いている。発信された信号は歪みを生じやすいもので ある。例えば、信号減衰など媒体自体によって導入される歪みがある。背景雑音 、あらし、機械類の起電力、多重経路伝送の干渉などの外部干渉に起因する歪み もある。これらの因子は全て、伝送チャネルの振幅特性および位相特性の不均一 性に帰着する。データ伝送におけるひずみは音声伝送におけるそれよりも問題が 多い。音声伝送では、人間の脳がかなりの程度のひずみを処理し、メッセージを 理解することができるためである。コンピュータおよびデータ伝送ではこのよう にはいかない。新しい呼が実施されるたびに以前の呼とは異なるひずみが生じる 。一方または両方の通信ポイントが移動性である場合にはこの問題はさらに深刻 になる。これによってひずみが非常に短い期間に、時に急激に変化するからであ る。最新のモデムは、適応ひずみ補償を追加することによってこの問題に対処し ている。すなわち、受信信号の振幅および位相の理想的とは言えない直線性を補 償する論理および回路をモデムに追加する。さらにこの補償は、受信局で測定さ れたひずみの変化に合わせて自身で調整する適応補償である。しかし、電話線が ドロップするたびに、適応回路の訓練をやり直さなければならない。これにもか なりの時間がかかる。その上、回線が使用中なため、再接続が不可能であること もある。したがって、切断によって対処するこの方法はスループットを大幅に低 減させる。 したがって現在のモデムは、データ・スループットの維持、およびバッテリ寿 命の最大化については能力が劣っている。 発明の概要 本発明は、可変周波数クロックでそれぞれが動作する仮想または実マイクロプ ロセッサ・サブシステム、仮想または実ＤＳＰサブシステム、およびＣＯＤＥＣ サブシステムを有するモデムの電力消費を低減させるシステムである。このシス テムは、キャリア信号パターンを生成し、それを発信する手段を有する。このシ ステムはさらに、受信したキャリア信号パターンを検出する手段を有する。この システムは、キャリア信号パターンに応答してサブシステムのクロックを高動作 周波数と低動作周波数の間で切り換える手段を有する。 図面の簡単な説明 次に、本発明の好ましい実施形態を図面と関連させて説明する。 第１図は、高速モデムの高位ブロック図である。 第２図は、第１図の高速モデムのＣＯＤＥＣおよびＤＳＰ部分の機能を示す高 位ブロック図である。 第３図は、モデムのＣＯＤＥＣ部に実装した本発明のブロック図である。 第４図は、本発明の機能を支援することができる信号のグラフである。 第５図は、第１図のモデムのＤＳＰ部に実装した本発明のブロック図である。 第６図は、第１図のモデムのマイクロプロセッサ部に実装した本発明の高位ブ ロック図である。 好ましい実施形態の説明 本発明をさらに理解するためには、最新のモデムの動作を幅広く理解すること から始めるのが有効である。第１図および第２図にモデムの動作を示す高位ブロ ック図を示す。 第１図は、そのサブシステムを特に示したモデム全体の高位ブロック図である 。第１図について説明する。ホスト・コンピュータ１０がモデム１２に接続され 、モデム１２は電話網１４に接続される。モデム１２は、周辺装置から網を分離 するインタフェース装置であるデータ・アクセス装置（「ＤＡＡ」）１６を含む 。ＤＡＡ１６は、モデム１２のアナログ・ディジタル・インタフェースであるＣ ＯＤＥＣサブシステム１８に接続される。ＣＯＤＥＣ１８は、モデム１２のディ ジタル信号処理機能を含むディジタル信号処理プロセッサ（「ＤＳＰ」）サブシ ステム２０に接続される。ＤＳＰ２０は、モデム１２のプロトコル、誤り検査お よび圧縮機能、ならびに全般的な監視機能を含むマイクロプロセッサ・サブシス テム２２に接続される。 第２図は、ＣＯＤＥＣ１８およびＤＳＰ２０の機能の高位ブロック図である。 次に第２図について説明する。ＤＳＰ２０は、適当なプロトコルが添付されたデ ィジタル・データをマイクロプロセッサ２２から受け取る符号器２４を含む送信 関連の構成要素を有する。データは圧縮されていてもよい。符号器２４は、いく つかのビット・パターンをそれぞれのキャリア変化に符号化する。例えば、トレ リス符号化は、それぞれのキャリア変化に対して３２通りの変調状態（５ビット ）を提供する。符号器の出力は、符号化されたデータでキャリアを変調する変調 器２６に供給される。直交振幅変調が高性能変調手法として一般に使用されてい る。変調器２６の出力は、送信波形整形機能を実行する出力フィルタ２８に供給 される。出力フィルタ２８の出力は、第１図のＣＯＤＥＣ１８に供給される。 ＤＳＰ２０の受信関連構成要素には、ＣＯＤＥＣ１８に接続され、これからデ ィジタル・データを受け取る入力フィルタ３０が含まれる。入力フィルタ３０は 、雑音を低減させる受信ディジタル・フィルタである。入力フィルタ３０の出力 は復調器３１に供給され、そこで、キャリア信号からデータが復調される。復調 されたデータは、通信チャネルの振幅ひずみまたは位相ひずみを補正する適応デ ィジタル・フィルタである等化器３２に送られる。復調されたデータは、キャリ アリカバリ（「ＣＲ」）モジュール３３にも供給される。ＣＲ３３は、周波数オ フセットの減損を追跡し、これを補正するフェーズ・ロック・ループである。復 調器３１の出力は、シンボル・タイミング・リカバリ（「ＳＴＲ）」）モジュー ル３４にも供給される。送信モデムおよび受信モデムはともに発振器を有する。 モデムが適正に機能するためには、送信モデムおよび受信モデムの発振器が、公 称周波数の０．０１％以内の周波数の交流信号を出力しなければならない。周波 数が異なる場合、局所クロックの周波数とは異なる速度でデータが受け取られる 。クロックが同期していない場合、モデムは、サンプルを取り逃がすかまたは１ つ余計に取ることになってしまう。この問題を解決するために、局所クロックは 、ＳＴＲ３４によって遠隔クロックに合わせて調整される。 等化器３２の出力は復号器３５に送られ、そこで、データが、より一般的な２ 進ワードに復号され、伸張および誤り検出を行うマイクロプロセッサ２２に送ら れる。 各モデムを、常に送信が可能なようにする、すなわち同時送信が可能なように することによって、全二重通信が提供される。これは、発信信号と受信信号を混 合するものである。ただし受信信号は、エコー・キャンセレーション・モジュー ル３６および加算結合点３８の使用によって再び分離される。 ＣＯＤＥＣ１８は、ディジタル・アナログ変換器４０、アナログ・ディジタル 変換器４２、およびインピーダンス整合機能を実行する一対のアナログ・バッフ ァ４４および４６を含む。バッファ４４および４６は、電話網１４に接続された ＤＡＡ１６に接続される。 本発明は、電子回路の電力消費に影響する因子を認識し、これを利用する。基 本的な関係は次の式１で示される。 Ｐ＝Ｋ＋ａｆ（１） ただし、 Ｐ＝電力 Ｋ＝定数 ａ＝比例パラメータ ｆ＝回路の動作周波数 一般にａｆ項が、全ての高性能電子回路を支配する。したがって、回路が、低 い周波数で動作可能である場合には消費電力は低下する。しかし、高性能モデム の場合には、データ処理集中的な多数の機能が必要となる。これは、パワフルな ディジタル・プロセッサが必要であることを意味し、このことは、プロセッサ回 路を高周波数で動作させなければならないことを意味する。したがってモデムは 、ポータブル・コンピュータではバッテリ電力の大きな部分を消費し、デスクト ップ・コンピュータでは実質的な電力消費者となっている。従来技術ではこの問 題を、ホスト・コンピュータに基づくあるルーチンによって処理していた。その ルーチンは、モデムによるデータ通信（双方向伝送）が所定の時間の間停止した ことを検出し、この時点で、ホスト・コンピュータがモデムにコマンドを送り、 電話網から切り離し、完全にパワーダウンさせるようになっている。この方法は 、バッテリ寿命を最適化し、デスクトップ・コンピュータの電力消費を低減させ るが、ある状況ではデータ通信速度を非常に低下させる。電話網を介した接続が 切断されると、再ダイヤルし、通信プロトコルを再確立し、それぞれのモデムの ヒ ューリスティック機能を再訓練するのに比較的長い時間がかかる。 本発明は、切断を指示するコマンドをユーザが発するまで電話網接続を維持す ることでこの問題に対処する。しかし、この維持される接続は、従来の方法が接 続を維持するのに必要とする電力よりもはるかに少ない電力を消費する非常に特 殊なものである。これが可能となるのは、高い計算パワーを必要とするのが、モ デムが実際にデータを送っているときか、またはモデムが、そのヒューリスティ ック補償機能を絶えず訓練することによって最適な通信経路を維持しているとき に限られるためである。これらの補償機能が実行されていないか、または一部し か実行されていない場合には、モデムが必要とする計算パワーは、電話網接続の 維持に必要なものだけに限定される。本発明によれば、モデムは少なくとも２つ の動作状態を有する。モデムの全機能を使用できるフル・パワー状態すなわちデ ータ状態、およびモデムのいくつかの機能がシャットダウンされ、モデムのサブ システムのクロックが低い周波数で動作するが、電話網接続は維持される低電力 状態である。 本発明は、いくつかの実施態様を有する。例えば、ある機能のみをアクセス可 能にするか、または電力消費とモデムの応答時間とをトレードオフすることによ って、モデムの機能の一部分のみをシャットダウンさせることが実現可能である 。 電力消費が最も低くなる実施態様はＣＯＤＥＣで実施することである。これは 、キャリアの正弦波を送受信するＤ／Ａ、Ａ／Ｄの使用から成る。追加論理が、 受信信号の０交差周波数を検査して、それが有効なキャリア信号であるか否かを 判定する。他の全てのモデム・クロックは、電力を節約するためにシャットダウ ンされる。ＣＯＤＥＣが追加の受信論理を有するのは、同様に非活動状態にある ことを確認するためにもう一方のモデムを監視しなければならないためである。 ＣＯＤＥＣはさらに、キャリア信号を送るのに十分な送信論理を有する。 本発明をＤＳＰに実装することもできる。設計者が、Ａ／ＤおよびＤ／Ａ回路 を含むＣＯＤＥＣの制御手段を持たず、ＤＳＰの設計を行っている場合には、キ ャリア信号を生成し復号する論理をＤＳＰに配置してもよい。 本発明をマイクロプロセッサに実装することもできる。設計者が、ＣＯＤＥＣ およびＤＳＰにアクセスを有しない場合には、本発明をプロトコル・レベルでマ イクロプロセッサに実装することができる。この場合本発明は、マイクロプロセ ッサのクロック速度のみを低下させる。 本発明を、ホスト・コンピュータに実装することもできる。この場合、ホスト ・コンピュータはソフトウェアで、マイクロプロセッサおよびＤＳＰの機能をエ ミュレートする。この構成は、仮想マイクロプロセッサおよびＤＳＰを有する。 この場合本発明は、ホスト・コンピュータのクロック速度を低下させる。 第３図は、高速モデムのＣＯＤＥＣ部に実装された本発明を示すブロック図で ある。次に、第３図について説明する。ホスト・コンピュータに接続された送信 モデムの一部分である第１のＣＯＤＥＣ４８が、第１のＤＡＡ４９、電話網１４ 、および第２のＤＡＡ５０を介して第２のＣＯＤＥＣ５１に接続される。第２の ＣＯＤＥＣ５１は、宛先ホスト・コンピュータに接続された宛先モデムの一部分 である。第１および第２のＣＯＤＥＣ、モデムおよびホスト・コンピュータは第 １図に示したものである。第１のＣＯＤＥＣ４８では、正弦波ＲＯＭテーブル５ ２が、ディジタル・アナログ変換器（「Ｄ／Ａ」）５４に接続される。ＲＯＭテ ーブル５２は、Ｄ／Ａを通過したときに正弦波を生成するディジタル・データを 提供する。したがって、ＲＯＭテーブル５２およびＤ／Ａ５４の組合せはディジ タル方式で開始される正弦波発生器である。Ｄ／Ａ５４は、第１のＤＡＡ４９に 接続される。着信したアナログ信号の雑音を低減させるアナログ・フィルタ５６ が、ＤＡＡ４９に接続される。アナログ・フィルタ５６の出力はキャリア検出モ ジュール５８に供給される。キャリア検出モジュール５８はキャリアのパワーを 測定し、パワーがあるときにはハイレベル信号を、パワーがないときには０レベ ル信号を出力する。キャリア検出モジュール５８の出力はパルス幅カウンタ６０ に接続される。パルス幅カウンタ６０は、キャリア検出モジュール５８から供給 されたパルスの長さを測定し、そのパルスの幅を表すディジタル出力信号を供給 する。これは一般に、パルスがハイレベルとなったことを検出し、パルスが再び ローレベルになるまでのクロック・サイクル数を計数することによって実施され る。したがって、パルス幅カウンタ６０の出力信号はクロック・サイクルのカウ ント数である。この信号は比較器６２に供給される。比較器６２では、パルス幅 カウンタ６０からのクロック・サイクルのカウント数が、予め定めたしきい値と 比較さ れる。例えば、２０カウントは長いパルス、１０カウントは短いパルスなどと定 義する。６０クロック・サイクルなどの指定の期間カウントがなければパルスが ないと定義する。比較器６２の出力は、受信した入力パルスが長、短、なしのい ずれであるかを指示したディジタル信号である。比較器６２の出力は、ピンポン 状態機械６４に供給される。ピンポン状態機械６４は、比較器６２から信号を受 け取り、受け取った入力信号およびシステムの現在の状態に応じた出力信号を生 成する。状態機械は、２つ以上の状態で動作可能なシステムにたびたび使用され るものであり、当技術分野では周知である。状態機械６４は、ソフトウェアで実 施することもハードウェアで実施することもできる。本発明では、低電力状態、 および高電力状態すなわちデータ電力状態の２つの状態を使用する。したがって 状態機械は、２状態のみを有していれば足りる。ハードウェアでは、１つのフリ ップ・フロップおよび適当な組合せ論理によってこれを実現することができる。 ソフトウェアでは、状態を指示するフラグを設定するか、またはコード・シーケ ンス中の位置が状態を指示するようにする。例えば、システムが、コードの特定 の領域を実行しているとき、このシステムは特定の状態にあるとする。状態機械 の出力によって、これに連結したシステムの状態が変化する。全二重通信を望ま ない状況では、いわゆる「ピンポン」状態機械が使用される。ピンポン状態とは 、状態信号が遠隔装置に送られ確認応答を待つことを意味する。ピンポン状態機 械の出力はクロック制御７０に接続されるとともに、データ・チャネル７２を介 してモデムの残りのサブシステムに接続される。第１のＣＯＤＥＣ４８はさらに 、着信したアナログ信号をディジタル・サンプルに変換するＡ／Ｄ７４を含む。 第２のＣＯＤＥＣ５１の機能構成要素は、第１のＣＯＤＥＣ４８の機能構成要 素と同一である。これには、入力が第２のＤＡＡ５０に接続され、出力がキャリ ア検出論理７８の入力に接続されたフィルタ７６が含まれる。キャリア検出論理 ７８の出力はパルス幅カウンタ８０の入力に接続される。パルス幅カウンタ８０ の出力は比較器８２の入力に接続される。比較器８２の出力は、ピンポン・モジ ュール８４の入力に接続される。ピンポン・モジュール８４の出力は、クロック 制御９０の入力に接続されるとともに、データ・チャネル９２を介して第２のモ デムの残りのサブシステムに接続される。第２のＣＯＤＥＣ５１はさらに、着信 したアナログ信号をディジタル・サンプルに変換するＡ／Ｄ９４を含む。 第３図に記載したシステムの動作を、第４図に示す波形と関連させて説明する 。ユーザが、１台のコンピュータから他のコンピュータに電話システムを介して データを伝送したいときには、ユーザのコンピュータのアプリケーション・ソフ トウェアが、取り付けられたモデムに適当なコマンドを発行する。電話番号がダ イヤルされる。宛先モデムがピックアップした後、２つのモデムは、それら自体 についての情報を交換し、その情報に基づいて通信速度が設定される。さらに、 ２つのモデムのヒューリスティック機能が、通信チャネルのひずみを補償する訓 練ルーチンを開始する。全ての準備が完了すると、確立された接続を介してユー ザ・データが送られる。データが伝送されている間、モデムはフル・パワー状態 にある必要がある。このモードを、データ・パワー・モードまたはフル・パワー ・モードと呼ぶ。指定された期間の間、いずれのコンピュータにも送信するデー タがなくなったにもかかわらず、ユーザが、ハングアップを指示するコマンドを 発しない場合には、モード・シフト手順を開始するコマンドが、一方または両方 のモデムによって発行される。モード・シフト手順によって、両方のモデムが、 低電力のスタンバイ・モードにシフトされる。どちらのモデムからでもモード・ シフト手順を開始することができる。 この手順の第１の段階は、送信または受信中のユーザ・データがないことを検 出することから成る。この機能は、マイクロプロセッサ内に位置する非活動状態 タイマ、またはホスト・コンピュータによって実行される。非活動状態にあるた め、ホスト・コンピュータが、自体を低電力状態にしなければならないと判定し た場合には、ホスト・コンピュータのソフトウェア・ルーチンが、モデムのマイ クロプロセッサにコマンドを送り、パワー・ダウン・シーケンスを開始させる。 マイクロプロセッサは、ＤＳＰおよびＣＯＤＥＣに、低電力モードに切り換える ようコマンドを送る。低電力モードに切り換えるコマンドを受け取った後、ピン ポン状態機械６４によって信号が、正弦波テーブル５２に送られる（ＣＯＤＥＣ ４８を含むモデムで手順が開始されたと仮定する）。ピンポン状態機械６４はさ らに、モデムの使用状態の変化を検知するのに必要な第３図に示した構成要素を 除く全てのＣＯＤＥＣ４８の回路の電力を切るようその論理に指令する出力をク ロック制御７０に供給する。ピンポン状態機械６４はさらに、データ経路を介し てモデムの残りの機能単位であるＤＳＰおよびマイクロプロセッサに信号を送り 、低電力モードに入れ、それらの構成要素をシャットダウンさせる。 ピンポン状態機械６４のパワー・ダウン・コマンドは第１図のＤＳＰ２０に供 給される。これは、ＤＳＰのクロック制御に伝達される専用ピン上のハードワイ ヤード信号、またはディジタル・ワード・コマンドの形態をとることができる。 ＤＳＰのクロック制御は、ＤＳＰが消費する電力を低減させるスキームを実施す る。これは、ＤＳＰのクロックを完全にパワー・ダウンさせるか、あるいは低電 力モードで不必要な全てのプロセスまたはいくつかのプロセスをシャットダウン し、ＤＳＰのクロックを低い周波数で動作させることによって電力を低減させる 。 パワー・ダウン・コマンドを受け取った後、正弦波テーブルは指定の信号の送 信を開始する。このような信号の例を第４図に示す。第４図では、４つの信号の グラフがセットになっている。各ケースとも、Ｙ軸は振幅を表し、Ｘ軸は時間を 表す。次に第４図について説明する。Ｘ軸１００の信号は、低電力状態に切り換 えるコマンドを受け取った後に正弦波テーブル５２およびＤ／Ａ変換器５４が出 力する信号である。参照符号１０２から１０４までの間、正弦波テーブル５２お よびＤ／Ａ変換器５４は指定されたパターン（この場合は４つ）の正弦波を出力 する。参照符号１０４から１０６までの間、正弦波テーブル５２およびＤ／Ａ変 換器５４は信号を出力しない。その後、後に論じる変更コマンドが出されるまで このパターンの正弦波が繰り返される。この正弦波パターンは、ＤＡＡ４９、電 話網１４を通ってＣＯＤＥＣ５１を含む第２のモデムのＤＡＡ５０に送られる。 正弦波パターンの雑音がフィルタ７６によって除去される。フィルタリングされ た正弦波パターンはキャリア検出論理７８に送られる。キャリア検出論理７８は 、キャリア信号のパワーの存在を検出し、直ぐに論理１信号を出力する。これが 、第４図の参照符号１１２に示されている。時刻１０２から１０４までの一連の 正弦波が終了すると、キャリア検出論理７８はパワーがないことを検出し、参照 符号１１４に示すように論理０信号を出力する。キャリア検出論理７８の出力信 号はパルス幅カウンタ８０に供給される。パルス幅カウンタ８０では、論理１信 号の発生によって、システム・クロック（図示せず）のクロック・サイクルをカ ウ ントするカウンタが開始される。パルス幅カウンタ８０への入力が０状態になる と、カウンタはストップし、比較器８２にそのカウントを供給する。比較器82が 、パルス幅カウンタ８０から受け取ったカウントを所定のカウントと比較する。 パルスの長、短、なしを指定するモデム・プロトコルは予め定められている。こ のケースでは、４つの正弦波を指示するカウントが長いパルスとして定義されて いる。比較器８２は、長いパルスを受け取ったことを指示する出力信号をピンポ ン・モジュール８４に供給する。このモデム・プロトコルはさらに、ユーザ・デ ータが指定の時間の間送受信されていないこと、したがって、両方のモデムを低 電力モードにしなければならないことをこの長いパルスが意味していることを指 示する。長いパルスを受け取ったことを指示する信号を受け取った後、ピンポン ・モジュール８４は、クロック制御９０に、モデムの使用状態の変化を検知する のに必要な第３図に示した構成要素を除く全てのＣＯＤＥＣ５１の回路の電力を 切るようその論理に指令する出力を供給する。ピンポン・モジュール８４はさら に、正弦波テーブル８６にコマンドを送り、長いカウントを与える正弦波パター ンの送信を開始させる。このパターンが、第４図の信号１２０に示されている。 信号１２０は、４つの正弦波の後に信号のない期間が４つの正弦波に相当する期 間のあいだ続くパターンの信号である。ただし、正弦波テーブル８６およびＤ／ Ａ８８によって送られた正弦波パターンは、正弦波テーブル５２およびＤ／Ａ５ ４によって送られた第４図に示す正弦波パターンに対してオフセットしている。 すなわち、１０２から１０４までの期間はＣＯＤＥＣ４８が正弦波信号を送り、 １０４から１０６までの期間はＣＯＤＥＣ５１が正弦波信号を送る。ＣＯＤＥＣ ５１からの信号は、低電力モードにするための信号をＣＯＤＥＣ５１が受け取っ たことの確認をＣＯＤＥＣ４８に与えるためのものである。ピンポン・モジュー ル８４はさらに、データ経路９２を介して第２のモデムの残りの機能単位である ＤＳＰおよびマイクロプロセッサに信号を送り、低電力モードに入れ、それらの 構成要素をシャットダウンさせる。次いで低電力モード信号である長いパルスが 、次の事象まで交互ベースで送られる。モデムがこのモードにあるときには、他 のデータは一切伝送されないが、電話網を介した接続は維持される。 ユーザ・データを送る準備が再びできたときには、ホスト・コンピュータが取 り付けられたモデムに適当なコマンドを送る。次いでモデムは、ピンポン状態機 械に起動ハンドシェークに入るよう要求を送る。 遠隔モデムのピンポン状態機械は、短いパルスを受け取ったことを指示する信 号を比較器６２から受け取ると、短いパルスを出力するよう命令する信号を正弦 波ＲＯＭテーブル５２に出力する。短いパルスは、送信モデムが短いパルスを受 け取ったことの確認を与えるためのものである。この時点で、一方または両方の ホスト・コンピュータが、モデム接続を活動状態に戻すよう要求していることを 両方のモデムが知り、適当なコマンドを発行して、全てのサブシステムをデータ ・モードに戻す。 第３図に示した実施形態では、モデムを再訓練しなければならない。しかし、 この再訓練プロセスは、回線が切れた場合よりも迅速である。これは、システム が低電力状態になった時点でひずみ補償設定が保存されること、および、電話網 を介して確立された接続上のひずみは大幅に変化しないことによる。また、受信 した正弦波信号のひずみを追跡し続けることも可能である。 第５図は、ＤＳＰに実装された本発明のブロック図である。第５図には、ＤＡ Ａ１６、これに接続されたＣＯＤＥＣ１８、これに接続されたＤＳＰ２０、およ びこれに接続されたマイクロプロセッサ２２が示されている。宛先モデムのＤＳ ＰはＤＳＰ２０と同一であるので便宜上図示しない。次に第５図について説明す る。マイクロプロセッサ２２は、Ｉ／Ｏインタフェース１３４、バス１３６、Ｉ ／Ｏ１３８およびデータ経路１４０を介してピンポン状態機械１４２に接続され る。第１図のコンピュータ１０が、データ転送が行われていないことをその活動 状態タイマを介して検出したときには、このコンピュータはマイクロプロセッサ ２２にコマンドを送る。マイクロプロセッサ２２からのコマンドは、Ｉ／Ｏ１３ ４、バス１３６、Ｉ／Ｏ１３８、およびデータ経路１４０を介してピンポン状態 機械１４２に伝達される。ピンポン状態機械１４２は、等化器３２、復調器３１ 、復号器３５、符号器２４、変調器２６、およびエコー・キャンセラ３６をシャ ットダウンするようにＤＳＰ２０のクロック制御１７８をプログラムする。ピン ポン状態機械１４２は、データ経路１４４を介して正弦波テーブル１４６にコマ ンドを送り、受信モデムが受信したときに、送信モデムが低電力状態への遷移を 開 始したことを指示する正弦波を生成させる。 この正弦波キャリア信号は、送信フィルタ１５０を介してＩ／Ｆ１５１および ＣＯＤＥＣ／ＤＳＰバス１５２に伝送される。ＣＯＤＥＣ／ＤＳＰバス１５２は シリアル・バス、パラレル・バスのいずれでもよい。このキャリア正弦波は、Ｉ ／Ｆ１５３を介してＣＯＤＥＣ１８によって受け取られ、データ経路１５４を介 してＤ／Ａ１５５に送られ、ここで、アナログ信号に変換され、ＤＡＡ１６を介 して電話システムに入れられる。 受信方向では、アナログ信号が電話網からＤＡＡ１６を介してＣＯＤＥＣ１８ に入る。ＣＯＤＥＣ１８のＡ／Ｄ１５６で、このアナログ信号が一連のディジタ ル・サンプルに変換される。このディジタル・サンプルは、インタフェース１５ ３および１５１を介してフィルタ１５８に送られ、雑音が低減される。フィルタ １５８の出力は、データ経路１６０を介して加算結合点１６２に、データ経路１ ６４を介してキャリア検出論理１６６に送られる。受信側では、フル・パワー機 能がシャットダウンされていないので、この信号は両方の経路に送られる。キャ リア検出論理１６６の出力は、データ経路１６８を介してパルス幅カウンタ１７ ０に渡る。パルス幅カウンタ１７０の出力は、データ経路１７２を介して比較器 １７４に伝達される。比較器１７４が、パルス幅カウンタ１７０からのクロック ・サイクルのカウントを予め定めたしきい値と比較し、長、短、なしの３つの入 力パルスのうちのどのパルスを受信したかを指示するディジタル信号出力を供給 する。比較器１７４の出力は、データ経路１７６を介してピンポン状態機械１４ ２に伝達される。比較器１７４の出力が低電力状態を指示する長いパルスである 場合、ピンポン状態機械は、データ経路１７６を介してクロック制御１７８にパ ワー・ダウン信号を送る。クロック制御１７８は、復調３１、等化３２、キャリ アリカバリ３３、シンボル・タイミング・リカバリ３４、復号３５およびエコー ・キャンセレーション３６から成る受信側の複雑なディジタル機能をシャットダ ウンする。さらに、ピンポン・モジュール１４２は、長いカウントを与える正弦 波パターンの送信を開始させるコマンドを正弦波テーブル１４６に送る。 使用できる機能は、正弦波発生器１４６、送信フィルタ１５０、受信フィルタ １５８、キャリア検出論理１６６、パルス幅カウンタ１７０、比較器１７２およ びピンポン状態機械１４２のみである。この動作によって、クロック速度が約９ ０％にまで低下する。 ＳＴＲ３４およびＣＲ３３を、低電力状態で動作を継続させるか、またはオフ にするように選択することができる。これらを低電力モードで動作し続けさせる 場合には、システムが、データ・パワー・モードすなわちフル・パワー・モード に切り換えられたときの再訓練サイクルを短くすることができる。このオプショ ンによって、データ伝送要求の応答時間が短くなるが、消費電力は大きくなる。 単純なキャリア信号を生成するのに必要な処理は、高いデータ転送速度でユー ザ・データを送受信するのに必要な処理よりもはるかに単純であるので、パワー ・ダウン・モードでＤＳＰのクロック速度を低減させることが可能である。 どのくらいの電力を低減できるかを判定する基準は、動作を維持しなければな らない全ての機能が必要とする計算パワーをまず計算し、この電力を、機能の全 てを実行するのに必要な総計算パワーから引くことによって得られる。次いで、 クロックを式１に従って低速にする。電力消費のトレードオフは以下の通りであ る。すなわち、パルス幅が長いほど、論理を低速にすることができ、したがって 、電力を低くすることができる。パルス幅が非常に長くなると、オンに戻すまで の遅延が大きくなり、ユーザがフラストレーションを感じることになる。最適な 範囲は、１０〜２０ミリ秒であると推測される。 ＤＳＰを扱う第５図の例では、ＣＯＤＥＣ１８を制御することができず、した がってこれは常に活動状態にある。 第６図は、マイクロプロセッサ・サブシステムに実装された本発明の高位ブロ ック図である。マイクロプロセッサ・サブシステムに本発明を実装すると、潜在 的な電力節減は最も小さくなる。これは、ＣＯＤＥＣまたはＤＳＰを低電力状態 で動作させることができないためである。しかしそれでも、マイクロプロセッサ に実装することでかなりの電力節減を達成することが可能である。ＤＳＰまたは ＣＯＤＥＣへの設計アクセスが実際的でないときに、設計者はこのような実施態 様を選択することになろう。次に第６図について説明する。マイクロプロセッサ ２２は、ブロック１８０に示す誤り訂正およびデータ圧縮機能を含む。これらの 機能はともに、多くの計算パワーを必要とする。状態機械１８２が、マイクロプ ロセッサ２２に追加され、誤り訂正／データ圧縮モジュール１８０と通信する。 ピンポン状態機械１８２は、全体が、ソフトウェアまたはマイクロコードで実施 される。ピンポン型の状態機械である必要はない。ホスト・インタフェース１８ ４によって、ホスト・コンピュータ１０は、一般にはモデムに、具体的にはマイ クロプロセッサ２２に接続され、ホスト・コンピュータが、誤り訂正／データ圧 縮モジュール１８０と通信することが可能となる。インタフェース１８４は、例 えば、ＰＣＩ、ＰＣＭＣＩＡ、ＩＳＡ、パラレルなどのハードウェアとソフトウ ェアの組合せとなる。誤り訂正／データ圧縮モジュール１８０は、モデム・デー タ・ポンプ制御１８６を介してＤＳＰ２０と通信する。モデム・データ・ポンプ １８６は、ハードウェアとソフトウェアの組合せとして実装され、非変調データ および制御情報をＤＳＰとの間で送受信する機能を実行する。最後に、クロック 制御１８８が、誤り訂正／データ圧縮モジュール１８０と通信する。クロック制 御１８８は、モジュール１８２から受け取ったコマンドに応答してマイクロプロ セッサ２２のクロック速度を制御する。ピンポン状態機械は、ホスト・コンピュ ータ１０、またはマイクロプロセッサ２２内に位置する非活動状態タイマから、 伝達するデータがないためにモデムをシャットダウンするコマンドを受け取る。 このようなコマンドを受け取ると状態機械１８２は、１）誤り訂正および／また はデータ圧縮処理を中断させ、２）遠隔モデムのピンポン状態機械に、これを低 電力状態にするメッセージを送り、３）クロック制御モジュール１８８に、マイ クロプロセッサ２２のクロック周波数を低電力周波数に下げるコマンドを送る。 状態機械１８２は、遠隔モデムがデータを送信しようとしていることを指示する メッセージがあるかどうか遠隔モデムに問い合わせ、ホスト・コンピュータがデ ータを送信しようとしていることを指示するメッセージがあるかどうかホスト・ コンピュータ１０に問い合わせる。どちらかのメッセージを受け取ると、状態機 械１８２は、１）マイクロプロセッサのクロックをフル・データ・モードの速度 に戻すコマンドをクロック制御１８８に送り、２）誤り訂正およびデータ圧縮機 能を活動化させ、３）データ伝送の準備ができたことを指示するメッセージを遠 隔モデムに返す。 好ましい実施形態には、本発明の範囲から逸脱することなく多くの変更および 修正が可能であることを以上から理解されたい。したがって、本明細書に具体的 に記載した以外の発明を添付の請求の範囲の範囲内で実施可能であることを理解 されたい。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，ＤＥ，ＤＫ，ＤＫ，Ｅ Ｅ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ， ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，Ｍ Ｋ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＫ，ＴＪ， ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．１つまたは複数のクロックによって動作する複数のサブシステムを含み、ホ スト・コンピュータに接続されたモデムの電力消費を低減させるシステムにおい て、 前記モデムの入力と通信し、受信したキャリア信号パターンを検出する手段と 、 前記検出手段と通信し、前記検出したパターンの変化に応答してキャリア信号 パターンを生成し、それを発信する手段と、 前記検出手段と通信し、前記キャリア信号パターンに応答して高動作周波数と 低動作周波数の間で前記クロックを切り換える手段と を含むことを特徴とするシステム。 ２．前記クロックが前記低動作周波数にあるときに、前記複数のサブシステムの うちの１つまたは複数のサブシステムを選択的にオフに切り換える手段と、前記 クロックが前記高動作周波数にあるときに、前記オフに切り換えたサブシステム のうちの１つまたは複数のサブシステムを選択的にオンに切り換える手段とをさ らに含むことを特徴とする請求項１に記載のシステム。 ３．前記複数のサブシステムが、それぞれがクロックによって動作するＣＯＤＥ Ｃサブシステム、ＤＳＰサブシステムおよびマイクロプロセッサ・サブシステム を含み、 キャリア信号のパターンを生成し、それを発信する前記手段、受信した前記非 変調キャリア信号パターンを検出する前記手段、および前記キャリア信号パター ンに応答して前記高動作周波数と前記低動作周波数の間で前記クロックを切り換 える前記手段が、前記マイクロプロセッサ・サブシステム、前記ＤＳＰサブシス テム、および前記ＣＯＤＥＣサブシステムの中に分布する ことを特徴とする請求項１に記載のシステム。 ４．受信した前記非変調キャリア信号パターンを検出する前記手段、および前記 キャリア信号のパターンに応答して前記高動作周波数と前記低動作周波数の間で 前記クロックを切り換える前記手段が、前記ＤＳＰサブシステムに含まれること を特徴とする請求項３に記載のシステム。 ５．非変調キャリア信号パターンを生成し、それを発信する前記手段、受信した 前記非変調キャリア信号パターンを検出する前記手段、および前記非変調キャリ ア信号パターンに応答して前記高動作周波数と前記低動作周波数の間で前記クロ ックを切り換える前記手段が、前記ＣＯＤＥＣサブシステムに含まれることを特 徴とする請求項３に記載のシステム。 ６．前記マイクロプロセッサが誤り訂正手段を含み、 前記マイクロプロセッサが、前記クロックが前記低動作周波数にあるときに、 前記誤り訂正手段をオフに切り換える手段と、前記クロックが前記高動作周波数 にあるときに、前記誤り訂正手段をオンに切り換える手段とを含む ことを特徴とする請求項３に記載のシステム。 ７．前記マイクロプロセッサが、データ圧縮手段を含み、 前記マイクロプロセッサが、前記クロックが前記低動作周波数にあるときに、 前記データ圧縮手段をオフに切り換える手段と、前記クロックが前記高動作周波 数にあるときに、前記データ圧縮手段をオンに切り換える手段とを含む ことを特徴とする請求項３に記載のシステム。 ８．前記ＤＳＰが、前記ＣＯＤＥＣと通信し、前記ＣＯＤＥＣから受け取った入 力をフィルタリングする手段と、前記ＣＯＤＥＣと通信する前記ＤＳＰ内にあっ て、前記ＤＳＰの出力をフィルタリングする手段とを含み、 前記システムが、前記クロックが前記低動作周波数にあるときに、前記ＤＳＰ の入力および出力をフィルタリングする前記手段をオフに切り換える手段と、前 記クロックが前記高動作周波数にあるときに、前記フィルタリング手段をオンに 切り換える手段とを含む ことを特徴とする請求項３に記載のシステム。 ９．前記ＤＳＰが、前記入力フィルタ手段と通信する変調手段と、前記出力フィ ルタ手段と通信する復調手段とを含み、 前記システムが、前記クロックが前記低動作周波数にあるときに、前記変調お よび復調手段をオフに切り換える手段と、前記クロックが前記高動作周波数にあ るときに、前記変調および復調手段をオンに切り換える手段とを含む ことを特徴とする請求項３に記載のシステム。 １０．前記ＤＳＰが、前記変調手段と通信するモデム信号の符号化手段と、前記 復調手段と通信するモデム信号の復号化手段とを含み、 前記システムが、前記クロックが前記低動作周波数にあるときに、前記符号化 および復号化手段をオフに切り換える手段と、前記クロックが前記高動作周波数 にあるときに、前記符号化および復号化手段をオンに切り換える手段とを含む ことを特徴とする請求項３に記載のシステム。 １１．前記ＤＳＰが、前記入力および出力フィルタ手段と通信するエコー・キャ ンセレーション手段を含み、 前記システムが、前記クロックが前記低動作周波数にあるときに、前記エコー ・キャンセレーション手段をオフに切り換える手段と、前記クロックが前記高動 作周波数にあるときに、前記エコー・キャンセレーション手段をオンに切り換え る手段とを含む ことを特徴とする請求項３に記載のシステム。 １２．前記ＤＳＰが、前記ＤＳＰの入力に接続され、これと通信するひずみ補償 手段を含み、 前記システムが、前記クロックが前記低動作周波数にあるときに、前記エコー ・キャンセレーション手段をオフに切り換える手段と、前記クロックが前記高動 作周波数にあるときに、前記エコー・キャンセレーション手段をオンに切り換え る手段とを含む ことを特徴とする請求項３に記載のシステム。 １３．前記ひずみ補償手段が、それぞれが前記ＤＳＰの入力と通信する等化手段 、シンボル・タイミング・リカバリ手段、およびキャリアリカバリ手段を含むこ とを特徴とする請求項１２に記載のシステム。 １４．前記キャリア信号が、非変調キャリア信号であることを特徴とする請求項 ３に記載のシステム。 １５．非変調キャリア信号パターンを生成し、それを発信する手段が、 前記ＤＳＰの前記出力フィルタに接続され、アナログ・ディジタル変換器を通 過するときに正弦波を生み出すディジタル・パターンを生成する正弦波発生器と 、 前記ＣＯＤＥＣ内にあって、前記正弦波発生器に有効に接続されたアナログ・ ディジタル変換器と を含むことを特徴とする、請求項８に記載のシステム。 １６．前記受信した非変調キャリア信号パターンを検出する手段が、 前記ＤＳＰの前記入力フィルタに接続され、前記非変調キャリアのパワーを測 定し、パワーがあるときにハイレベル信号を出力し、パワーがないときに０レベ ル信号を出力するように適合されたキャリア検出論理と、 前記キャリア検出論理と有効に通信し、前記キャリア検出論理が出力した前記 ハイレベル信号の持続時間を測定するように適合されたパルス幅カウンタと、 前記パルス幅カウンタと有効に通信し、前記ハイレベル信号の前記持続時間を 予め定めたしきい値と比較し、どのパターンの非変調キャリアを受け取ったかを 指示する出力信号を生成するように適合された比較器と を含むことを特徴とする、請求項１５に記載のシステム。 １７．前記非変調キャリア信号パターンに応答して、前記高動作周波数と前記低 動作周波数の間で前記クロックを切り換える前記手段が、前記比較器の出力に接 続された入力および前記正弦波発生器に接続された出力を有し、データ周波数と 低電力周波数の間で前記クロックを切り換える出力信号を前記比較器の出力信号 の関数として生成するように適合された前記状態機械を含むことを特徴とする、 請求項１６に記載のシステム。 １８．前記非変調キャリア信号パターンが、正弦波がない状態が指定の期間続い たあとに、指定の数の正弦波が続くパターンを含むことを特徴とする、請求項１ ７に記載のシステム。 １９．前記ＤＳＰサブシステムおよび前記マイクロプロセッサ・サブシステムが 、前記ホスト・コンピュータによってエミュレートされることを特徴とする、請 求項３に記載のシステム。 ２０．それぞれがクロックによって動作するマイクロプロセッサ・サブシステム 、ＤＳＰサブシステム、ＣＯＤＥＣサブシステム、およびＤＡＡサブシステムを 含み、ホスト・コンピュータに接続されたモデムの電力消費を低減させるシステ ムにおいて、 前記ＣＯＤＥＣ内に位置し、前記ＤＡＡサブシステムに接続された正弦波発生 器と、 前記ＤＡＡサブシステムに接続され、非変調キャリアのパワーを測定し、前記 ＤＡＡサブシステムがキャリア信号を受け取っている時間を指示する出力信号を 供給するように適合されたキャリア検出論理と、 前記キャリア検出論理と有効に通信し、前記ＤＡＡサブシステムがキャリア信 号を受け取っている前記時間を測定するように適合されたパルス幅カウンタと、 前記パルス幅カウンタと有効に通信し、前記時間を比較し、前記時間の長さを 指示する出力信号を供給するように適合された比較器と、 前記比較器と通信し、これから出力信号を受け取り、出力が、前記正弦波発生 器および前記クロックに接続し、データ周波数と低電力周波数の間で前記クロッ クを切り換える出力信号を前記比較器の出力信号の関数として生成するように適 合されたピンポン状態機械と を含むことを特徴とするシステム。 ２１．それぞれがクロックによって動作するマイクロプロセッサ・サブシステム 、ＤＳＰサブシステム、ＣＯＤＥＣサブシステム、およびＤＡＡサブシステムを 含み、ホスト・コンピュータに接続されたモデムの電力消費を低減させる方法に おいて、 非変調キャリア信号パターンを生成し、それを発信するステップと、 受信した前記非変調キャリア信号パターンを検出するステップと、 前記非変調キャリア信号パターンに応答して高動作周波数と低動作周波数の間 で前記クロックを切り換えるステップと を含むことを特徴とする方法。 ２２．前記キャリア信号パターンが非変調キャリア信号パターンであることを特 徴とする請求項２１に記載の方法。 ２３．前記非変調キャリア信号パターンが、正弦波パターンを含むことを特徴と する請求項２１に記載の方法。 ２４．前記マイクロプロセッサが誤り訂正手段を含み、 前記方法がさらに、前記クロックが前記低動作周波数にあるときに、前記誤り 訂正手段をオフに切り換え、前記クロックが前記高動作周波数にあるときに、前 記誤り訂正手段をオンに切り換えるステップを含む ことを特徴とする請求項２１に記載の方法。 ２５．前記マイクロプロセッサがデータ圧縮手段を含み、 前記方法がさらに、前記クロックが前記低動作周波数にあるときに、前記デー タ圧縮手段をオフに切り換え、前記クロックが前記高動作周波数にあるときに、 前記データ圧縮手段をオンに切り換えるステップを含む ことを特徴とする請求項２１に記載の方法。 ２６．前記クロックが前記低動作周波数にあるときに、変調および復調手段をオ フに切り換え、前記クロックが前記高動作周波数にあるときに、前記変調および 復調手段をオンに切り換えるステップを含むことを特徴とする請求項２１に記載 の方法。 ２７．前記ＤＳＰが、符号化および復号化手段を含み、 前記方法がさらに、前記クロックが前記低動作周波数にあるときに、前記符号 化および復号化手段をオフに切り換え、前記クロックが前記高動作周波数にある ときに、前記符号化および復号化手段をオンに切り換えるステップを含む ことを特徴とする請求項21に記載の方法。 ２８．これの入力および出力をフィルタリングする手段をさらに含み、 前記方法がさらに、前記クロックが前記低動作周波数にあるときに、前記フィ ルタリング手段をオフに切り換え、前記クロックが前記高動作周波数にあるとき に、前記フィルタリング手段をオンに切り換えるステップを含む ことを特徴とする請求項２１に記載の方法。 ２９．前記ＤＳＰが、エコー・キャンセレーション手段を含み、 前記方法がさらに、前記クロックが前記低動作周波数にあるときに、前記エコ ー・キャンセレーション手段をオフに切り換え、前記クロックが前記高動作周波 数にあるときに、前記エコー・キャンセレーション手段をオンに切り換えるステ ップを含む ことを特徴とする請求項２１に記載の方法。 ３０．前記ＤＳＰが、前記ＤＳＰの入力と通信するひずみ補償手段を含み、 前記方法がさらに、前記クロックが前記低動作周波数にあるときに、前記ひず み補償手段をオフに切り換え、前記クロックが前記高動作周波数にあるときに、 前記ひずみ補償手段をオンに切り換えるステップを含む ことを特徴とする請求項２１に記載の方法。