JP2000358193A - 画像メモリ機能付き映像装置 - Google Patents
画像メモリ機能付き映像装置Info
- Publication number
- JP2000358193A JP2000358193A JP11168692A JP16869299A JP2000358193A JP 2000358193 A JP2000358193 A JP 2000358193A JP 11168692 A JP11168692 A JP 11168692A JP 16869299 A JP16869299 A JP 16869299A JP 2000358193 A JP2000358193 A JP 2000358193A
- Authority
- JP
- Japan
- Prior art keywords
- image
- read
- signal
- field
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
- Television Signal Processing For Recording (AREA)
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 映像処理装置において、ＣＤ蓄積感度アップ
に、巡回式ノイズ低減機能やＣ電子式拡大機能や垂直反
転処理を組み合わせても、正常な映像信号が得られるよ
うにする。 【解決手段】 画像メモリ機能付き映像装置に、２フィ
ールド以上の画像の記憶容量を持つ３ポートのフレーム
メモリ202を設ける。書込制御回路203により、映像入力
が有る毎に、ライトバンクを反転させて画像信号を格納
する。ＣＣＤ蓄積２倍感度アップモード時は、映像入力
がある期間に、フィールド毎にバンクを切り替えて、画
像を格納していく。第１読出制御回路204により、１フ
レーム遅延した画像信号を読み出す。第２読出制御回路
205により、１フィールド遅延した画像信号を読み出
す。第１読出ポートには、常に、最新の巡回出力が得ら
れる。第２読出ポートには、常に、書込状態でないバン
クの画像が出力されるので、時間順序の逆転は起きな
い。
に、巡回式ノイズ低減機能やＣ電子式拡大機能や垂直反
転処理を組み合わせても、正常な映像信号が得られるよ
うにする。 【解決手段】 画像メモリ機能付き映像装置に、２フィ
ールド以上の画像の記憶容量を持つ３ポートのフレーム
メモリ202を設ける。書込制御回路203により、映像入力
が有る毎に、ライトバンクを反転させて画像信号を格納
する。ＣＣＤ蓄積２倍感度アップモード時は、映像入力
がある期間に、フィールド毎にバンクを切り替えて、画
像を格納していく。第１読出制御回路204により、１フ
レーム遅延した画像信号を読み出す。第２読出制御回路
205により、１フィールド遅延した画像信号を読み出
す。第１読出ポートには、常に、最新の巡回出力が得ら
れる。第２読出ポートには、常に、書込状態でないバン
クの画像が出力されるので、時間順序の逆転は起きな
い。
Description
【０００１】
【発明の属する技術分野】本発明は、画像メモリ機能付
き映像装置に関し、特に、ＣＣＤ蓄積感度アップ機能と
電子式拡大機能などを組み合わせた画像メモリ機能付き
映像装置に関する。
き映像装置に関し、特に、ＣＣＤ蓄積感度アップ機能と
電子式拡大機能などを組み合わせた画像メモリ機能付き
映像装置に関する。
【０００２】
【従来の技術】従来の映像信号処理装置では、画面の一
部あるいは全体をメモリに格納し、このメモリ内の信号
を制御することにより、ノイズ低減や特殊効果等の機能
を実現している。メモリを用いた映像信号処理装置で
は、小型化、低消費電力化、低価格化の要求に応えるた
め、少ないメモリ容量で様々な機能を実現する工夫がな
されている。少ないメモリ容量で複数の機能を実現する
ために、例えば特開平8-307760号公報に開示された画像
メモリ機能付き映像装置において用いられているような
方法が提案されている。
部あるいは全体をメモリに格納し、このメモリ内の信号
を制御することにより、ノイズ低減や特殊効果等の機能
を実現している。メモリを用いた映像信号処理装置で
は、小型化、低消費電力化、低価格化の要求に応えるた
め、少ないメモリ容量で様々な機能を実現する工夫がな
されている。少ないメモリ容量で複数の機能を実現する
ために、例えば特開平8-307760号公報に開示された画像
メモリ機能付き映像装置において用いられているような
方法が提案されている。
【０００３】以下、図１２を参照しながら、従来の映像
装置について説明する。図１２において、映像入力101
から入力された信号は、書込制御回路103の制御によっ
てフィールドメモリ102の書込ポートを介して書き込ま
れる。フィールドメモリ102に書き込まれた信号は、１
フィールド期間遅延後に、第１読出制御回路104の制御
により、フィールドメモリ102の第１読出ポートより読
み出され、第２読出制御回路105の制御により、フィー
ルドメモリ102の第２読出ポートより読み出される。第
１読出制御回路104は、読出先頭相対アドレス107で与え
られるアドレスから、読出終了相対アドレス108で与え
られるアドレスまでの領域を読み出すように制御を行
う。フィールドメモリ102の第１読出ポートより読み出
された信号は、映像出力106より出力され、図示してい
ない補間回路によって電子式拡大処理が行われる。第２
読出制御回路105は、書き込まれた全領域の信号を読み
出す。フィールドメモリ102の第２読出ポートより読み
出された信号は、図示していない巡回型ノイズ低減回路
によって、ノイズ低減用の信号109として使用される。
書込制御回路103は、読出終了相対アドレス108で与えら
れるアドレスの次のアドレスより書込みを行うように制
御する。フィールドメモリ102をリング状に使用するこ
とにより、書込アドレスが第１読出アドレスを追い越す
ことがない。上記の動作においては、同期信号110によ
り同期が確保されている。
装置について説明する。図１２において、映像入力101
から入力された信号は、書込制御回路103の制御によっ
てフィールドメモリ102の書込ポートを介して書き込ま
れる。フィールドメモリ102に書き込まれた信号は、１
フィールド期間遅延後に、第１読出制御回路104の制御
により、フィールドメモリ102の第１読出ポートより読
み出され、第２読出制御回路105の制御により、フィー
ルドメモリ102の第２読出ポートより読み出される。第
１読出制御回路104は、読出先頭相対アドレス107で与え
られるアドレスから、読出終了相対アドレス108で与え
られるアドレスまでの領域を読み出すように制御を行
う。フィールドメモリ102の第１読出ポートより読み出
された信号は、映像出力106より出力され、図示してい
ない補間回路によって電子式拡大処理が行われる。第２
読出制御回路105は、書き込まれた全領域の信号を読み
出す。フィールドメモリ102の第２読出ポートより読み
出された信号は、図示していない巡回型ノイズ低減回路
によって、ノイズ低減用の信号109として使用される。
書込制御回路103は、読出終了相対アドレス108で与えら
れるアドレスの次のアドレスより書込みを行うように制
御する。フィールドメモリ102をリング状に使用するこ
とにより、書込アドレスが第１読出アドレスを追い越す
ことがない。上記の動作においては、同期信号110によ
り同期が確保されている。
【０００４】このように、１個の書込ポートと２個の読
出ポートを有する３ポートのフィールドメモリを使用し
て、リング状にフィールドメモリを制御することによ
り、電子式拡大機能と巡回式ノイズ低減機能等の複数の
機能を同時に実現することができる。
出ポートを有する３ポートのフィールドメモリを使用し
て、リング状にフィールドメモリを制御することによ
り、電子式拡大機能と巡回式ノイズ低減機能等の複数の
機能を同時に実現することができる。
【０００５】
【発明が解決しようとする課題】しかし、上記のような
従来の映像信号処理装置では、ＣＣＤ蓄積感度アップ機
能と巡回式ノイズ低減機能と電子式拡大機能などを組み
合わせた場合、書込アドレスと読出アドレスの間での追
越しが発生して、書込時刻の順序が反転した画像を読み
出すことになり、正常な映像信号が得られないという問
題があった。静止画の場合の映像としては良いが、動体
を映像として見る場合には違和感がある。
従来の映像信号処理装置では、ＣＣＤ蓄積感度アップ機
能と巡回式ノイズ低減機能と電子式拡大機能などを組み
合わせた場合、書込アドレスと読出アドレスの間での追
越しが発生して、書込時刻の順序が反転した画像を読み
出すことになり、正常な映像信号が得られないという問
題があった。静止画の場合の映像としては良いが、動体
を映像として見る場合には違和感がある。
【０００６】本発明は、このような従来の問題を解決す
るものであり、１個の書込ポートと２個の読出ポートを
有する３ポートのフィールドメモリを使用して、ＣＣＤ
蓄積感度アップ機能と巡回式ノイズ低減機能と電子式拡
大機能などを組み合わせた場合でも、書込アドレスと読
出アドレスの間での追越しが発生しないようにして、正
常な映像信号を読み出せるようにすることを目的とす
る。
るものであり、１個の書込ポートと２個の読出ポートを
有する３ポートのフィールドメモリを使用して、ＣＣＤ
蓄積感度アップ機能と巡回式ノイズ低減機能と電子式拡
大機能などを組み合わせた場合でも、書込アドレスと読
出アドレスの間での追越しが発生しないようにして、正
常な映像信号を読み出せるようにすることを目的とす
る。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、画像メモリ機能付き映像装置を、複
数の読出ポートと２フィールド分以上の画像を記憶する
容量を有し、書込ポートにＣＣＤ蓄積感度アップ手段が
接続された画像メモリと、画像メモリの記憶空間を２つ
以上に分割した各メモリ領域内に１フィールド分の画像
を格納する書込制御回路と、各メモリ領域に格納された
１フィールド分の画像を読み出す複数個の読出制御部
と、ＣＣＤ蓄積感度アップ手段からの同期信号のタイミ
ングに応じた遅延量で画像メモリから画像を読み出すメ
モリ制御手段とを具備する構成とした。このように構成
したことにより、遅延量を調整して、画像の書込アドレ
スと読出アドレスとの間での追越しを無くし、ＣＣＤ蓄
積感度アップ処理した画像データの処理を正常に行うこ
とができる。
めに、本発明では、画像メモリ機能付き映像装置を、複
数の読出ポートと２フィールド分以上の画像を記憶する
容量を有し、書込ポートにＣＣＤ蓄積感度アップ手段が
接続された画像メモリと、画像メモリの記憶空間を２つ
以上に分割した各メモリ領域内に１フィールド分の画像
を格納する書込制御回路と、各メモリ領域に格納された
１フィールド分の画像を読み出す複数個の読出制御部
と、ＣＣＤ蓄積感度アップ手段からの同期信号のタイミ
ングに応じた遅延量で画像メモリから画像を読み出すメ
モリ制御手段とを具備する構成とした。このように構成
したことにより、遅延量を調整して、画像の書込アドレ
スと読出アドレスとの間での追越しを無くし、ＣＣＤ蓄
積感度アップ処理した画像データの処理を正常に行うこ
とができる。
【０００８】また、読出ポートに接続された電子式拡大
処理手段を設けた。このように構成したことにより、画
像の書込アドレスと読出アドレスとの間での追越しを無
くして、電子式拡大処理を正常に行うことができる。
処理手段を設けた。このように構成したことにより、画
像の書込アドレスと読出アドレスとの間での追越しを無
くして、電子式拡大処理を正常に行うことができる。
【０００９】また、読出ポートに接続された垂直反転読
出手段を設けた。このように構成したことにより、画像
の書込アドレスと読出アドレスとの間での追越しを無く
して、垂直反転処理を正常に行うことができる。
出手段を設けた。このように構成したことにより、画像
の書込アドレスと読出アドレスとの間での追越しを無く
して、垂直反転処理を正常に行うことができる。
【００１０】また、読出ポートに接続されたノイズ低減
処理手段を設けた。このように構成したことにより、画
像の書込アドレスと読出アドレスとの間での追越しを無
くして、ノイズ低減処理を正常に行うことができる。
処理手段を設けた。このように構成したことにより、画
像の書込アドレスと読出アドレスとの間での追越しを無
くして、ノイズ低減処理を正常に行うことができる。
【００１１】また、水平同期信号と垂直同期信号とに基
づいて入力画像のフィールドを自動判定する手段と、Ｃ
ＰＵからの感度アップ制御信号に応じて画像を書き込む
メモリ領域を設定する手段とを設けた。このように構成
したことにより、ＣＣＤ蓄積感度アップ処理した画像デ
ータを、書込時刻順序の逆転が起きない正しいメモリ領
域に書き込むことができる。
づいて入力画像のフィールドを自動判定する手段と、Ｃ
ＰＵからの感度アップ制御信号に応じて画像を書き込む
メモリ領域を設定する手段とを設けた。このように構成
したことにより、ＣＣＤ蓄積感度アップ処理した画像デ
ータを、書込時刻順序の逆転が起きない正しいメモリ領
域に書き込むことができる。
【００１２】また、ＣＰＵによりフィールド毎に初期値
にリセットできる垂直色順序識別信号を発生する回路で
あり、かつ、電子式拡大処理制御信号とＣＣＤ蓄積感度
アップモード制御信号とに従って読出フィールドと読出
アドレスに応じた垂直色順序識別信号を発生する回路を
設けた。このように構成したことにより、正しい垂直色
順序識別信号を発生して、ＣＣＤ蓄積感度アップ処理し
た画像を正常に拡大処理することができる。
にリセットできる垂直色順序識別信号を発生する回路で
あり、かつ、電子式拡大処理制御信号とＣＣＤ蓄積感度
アップモード制御信号とに従って読出フィールドと読出
アドレスに応じた垂直色順序識別信号を発生する回路を
設けた。このように構成したことにより、正しい垂直色
順序識別信号を発生して、ＣＣＤ蓄積感度アップ処理し
た画像を正常に拡大処理することができる。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数の読出ポートと２フィールド分以上の画像を記
憶する容量を有し、書込ポートにＣＣＤ蓄積感度アップ
手段が接続された画像メモリと、前記画像メモリの記憶
空間を２つ以上に分割した各メモリ領域内に１フィール
ド分の画像を格納する書込制御回路と、前記各メモリ領
域に格納された１フィールド分の画像を読み出す複数個
の読出制御部と、前記ＣＣＤ蓄積感度アップ手段からの
同期信号のタイミングに応じた遅延量で前記画像メモリ
から画像を読み出すメモリ制御手段とを具備する画像メ
モリ機能付き映像装置であり、蓄積感度アップ処理した
画像を正しい時間順序で読み出すという作用を有する。
は、複数の読出ポートと２フィールド分以上の画像を記
憶する容量を有し、書込ポートにＣＣＤ蓄積感度アップ
手段が接続された画像メモリと、前記画像メモリの記憶
空間を２つ以上に分割した各メモリ領域内に１フィール
ド分の画像を格納する書込制御回路と、前記各メモリ領
域に格納された１フィールド分の画像を読み出す複数個
の読出制御部と、前記ＣＣＤ蓄積感度アップ手段からの
同期信号のタイミングに応じた遅延量で前記画像メモリ
から画像を読み出すメモリ制御手段とを具備する画像メ
モリ機能付き映像装置であり、蓄積感度アップ処理した
画像を正しい時間順序で読み出すという作用を有する。
【００１４】本発明の請求項２に記載の発明は、請求項
１記載の画像メモリ機能付き映像装置において、前記読
出ポートに接続された電子式拡大処理手段を有するもの
であり、時間順序を乱すことなく拡大処理を行うという
作用を有する。
１記載の画像メモリ機能付き映像装置において、前記読
出ポートに接続された電子式拡大処理手段を有するもの
であり、時間順序を乱すことなく拡大処理を行うという
作用を有する。
【００１５】本発明の請求項３に記載の発明は、請求項
１記載の画像メモリ機能付き映像装置において、前記読
出ポートに接続された垂直反転読出手段を有するもので
あり、時間順序を乱すことなく垂直反転処理を行うとい
う作用を有する。
１記載の画像メモリ機能付き映像装置において、前記読
出ポートに接続された垂直反転読出手段を有するもので
あり、時間順序を乱すことなく垂直反転処理を行うとい
う作用を有する。
【００１６】本発明の請求項４に記載の発明は、請求項
１記載の画像メモリ機能付き映像装置において、前記読
出ポートに接続されたノイズ低減処理手段を有するもの
であり、時間順序を乱すことなくノイズ低減処理を行う
という作用を有する。
１記載の画像メモリ機能付き映像装置において、前記読
出ポートに接続されたノイズ低減処理手段を有するもの
であり、時間順序を乱すことなくノイズ低減処理を行う
という作用を有する。
【００１７】本発明の請求項５に記載の発明は、請求項
１〜４記載の画像メモリ機能付き映像装置において、水
平同期信号と垂直同期信号とに基づいて入力画像のフィ
ールドを自動判定する手段と、ＣＰＵからの感度アップ
制御信号に応じて画像を書き込むメモリ領域を設定する
手段とを設けたものであり、入力画像を格納すべき正し
いメモリ領域を、同期信号と制御信号から求めて格納す
るという作用を有する。
１〜４記載の画像メモリ機能付き映像装置において、水
平同期信号と垂直同期信号とに基づいて入力画像のフィ
ールドを自動判定する手段と、ＣＰＵからの感度アップ
制御信号に応じて画像を書き込むメモリ領域を設定する
手段とを設けたものであり、入力画像を格納すべき正し
いメモリ領域を、同期信号と制御信号から求めて格納す
るという作用を有する。
【００１８】本発明の請求項６に記載の発明は、請求項
５記載の画像メモリ機能付き映像装置において、ＣＰＵ
によりフィールド毎に初期値にリセットできる垂直色順
序識別信号を発生する回路であり、かつ、電子式拡大処
理制御信号とＣＣＤ蓄積感度アップモード制御信号とに
従って読出フィールドと読出アドレスに応じた垂直色順
序識別信号を発生する回路を設けたものであり、画像に
応じた正しい垂直色順序識別信号を発生するという作用
を有する。
５記載の画像メモリ機能付き映像装置において、ＣＰＵ
によりフィールド毎に初期値にリセットできる垂直色順
序識別信号を発生する回路であり、かつ、電子式拡大処
理制御信号とＣＣＤ蓄積感度アップモード制御信号とに
従って読出フィールドと読出アドレスに応じた垂直色順
序識別信号を発生する回路を設けたものであり、画像に
応じた正しい垂直色順序識別信号を発生するという作用
を有する。
【００１９】以下、本発明の実施の形態について、図１
〜図１１を参照しながら詳細に説明する。
〜図１１を参照しながら詳細に説明する。
【００２０】（第１の実施の形態）本発明の第１の実施
の形態は、ＣＣＤ蓄積感度アップ処理をした２フィール
ドの画像データを３ポートメモリに格納し、適切な遅延
をもって読み出して、電子式拡大処理や垂直反転処理や
ノイズ低減処理を行う画像メモリ機能付き映像装置であ
る。
の形態は、ＣＣＤ蓄積感度アップ処理をした２フィール
ドの画像データを３ポートメモリに格納し、適切な遅延
をもって読み出して、電子式拡大処理や垂直反転処理や
ノイズ低減処理を行う画像メモリ機能付き映像装置であ
る。
【００２１】図１は、本発明の第１の実施の形態におけ
る画像メモリ機能付き映像装置の機能ブロック図である
図１において、入力端子201は、画像入力信号を入力
する端子である。フレームメモリ202は、２フィールド
以上の画像を記憶できる容量を持つ３ポートメモリであ
る。書込制御回路203は、フレームメモリ202の書込みを
制御する回路である。第１読出制御回路204は、フレー
ムメモリ202の第１読出ポートからの読出しを制御する
回路である。第２読出制御回路205は、フレームメモリ2
02の第２読出ポートからの読出しを制御する回路であ
る。出力端子206は、第１読出制御回路204の制御に従っ
てフレームメモリ202から読み出される画像出力信号を
出力する端子である。出力端子207は、第２読出制御回
路205の制御に従ってフレームメモリ202から読み出され
る画像出力信号を出力する端子である。書込領域制御端
子208は、書込制御回路203がフレームメモリ202のどの
領域に画像を書き込むかを制御するための端子である。
第１読出領域制御端子209は、第１読出制御回路204がフ
レームメモリ202のどの領域から画像を読み出すかを制
御するための端子である。第２読出領域制御端子210
は、第２読出制御回路205がフレームメモリ202のどの領
域から画像を読み出すかを制御するための端子である。
読出アドレス設定端子211は、第２読出制御回路205がフ
レームメモリ202に格納された画像を、どのアドレスか
ら読み出すかを決定するための端子である。同期信号入
力端子212は、同期信号の入力端子である。書込制御回
路203と第１読出制御回路204と第２読出制御回路205
は、この同期信号に従って、入力端子201から入力され
る画像信号と出力端子206、207の外側に接続された映像
信号処理回路に同期して動作する。
る画像メモリ機能付き映像装置の機能ブロック図である
図１において、入力端子201は、画像入力信号を入力
する端子である。フレームメモリ202は、２フィールド
以上の画像を記憶できる容量を持つ３ポートメモリであ
る。書込制御回路203は、フレームメモリ202の書込みを
制御する回路である。第１読出制御回路204は、フレー
ムメモリ202の第１読出ポートからの読出しを制御する
回路である。第２読出制御回路205は、フレームメモリ2
02の第２読出ポートからの読出しを制御する回路であ
る。出力端子206は、第１読出制御回路204の制御に従っ
てフレームメモリ202から読み出される画像出力信号を
出力する端子である。出力端子207は、第２読出制御回
路205の制御に従ってフレームメモリ202から読み出され
る画像出力信号を出力する端子である。書込領域制御端
子208は、書込制御回路203がフレームメモリ202のどの
領域に画像を書き込むかを制御するための端子である。
第１読出領域制御端子209は、第１読出制御回路204がフ
レームメモリ202のどの領域から画像を読み出すかを制
御するための端子である。第２読出領域制御端子210
は、第２読出制御回路205がフレームメモリ202のどの領
域から画像を読み出すかを制御するための端子である。
読出アドレス設定端子211は、第２読出制御回路205がフ
レームメモリ202に格納された画像を、どのアドレスか
ら読み出すかを決定するための端子である。同期信号入
力端子212は、同期信号の入力端子である。書込制御回
路203と第１読出制御回路204と第２読出制御回路205
は、この同期信号に従って、入力端子201から入力され
る画像信号と出力端子206、207の外側に接続された映像
信号処理回路に同期して動作する。
【００２２】上記のように構成された本発明の第１の実
施の形態における画像メモリ機能付き映像装置の動作
を、図１を参照して説明する。入力端子201から入力さ
れる画像は、同期信号入力端子212から入力される同期
信号により同期をとられた書込制御回路203が生成する
フレームメモリ202の書込アドレスと書込制御信号によ
り、書込領域制御端子208から指定されるフレームメモ
リ202の領域に書き込まれる。
施の形態における画像メモリ機能付き映像装置の動作
を、図１を参照して説明する。入力端子201から入力さ
れる画像は、同期信号入力端子212から入力される同期
信号により同期をとられた書込制御回路203が生成する
フレームメモリ202の書込アドレスと書込制御信号によ
り、書込領域制御端子208から指定されるフレームメモ
リ202の領域に書き込まれる。
【００２３】第１読出制御回路204は、同期信号入力端
子212から入力される同期信号により同期をとり、フレ
ームメモリ202の第１読出アドレスと第１読出制御信号
を生成し、第１読出領域制御端子209から指定されるフ
レームメモリ202の領域から画像を読み出し、出力端子2
06から画像を出力する。
子212から入力される同期信号により同期をとり、フレ
ームメモリ202の第１読出アドレスと第１読出制御信号
を生成し、第１読出領域制御端子209から指定されるフ
レームメモリ202の領域から画像を読み出し、出力端子2
06から画像を出力する。
【００２４】第２読出制御回路205は、同期信号入力端
子212から入力される同期信号により同期をとり、フレ
ームメモリ202の第２読出アドレスと第２読出制御信号
を生成し、第２読出領域制御端子210から指定されるフ
レームメモリ202の領域から画像を読み出し、出力端子2
07から画像を出力する。
子212から入力される同期信号により同期をとり、フレ
ームメモリ202の第２読出アドレスと第２読出制御信号
を生成し、第２読出領域制御端子210から指定されるフ
レームメモリ202の領域から画像を読み出し、出力端子2
07から画像を出力する。
【００２５】次に、図２を参照して、通常モード時の映
像信号の入出力タイミングを説明する。図２は、入力端
子201から入力される画像信号と、出力端子206、207か
ら出力される画像信号と、フィールドとの関係を示す図
である。図２に示す画像信号とフィールドの関係は、通
常モード時の関係である。図２において、フィールド
は、各映像信号におけるそれぞれのフィールドを示して
いる。入力端子201から入力される画像信号を、映像入
力として示している。出力端子206から出力される画像
信号を、巡回出力として示している。出力端子207から
出力される画像信号を、感度ｕｐ出力として示してい
る。巡回出力は、映像入力に対して１フレーム遅延して
出力される。感度ｕｐ出力は、１フィールド遅延して出
力される。
像信号の入出力タイミングを説明する。図２は、入力端
子201から入力される画像信号と、出力端子206、207か
ら出力される画像信号と、フィールドとの関係を示す図
である。図２に示す画像信号とフィールドの関係は、通
常モード時の関係である。図２において、フィールド
は、各映像信号におけるそれぞれのフィールドを示して
いる。入力端子201から入力される画像信号を、映像入
力として示している。出力端子206から出力される画像
信号を、巡回出力として示している。出力端子207から
出力される画像信号を、感度ｕｐ出力として示してい
る。巡回出力は、映像入力に対して１フレーム遅延して
出力される。感度ｕｐ出力は、１フィールド遅延して出
力される。
【００２６】対比のために、図３を参照して、ＣＣＤ蓄
積２倍感度アップモード時に、従来方式で処理する場合
において、入力端子201から入力される画像信号と、出
力端子206、207から出力される画像信号と、フィールド
との関係を示す。図３において、入力端子201から入力
される画像信号を、映像入力として示している。出力端
子206から出力される画像信号を、巡回出力として示し
ている。出力端子207から出力される画像信号を、感度
ｕｐ出力として示している。ここで、フレームメモリ20
2において、Ａフィールドの画像を格納する領域をバン
ク０とし、Ｂフィールドの画像を格納する領域をバンク
１とし、図３ではライトバンクとして示している。従来
方式では、ライトバンク信号を、書込領域制御端子208
からは、０，１，０，１，０，・・・と交互に入力し、
第１読出領域制御端子209からは０，１，０，１，０・
・・と交互に入力し、第２読出領域制御端子210から
は、０，１，０，１，０・・・と交互に入力する。
積２倍感度アップモード時に、従来方式で処理する場合
において、入力端子201から入力される画像信号と、出
力端子206、207から出力される画像信号と、フィールド
との関係を示す。図３において、入力端子201から入力
される画像信号を、映像入力として示している。出力端
子206から出力される画像信号を、巡回出力として示し
ている。出力端子207から出力される画像信号を、感度
ｕｐ出力として示している。ここで、フレームメモリ20
2において、Ａフィールドの画像を格納する領域をバン
ク０とし、Ｂフィールドの画像を格納する領域をバンク
１とし、図３ではライトバンクとして示している。従来
方式では、ライトバンク信号を、書込領域制御端子208
からは、０，１，０，１，０，・・・と交互に入力し、
第１読出領域制御端子209からは０，１，０，１，０・
・・と交互に入力し、第２読出領域制御端子210から
は、０，１，０，１，０・・・と交互に入力する。
【００２７】図３において、ＣＣＤ蓄積２倍感度アップ
動作に入るのは、４フィールド目である。Ｂフィールド
の画像を抑止し、Ａフィールドの画像について、ＣＣＤ
での電荷蓄積を２倍にする。つまり、（ｎ＋１），（ｎ
＋３），（ｎ＋５），（ｎ＋７），（ｎ＋９）の映像の
入力が抑止される。書込制御回路203は、映像入力が無
い期間には、フレームメモリ202への書込みを抑止す
る。従来方式でのＣＣＤ蓄積２倍感度アップモード時
は、バンク０の画像は更新されていくが、バンク１の画
像は更新されない。この結果、巡回出力のうち、Ａフィ
ールドのタイミングの画像は順次更新されるが、Ｂフィ
ールドのタイミングの画像は、ＣＣＤ蓄積２倍感度アッ
プモードが開始する前のままである。感度ｕｐ出力も同
様に、Ａフィールドのタイミングの画像は順次更新され
るが、Ｂフィールドのタイミングの画像は、ＣＣＤ蓄積
２倍感度アップモードが開始する前のままである。
動作に入るのは、４フィールド目である。Ｂフィールド
の画像を抑止し、Ａフィールドの画像について、ＣＣＤ
での電荷蓄積を２倍にする。つまり、（ｎ＋１），（ｎ
＋３），（ｎ＋５），（ｎ＋７），（ｎ＋９）の映像の
入力が抑止される。書込制御回路203は、映像入力が無
い期間には、フレームメモリ202への書込みを抑止す
る。従来方式でのＣＣＤ蓄積２倍感度アップモード時
は、バンク０の画像は更新されていくが、バンク１の画
像は更新されない。この結果、巡回出力のうち、Ａフィ
ールドのタイミングの画像は順次更新されるが、Ｂフィ
ールドのタイミングの画像は、ＣＣＤ蓄積２倍感度アッ
プモードが開始する前のままである。感度ｕｐ出力も同
様に、Ａフィールドのタイミングの画像は順次更新され
るが、Ｂフィールドのタイミングの画像は、ＣＣＤ蓄積
２倍感度アップモードが開始する前のままである。
【００２８】第３に、図４を参照して、本発明の第１の
実施の形態における、ＣＣＤ蓄積２倍感度アップモード
時の、入力端子201から入力される画像信号と、出力端
子206、207から出力される画像信号と、フィールドとの
関係を説明する。図４において、入力端子201から入力
される画像信号を、映像入力として示している。出力端
子206から出力される画像信号を、巡回出力として示し
ている。出力端子207から出力される画像信号を、感度
ｕｐ出力として示している。ここで、フレームメモリ20
2において、Ａフィールドの画像を格納する領域をバン
ク０とし、Ｂフィールドの画像を格納する領域をバンク
１とし、図４では、ライトバンクとして示している。
実施の形態における、ＣＣＤ蓄積２倍感度アップモード
時の、入力端子201から入力される画像信号と、出力端
子206、207から出力される画像信号と、フィールドとの
関係を説明する。図４において、入力端子201から入力
される画像信号を、映像入力として示している。出力端
子206から出力される画像信号を、巡回出力として示し
ている。出力端子207から出力される画像信号を、感度
ｕｐ出力として示している。ここで、フレームメモリ20
2において、Ａフィールドの画像を格納する領域をバン
ク０とし、Ｂフィールドの画像を格納する領域をバンク
１とし、図４では、ライトバンクとして示している。
【００２９】この場合、映像入力が有る毎に、書込領域
制御端子208から、ライトバンクを反転させる。第１読
出領域制御端子209からは、フレームメモリ内に格納さ
れた１フレーム以前に書き込まれた画像のうちで、常に
最新のものを読み出すように、制御信号を入力する。第
２読出領域制御端子210からは、フレームメモリ内に格
納された１フィールド以前に書き込まれた画像のうち
で、常に最新のものを読み出すように、制御信号を入力
する。
制御端子208から、ライトバンクを反転させる。第１読
出領域制御端子209からは、フレームメモリ内に格納さ
れた１フレーム以前に書き込まれた画像のうちで、常に
最新のものを読み出すように、制御信号を入力する。第
２読出領域制御端子210からは、フレームメモリ内に格
納された１フィールド以前に書き込まれた画像のうち
で、常に最新のものを読み出すように、制御信号を入力
する。
【００３０】本発明の第１の実施の形態でのＣＣＤ蓄積
２倍感度アップモード時は、映像入力が有る期間に、フ
ィールド毎にバンクを切り替えて、画像を格納してい
く。第１読出領域制御端子209の信号を、図４に示すよ
うに制御すると、巡回出力は、Ａフィールド、Ｂフィー
ルド共に新しい画像を出力することができる。ただし、
Ａフィールド、Ｂフィールド共に同一の画像であるため
に、0.5ライン分のずれを補正する必要がある。同様
に、第２読出領域制御端子210の信号を、図４に示すよ
うに制御すると、巡回出力は、Ａフィールド、Ｂフィー
ルド共に新しい画像を出力することができる。ただし、
Ａフィールド、Ｂフィールド共に同一の画像であるため
に、0.5ライン分のずれを補正する必要がある。このよ
うにして、ＣＣＤ蓄積２倍感度アップモード時の通常読
出しが実現できる。
２倍感度アップモード時は、映像入力が有る期間に、フ
ィールド毎にバンクを切り替えて、画像を格納してい
く。第１読出領域制御端子209の信号を、図４に示すよ
うに制御すると、巡回出力は、Ａフィールド、Ｂフィー
ルド共に新しい画像を出力することができる。ただし、
Ａフィールド、Ｂフィールド共に同一の画像であるため
に、0.5ライン分のずれを補正する必要がある。同様
に、第２読出領域制御端子210の信号を、図４に示すよ
うに制御すると、巡回出力は、Ａフィールド、Ｂフィー
ルド共に新しい画像を出力することができる。ただし、
Ａフィールド、Ｂフィールド共に同一の画像であるため
に、0.5ライン分のずれを補正する必要がある。このよ
うにして、ＣＣＤ蓄積２倍感度アップモード時の通常読
出しが実現できる。
【００３１】第４に、図５を参照して、本発明の第１の
実施の形態における、ＣＣＤ蓄積２倍感度アップモード
であり、かつ垂直反転読出時のフレームメモリ202のア
ドレスについて説明する。図５において、入力端子201
から入力される画像信号を、映像入力として示してい
る。出力端子206から出力される画像信号については、
図５では割愛する。出力端子207から出力される画像信
号を、感度ｕｐ出力として示している。ここで、フレー
ムメモリ202において、Ａフィールドの画像を格納する
領域をバンク０とし、Ｂフィールドの画像を格納する領
域をバンク１とし、図５では、ライトバンクとして示し
ている。この場合、映像入力が有る毎に、書込領域制御
端子208から、ライトバンクを反転させる。第１読出領
域制御端子209は、フレームメモリ内に格納された１フ
レーム以前に書き込まれた画像のうちで、常に最新のも
のを読み出すように制御信号を入力する。第２読出領域
制御端子210からは、フレームメモリ内に格納された１
フィールド以前に書き込まれた画像のうちで、常に最新
のものを読み出すように制御信号を入力する。
実施の形態における、ＣＣＤ蓄積２倍感度アップモード
であり、かつ垂直反転読出時のフレームメモリ202のア
ドレスについて説明する。図５において、入力端子201
から入力される画像信号を、映像入力として示してい
る。出力端子206から出力される画像信号については、
図５では割愛する。出力端子207から出力される画像信
号を、感度ｕｐ出力として示している。ここで、フレー
ムメモリ202において、Ａフィールドの画像を格納する
領域をバンク０とし、Ｂフィールドの画像を格納する領
域をバンク１とし、図５では、ライトバンクとして示し
ている。この場合、映像入力が有る毎に、書込領域制御
端子208から、ライトバンクを反転させる。第１読出領
域制御端子209は、フレームメモリ内に格納された１フ
レーム以前に書き込まれた画像のうちで、常に最新のも
のを読み出すように制御信号を入力する。第２読出領域
制御端子210からは、フレームメモリ内に格納された１
フィールド以前に書き込まれた画像のうちで、常に最新
のものを読み出すように制御信号を入力する。
【００３２】図５において、ＣＣＤ蓄積２倍感度アップ
動作に入るのは、４フィールド目である。Ｂフィールド
の画像を抑止し、Ａフィールドの画像について、ＣＣＤ
での電荷蓄積を２倍にする。つまり、映像信号のうち、
（ｎ＋１），（ｎ＋３），（ｎ＋５），（ｎ＋７），
（ｎ＋９）が入力抑止される。書込制御回路203は、映
像入力が無い期間には、フレームメモリ202への書込み
を抑止する。図５において、書込制御回路203が生成す
るフレームメモリ202の書込アドレスを、ライトアドレ
スとして示してあり、単調増加するものとする。第２読
出制御回路205が生成するフレームメモリ202への読出ア
ドレスを、リードアドレスとして示している。垂直反転
読出しの場合は、単調減少するものとする。従来方式で
は、同一のバンクに書込みと読出しが同時に行われるの
で、単調増加するライトアドレスと、単調減少するリー
ドアドレスは、アドレスの中心で一致してしまい、その
前後で読み出される画像データの書き込まれた時刻が異
なり、映像に違和感を生じていた。本発明の第１の実施
の形態では、書込領域制御端子208の信号と、第１読出
領域制御端子209の信号と、第２読出領域制御端子210の
信号によって、フレームメモリ202への書込バンクと読
出バンクが常に異なるバンクとなる。そのために、垂直
反転読出しを行う際に、感度ｕｐ出力のうちから、常に
新しい画像を出力でき、ライトアドレスとリードアドレ
スの逆転による映像の違和感が発生しない。
動作に入るのは、４フィールド目である。Ｂフィールド
の画像を抑止し、Ａフィールドの画像について、ＣＣＤ
での電荷蓄積を２倍にする。つまり、映像信号のうち、
（ｎ＋１），（ｎ＋３），（ｎ＋５），（ｎ＋７），
（ｎ＋９）が入力抑止される。書込制御回路203は、映
像入力が無い期間には、フレームメモリ202への書込み
を抑止する。図５において、書込制御回路203が生成す
るフレームメモリ202の書込アドレスを、ライトアドレ
スとして示してあり、単調増加するものとする。第２読
出制御回路205が生成するフレームメモリ202への読出ア
ドレスを、リードアドレスとして示している。垂直反転
読出しの場合は、単調減少するものとする。従来方式で
は、同一のバンクに書込みと読出しが同時に行われるの
で、単調増加するライトアドレスと、単調減少するリー
ドアドレスは、アドレスの中心で一致してしまい、その
前後で読み出される画像データの書き込まれた時刻が異
なり、映像に違和感を生じていた。本発明の第１の実施
の形態では、書込領域制御端子208の信号と、第１読出
領域制御端子209の信号と、第２読出領域制御端子210の
信号によって、フレームメモリ202への書込バンクと読
出バンクが常に異なるバンクとなる。そのために、垂直
反転読出しを行う際に、感度ｕｐ出力のうちから、常に
新しい画像を出力でき、ライトアドレスとリードアドレ
スの逆転による映像の違和感が発生しない。
【００３３】第５に、図６を参照して、本発明の第１の
実施の形態における、ＣＣＤ蓄積２倍感度アップモード
であり、かつ、電子式拡大処理時のフレームメモリ202
のアドレスについて説明する。図６においては、入力端
子201から入力される画像信号を、映像入力として示し
ている。出力端子206から出力される画像信号について
は、図６では割愛する。出力端子207から出力される画
像信号を、感度ｕｐ出力として示している。ここで、フ
レームメモリ202において、Ａフィールドの画像を格納
する領域をバンク０とし、Ｂフィールドの画像を格納す
る領域をバンク１とし、図６では、ライトバンクとして
示している。この場合、映像入力が有る毎に、書込領域
制御端子208からライトバンクを反転させる。第１読出
領域制御端子209からは、フレームメモリ内に格納され
た１フレーム以前に書き込まれた画像うちで、常に最新
のものを読み出すように制御信号を入力する。第２読出
領域制御端子210からは、フレームメモリ内に格納され
た１フィールド以前に書き込まれた画像のうち、常に最
新のものを読み出すように制御信号を入力する。図６に
おいて、ＣＣＤ蓄積２倍感度アップ動作に入るのは、４
フィールド目である。Ｂフィールドの画像を抑止し、Ａ
フィールドの画像について、ＣＣＤでの電荷蓄積を２倍
にする。つまり、映像信号のうち、（ｎ＋１），（ｎ＋
３），（ｎ＋５），（ｎ＋７），（ｎ＋９）が入力抑止
される。書込制御回路203は、映像入力が無い期間に
は、フレームメモリ202への書込みを抑止する。図６に
おいて、書込制御回路203が生成するフレームメモリ202
の書込アドレスを、ライトアドレスとして示しており、
単調増加するものとする。第２読出制御回路205が生成
するフレームメモリ202への読出アドレスを、リードア
ドレスとして示している。任意のアドレスから開始し、
単調増加するものとする。従来方式では、同一のバンク
に、書込みと読出しが同時に行われるので、０から単調
増加するライトアドレスを、任意アドレスから単調増加
するリードアドレスが途中で追い越す場合がある。アド
レスの一致点の前後で読み出される画像データは、書き
込まれた時刻が異なるものであり、映像に違和感を生じ
ていた。本発明の第１の実施の形態では、書込領域制御
端子208の信号と、第１読出領域制御端子209の信号と、
第２読出領域制御端子210の信号によって、常にフレー
ムメモリ202への書込バンクと読出バンクを異なるバン
クとする。そのために、電子式拡大処理を行う際に、ラ
イトアドレスとリードアドレスとの追越しが発生するこ
とがない。感度ｕｐ出力のうちから、常に新しい画像を
出力するので、映像に違和感がない。
実施の形態における、ＣＣＤ蓄積２倍感度アップモード
であり、かつ、電子式拡大処理時のフレームメモリ202
のアドレスについて説明する。図６においては、入力端
子201から入力される画像信号を、映像入力として示し
ている。出力端子206から出力される画像信号について
は、図６では割愛する。出力端子207から出力される画
像信号を、感度ｕｐ出力として示している。ここで、フ
レームメモリ202において、Ａフィールドの画像を格納
する領域をバンク０とし、Ｂフィールドの画像を格納す
る領域をバンク１とし、図６では、ライトバンクとして
示している。この場合、映像入力が有る毎に、書込領域
制御端子208からライトバンクを反転させる。第１読出
領域制御端子209からは、フレームメモリ内に格納され
た１フレーム以前に書き込まれた画像うちで、常に最新
のものを読み出すように制御信号を入力する。第２読出
領域制御端子210からは、フレームメモリ内に格納され
た１フィールド以前に書き込まれた画像のうち、常に最
新のものを読み出すように制御信号を入力する。図６に
おいて、ＣＣＤ蓄積２倍感度アップ動作に入るのは、４
フィールド目である。Ｂフィールドの画像を抑止し、Ａ
フィールドの画像について、ＣＣＤでの電荷蓄積を２倍
にする。つまり、映像信号のうち、（ｎ＋１），（ｎ＋
３），（ｎ＋５），（ｎ＋７），（ｎ＋９）が入力抑止
される。書込制御回路203は、映像入力が無い期間に
は、フレームメモリ202への書込みを抑止する。図６に
おいて、書込制御回路203が生成するフレームメモリ202
の書込アドレスを、ライトアドレスとして示しており、
単調増加するものとする。第２読出制御回路205が生成
するフレームメモリ202への読出アドレスを、リードア
ドレスとして示している。任意のアドレスから開始し、
単調増加するものとする。従来方式では、同一のバンク
に、書込みと読出しが同時に行われるので、０から単調
増加するライトアドレスを、任意アドレスから単調増加
するリードアドレスが途中で追い越す場合がある。アド
レスの一致点の前後で読み出される画像データは、書き
込まれた時刻が異なるものであり、映像に違和感を生じ
ていた。本発明の第１の実施の形態では、書込領域制御
端子208の信号と、第１読出領域制御端子209の信号と、
第２読出領域制御端子210の信号によって、常にフレー
ムメモリ202への書込バンクと読出バンクを異なるバン
クとする。そのために、電子式拡大処理を行う際に、ラ
イトアドレスとリードアドレスとの追越しが発生するこ
とがない。感度ｕｐ出力のうちから、常に新しい画像を
出力するので、映像に違和感がない。
【００３４】上記のように、本発明の第１の実施の形態
では、画像メモリ機能付き映像装置を、ＣＣＤ蓄積感度
アップ処理をした２フィールドの画像データを３ポート
メモリに格納し、任意の遅延で読み出して、電子式拡大
処理や垂直反転処理やノイズ低減処理を行う構成とした
ので、正しい時間順序で、複数の画像処理を行うことが
できる。
では、画像メモリ機能付き映像装置を、ＣＣＤ蓄積感度
アップ処理をした２フィールドの画像データを３ポート
メモリに格納し、任意の遅延で読み出して、電子式拡大
処理や垂直反転処理やノイズ低減処理を行う構成とした
ので、正しい時間順序で、複数の画像処理を行うことが
できる。
【００３５】（第２の実施の形態）本発明の第２の実施
の形態は、水平同期信号と垂直同期信号とに基づいて入
力画像のフィールドを自動判定し、ＣＰＵからの感度ア
ップ制御信号に応じて画像を書き込むメモリ領域を設定
する映像処理装置である。
の形態は、水平同期信号と垂直同期信号とに基づいて入
力画像のフィールドを自動判定し、ＣＰＵからの感度ア
ップ制御信号に応じて画像を書き込むメモリ領域を設定
する映像処理装置である。
【００３６】図７は、本発明の第２の実施の形態におけ
る映像処理装置の機能ブロック図である。図７におい
て、画像メモリ機能付き映像装置701は、第１の実施の
形態に示した装置である。領域制御回路702は、書込制
御回路203と第１読出制御回路204と第２読出制御回路20
5を制御する各領域制御信号を自動生成する回路であ
る。入力端子703は、水平同期信号を入力する端子であ
る。入力端子704は、垂直同期信号を入力する端子であ
る。入力端子705は、ＣＰＵからのＣＣＤ蓄積感度アッ
プ制御信号を入力する端子である。入力端子706は、映
像入力信号を入力する端子である。読出アドレス設定端
子707は、第２読出制御回路205がフレームメモリに202
格納された画像を、どのアドレスから読み出すかを決定
するための信号を入力する端子である。出力端子708
は、第１読出制御回路204の制御に従ってフレームメモ
リ202から読み出される画像出力信号を出力する端子で
ある。出力端子709は、第２読出制御回路205の制御に従
って、フレームメモリ202から読み出される画像出力信
号を出力する端子である。第１領域制御信号710は、書
込制御回路203を制御するために領域制御回路702が生成
する信号である。第２領域制御信号711は、第１読出制
御回路204を制御するために領域制御回路702が生成する
信号である。第３領域制御信号712は、第２読出制御回
路205を制御するために領域制御回路702が生成する信号
である。
る映像処理装置の機能ブロック図である。図７におい
て、画像メモリ機能付き映像装置701は、第１の実施の
形態に示した装置である。領域制御回路702は、書込制
御回路203と第１読出制御回路204と第２読出制御回路20
5を制御する各領域制御信号を自動生成する回路であ
る。入力端子703は、水平同期信号を入力する端子であ
る。入力端子704は、垂直同期信号を入力する端子であ
る。入力端子705は、ＣＰＵからのＣＣＤ蓄積感度アッ
プ制御信号を入力する端子である。入力端子706は、映
像入力信号を入力する端子である。読出アドレス設定端
子707は、第２読出制御回路205がフレームメモリに202
格納された画像を、どのアドレスから読み出すかを決定
するための信号を入力する端子である。出力端子708
は、第１読出制御回路204の制御に従ってフレームメモ
リ202から読み出される画像出力信号を出力する端子で
ある。出力端子709は、第２読出制御回路205の制御に従
って、フレームメモリ202から読み出される画像出力信
号を出力する端子である。第１領域制御信号710は、書
込制御回路203を制御するために領域制御回路702が生成
する信号である。第２領域制御信号711は、第１読出制
御回路204を制御するために領域制御回路702が生成する
信号である。第３領域制御信号712は、第２読出制御回
路205を制御するために領域制御回路702が生成する信号
である。
【００３７】上記のように構成された本発明の第２の実
施の形態における映像処理装置の動作を、図７を参照し
て説明する。入力端子706から入力される画像信号は、
入力端子703から入力される水平同期信号と、入力端子7
04から入力される垂直同期信号とに常に同期しながら入
力される。入力端子705から入力されるＣＣＤ蓄積感度
アップ制御信号は、入力端子706から入力される画像信
号が通常の画像であるか、ＣＣＤ蓄積感度アップモード
時の画像であるかを、領域制御回路702に通知する。こ
の通知を受けて、領域制御回路702は、画像メモリ付き
映像装置701に、第１領域制御信号710と第２領域制御信
号711と第３領域制御信号712を与える。したがって、第
２の実施の形態の映像処理装置は、ＣＰＵからのＣＣＤ
蓄積感度アップ制御信号のみで、自動的にフレームメモ
リ202に画像を蓄積するバンクを決定できる。
施の形態における映像処理装置の動作を、図７を参照し
て説明する。入力端子706から入力される画像信号は、
入力端子703から入力される水平同期信号と、入力端子7
04から入力される垂直同期信号とに常に同期しながら入
力される。入力端子705から入力されるＣＣＤ蓄積感度
アップ制御信号は、入力端子706から入力される画像信
号が通常の画像であるか、ＣＣＤ蓄積感度アップモード
時の画像であるかを、領域制御回路702に通知する。こ
の通知を受けて、領域制御回路702は、画像メモリ付き
映像装置701に、第１領域制御信号710と第２領域制御信
号711と第３領域制御信号712を与える。したがって、第
２の実施の形態の映像処理装置は、ＣＰＵからのＣＣＤ
蓄積感度アップ制御信号のみで、自動的にフレームメモ
リ202に画像を蓄積するバンクを決定できる。
【００３８】次に、図８を参照して、本発明の第２の実
施の形態の映像処理装置のタイミングを説明する。図８
においては、入力端子706から入力される画像信号は、
映像入力として示している。入力端子705から入力され
るＣＣＤ蓄積感度アップ制御信号は、感度アップ制御と
して示している。第１領域制御信号は、領域制御信号１
として示している。第２領域制御信号は、領域制御信号
２として示している。第３領域制御信号は、領域制御信
号３として示している。出力端子708から出力される画
像信号は巡回出力として示している。出力端子709から
出力される画像信号は、感度ｕｐ出力として示してい
る。
施の形態の映像処理装置のタイミングを説明する。図８
においては、入力端子706から入力される画像信号は、
映像入力として示している。入力端子705から入力され
るＣＣＤ蓄積感度アップ制御信号は、感度アップ制御と
して示している。第１領域制御信号は、領域制御信号１
として示している。第２領域制御信号は、領域制御信号
２として示している。第３領域制御信号は、領域制御信
号３として示している。出力端子708から出力される画
像信号は巡回出力として示している。出力端子709から
出力される画像信号は、感度ｕｐ出力として示してい
る。
【００３９】領域制御信号１が‘０’の場合、書込制御
回路203は、フレームメモリ202のバンク０に画像を書き
込み、‘１’の場合、バンク１に画像を書き込む。感度
アップ制御＝０の時（通常モード時）は、映像入力のフ
ィールドがＡフィールドである場合、‘０’となり、映
像入力のフィールドがＢフィールドである場合、‘１’
となるように制御する。感度アップ制御＝２の時、Ｂフ
ィールドの映像入力は抑止され、Ａフィールドの映像信
号のみが入力される。したがって、映像信号が入力され
るフィールド毎にバンクを順次切り替えていくように、
領域制御信号１を生成する。
回路203は、フレームメモリ202のバンク０に画像を書き
込み、‘１’の場合、バンク１に画像を書き込む。感度
アップ制御＝０の時（通常モード時）は、映像入力のフ
ィールドがＡフィールドである場合、‘０’となり、映
像入力のフィールドがＢフィールドである場合、‘１’
となるように制御する。感度アップ制御＝２の時、Ｂフ
ィールドの映像入力は抑止され、Ａフィールドの映像信
号のみが入力される。したがって、映像信号が入力され
るフィールド毎にバンクを順次切り替えていくように、
領域制御信号１を生成する。
【００４０】領域制御信号２が‘０’の場合、書込制御
回路203は、フレームメモリ202のバンク０に画像を書き
込み、‘１’の場合、バンク１に画像を書き込む。感度
アップ制御＝０の時（通常モード時）は、映像入力のフ
ィールドがＡフィールドである場合‘０’となり、映像
入力のフィールドがＢフィールドである場合‘１’とな
るように制御する。感度アップ制御＝２の時、２フィー
ルドに一回の割合でフレームメモリ202の片方のバンク
の画像が更新されていく。したがって、巡回出力が映像
入力に対して１フレーム以上遅延を保つように、バンク
を切り替えてフレームメモリ202の画像を読み出してい
くように、領域制御信号２を生成する。
回路203は、フレームメモリ202のバンク０に画像を書き
込み、‘１’の場合、バンク１に画像を書き込む。感度
アップ制御＝０の時（通常モード時）は、映像入力のフ
ィールドがＡフィールドである場合‘０’となり、映像
入力のフィールドがＢフィールドである場合‘１’とな
るように制御する。感度アップ制御＝２の時、２フィー
ルドに一回の割合でフレームメモリ202の片方のバンク
の画像が更新されていく。したがって、巡回出力が映像
入力に対して１フレーム以上遅延を保つように、バンク
を切り替えてフレームメモリ202の画像を読み出してい
くように、領域制御信号２を生成する。
【００４１】領域制御信号３が‘０’の場合、書込制御
回路203はフレームメモリ202のバンク０に画像を書き込
み、‘１’の場合、バンク１に画像を書き込む。感度ア
ップ制御＝０の時（通常モード時）は、映像入力のフィ
ールドがＡフィールドである場合‘０’となり、映像入
力のフィールドがＢフィールドである場合‘１’となる
ように制御する。感度アップ制御＝２の時、２フィール
ドに一回の割合でフレームメモリ202の片方のバンクの
画像が更新されていく。したがって、感度ｕｐ出力が、
映像入力に対して１フィールド以上遅延を保つように、
バンクを切り替えて、フレームメモリ202の画像を読み
出していくように、領域制御信号３を生成する。
回路203はフレームメモリ202のバンク０に画像を書き込
み、‘１’の場合、バンク１に画像を書き込む。感度ア
ップ制御＝０の時（通常モード時）は、映像入力のフィ
ールドがＡフィールドである場合‘０’となり、映像入
力のフィールドがＢフィールドである場合‘１’となる
ように制御する。感度アップ制御＝２の時、２フィール
ドに一回の割合でフレームメモリ202の片方のバンクの
画像が更新されていく。したがって、感度ｕｐ出力が、
映像入力に対して１フィールド以上遅延を保つように、
バンクを切り替えて、フレームメモリ202の画像を読み
出していくように、領域制御信号３を生成する。
【００４２】上記のように、本発明の第２の実施の形態
では、映像処理装置を、水平同期信号と垂直同期信号と
に基づいて入力画像のフィールドを自動判定し、ＣＰＵ
からの感度アップ制御信号に応じて画像を書き込むメモ
リ領域を設定する構成としたので、ＣＰＵからのＣＣＤ
蓄積感度アップ制御信号のみで、自動的にフレームメモ
リに画像を蓄積するバンクを決定できる。
では、映像処理装置を、水平同期信号と垂直同期信号と
に基づいて入力画像のフィールドを自動判定し、ＣＰＵ
からの感度アップ制御信号に応じて画像を書き込むメモ
リ領域を設定する構成としたので、ＣＰＵからのＣＣＤ
蓄積感度アップ制御信号のみで、自動的にフレームメモ
リに画像を蓄積するバンクを決定できる。
【００４３】（第３の実施の形態）本発明の第３の実施
の形態は、ＣＰＵによりフィールド毎に初期値にリセッ
トでき、かつ、電子式拡大処理制御信号とＣＣＤ蓄積感
度アップモード制御信号とに従って読出フィールドと読
出アドレスに応じた垂直色順序識別信号を発生する映像
処理装置である。
の形態は、ＣＰＵによりフィールド毎に初期値にリセッ
トでき、かつ、電子式拡大処理制御信号とＣＣＤ蓄積感
度アップモード制御信号とに従って読出フィールドと読
出アドレスに応じた垂直色順序識別信号を発生する映像
処理装置である。
【００４４】図９は、本発明の第３の実施の形態におけ
る映像処理装置の機能ブロック図である。図９におい
て、画像メモリ機能付き映像装置901は、第１の実施の
形態に示した装置である。領域制御回路902は、第２の
実施の形態に示した回路である。入力端子903は、水平
同期信号を入力する端子である。入力端子904は、垂直
同期信号を入力する端子である。入力端子905は、ＣＰ
ＵからのＣＣＤ蓄積感度アップ制御信号を入力する端子
である。入力端子906は、映像入力信号を入力する端子
である。読出アドレス設定端子907は、第２読出制御回
路205がフレームメモリ202に格納された画像を、どのア
ドレスから読み出すかを決定するための読出アドレスを
設定する端子である。出力端子908は、第１読出制御回
路204の制御に従ってフレームメモリ202から読み出され
る画像出力信号を出力する端子である。出力端子909
は、第２読出制御回路205の制御に従ってフレームメモ
リ202から読み出される画像出力信号を出力する端子で
ある。垂直色識別信号発生回路910は、入力端子903から
入力される水平同期信号と、入力端子904から入力され
る垂直同期信号と、入力端子905から入力されるＣＣＤ
蓄積感度アップ制御信号とを用いて自動的に垂直色識別
信号を生成する垂直色識別信号発生回路である。入力端
子912は、垂直色識別信号発生回路910が生成する垂直色
識別信号の初期値を設定する初期値設定制御信号を入力
する端子である。出力端子911は、垂直色識別信号発生
回路の出力信号である垂直色識別信号を出力する端子で
ある。
る映像処理装置の機能ブロック図である。図９におい
て、画像メモリ機能付き映像装置901は、第１の実施の
形態に示した装置である。領域制御回路902は、第２の
実施の形態に示した回路である。入力端子903は、水平
同期信号を入力する端子である。入力端子904は、垂直
同期信号を入力する端子である。入力端子905は、ＣＰ
ＵからのＣＣＤ蓄積感度アップ制御信号を入力する端子
である。入力端子906は、映像入力信号を入力する端子
である。読出アドレス設定端子907は、第２読出制御回
路205がフレームメモリ202に格納された画像を、どのア
ドレスから読み出すかを決定するための読出アドレスを
設定する端子である。出力端子908は、第１読出制御回
路204の制御に従ってフレームメモリ202から読み出され
る画像出力信号を出力する端子である。出力端子909
は、第２読出制御回路205の制御に従ってフレームメモ
リ202から読み出される画像出力信号を出力する端子で
ある。垂直色識別信号発生回路910は、入力端子903から
入力される水平同期信号と、入力端子904から入力され
る垂直同期信号と、入力端子905から入力されるＣＣＤ
蓄積感度アップ制御信号とを用いて自動的に垂直色識別
信号を生成する垂直色識別信号発生回路である。入力端
子912は、垂直色識別信号発生回路910が生成する垂直色
識別信号の初期値を設定する初期値設定制御信号を入力
する端子である。出力端子911は、垂直色識別信号発生
回路の出力信号である垂直色識別信号を出力する端子で
ある。
【００４５】上記のように構成された本発明の第３の実
施の形態における映像処理装置の動作を、図９を参照し
て説明する。第２の実施の形態に示したように、領域制
御回路902は、画像メモリ付き映像装置901の書込制御回
路203と第１読出制御回路204と第２読出制御回路205に
対して、フレームメモリ202の書込バンクや読出バンク
の指定を行う。書込制御回路203がフレームメモリ202に
書き込んだバンクと書き込んだ画像が、Ａフィールドか
Ｂフィールドのどちらであるかを、レジスタに蓄積して
おく。第２読出制御回路が、フレームメモリ202の読出
バンクを用いれば、垂直色識別信号発生回路910は、垂
直色識別信号を自動生成することが可能である。
施の形態における映像処理装置の動作を、図９を参照し
て説明する。第２の実施の形態に示したように、領域制
御回路902は、画像メモリ付き映像装置901の書込制御回
路203と第１読出制御回路204と第２読出制御回路205に
対して、フレームメモリ202の書込バンクや読出バンク
の指定を行う。書込制御回路203がフレームメモリ202に
書き込んだバンクと書き込んだ画像が、Ａフィールドか
Ｂフィールドのどちらであるかを、レジスタに蓄積して
おく。第２読出制御回路が、フレームメモリ202の読出
バンクを用いれば、垂直色識別信号発生回路910は、垂
直色識別信号を自動生成することが可能である。
【００４６】したがって、第３の実施の形態の映像処理
装置は、ＣＰＵからのＣＣＤ蓄積感度アップ制御信号の
みで自動的に出力端子909から出力される画像出力信号
に応じた垂直色識別信号を生成することができる。
装置は、ＣＰＵからのＣＣＤ蓄積感度アップ制御信号の
みで自動的に出力端子909から出力される画像出力信号
に応じた垂直色識別信号を生成することができる。
【００４７】次に、図１０を参照して、映像信号と垂直
色識別信号の関係を説明する。図１０においては、入力
端子906から入力される画像信号は、映像入力として示
している。入力端子905から入力されるＣＣＤ蓄積感度
アップ制御信号は、感度アップ制御として示している。
第１領域制御信号は、領域制御信号１として示してい
る。第２領域制御信号は、領域制御信号２として示して
いる。第３領域制御信号は、領域制御信号３として示し
ている。出力端子908から出力される画像信号は、巡回
出力として示している。出力端子909から出力される画
像信号は、感度ｕｐ出力として示している。そして、垂
直色識別信号を最下段に示した。
色識別信号の関係を説明する。図１０においては、入力
端子906から入力される画像信号は、映像入力として示
している。入力端子905から入力されるＣＣＤ蓄積感度
アップ制御信号は、感度アップ制御として示している。
第１領域制御信号は、領域制御信号１として示してい
る。第２領域制御信号は、領域制御信号２として示して
いる。第３領域制御信号は、領域制御信号３として示し
ている。出力端子908から出力される画像信号は、巡回
出力として示している。出力端子909から出力される画
像信号は、感度ｕｐ出力として示している。そして、垂
直色識別信号を最下段に示した。
【００４８】垂直色識別信号は、水平同期信号と同期し
て、１ライン毎の画像信号の配列を識別するための信号
である。映像入力における全てのＡフィールドの垂直色
識別信号の位相は同一であり、全てのＢフィールドの垂
直色識別信号の位相も同一である。したがって、垂直色
識別信号発生回路910は、感度ｕｐ出力であるフレーム
メモリ202から読み出される画像のフィールドから、垂
直色識別信号を自動生成することが可能である。また、
垂直反転読出しや電子式拡大処理を施す場合にも、あら
かじめ読出しを開始するラインが偶数か奇数かを判定す
れば、垂直色識別信号を自動生成することができる。
て、１ライン毎の画像信号の配列を識別するための信号
である。映像入力における全てのＡフィールドの垂直色
識別信号の位相は同一であり、全てのＢフィールドの垂
直色識別信号の位相も同一である。したがって、垂直色
識別信号発生回路910は、感度ｕｐ出力であるフレーム
メモリ202から読み出される画像のフィールドから、垂
直色識別信号を自動生成することが可能である。また、
垂直反転読出しや電子式拡大処理を施す場合にも、あら
かじめ読出しを開始するラインが偶数か奇数かを判定す
れば、垂直色識別信号を自動生成することができる。
【００４９】第３に、図１１を参照して、垂直色識別信
号発生回路910の構成を説明する。1101は、垂直色識別
信号制御回路である。1102は、Ａフィールド用識別信号
発生回路である。1103は、Ｂフィールド用識別信号発生
回路である。1104は、Ａフィールド用識別信号発生回路
1102の出力と、Ｂフィールド用識別信号発生回路1103の
出力を切り替えるセレクタである。1105は、垂直同期信
号が入力される入力端子である。1106は、水平同期信号
が入力される入力端子である。1107は、ＣＰＵからのＣ
ＣＤ蓄積感度アップ制御信号である。1108は、ＣＰＵか
らのＡフィールド用垂直色識別信号と、Ｂフィールド用
垂直色識別信号の初期値設定制御信号である。1109は、
感度アップの倍率によって垂直色識別信号の位相を調整
する必要のある場合に、位相補正を加えるための位相補
正回路である。1110は、セレクタ1104によって選択さ
れ、位相補正回路1109を通過した垂直色識別信号であ
る。
号発生回路910の構成を説明する。1101は、垂直色識別
信号制御回路である。1102は、Ａフィールド用識別信号
発生回路である。1103は、Ｂフィールド用識別信号発生
回路である。1104は、Ａフィールド用識別信号発生回路
1102の出力と、Ｂフィールド用識別信号発生回路1103の
出力を切り替えるセレクタである。1105は、垂直同期信
号が入力される入力端子である。1106は、水平同期信号
が入力される入力端子である。1107は、ＣＰＵからのＣ
ＣＤ蓄積感度アップ制御信号である。1108は、ＣＰＵか
らのＡフィールド用垂直色識別信号と、Ｂフィールド用
垂直色識別信号の初期値設定制御信号である。1109は、
感度アップの倍率によって垂直色識別信号の位相を調整
する必要のある場合に、位相補正を加えるための位相補
正回路である。1110は、セレクタ1104によって選択さ
れ、位相補正回路1109を通過した垂直色識別信号であ
る。
【００５０】垂直色識別信号制御回路1101は、リセット
解除後に、ＣＣＤの仕様に対応した垂直色識別信号の初
期値を、ＣＰＵからの初期値設定制御信号に基づいて判
断し、Ａフィールド用識別信号発生回路1102と、Ｂフィ
ールド用識別信号発生回路1103に設定する。画像信号入
力が通常モードである場合は、Ａフィールド用識別信号
発生回路1102と、Ｂフィールド用識別信号発生回路1103
は、水平同期信号と同期してながら、規定されたタイミ
ングでリセットと反転を繰り返す。垂直色識別信号制御
回路1101は、水平同期信号と垂直同期信号の位相関係に
基づいて、感度アップ出力から出力される画像信号のフ
ィールドを判定する。感度アップ出力から出力される画
像出力のフィールドに応じた垂直色識別信号を、セレク
タ1104を切り替えて出力する。ＣＣＤ蓄積感度アップ動
作時は、感度アップの倍数に応じて、感度アップ出力か
ら出力される画像出力のフィールドを判断して、セレク
タ1104を切り替える。さらに、感度アップの倍率によっ
ては、0.5ライン分の画像の位相ずれが発生するので、
その補正も位相補正回路1109を制御して行う。
解除後に、ＣＣＤの仕様に対応した垂直色識別信号の初
期値を、ＣＰＵからの初期値設定制御信号に基づいて判
断し、Ａフィールド用識別信号発生回路1102と、Ｂフィ
ールド用識別信号発生回路1103に設定する。画像信号入
力が通常モードである場合は、Ａフィールド用識別信号
発生回路1102と、Ｂフィールド用識別信号発生回路1103
は、水平同期信号と同期してながら、規定されたタイミ
ングでリセットと反転を繰り返す。垂直色識別信号制御
回路1101は、水平同期信号と垂直同期信号の位相関係に
基づいて、感度アップ出力から出力される画像信号のフ
ィールドを判定する。感度アップ出力から出力される画
像出力のフィールドに応じた垂直色識別信号を、セレク
タ1104を切り替えて出力する。ＣＣＤ蓄積感度アップ動
作時は、感度アップの倍数に応じて、感度アップ出力か
ら出力される画像出力のフィールドを判断して、セレク
タ1104を切り替える。さらに、感度アップの倍率によっ
ては、0.5ライン分の画像の位相ずれが発生するので、
その補正も位相補正回路1109を制御して行う。
【００５１】上記のように、本発明の第３の実施の形態
では、映像処理装置を、ＣＰＵによりフィールド毎に初
期値にリセットでき、かつ、電子式拡大処理制御信号と
ＣＣＤ蓄積感度アップモード制御信号とに従って読出フ
ィールドと読出アドレスに応じた垂直色順序識別信号を
発生する構成としたので、ＣＰＵからのＣＣＤ蓄積感度
アップ制御信号のみで、自動的に出力端子から出力され
る画像出力信号に応じた垂直色識別信号を生成すること
ができる。
では、映像処理装置を、ＣＰＵによりフィールド毎に初
期値にリセットでき、かつ、電子式拡大処理制御信号と
ＣＣＤ蓄積感度アップモード制御信号とに従って読出フ
ィールドと読出アドレスに応じた垂直色順序識別信号を
発生する構成としたので、ＣＰＵからのＣＣＤ蓄積感度
アップ制御信号のみで、自動的に出力端子から出力され
る画像出力信号に応じた垂直色識別信号を生成すること
ができる。
【００５２】
【発明の効果】以上の説明から明らかなように、本発明
では、画像メモリ機能付き映像装置を、複数の読出ポー
トと２フィールド分以上の画像を記憶する容量を有し、
書込ポートにＣＣＤ蓄積感度アップ手段が接続された画
像メモリと、画像メモリの記憶空間を２つ以上に分割し
た各メモリ領域内に１フィールド分の画像を格納する書
込制御回路と、各メモリ領域に格納された１フィールド
分の画像を読み出す複数個の読出制御部と、ＣＣＤ蓄積
感度アップ手段からの同期信号のタイミングに応じた遅
延量で前記画像メモリから画像を読み出すメモリ制御手
段と、電子式拡大処理手段と、垂直反転読出手段と、ノ
イズ低減処理手段とを具備する構成としたので、巡回式
ノイズ低減機能とＣＣＤ蓄積感度アップと電子式拡大機
能及び垂直反転処理を組み合わせた機能を、映像の時間
順序逆転なしに実現できるという効果が得られる。
では、画像メモリ機能付き映像装置を、複数の読出ポー
トと２フィールド分以上の画像を記憶する容量を有し、
書込ポートにＣＣＤ蓄積感度アップ手段が接続された画
像メモリと、画像メモリの記憶空間を２つ以上に分割し
た各メモリ領域内に１フィールド分の画像を格納する書
込制御回路と、各メモリ領域に格納された１フィールド
分の画像を読み出す複数個の読出制御部と、ＣＣＤ蓄積
感度アップ手段からの同期信号のタイミングに応じた遅
延量で前記画像メモリから画像を読み出すメモリ制御手
段と、電子式拡大処理手段と、垂直反転読出手段と、ノ
イズ低減処理手段とを具備する構成としたので、巡回式
ノイズ低減機能とＣＣＤ蓄積感度アップと電子式拡大機
能及び垂直反転処理を組み合わせた機能を、映像の時間
順序逆転なしに実現できるという効果が得られる。
【００５３】また、水平同期信号と垂直同期信号とに基
づいて入力画像のフィールドを自動判定する手段と、Ｃ
ＰＵからの感度アップ制御信号に応じて画像を書き込む
メモリ領域を設定する手段とを設けたので、ＣＰＵから
のＣＣＤ蓄積感度アップ制御信号のみで、自動的にフレ
ームメモリに画像を蓄積するバンクを決定できるという
効果が得られる。
づいて入力画像のフィールドを自動判定する手段と、Ｃ
ＰＵからの感度アップ制御信号に応じて画像を書き込む
メモリ領域を設定する手段とを設けたので、ＣＰＵから
のＣＣＤ蓄積感度アップ制御信号のみで、自動的にフレ
ームメモリに画像を蓄積するバンクを決定できるという
効果が得られる。
【００５４】また、ＣＰＵによりフィールド毎に初期値
にリセットできる垂直色順序識別信号を発生する回路で
あり、かつ、電子式拡大処理制御信号とＣＣＤ蓄積感度
アップモード制御信号とに従って読出フィールドと読出
アドレスに応じた垂直色順序識別信号を発生する回路を
設けたので、ＣＰＵからのＣＣＤ蓄積感度アップ制御信
号のみで、自動的に出力端子から出力される画像出力信
号に応じた垂直色識別信号を生成することができるとい
う効果が得られる。
にリセットできる垂直色順序識別信号を発生する回路で
あり、かつ、電子式拡大処理制御信号とＣＣＤ蓄積感度
アップモード制御信号とに従って読出フィールドと読出
アドレスに応じた垂直色順序識別信号を発生する回路を
設けたので、ＣＰＵからのＣＣＤ蓄積感度アップ制御信
号のみで、自動的に出力端子から出力される画像出力信
号に応じた垂直色識別信号を生成することができるとい
う効果が得られる。
【図１】本発明の第１の実施の形態における画像メモリ
機能付き映像装置の構成を示すブロック図、
機能付き映像装置の構成を示すブロック図、
【図２】本発明の第１の実施の形態における画像メモリ
機能付き映像装置の通常モード時の映像信号、
機能付き映像装置の通常モード時の映像信号、
【図３】本発明の第１の実施の形態における画像メモリ
機能付き映像装置に、従来方式による２倍感度アップを
適用した時の映像信号（Ｂフィールド書込抑止）、
機能付き映像装置に、従来方式による２倍感度アップを
適用した時の映像信号（Ｂフィールド書込抑止）、
【図４】本発明の第１の実施の形態における画像メモリ
機能付き映像装置の２倍感度アップモード時の映像信号
（Ｂフィールド書込抑止）、
機能付き映像装置の２倍感度アップモード時の映像信号
（Ｂフィールド書込抑止）、
【図５】本発明の第１の実施の形態における画像メモリ
機能付き映像装置の２倍感度アップモード時のアドレス
（垂直反転読出し時、書込バンク制御無し）、
機能付き映像装置の２倍感度アップモード時のアドレス
（垂直反転読出し時、書込バンク制御無し）、
【図６】本発明の第１の実施の形態における画像メモリ
機能付き映像装置の２倍感度アップモード時のアドレス
（電子式拡大処理時時、書込バンク制御無し）、
機能付き映像装置の２倍感度アップモード時のアドレス
（電子式拡大処理時時、書込バンク制御無し）、
【図７】本発明の第２の実施の形態における映像処理装
置の構成を示すブロック図、
置の構成を示すブロック図、
【図８】本発明の第２の実施の形態における映像処理装
置の２倍感度アップモード時の映像信号とバンク制御の
関係を示す図、
置の２倍感度アップモード時の映像信号とバンク制御の
関係を示す図、
【図９】本発明の第３の実施の形態における映像処理装
置の構成を示すブロック図、
置の構成を示すブロック図、
【図１０】本発明の第３の実施の形態における映像処理
装置の２倍感度アップモード時の映像信号と垂直色識別
信号の関係を示す図、
装置の２倍感度アップモード時の映像信号と垂直色識別
信号の関係を示す図、
【図１１】本発明の第３の実施の形態における映像処理
装置の垂直色識別信号発生回路の構成図、
装置の垂直色識別信号発生回路の構成図、
【図１２】従来の画像メモリ機能付き映像装置の構成を
示すブロック図である。
示すブロック図である。
101 映像入力 102 フィールドメモリ 103 書込制御回路 104 第１読出制御回路 105 第２読出制御回路 106 映像出力 107 読出先頭相対アドレス 108 読出終了相対アドレス 109 ノイズ低減用信号 110 同期信号 201 画像入力端子 202 フレームメモリ 203 書込制御回路 204 第１読出制御回路 205 第２読出制御回路 206 第１読出制御回路の制御による画像出力端子 207 第２読出制御回路の制御による画像出力端子 208 書込領域制御端子 209 第１読出領域制御端子 210 第２読出領域制御端子 211 読出アドレス設定端子 212 同期信号入力端子 701 画像メモリ機能付き映像装置 702 領域制御回路 703 水平同期信号入力端子 704 垂直同期信号入力端子 705 ＣＣＤ蓄積感度アップ制御信号 706 映像信号入力端子 707 読出アドレス設定端子 708 第１読出制御回路の制御による画像出力端子 709 第２読出制御回路の制御による画像出力端子 710 第１領域制御信号 711 第２領域制御信号 712 第３領域制御信号 901 画像メモリ機能付き映像装置 902 領域制御回路 903 水平同期信号入力端子 904 垂直同期信号入力端子 905 ＣＣＤ蓄積感度アップ制御信号 906 映像信号入力端子 907 読出アドレス設定端子 908 第１読出制御回路の制御による画像出力端子 909 第２読出制御回路の制御による画像出力端子 910 垂直色識別信号発生回路 911 垂直色識別信号出力 912 初期値設定入力制御信号入力端子 913 第１領域制御信号 914 第２領域制御信号 915 第３領域制御信号 1101 垂直色識別信号制御回路 1102 Ａフィールド用識別信号発生回路 1103 Ｂフィールド用識別信号発生回路 1104 セレクタ 1105 垂直同期信号入力端子 1106 水平同期信号入力端子 1107 ＣＣＤ蓄積感度アップ制御信号 1108 初期値設定入力制御信号入力端子 1109 位相補正回路 1110 垂直色識別信号
フロントページの続き Ｆターム(参考） 5C021 YA01 YC03 YC04 YC13 ZA03 5C022 AA00 AB68 AC41 AC69 5C023 AA01 AA02 AA37 BA01 BA07 BA08 CA01 CA02 DA04 DA08 5C052 AA17 CC09 DD10 GA01 GA03 GB01 GC03 GC06 GC08 GE01 GF01 GF02 GF03 GF04 5C053 FA09 FA27 KA04 KA24 KA26 LA01 LA06
Claims (6)
- 【請求項１】 複数の読出ポートと２フィールド分以上
の画像を記憶する容量を有し、書込ポートにＣＣＤ蓄積
感度アップ手段が接続された画像メモリと、前記画像メ
モリの記憶空間を２つ以上に分割した各メモリ領域内に
１フィールド分の画像を格納する書込制御回路と、前記
各メモリ領域に格納された１フィールド分の画像を読み
出す複数個の読出制御部と、前記ＣＣＤ蓄積感度アップ
手段からの同期信号のタイミングに応じた遅延量で前記
画像メモリから画像を読み出すメモリ制御手段とを具備
することを特徴とする画像メモリ機能付き映像装置。 - 【請求項２】 前記読出ポートに接続された電子式拡大
処理手段を有することを特徴とする請求項１記載の画像
メモリ機能付き映像装置。 - 【請求項３】 前記読出ポートに接続された垂直反転読
出手段を有することを特徴とする請求項１記載の画像メ
モリ機能付き映像装置。 - 【請求項４】 前記読出ポートに接続されたノイズ低減
処理手段を有することを特徴とする請求項１記載の画像
メモリ機能付き映像装置。 - 【請求項５】 水平同期信号と垂直同期信号とに基づい
て入力画像のフィールドを自動判定する手段と、感度ア
ップ制御信号を出力するＣＰＵと、前記感度アップ制御
信号に応じて画像を書き込むメモリ領域を設定する手段
とを設けたことを特徴とする請求項１〜４記載の画像メ
モリ機能付き映像装置。 - 【請求項６】 前記電子式拡大処理手段からの電子式拡
大処理制御信号と前記ＣＣＤ蓄積感度アップ手段からの
ＣＣＤ蓄積感度アップモード制御信号とに従って読出フ
ィールドと読出アドレスに応じた垂直色順序識別信号を
発生する回路と、前記垂直色順序識別信号を前記ＣＰＵ
によりフィールド毎に初期値にリセットする手段とを設
けたことを特徴とする請求項５記載の画像メモリ機能付
き映像装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168692A JP2000358193A (ja) | 1999-06-15 | 1999-06-15 | 画像メモリ機能付き映像装置 |
| US09/589,240 US6744476B1 (en) | 1999-06-15 | 2000-06-07 | Imaging apparatus having video memory function |
| CA002311063A CA2311063A1 (en) | 1999-06-15 | 2000-06-08 | Imaging apparatus having video memory function |
| NZ505104A NZ505104A (en) | 1999-06-15 | 2000-06-12 | Writing and reading video memory to account for CCD storage sensitivity enhancement |
| AU40835/00A AU771919B2 (en) | 1999-06-15 | 2000-06-14 | Imaging apparatus having video memory function |
| CN00118334.6A CN1277518A (zh) | 1999-06-15 | 2000-06-14 | 具有视频存储器功能的成像装置 |
| EP00112713A EP1061735A3 (en) | 1999-06-15 | 2000-06-15 | Imaging apparatus having a multi port memory |
| MXPA00005911A MXPA00005911A (es) | 1999-06-15 | 2000-06-15 | Aparato de formacion de imagenes que tiene funcion de memoria de video. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168692A JP2000358193A (ja) | 1999-06-15 | 1999-06-15 | 画像メモリ機能付き映像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000358193A true JP2000358193A (ja) | 2000-12-26 |
Family
ID=15872703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11168692A Pending JP2000358193A (ja) | 1999-06-15 | 1999-06-15 | 画像メモリ機能付き映像装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6744476B1 (ja) |
| EP (1) | EP1061735A3 (ja) |
| JP (1) | JP2000358193A (ja) |
| CN (1) | CN1277518A (ja) |
| AU (1) | AU771919B2 (ja) |
| CA (1) | CA2311063A1 (ja) |
| MX (1) | MXPA00005911A (ja) |
| NZ (1) | NZ505104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006040883A1 (ja) * | 2004-10-14 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 映像信号処理装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2842978B1 (fr) * | 2002-07-26 | 2005-03-04 | Thomson Licensing Sa | Dispositif et procede de lecture differee de donnees video numeriques |
| CN114281295B (zh) * | 2020-09-18 | 2024-03-15 | 西安诺瓦星云科技股份有限公司 | 图像处理方法、装置和led显示屏系统 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4240101A (en) * | 1976-10-14 | 1980-12-16 | Micro Consultants, Limited | Television standards conversion |
| DE3787324T2 (de) * | 1986-06-20 | 1994-03-31 | Sony Corp | Videospeicher. |
| KR910006460B1 (ko) * | 1988-03-08 | 1991-08-26 | 삼성전자 주식회사 | 디지탈 영상기기에서 프레임 정지화면의 플리커링 감소장치 및 방식 |
| US5418907A (en) * | 1991-09-12 | 1995-05-23 | Sony Corporation | Multi-port memory and digital interpolation apparatus |
| US5315388A (en) * | 1991-11-19 | 1994-05-24 | General Instrument Corporation | Multiple serial access memory for use in feedback systems such as motion compensated television |
| JPH0773342B2 (ja) | 1992-03-02 | 1995-08-02 | 三洋電機株式会社 | 映像信号処理回路 |
| US5345264A (en) * | 1992-02-27 | 1994-09-06 | Sanyo Electric Co., Ltd. | Video signal processing circuit for a video camera using a luminance signal |
| EP0605738B1 (en) * | 1992-07-22 | 2000-02-23 | Matsushita Electric Industrial Co., Ltd. | Imaging device with horizontal line interpolation function |
| US5810665A (en) * | 1993-12-27 | 1998-09-22 | Kabushiki Kaisha Ace Denken | Image display gaming machine and image display control method |
| US5459510A (en) * | 1994-07-08 | 1995-10-17 | Panasonic Technologies, Inc. | CCD imager with modified scanning circuitry for increasing vertical field/frame transfer time |
| JP3840671B2 (ja) * | 1995-03-24 | 2006-11-01 | ソニー株式会社 | 撮像装置 |
| JP2956527B2 (ja) | 1995-04-28 | 1999-10-04 | 松下電器産業株式会社 | 画像メモリ機能付き映像装置 |
| JP3384659B2 (ja) * | 1995-10-16 | 2003-03-10 | 三洋電機株式会社 | 縮小映像信号処理回路 |
| KR970064171A (ko) * | 1996-02-28 | 1997-09-12 | 이대원 | 영상 반전 장치 |
| DE69731342T2 (de) * | 1996-08-22 | 2005-03-17 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildverarbeitungsvorrichtung |
| JP3717648B2 (ja) * | 1997-11-07 | 2005-11-16 | 株式会社エルモ社 | フィールドメモリを用いた拡大画像信号作成方法 |
-
1999
- 1999-06-15 JP JP11168692A patent/JP2000358193A/ja active Pending
-
2000
- 2000-06-07 US US09/589,240 patent/US6744476B1/en not_active Expired - Fee Related
- 2000-06-08 CA CA002311063A patent/CA2311063A1/en not_active Abandoned
- 2000-06-12 NZ NZ505104A patent/NZ505104A/en unknown
- 2000-06-14 CN CN00118334.6A patent/CN1277518A/zh active Pending
- 2000-06-14 AU AU40835/00A patent/AU771919B2/en not_active Ceased
- 2000-06-15 MX MXPA00005911A patent/MXPA00005911A/es active IP Right Grant
- 2000-06-15 EP EP00112713A patent/EP1061735A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006040883A1 (ja) * | 2004-10-14 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 映像信号処理装置 |
| JPWO2006040883A1 (ja) * | 2004-10-14 | 2008-05-15 | 松下電器産業株式会社 | 映像信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1277518A (zh) | 2000-12-20 |
| US6744476B1 (en) | 2004-06-01 |
| MXPA00005911A (es) | 2002-06-04 |
| EP1061735A3 (en) | 2003-12-17 |
| CA2311063A1 (en) | 2000-12-15 |
| AU771919B2 (en) | 2004-04-08 |
| AU4083500A (en) | 2000-12-21 |
| NZ505104A (en) | 2001-08-31 |
| EP1061735A2 (en) | 2000-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861879A (en) | Video signal processing device for writing and reading a video signal with respect to a memory according to different clocks, while preventing a write/read address pass-by in the memory | |
| KR101034493B1 (ko) | 화상 변환 장치, 화상 변환을 위한 직접 메모리 액세스장치 및 화상 변환을 지원하는 카메라 인터페이스 | |
| JPH09130675A (ja) | 縮小画像表示装置 | |
| JP2002320135A (ja) | ディジタルズーム装置 | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| JP4854620B2 (ja) | 電子ズーム装置およびプログラム | |
| JP2000358193A (ja) | 画像メモリ機能付き映像装置 | |
| JP2956527B2 (ja) | 画像メモリ機能付き映像装置 | |
| JPH10285488A (ja) | 映像信号処理回路 | |
| JP4100110B2 (ja) | 解像度変換回路、それを用いたデジタルスチルカメラおよびデジタルビデオカメラ | |
| JP3338002B2 (ja) | 画像メモリ機能付き映像装置 | |
| US20200193558A1 (en) | Image processing system and image processing method thereof | |
| JP4334160B2 (ja) | 子画面表示用の映像信号処理回路 | |
| JP2003219155A (ja) | 画像処理装置 | |
| JP2006154378A (ja) | 画像表示制御装置 | |
| KR20020004169A (ko) | 업/다운 스케일링 기능을 갖는 줌 버퍼 제어 회로 | |
| US5727086A (en) | Device and method for picture processing including contraction of toned image | |
| JP2964502B2 (ja) | 映像処理装置 | |
| JP4097885B2 (ja) | 多画面表示制御装置 | |
| JP2001069449A (ja) | 画像処理装置 | |
| JP2005020521A (ja) | 撮像装置及びこの撮像装置を備える携帯型電話機 | |
| JPH05308544A (ja) | 映像信号処理装置 | |
| JP3923695B2 (ja) | 画像制御装置およびデータ出力方法 | |
| JP3018384B2 (ja) | ビデオ信号処理回路 | |
| JPH0622128A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |