JP2000353895A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JP2000353895A
JP2000353895A JP16392699A JP16392699A JP2000353895A JP 2000353895 A JP2000353895 A JP 2000353895A JP 16392699 A JP16392699 A JP 16392699A JP 16392699 A JP16392699 A JP 16392699A JP 2000353895 A JP2000353895 A JP 2000353895A
Authority
JP
Japan
Prior art keywords
layer
digital
analog
processing area
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16392699A
Other languages
Japanese (ja)
Other versions
JP3895501B2 (en
Inventor
Naohito Oka
尚人 岡
Chiharu Miyazaki
千春 宮崎
Takeshi Uchida
雄 内田
Mitsuhiko Kanda
光彦 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16392699A priority Critical patent/JP3895501B2/en
Publication of JP2000353895A publication Critical patent/JP2000353895A/en
Application granted granted Critical
Publication of JP3895501B2 publication Critical patent/JP3895501B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a printed wiring board in which a digital signal processing area and an analog signal processing area on the opposite sides of the board can take an overlapped arrangement and conventional restraints of mounting can be eliminated. SOLUTION: The printed wiring board comprises a GND layer 1 for digital circuit formed on the entire surface of one inner layer of the board, a GND layer 2 for analog circuit formed on the inner layer in an analog signal processing area contiguously to the GND layer for digital circuit, and signal lines 12 for transmitting signals from a digital circuit 11 on a part mounting plane 7 to an analog circuit 9 on the same plane. According to the structure, generation of resonance due to parallel plate mode, radiation noise and electromagnetic coupling between signal lines can be suppressed, the digital signal processing area and the analog signal processing area on the opposite sides of the board can take an overlapped arrangement and restraints of mounting can be eliminated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、基板から発生す
る電磁ノイズを抑制するプリント配線板に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board for suppressing electromagnetic noise generated from a substrate.

【0002】[0002]

【従来の技術】従来のプリント配線板について図面を参
照しながら説明する。図4及び図5は、例えば特開平1
0−190167号公報に示された従来のプリント配線
板の構成を示す図である。
2. Description of the Related Art A conventional printed wiring board will be described with reference to the drawings. FIG. 4 and FIG.
FIG. 1 is a diagram showing a configuration of a conventional printed wiring board disclosed in Japanese Patent Application Publication No. 0-190167.

【0003】図4及び図5において、22は電源層、2
3はGND層、24はGND層、25はアナログ信号処
理区域、26はアナログ信号処理区域、27はデジタル
信号処理区域、28はデジタル信号処理区域、29は表
面層、30は裏面層、32は配線層、33は配線層であ
る。
In FIGS. 4 and 5, reference numeral 22 denotes a power supply layer;
3 is a GND layer, 24 is a GND layer, 25 is an analog signal processing area, 26 is an analog signal processing area, 27 is a digital signal processing area, 28 is a digital signal processing area, 29 is a front layer, 30 is a back layer, and 32 is a back layer. The wiring layer 33 is a wiring layer.

【0004】図4では、表面層29において、デジタル
信号処理区域27とアナログ信号処理区域25とを混在
させないように配置し、裏面層30に於いてもデジタル
信号処理区域27の下位置にアナログ信号処理区域26
が位置しないように、また、アナログ信号処理区域25
の下位置にデジタル信号処理区域28が位置しないよう
に配置する。さらに、内層に於いて、アナログ信号処理
区域25、26と上下位置関係が対応する領域を全てG
ND層23、24で接地する。またさらに、デジタル信
号処理区域27に隣接するエリアを面状の電源層22と
している。
In FIG. 4, the digital signal processing area 27 and the analog signal processing area 25 are arranged so as not to be mixed in the surface layer 29, and the analog signal processing area 27 Processing area 26
And the analog signal processing area 25
The digital signal processing area 28 is arranged so as not to be located at the lower position. Further, in the inner layer, all the areas corresponding to the analog signal processing areas 25 and 26 and the
The ND layers 23 and 24 are grounded. Further, an area adjacent to the digital signal processing area 27 is a planar power supply layer 22.

【0005】図5では、図4に示した構造のプリント配
線板を6層以上で構成する場合を示している。この場
合、プリント配線板内部の電源層22、GND層23と
GND層24との間にさらに配線層32、33が配置さ
れる。
FIG. 5 shows a case where the printed wiring board having the structure shown in FIG. 4 is composed of six or more layers. In this case, wiring layers 32 and 33 are further arranged between the power supply layer 22 and the GND layer 23 and the GND layer 24 inside the printed wiring board.

【0006】以上により、デジタル信号処理区域とアナ
ログ信号処理区域とを分離した基板において、基板の両
表面のデジタル信号処理区域とアナログ信号処理区域が
重ならないようにし、アナログ信号処理区域に関して、
少なくとも部品実装面(表面および裏面)に隣接する内
層部をGND面としている。
As described above, in a substrate in which the digital signal processing area and the analog signal processing area are separated, the digital signal processing area and the analog signal processing area on both surfaces of the substrate are prevented from overlapping with each other.
At least the inner layer portion adjacent to the component mounting surface (front and back surfaces) is a GND surface.

【0007】これにより、内層の電源面からアナログ信
号処理区域へのノイズ混入を防止している。また、デジ
タル信号処理区域からアナログ信号処理区域へのノイズ
混入を防止している。
This prevents noise from entering the analog signal processing area from the power supply surface of the inner layer. Further, noise is prevented from entering the digital signal processing area into the analog signal processing area.

【0008】[0008]

【発明が解決しようとする課題】上述したような従来の
プリント配線板では、内層の電源面やデジタル信号処理
区域からアナログ信号処理区域へのノイズ混入を防止し
ている。しかし、6層以上で構成した場合、GND層と
電源層の間の層に信号線を配線することで、GND層と
電源層による平行平板モードによる共振が発生し、放射
ノイズが増加し、また、これらの信号線間に電磁結合が
発生するという問題点があった。
In the above-mentioned conventional printed wiring board, noise is prevented from entering the analog signal processing area from the power supply surface of the inner layer or the digital signal processing area. However, in the case of a configuration with six or more layers, by arranging the signal lines in a layer between the GND layer and the power supply layer, resonance in the parallel plate mode by the GND layer and the power supply layer occurs, and radiation noise increases, and However, there is a problem that electromagnetic coupling occurs between these signal lines.

【0009】また、基板の両表面のデジタル信号処理区
域とアナログ信号処理区域が重ならないようにし、基板
両面において、デジタル信号処理区域どうしとアナログ
信号処理区域どうしがそれぞれ重なるようにしてあるの
で、基板の両表面のデジタル信号処理区域とアナログ信
号処理区域が重なる構成を採れず実装上の制約となると
いう問題点があった。
Also, the digital signal processing area and the analog signal processing area on both surfaces of the substrate are prevented from overlapping, and the digital signal processing areas and the analog signal processing areas are overlapped on both sides of the substrate. However, there is a problem that the digital signal processing area and the analog signal processing area on both surfaces do not overlap each other, which limits mounting.

【0010】この発明は、前述した問題点を解決するた
めになされたもので、デジタル信号処理区域とアナログ
信号処理区域を備え、さらにこれらの両処理区域間にあ
る回路同士を接続する信号線を備えたプリント配線板に
於いて、GND層と電源層の間の層に信号線を配線する
ことで、GND層と電源層による平行平板モードによる
共振が発生することにより、放射ノイズの増加、これら
の信号線間の電磁結合の発生を抑制することができるプ
リント配線板を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and comprises a digital signal processing area and an analog signal processing area, and further includes a signal line connecting circuits between the two processing areas. In the printed wiring board provided, by arranging signal lines in a layer between the GND layer and the power supply layer, resonance in the parallel plate mode by the GND layer and the power supply layer occurs, thereby increasing radiation noise. It is an object of the present invention to obtain a printed wiring board capable of suppressing the occurrence of electromagnetic coupling between signal lines.

【0011】また、この発明は、前述した問題点を解決
するためになされたもので、基板の両表面のデジタル信
号処理区域とアナログ信号処理区域が重なる構成を採る
ことができ、従来例に見られる実装上の制約をなくすこ
とができるプリント配線板を得ることを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and can adopt a configuration in which a digital signal processing area and an analog signal processing area on both surfaces of a substrate are overlapped. It is an object of the present invention to obtain a printed wiring board which can eliminate restrictions on mounting.

【0012】[0012]

【課題を解決するための手段】この発明に係るプリント
配線板は、デジタル信号とアナログ信号とを同一の基板
で処理し、前記デジタル信号を処理するデジタル信号処
理区域と前記アナログ信号を処理するアナログ信号処理
区域とが分離された多層基板において、基板の内層一層
分の全面に配置されたデジタル回路用GND層と、前記
デジタル回路用GND層に隣接し、アナログ信号処理区
域の内層に配置されたアナログ回路用GND層と、前記
デジタル回路用GND層から見て基板外側の層にあり、
部品実装面上のデジタル回路から同一面上のアナログ回
路へ信号を伝送する信号線とを備えたものである。
A printed wiring board according to the present invention processes a digital signal and an analog signal on the same substrate, and processes a digital signal in a digital signal processing area and an analog signal in the analog signal processing area. In the multi-layer substrate separated from the signal processing area, a digital circuit GND layer is disposed on the entire surface of one inner layer of the substrate; An analog circuit GND layer and a layer outside the substrate as viewed from the digital circuit GND layer;
And a signal line for transmitting a signal from a digital circuit on the component mounting surface to an analog circuit on the same surface.

【0013】また、この発明に係るプリント配線板は、
前記アナログ回路用GND層を挟むように配置された第
2のデジタル回路用GND層をさらに備えたものであ
る。
Further, the printed wiring board according to the present invention comprises:
The digital still camera further includes a second digital circuit GND layer disposed so as to sandwich the analog circuit GND layer.

【0014】さらに、この発明に係るプリント配線板
は、デジタル信号とアナログ信号とを同一の基板で処理
し、前記デジタル信号を処理するデジタル信号処理区域
と前記アナログ信号を処理するアナログ信号処理区域と
が分離された多層基板において、基板の内層一層分の全
面に配置された第1のデジタル回路用GND層と、前記
第1のデジタル回路用GND層に隣接し、アナログ信号
処理区域の内層に配置されたアナログ回路用GND層
と、前記アナログ回路用GND層を挟むように配置され
た第2のデジタル回路用GND層と、前記第1のデジタ
ル回路用GND層から見て基板外側の一方の層から他方
の層に配線され、一方の部品実装面上のデジタル回路か
ら他方の部品実装面上のアナログ回路へ信号を伝送する
信号線とを備えたものである。
Further, the printed wiring board according to the present invention processes a digital signal and an analog signal on the same substrate, and has a digital signal processing area for processing the digital signal and an analog signal processing area for processing the analog signal. And a first digital circuit GND layer disposed on the entire surface of one inner layer of the substrate, and an inner layer of the analog signal processing area adjacent to the first digital circuit GND layer. Analog circuit GND layer, a second digital circuit GND layer disposed so as to sandwich the analog circuit GND layer, and one layer outside the substrate when viewed from the first digital circuit GND layer From the digital circuit on one component mounting surface to the analog circuit on the other component mounting surface. A.

【0015】[0015]

【発明の実施の形態】実施の形態1.この発明の実施の
形態1に係るプリント配線板について図面を参照しなが
ら説明する。図1は、この発明の実施の形態1に係るプ
リント配線板の断面構成を示す図である。なお、各図
中、同一符号は同一又は相当部分を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 A printed wiring board according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a cross-sectional configuration of a printed wiring board according to Embodiment 1 of the present invention. In the drawings, the same reference numerals indicate the same or corresponding parts.

【0016】図1において、1はデジタル回路用のGN
D面、2はアナログ回路用のGND面、3はデジタル回
路用の電源面、4は低速のデジタル信号線又はアナログ
信号線の層、5は高速のデジタル信号線の層、6及び7
は部品実装・配線面、8及び9はアナログ回路、10及
び11はデジタル回路、12は信号線である。
In FIG. 1, 1 is a GN for a digital circuit.
D plane, 2 GND plane for analog circuit, 3 power supply plane for digital circuit, 4 layer of low-speed digital signal line or analog signal line, 5 layer of high-speed digital signal line, 6 and 7
Is a component mounting / wiring surface, 8 and 9 are analog circuits, 10 and 11 are digital circuits, and 12 is a signal line.

【0017】同図において、基板の内層にデジタル回路
用のGND面1と、アナログ回路用のGND面2と、デ
ジタル回路用の電源面3がある。また、基板の外側両面
は部品実装・配線面6、7である。
In FIG. 1, a GND plane 1 for a digital circuit, a GND plane 2 for an analog circuit, and a power supply plane 3 for a digital circuit are provided in an inner layer of the substrate. The outer surfaces of the substrate are the component mounting / wiring surfaces 6 and 7.

【0018】デジタル回路11とアナログ回路9間の信
号線12(デジタル回路11からDA変換回路への信号
線)は、デジタル回路用のGND面1の側に置く。これ
らのデジタル回路11とアナログ回路9もこの面に置
く。また、高速のデジタル信号線の層5は、このデジタ
ル回路部のエリアに置く。
A signal line 12 between the digital circuit 11 and the analog circuit 9 (a signal line from the digital circuit 11 to the DA converter) is placed on the GND plane 1 side for the digital circuit. The digital circuit 11 and the analog circuit 9 are also placed on this surface. The high-speed digital signal line layer 5 is placed in the area of the digital circuit section.

【0019】もう一方の面6において、アナログGND
面2の領域にアナログ回路8を置く。デジタルGND面
1の上はデジタル回路10とする。
On the other side 6, analog GND
The analog circuit 8 is placed in the area of the surface 2. A digital circuit 10 is provided on the digital GND plane 1.

【0020】これにより、高速のデジタル信号線の層5
と、デジタル回路11とアナログ回路9間の信号線12
は、デジタルGND面1の上に配線される。これらの信
号線は、アナログ信号処理区域用とデジタル信号処理区
域用のGND面の継ぎ目上に配線されることがない。こ
れによる放射ノイズの増加を抑制することができる。
Thus, the layer 5 of the high-speed digital signal line
And a signal line 12 between the digital circuit 11 and the analog circuit 9
Are wired on the digital GND plane 1. These signal lines are not wired on the joints of the GND planes for the analog signal processing area and the digital signal processing area. This can suppress an increase in radiation noise.

【0021】さらに、デジタルGND面1とデジタル電
源層3の間に、またデジタルGND面1とアナログGN
D層2の間にデジタル信号線がないので、これによる共
振がなく、放射ノイズの増加を抑制することができる。
Further, between the digital GND plane 1 and the digital power supply layer 3, and between the digital GND plane 1 and the analog GND plane.
Since there is no digital signal line between the D layers 2, there is no resonance due to this, and an increase in radiation noise can be suppressed.

【0022】また、アナログ回路8は、アナログGND
2上にあれば良く、必ずしもアナログ回路同士8、9が
重なっている必要はない。これにより、実装上の制約を
少なくしている。
The analog circuit 8 has an analog GND
2, the analog circuits 8 and 9 do not necessarily have to overlap. This reduces restrictions on mounting.

【0023】この実施の形態1に係るプリント配線板
は、デジタル信号とアナログ信号とを同一の基板で処理
する多層基板において、デジタル信号を処理するデジタ
ル信号処理区域とアナログ信号を処理するアナログ信号
処理区域とが分離されており、基板の内層一層分の全面
にデジタルGND1(グランド)が配置され、アナログ
信号処理区域の内層にはアナログGND2が配置され、
これらのGNDは隣接した異なる層にあり、デジタル回
路11からアナログ回路9へ信号を伝送するための両回
路間を接続する信号線12を備え、これら信号線が、デ
ジタルGND層1から見て基板外側の層にある。
In the printed wiring board according to the first embodiment, a digital signal processing area for processing digital signals and an analog signal processing for processing analog signals in a multilayer board for processing digital signals and analog signals on the same substrate. The digital GND1 (ground) is disposed on the entire surface of one inner layer of the substrate, and the analog GND2 is disposed on the inner layer of the analog signal processing area.
These GNDs are located on different layers adjacent to each other, and include signal lines 12 connecting between the two circuits for transmitting signals from the digital circuit 11 to the analog circuit 9. On the outer layer.

【0024】実施の形態2.この発明の実施の形態2に
係るプリント配線板について図面を参照しながら説明す
る。図2は、この発明の実施の形態2に係るプリント配
線板の断面構成を示す図である。
Embodiment 2 FIG. Embodiment 2 A printed wiring board according to Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 2 is a diagram showing a cross-sectional configuration of a printed wiring board according to Embodiment 2 of the present invention.

【0025】図2において、1はデジタル回路用のGN
D面、2はアナログ回路用のGND面、3はデジタル回
路用の電源面、4は低速のデジタル信号線又はアナログ
信号線の層、5は高速のデジタル信号線の層、6及び7
は部品実装・配線面、8及び9はアナログ回路、10及
び11はデジタル回路、12は信号線である。
In FIG. 2, 1 is a GN for a digital circuit.
D plane, 2 GND plane for analog circuit, 3 power supply plane for digital circuit, 4 layer of low-speed digital signal line or analog signal line, 5 layer of high-speed digital signal line, 6 and 7
Is a component mounting / wiring surface, 8 and 9 are analog circuits, 10 and 11 are digital circuits, and 12 is a signal line.

【0026】また、同図において、13はデジタル回路
用のGND面、14は高速のデジタル信号線の層であ
る。
In FIG. 1, reference numeral 13 denotes a GND plane for a digital circuit, and reference numeral 14 denotes a high-speed digital signal line layer.

【0027】この実施の形態2に係るプリント配線板
は、図1に示した配線において、基板の内層にあるデジ
タル回路用のGND面1と13で、アナログ回路用のG
ND面2とデジタル回路用の電源面3の層を挟み込む構
造としている。
The printed wiring board according to the second embodiment is different from the wiring shown in FIG. 1 in that the GND planes 1 and 13 for the digital circuit in the inner layer of the substrate have the G plane
It has a structure in which a layer of the ND plane 2 and a power supply plane 3 for digital circuits is sandwiched.

【0028】これにより、上記の実施の形態1に示した
配線板に対して、デジタル回路10を高速のデジタル回
路とすることができ、高速のデジタル回路を配線板の両
面に置くことができる。さらに、デジタル電源層3から
の放射ノイズを電磁遮蔽することができる。
Thus, the digital circuit 10 can be a high-speed digital circuit with respect to the wiring board shown in the first embodiment, and high-speed digital circuits can be placed on both sides of the wiring board. Further, the radiation noise from the digital power supply layer 3 can be electromagnetically shielded.

【0029】図2において、基板の両面に位置するデジ
タル回路同士、アナログ回路同士を重ねる必要はなく、
実装上の自由度を高めている。デジタル回路用のGND
面13のしめる割合を変えることで、部品実装・配線面
6の側をデジタル回路の領域にすることができる。
In FIG. 2, there is no need to overlap digital circuits and analog circuits located on both sides of the substrate.
The degree of freedom in mounting is increased. GND for digital circuits
By changing the ratio of the surface 13 to be closed, the side of the component mounting / wiring surface 6 can be used as a digital circuit area.

【0030】この実施の形態2に係るプリント配線板
は、デジタルGND層1から、アナログGND2のある
層を隔てた次の層にもデジタルGND層13を持つ。
The printed wiring board according to the second embodiment has a digital GND layer 13 in a layer next to a certain layer of the analog GND 2 from the digital GND layer 1.

【0031】実施の形態3.この発明の実施の形態3に
係るプリント配線板について図面を参照しながら説明す
る。図3は、この発明の実施の形態3に係るプリント配
線板の断面構成を示す図である。
Embodiment 3 Embodiment 3 A printed wiring board according to Embodiment 3 of the present invention will be described with reference to the drawings. FIG. 3 is a diagram showing a cross-sectional configuration of a printed wiring board according to Embodiment 3 of the present invention.

【0032】図3において、1はデジタル回路用のGN
D面、2はアナログ回路用のGND面、3はデジタル回
路用の電源面、4は低速のデジタル信号線又はアナログ
信号線の層、5は高速のデジタル信号線の層、6及び7
は部品実装・配線面、9はアナログ回路、10及び11
はデジタル回路である。
In FIG. 3, 1 is a GN for a digital circuit.
D plane, 2 GND plane for analog circuit, 3 power supply plane for digital circuit, 4 layer of low-speed digital signal line or analog signal line, 5 layer of high-speed digital signal line, 6 and 7
Is a component mounting / wiring surface, 9 is an analog circuit, 10 and 11
Is a digital circuit.

【0033】また、同図において、13はデジタル回路
用のGND面、14は高速のデジタル信号線の層であ
る。
In FIG. 1, reference numeral 13 denotes a GND plane for a digital circuit, and reference numeral 14 denotes a high-speed digital signal line layer.

【0034】さらに、同図において、15はデジタル回
路、16は信号線である。
Further, in the figure, 15 is a digital circuit, and 16 is a signal line.

【0035】図3に示すように、この実施の形態3によ
れば、デジタル回路11とアナログ回路9とを接続する
信号線16が、配線板の両面間を交差する場合、例え
ば、信号線16によって接続されるデジタル回路11と
DA変換回路が基板の対向面にある場合である。
As shown in FIG. 3, according to the third embodiment, when the signal line 16 connecting the digital circuit 11 and the analog circuit 9 crosses both sides of the wiring board, for example, the signal line 16 Is a case where the digital circuit 11 and the DA conversion circuit connected by the above are on the opposite surface of the substrate.

【0036】この場合も、本信号線16の下には必ずデ
ジタルGND1と13があるため、信号線16は、アナ
ログ信号処理区域用のGND面2とデジタル信号処理区
域用のGND面1、13の継ぎ目上に配線されることが
ない。この不備による放射ノイズの増加を抑制すること
ができる。
Also in this case, since the digital GNDs 1 and 13 are always provided below the main signal line 16, the signal line 16 is connected to the GND plane 2 for the analog signal processing area and the GND planes 1 and 13 for the digital signal processing area. Is not wired on the seam. An increase in radiation noise due to this defect can be suppressed.

【0037】この実施の形態3に係るプリント配線板
は、デジタル信号とアナログ信号とを同一の基板で処理
する多層基板において、デジタル信号を処理するデジタ
ル信号処理区域とアナログ信号を処理するアナログ信号
処理区域とが分離されており、基板の内層一層分の全面
にデジタルGND1が配置され、アナログ信号処理区域
の内層にはアナログGND2が配置され、これらのGN
Dは隣接した異なる層にあり、アナログGND2のある
層を隔てた次の層にもデジタルGND層13を持ち、デ
ジタル回路11からアナログ回路9へ信号を伝送するた
めの両回路間を接続する信号線16を備え、これら信号
線が、デジタルGND層1から見て基板外側の層から、
もう一方の層に配線されている。
The printed wiring board according to the third embodiment has a digital signal processing area for processing digital signals and an analog signal processing for processing analog signals in a multilayer substrate for processing digital signals and analog signals on the same substrate. The digital GND 1 is arranged on the entire surface of one inner layer of the substrate, and the analog GND 2 is arranged on the inner layer of the analog signal processing area.
D is a signal that connects two circuits for transmitting a signal from the digital circuit 11 to the analog circuit 9, wherein D is on a different layer adjacent to the next layer and has a digital GND layer 13 on the next layer separated from a certain layer of the analog GND 2. Lines 16, from which the signal lines extend from a layer outside the substrate when viewed from the digital GND layer 1.
Wired to the other layer.

【0038】[0038]

【発明の効果】この発明に係るプリント配線板は、以上
説明したとおり、デジタル信号とアナログ信号とを同一
の基板で処理し、前記デジタル信号を処理するデジタル
信号処理区域と前記アナログ信号を処理するアナログ信
号処理区域とが分離された多層基板において、基板の内
層一層分の全面に配置されたデジタル回路用GND層
と、前記デジタル回路用GND層に隣接し、アナログ信
号処理区域の内層に配置されたアナログ回路用GND層
と、前記デジタル回路用GND層から見て基板外側の層
にあり、部品実装面上のデジタル回路から同一面上のア
ナログ回路へ信号を伝送する信号線とを備えたので、平
行平板モードによる共振の発生、放射ノイズ、信号線間
の電磁結合の発生を抑制することができ、基板の両面の
デジタル信号処理区域とアナログ信号処理区域が重なる
構成を採ることができ、実装上の制約をなくすことがで
きるという効果を奏する。
As described above, the printed wiring board according to the present invention processes a digital signal and an analog signal on the same substrate, processes a digital signal in a digital signal processing area for processing the digital signal, and processes the analog signal. In the multi-layer substrate in which the analog signal processing area is separated, a digital circuit GND layer is disposed on the entire surface of one inner layer of the substrate, and is disposed in the analog signal processing area adjacent to the digital circuit GND layer. And a signal line for transmitting a signal from the digital circuit on the component mounting surface to the analog circuit on the same surface, which is located on a layer outside the substrate when viewed from the GND layer for the digital circuit. , The generation of resonance due to the parallel plate mode, radiation noise, and the generation of electromagnetic coupling between signal lines can be suppressed. An analog signal processing section overlaps configuration can take an effect that it is possible to eliminate the restrictions on mounting.

【0039】また、この発明に係るプリント配線板は、
以上説明したとおり、前記アナログ回路用GND層を挟
むように配置された第2のデジタル回路用GND層をさ
らに備えたので、平行平板モードによる共振の発生、放
射ノイズ、信号線間の電磁結合の発生を抑制することが
でき、基板の両面のデジタル信号処理区域とアナログ信
号処理区域が重なる構成を採ることができ、実装上の制
約をなくすことができるという効果を奏する。
Further, the printed wiring board according to the present invention comprises:
As described above, since the second digital circuit GND layer is further provided so as to sandwich the analog circuit GND layer, the occurrence of resonance in the parallel plate mode, radiation noise, and electromagnetic coupling between signal lines are reduced. Generation can be suppressed, and the digital signal processing area and the analog signal processing area on both sides of the substrate can be configured to overlap each other, so that there is an effect that mounting restrictions can be eliminated.

【0040】さらに、この発明に係るプリント配線板
は、以上説明したとおり、デジタル信号とアナログ信号
とを同一の基板で処理し、前記デジタル信号を処理する
デジタル信号処理区域と前記アナログ信号を処理するア
ナログ信号処理区域とが分離された多層基板において、
基板の内層一層分の全面に配置された第1のデジタル回
路用GND層と、前記第1のデジタル回路用GND層に
隣接し、アナログ信号処理区域の内層に配置されたアナ
ログ回路用GND層と、前記アナログ回路用GND層を
挟むように配置された第2のデジタル回路用GND層
と、前記第1のデジタル回路用GND層から見て基板外
側の一方の層から他方の層に配線され、一方の部品実装
面上のデジタル回路から他方の部品実装面上のアナログ
回路へ信号を伝送する信号線とを備えたので、平行平板
モードによる共振の発生、放射ノイズ、信号線間の電磁
結合の発生を抑制することができ、基板の両面のデジタ
ル信号処理区域とアナログ信号処理区域が重なる構成を
採ることができ、実装上の制約をなくすことができると
いう効果を奏する。
Further, as described above, the printed wiring board according to the present invention processes a digital signal and an analog signal on the same substrate, processes the digital signal, and processes the digital signal and the analog signal. In a multilayer board where the analog signal processing area is separated,
A first digital circuit GND layer disposed on the entire surface of one inner layer of the substrate; and an analog circuit GND layer disposed adjacent to the first digital circuit GND layer and disposed on an inner layer of the analog signal processing area. A second digital circuit GND layer disposed so as to sandwich the analog circuit GND layer, and a wiring from one layer outside the substrate as viewed from the first digital circuit GND layer to the other layer, Signal lines for transmitting signals from a digital circuit on one component mounting surface to an analog circuit on the other component mounting surface. Generation can be suppressed, and the digital signal processing area and the analog signal processing area on both sides of the substrate can be configured to overlap with each other, so that restrictions on mounting can be eliminated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係るプリント配線
板の断面構成を示す図である。
FIG. 1 is a diagram showing a cross-sectional configuration of a printed wiring board according to Embodiment 1 of the present invention.

【図2】 この発明の実施の形態2に係るプリント配線
板の断面構成を示す図である。
FIG. 2 is a diagram showing a cross-sectional configuration of a printed wiring board according to Embodiment 2 of the present invention.

【図3】 この発明の実施の形態3に係るプリント配線
板の断面構成を示す図である。
FIG. 3 is a diagram showing a cross-sectional configuration of a printed wiring board according to Embodiment 3 of the present invention.

【図4】 従来のプリント配線板の断面構成を示す図で
ある。
FIG. 4 is a diagram showing a cross-sectional configuration of a conventional printed wiring board.

【図5】 従来の他のプリント配線板の断面構成を示す
図である。
FIG. 5 is a diagram showing a cross-sectional configuration of another conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1 デジタル回路用のGND面、2 アナログ回路用の
GND面、3 デジタル回路用の電源面、4 低速のデ
ジタル信号線又はアナログ信号線の層、5 高速のデジ
タル信号線の層、6、7 部品実装・配線面、8、9
アナログ回路、10、11 デジタル回路、12 信号
線、13 デジタル回路用のGND面、14 高速のデ
ジタル信号線の層、15 デジタル回路、16 信号
線。
1 GND plane for digital circuit, 2 GND plane for analog circuit, 3 power supply plane for digital circuit, 4 low-speed digital signal line or analog signal line layer, 5 high-speed digital signal line layer, 6, 7 parts Mounting / wiring surface, 8, 9
Analog circuits, 10, 11 digital circuits, 12 signal lines, 13 GND plane for digital circuits, 14 layers of high-speed digital signal lines, 15 digital circuits, 16 signal lines.

フロントページの続き (72)発明者 内田 雄 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 神田 光彦 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5E321 AA17 GG05 5E338 AA03 CC01 CC04 CC05 EE11 EE13 5E346 BB02 BB04 BB06 HH04 Continued on the front page (72) Inventor Yu Uchida 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Mitsuhiko Kanda 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Co., Ltd. In-house F-term (reference) 5E321 AA17 GG05 5E338 AA03 CC01 CC04 CC05 EE11 EE13 5E346 BB02 BB04 BB06 HH04

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 デジタル信号とアナログ信号とを同一の
基板で処理し、前記デジタル信号を処理するデジタル信
号処理区域と前記アナログ信号を処理するアナログ信号
処理区域とが分離された多層基板において、 基板の内層一層分の全面に配置されたデジタル回路用G
ND層と、 前記デジタル回路用GND層に隣接し、アナログ信号処
理区域の内層に配置されたアナログ回路用GND層と、 前記デジタル回路用GND層から見て基板外側の層にあ
り、部品実装面上のデジタル回路から同一面上のアナロ
グ回路へ信号を伝送する信号線とを備えたことを特徴と
するプリント配線板。
1. A multi-layer substrate in which a digital signal and an analog signal are processed on the same substrate, and a digital signal processing area for processing the digital signal and an analog signal processing area for processing the analog signal are separated. For digital circuits arranged on the entire inner layer
An ND layer, an analog circuit GND layer adjacent to the digital circuit GND layer and disposed in an inner layer of the analog signal processing area, and a component mounting surface on a layer outside the substrate when viewed from the digital circuit GND layer. A signal line for transmitting a signal from an upper digital circuit to an analog circuit on the same surface.
【請求項2】 前記アナログ回路用GND層を挟むよう
に配置された第2のデジタル回路用GND層をさらに備
えたことを特徴とする請求項1記載のプリント配線板。
2. The printed wiring board according to claim 1, further comprising a second GND layer for a digital circuit arranged so as to sandwich the GND layer for the analog circuit.
【請求項3】 デジタル信号とアナログ信号とを同一の
基板で処理し、前記デジタル信号を処理するデジタル信
号処理区域と前記アナログ信号を処理するアナログ信号
処理区域とが分離された多層基板において、 基板の内層一層分の全面に配置された第1のデジタル回
路用GND層と、 前記第1のデジタル回路用GND層に隣接し、アナログ
信号処理区域の内層に配置されたアナログ回路用GND
層と、 前記アナログ回路用GND層を挟むように配置された第
2のデジタル回路用GND層と、 前記第1のデジタル回路用GND層から見て基板外側の
一方の層から他方の層に配線され、一方の部品実装面上
のデジタル回路から他方の部品実装面上のアナログ回路
へ信号を伝送する信号線とを備えたことを特徴とするプ
リント配線板。
3. A multi-layer substrate in which a digital signal and an analog signal are processed on the same substrate, and a digital signal processing area for processing the digital signal and an analog signal processing area for processing the analog signal are separated. A first digital circuit GND layer disposed on the entire surface of one inner layer, and an analog circuit GND disposed adjacent to the first digital circuit GND layer and disposed on an inner layer of the analog signal processing area.
A second digital circuit GND layer disposed so as to sandwich the analog circuit GND layer, and wiring from one layer outside the substrate to the other layer as viewed from the first digital circuit GND layer. A signal line for transmitting a signal from a digital circuit on one component mounting surface to an analog circuit on the other component mounting surface.
JP16392699A 1999-06-10 1999-06-10 Printed wiring board Expired - Lifetime JP3895501B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16392699A JP3895501B2 (en) 1999-06-10 1999-06-10 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16392699A JP3895501B2 (en) 1999-06-10 1999-06-10 Printed wiring board

Publications (2)

Publication Number Publication Date
JP2000353895A true JP2000353895A (en) 2000-12-19
JP3895501B2 JP3895501B2 (en) 2007-03-22

Family

ID=15783459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16392699A Expired - Lifetime JP3895501B2 (en) 1999-06-10 1999-06-10 Printed wiring board

Country Status (1)

Country Link
JP (1) JP3895501B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049919A (en) * 2001-12-17 2003-06-25 엘지전자 주식회사 Electro Magnetic Wave Reducing Circuit
US7301775B2 (en) 2005-09-26 2007-11-27 Sharp Kabushiki Kaisha Receiving device
WO2009119077A1 (en) * 2008-03-24 2009-10-01 パナソニック株式会社 Electronic circuit board and power line communication device using the same
JP2010135374A (en) * 2008-12-02 2010-06-17 Sanyo Electric Co Ltd Multilayer printed circuit board
US8035980B2 (en) * 2004-09-15 2011-10-11 Yu-Chiang Cheng Circuit structure and circuit substance for modifying characteristic impedance using different reference planes
CN102256436A (en) * 2010-05-20 2011-11-23 株式会社村田制作所 Laminated high-frequency module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049919A (en) * 2001-12-17 2003-06-25 엘지전자 주식회사 Electro Magnetic Wave Reducing Circuit
US8035980B2 (en) * 2004-09-15 2011-10-11 Yu-Chiang Cheng Circuit structure and circuit substance for modifying characteristic impedance using different reference planes
US7301775B2 (en) 2005-09-26 2007-11-27 Sharp Kabushiki Kaisha Receiving device
WO2009119077A1 (en) * 2008-03-24 2009-10-01 パナソニック株式会社 Electronic circuit board and power line communication device using the same
US8582312B2 (en) 2008-03-24 2013-11-12 Panasonic Corporation Electronic circuit board and power line communication apparatus using it
JP2010135374A (en) * 2008-12-02 2010-06-17 Sanyo Electric Co Ltd Multilayer printed circuit board
CN101754574A (en) * 2008-12-02 2010-06-23 三洋电机株式会社 Multilayer printed circuit board
CN102256436A (en) * 2010-05-20 2011-11-23 株式会社村田制作所 Laminated high-frequency module

Also Published As

Publication number Publication date
JP3895501B2 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
US7167376B2 (en) Multilayer wiring board, method of mounting components, and image pick-up device
US7193324B2 (en) Circuit structure of package substrate
JPH0964284A (en) Semiconductor integrated circuit
EP0661744B1 (en) Semiconductor integrated circuit device
JP4056348B2 (en) Integrated circuit chip module and mobile phone
US5714718A (en) Laminate wiring board
JP2000353895A (en) Printed wiring board
JP4049885B2 (en) Printed wiring board
JP2004265929A (en) High-frequency multilayer printed board
JP3773643B2 (en) Electrical circuit device
JP2000269612A (en) Double face flexible printed wiring board
JP4260243B2 (en) Laminated printed wiring board
JPH11145570A (en) Printed circuit board
JPH0682891B2 (en) Hybrid integrated circuit
JPH0864987A (en) Shield device of printed-circuit board
KR100274782B1 (en) Printed circuit board
JPH10313178A (en) Multilayered circuit board
JPH08115998A (en) Multilayer printed board
JP3752290B2 (en) High frequency package
JP2001168235A (en) Package for high-frequency circuit
JPS6390892A (en) Multilayer board circuit for radiofrequency application
JPH0638300U (en) Switching power supply circuit board
JP2002280678A (en) Printed wiring board
JP2003115704A (en) High frequency circuit
JPH11191715A (en) Array antenna power feeding device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060627

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061214

R150 Certificate of patent or registration of utility model

Ref document number: 3895501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term