JP4260243B2 - Laminated printed wiring board - Google Patents

Laminated printed wiring board Download PDF

Info

Publication number
JP4260243B2
JP4260243B2 JP14261298A JP14261298A JP4260243B2 JP 4260243 B2 JP4260243 B2 JP 4260243B2 JP 14261298 A JP14261298 A JP 14261298A JP 14261298 A JP14261298 A JP 14261298A JP 4260243 B2 JP4260243 B2 JP 4260243B2
Authority
JP
Japan
Prior art keywords
signal line
power supply
conductor layer
supply conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14261298A
Other languages
Japanese (ja)
Other versions
JPH11340629A (en
Inventor
尚人 岡
千春 宮崎
登志男 大竹
光彦 神田
勝己 富山
雄 内田
英紀 鶴瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14261298A priority Critical patent/JP4260243B2/en
Publication of JPH11340629A publication Critical patent/JPH11340629A/en
Application granted granted Critical
Publication of JP4260243B2 publication Critical patent/JP4260243B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、積層構造のプリント配線板における線間クロストーク及び放射ノイズを低減するプリント配線板に関するものである。
【0002】
【従来の技術】
(1)従来技術の構成の説明
図18は、例えば、特開平7−111387記載の多層プリント回路基板である。特開平7−111387の発明は、少なくとも矩形状の電源層と矩形状のグラウンド層とが積層された多層プリント回路基板についての発明である。
図18において、100はプリント配線板の電源層またはグラウンド層、101は上記電源層またはグラウンド層100の層面を対角線に沿って斜めに区切る開口部である。この多層プリント回路基板では、電源層またはグラウンド層の一方または両方に、層面を対角線に沿って斜めに区切る開口部101を設けている。
【0003】
(2)従来技術の作用、動作の説明
図18に示すこのような多層プリント回路基板は、電源層またはグラウンド層の一方または両方に、層面を対角線に沿って斜めに区切る開口部を設けることで、特定の周波数帯域での共振現象を抑制し、その周波数帯域での放射ノイズを低減する。
【0004】
【発明が解決しようとする課題】
(1)従来技術の課題の説明
従来の多層プリント回路基板は、上記のように構成されており、電源層またはグラウンド層の一方または両方に、層面を対角線に沿って斜めに区切る開口部を設けることで、特定の周波数帯域での共振現象を抑制し、その周波数帯域での放射ノイズを低減している。
しかし、プリント回路基板での線間クロストークを抑制するために、また、プリント回路基板に配置されたクロック信号線等を流れる高速信号が回路基板の外部に電磁障害を与えることを防ぐために、高速信号線をグラウンド用導体層と電源用導体層で挟み込む構造を採用した配線板では、信号線により給電されるモードによる放射が加わるため放射ノイズが高く、穴を開けただけでは放射ノイズの抑制効果が低く、放射ノイズをさらに抑制しなければならないという課題がある。
【0005】
(2)発明の目的の説明
この発明は、上記の課題を解決するためになされたもので、グラウンド用導体層と電源用導体層とで信号線を挟む構造のプリント配線板において、電源用導体層を分割し、かつインダクタンス性素子(例えば、フェライトビーズなどの損失性インダクタンス素子)で接続し、線間クロストーク及び放射ノイズを低減することのできる積層構造のプリント配線板を提供することを目的とする。
【0006】
【課題を解決するための手段】
この発明に係るグラウンド用導体層と電源用導体層とにより信号線を挟む構造の積層構造のプリント配線板は、
上記電源用導体層を複数に分割し、上記分割した電源用導体層を導体により接続することを特徴とする。
【0007】
また、上記分割した電源用導体層を導体の1つであるインダクタンス性素子により接続することを特徴とする。
【0008】
また、上記電源用導体層は、上記信号線が配線されている領域に配置することを特徴とする。
【0009】
また、上記信号線は、少なくとも隣接する信号線同士の電磁的な結合が特定の周波数帯域で発生する信号線であり、
上記電源用導体層は、上記信号線が配線されている領域に配置することを特徴とする。
【0010】
また、上記信号線は、上記信号線の配置される位置が上記分割した電源用導体層の間にできる隙間に沿って重なる位置に配線されないことを特徴とする。
【0011】
また、上記積層構造のプリント配線板は、さらに、上記電源用導体層よりもプリント配線板の外側方向に配置されている層に信号線を配置し、
上記電源用導体層と上記グラウンド用導体層とにより挟まれた信号線と、上記電源用導体層よりもプリント配線板の外側方向に配置されている層に配線された信号線とが、上記分割した電源用導体層間の間にできる隙間を挟んで重ならない位置に配線されることを特徴とする。
【0012】
さらに、上記インダクタンス性素子は、少なくともフェライトビーズであることを特徴とする。
【0013】
【発明の実施の形態】
実施の形態1.
以下、この発明の、実施の形態1のプリント配線板を図に基づいて説明する。
図1は、積層構造のプリント配線板の構成を示す断面図である。
図2は、積層構造のプリント配線板の層構成を示す図である。図1、図2は、一例として6層基板を示している。
図1及び図2では、グラウンド用導体層1と電源用導体層2の内側に信号用導体層3を配置し、外側(電源用導体層2よりも基板の外側に近い側に配置されている層、及び、グラウンド用導体層1よりも基板の外側に近い側に配置されている層)に信号用導体層4を配置している。この信号用導体層3,4は信号を配置せずに部品実装面になることもある。あるいは、部品実装面と信号用導体層とを兼ねることもある。各層の間は誘電体層5で絶縁されている。なお、図2では誘電体層5を省略している。実施の形態1では、高速信号線をグラウンド用導体層1と電源用導体層2の内側にある信号用導体層3に配置している。これにより、グラウンド用導体層1と電源用導体層2の外側(電源用導体層2よりも基板の外側に近い側に配置されている層、及び、グラウンド用導体層1よりも基板の外側に近い側に配置されている層)、あるいは、図1に示す6層構造の基板の外部に対して、高速信号線の高周波成分を電磁遮蔽し、信号用導体層4にある配線とのクロストーク(信号線同士の電磁的な結合をクロストークという)や基板外部への電磁干渉を抑制している。
【0014】
一方、高速信号線は、プリント配線板がデジタル回路基板であるとクロック信号やデータ信号等の高周波成分を含む信号である。例えば、周期波信号であれば基本周波数を含む高調波周波数成分を含む。この電流がグラウンド用導体層1と電源用導体層2を平行平板として励振し、放射ノイズを発生させる。特に共振周波数近傍では、放射ノイズが高くなる。
そこで、直流及び低周波に対しては低インピーダンス、高周波に対しては高インピーダンスな素子で分断し、共振周波数を変化させることで放射ノイズを抑制する。例えば、フェライトビーズを貫通した導体により分割した電源用導体層2を分断し、電源用導体層2に対して、電源用導体層2にある高周波電流に損失を与えるような構成を採り放射ノイズを抑制する。
【0015】
図3、図4、図5は実施の形態1に係るプリント配線板について説明するための図である。
図3は、本発明の電源用導体層20を示す平面図である。
(ア)〜(エ)の4つに分割された電源用導体層20間をインダクタンス素子、例えば、フェライトビーズ(フェライト素子は、「フェライトを粉末化し、圧縮し、焼結させた形態で使用する電気装置。このように加工することにより、磁性を強く、比抵抗を大きく、高い周波数での過電流損失を小さくすることができる」素子である日系工業新聞社 科学技術用語大辞典第3版より抜粋。フェライトビーズはフェライト素子の一例である)を貫通させた導体を含むインダクタンス素子6で接続している。インダクタンス素子6は電源用導体層の層ではなく、通常部品実装面、例えば、信号用導体層4に配置される。図4にインダクタンス素子6により電源用導体層20を接続した図3のA−Aにおける断面図を示す。図4(a)において、信号用導体層4は、フェライトビーズを貫通した導体51を実装している。そして、フェライトビーズを貫通した導体51は、スルーホール等の導体線50により電源用導体層20に接続されている。また、図4(b)では、フェライトビーズを貫通した導体51の詳細を示す。フェライトビーズを貫通した導体51は、フェライトビーズ53(フェライト製ブロック)の内部を導体52が貫通する形状をしている。
実施の形態1では、図1に示すグラウンド用導体層1と電源用導体層20の間に2層分の信号配線30(以下、信号配線30を信号線30とも称する)がレイアウトされる。図5に、グラウンド用導体層1と電源用導体層20の間に配線された信号配線30の図3のB−Bにおける断面図を示す。図5の信号配線30は、紙面に対して垂直であることを示している。つまり、信号配線30aと信号配線30bとが互いに平行であるとともに、電源用導体層20に対して互いに同じ角度で配線されている。しかし、信号配線30aと信号配線30bとは互いに平行であれば、電源用導体層20に対してそれぞれ異なる角度で配線されてもかまわない。
また、図3では、電源用導体層20を4分割しているが、2分割をはじめ他の分割数でも良い。これらは、以下の実施の形態に対しても同様である。
【0016】
以上は、グラウンド用導体層1と電源用導体層2の間に信号用導体層3を配置した積層構造のプリント配線板であれば、6層より少ないまたは多い層数の配線板に対しても適用する。
【0017】
上記にしたように、この実施の形態1では、グラウンド用導体層と電源用導体層とで信号線を挟む構造のプリント配線板において、電源用導体層を分割し、かつ、インダクタンス性素子により分割した電源用導体層を接続した。これにより、高周波で高インピーダンスかつ損失性であるフェライトビーズ等を用いた磁性体貫通形導体で高周波成分を損失させる。さらに、グラウンド用導体層と電源用導体層とが構成する平行平板について、信号線により給電されたモードによる共振周波数を変化させる、あるいは、グラウンド用導体層と電源用導体層間に誘起される電磁界を減衰させることで放射ノイズを低減する。
【0018】
以上により、線間クロストーク等、基板の外部、及び、導体層の基板外部寄りの層への電磁干渉と放射ノイズを低減することのできるプリント配線板を得ることができる。
【0019】
実施の形態2.
図6は、実施の形態2に係るプリント配線板について説明するための断面図である。
一般に、積層構造のプリント配線板では、電源用導体層は配線板と同じサイズである。ここでは、図6に示すように、電源用導体層20とグラウンド用導体層1の間の信号配線30を配置した範囲にだけ、電源用導体層20を設けた。これにより、電源用導体層20の面積を小さくすることができ、共振周波数を高い方に移動させることができる。図7(a)は、電源用導体層20と配線板とを同じサイズにした場合に、周波数aが共振周波数であることを示している。図7(b)は、信号配線30を配置した範囲にだけ電源用導体層20を設けた場合に、周波数b(周波数a<周波数b)が共振周波数であることを示している。さらに、共振周波数より低い周波数帯での放射効率を劣化させて、放射ノイズの抑制効果を高めることができる。なお、信号配線30は電源用導体層20に対して、1パターン幅分以上(1パターン幅とは、信号線の幅のことである)内側に配置する。図6のように、信号線30cの幅をxとすると、信号線30cは、電源用導体層20の端部よりyだけ(x≦y)内側に配置する。これは、分割した電源用導体層20の間にできる隙間に沿って、上記隙間と信号線とが重ならないようにするためである。隙間と信号線が重なると、信号線より発生される電磁波が隙間から放射されてしまうのでこれを防止する。
【0020】
また、電源用導体層の分割数を少なくすることが可能になり、分割した電源用導体を接続するためのインダクタンス性素子を減らすことができる。例えば、図3では、(ア)〜(エ)の4つの電源用導体層20をインダクタンス性素子6により接続している。もし、(ア)と(ウ)の電源用導体層20の配置されている範囲にのみ信号線が配線されているならば、(イ)と(エ)の電源用導体層20を不要にすることができる。
また、図6では、電源用導体層20を片側に寄せているが、配線板の縦横方向を含めてその形状は制限しない。
【0021】
上記したように、実施の形態2では、グラウンド用導体層と電源用導体層とで挟まれる信号線の層で、信号線がある領域にだけ電源用導体層を設けた。
これにより、線間クロストーク等、基板の外部及び導体層よりも基板外部寄りの層への電磁干渉と放射ノイズを低減することのできるプリント配線板を得ることができる。
また、放射ノイズの抑制効果を高めることができる。
さらに、分割した電源用導体層を接続するためのインダクタンス性素子を減らすことができる。
【0022】
実施の形態3.
図8は、実施の形態3に係るプリント配線板について説明するための断面図である。
図8において、電源用導体層20とグラウンド用導体層1の間に配置する信号配線30は、高速信号線31の他に低速信号用の信号線32を含むことがある。高速信号線とは、隣接する信号線同士の電磁的な結合が発生する周波数帯の信号線のことである。逆に、低速信号線は、隣接する信号線同士の電磁的な結合が発生しない周波数帯の信号線である。ここでは電源用導体層20とグラウンド用導体層1の間の信号配線30のうち、高速信号線31を配置した範囲にだけ電源用導体層20を設けた。これにより、電源用導体層20の面積を小さくすることができ、共振周波数を高い方に移動するとともに、共振周波数より低い周波数帯での放射効率を劣化させて、放射ノイズの抑制効果を高めることができる。なお、高速信号線31は電源用導体層20に対して、上記実施の形態2と同様に1パターン幅分以上内側に配置する。これは、分割した電源用導体層20の間にできる隙間に沿って、上記隙間と信号線とが重ならないようにするためである。隙間と信号線が重なると、信号線より発生される電磁波が隙間から放射されてしまうのでこれを防止する。
また、電源用導体層の分割数を少なくすることが可能になるので、分割した電源用導体層を接続するためのインダクタンス性素子を減らすことができる。
図8では、電源用導体層20を片側に寄せているが、配線板の縦横方向を含めてその形状は制限しない。また、高速信号線31を集めたブロックと低速信号線32を集めたブロックとを分けて配置する構成も含む。高速信号線31を集めたブロックと低速信号線32を集めたブロックとを分けることにより、高速信号線31と低速信号線32との電磁結合を抑制することができる。
なお、低速信号線32はアナログ信号線や電源用導体層20とは異なる種類の電源線、グラウンド用導体層1とは異なる種類のグラウンド線も含む。
【0023】
上記したように、実施の形態3では、高速信号線が配線されている範囲にのみ電源用導体層を設けた。これにより、線間クロストーク等、基板の外部及び導体層よりも基板外部寄りの層への電磁干渉と放射ノイズを低減することのできるプリント配線板を得ることができる。また、放射ノイズの抑制効果を高めることができる。
また、分割した電源用導体層を接続するためのインダクタンス性素子を減らすことができる。
さらに、高速信号線と低速信号線との電磁結合を抑制することができる。
【0024】
実施の形態4.
図9は、実施の形態4に係るプリント配線板について説明するための断面図である。
図9に示すように、ここでは電源用導体層20とグラウンド用導体層1の間に配置する信号線は、高速信号線31だけとし、低速信号線は、電源用導体層20とグラウンド導体層1の基板外部寄りの層、例えば、信号用導体層4に配置した。
【0025】
上記したように、この実施の形態4では、グラウンド用導体層と電源用導体層とで信号線を挟む構造のプリント配線板において、電源用導体層を分割し、かつ、分割した電源用導体層をインダクタンス性素子で接続し、グラウンド用導体層と電源用導体層とで挟まれる信号線の層には高速信号線だけをレイアウトした。
【0026】
以上のように、高速信号線と低速信号線とをそれぞれ異なる層に配置することにより、高速信号線31と低速信号線との電磁結合を抑制する性能を高めることができる。
また、基板設計時に、高速信号線と低速信号線とのアイソレーションが構造的に確保されているため、基板設計時に同一層における高速信号線と低速信号線の配置を改めて考慮する必要がなく、基板設計の期間短縮と設計負荷の軽減を図ることができる。
【0027】
実施の形態5.
図10は、実施の形態5に係るプリント配線板について説明するための断面図である。
図10に示すように、ここでは電源用導体層20とグラウンド用導体層1との間に配置する信号線は、高速信号線31だけとし、低速信号線は、電源用導体層20とグラウンド用導体層1の基板外部寄りの層、例えば、信号用導体層4に配置した。さらに電源用導体層20とグラウンド用導体層1の間の高速信号線31を配置した範囲にだけ電源用導体層20を設けた。
【0028】
上記したように、この実施の形態5では、高速信号線がある領域にだけ電源用導体層を設けた。
【0029】
以上により、高速信号線と低速信号線との電磁結合を抑制する性能を高めることができる。また、基板設計時に、高速信号線と低速信号線とのアイソレーションが構造的に確保されているため、基板設計時に同一層における高速信号線と低速信号線の配置を改めて考慮する必要がない。
また、電源用導体層20の面積を小さくすることができ、放射ノイズの抑制効果を高めることができる。
さらに、電源用導体層の分割数を少なくすることが可能になり、分割した電源用導体層を接続するためのインダクタンス性素子を減らすことができる。
【0030】
実施の形態6.
図11は、実施の形態6に係るプリント配線板について説明するための断面図である。
上記実施の形態1から5に記載したプリント配線板では、グラウンド用導体層1と電源用導体層20とで挟まれた信号配線30が、分割した電源用導体層20の間にできる隙間29(以下、隙間29をスリット29と称する)に沿って、上記スリット29と信号配線30とが重ならないようにした。信号配線30がスリット29に沿ってスリット29と重なる場合には、信号配線30を1パターン幅分以上(1パターン幅とは信号配線30の幅xのことである)電源用導体層20の端部より内側にずらして(内側にずらすとは、電源用導体層20の端部から信号配線30の端部までの距離がy(x<y)であること、なお、xは信号線の幅)スリット29に沿って信号線が重ならないようにした。
【0031】
上記したように、この実施の形態6では、グラウンド用導体層と電源用導体層とで挟まれた信号線が、分割した電源用導体層の間のスリット部分で上記スリットに沿ってスリットと重ならないような位置関係にレイアウトした。
【0032】
以上により、スリットの部分で、信号配線30と信号用導体層4に配線された線、或いは、信号配線30と基板外部とのアイソレーションが劣化することを防ぐことができる。
【0033】
実施の形態7.
図12は、実施の形態7に係るプリント配線板について説明するための断面図である。
図12に示すように、上記実施の形態1から6記載のプリント配線板では、グラウンド用導体層1と電源用導体層20とで挟まれた信号配線30(実施の形態7では、信号配線30を高速信号線とする。このため、信号配線30を高速信号線30と称する)が、電源用導体層20を挟んで基板外部寄りの層にある低速信号線40と、スリット29の部分でスリット29に沿ってスリット29と重なる位置関係にならないようにした。高速信号線30、或いは、高速信号線30と低速信号線40とがスリット29と重なる位置関係にある場合、高速信号線30を電源用導体層20の端部からy(x<y、なお、xは高速信号線の幅)だけ内側にずらして、信号線を1パターン幅分以上スリット29より離すようにした。
【0034】
また、図13の断面図及び図14の上面透視図に示すように、低速信号線40と、少なくとも高速信号線30dと高速信号線30eのいずれか一方とが異なる層にスリット29に対して垂直になるように配線されるとともに、少なくとも高速信号線30dと高速信号線30eのいずれか一方と、低速信号線40とが重なるように配線されている場合がある。この場合は、図15の上面透視図に示すように低速信号線40を配置する位置はそのまま変更せずに、高速信号線30dと30eとをそれぞれ図15のように距離yだけ低速信号線40より離した位置に配線する。高速信号線30dと30eは、ともに信号線の幅がxであり、x<yであるものとする。
【0035】
上記したように、この実施の形態7では、グラウンド用導体層と電源用導体層とで挟まれた信号線と、電源用導体層よりも基板の外側寄りの層に配線されている信号線とが、分割した電源用導体層の間にできるスリットに沿ってスリットと重ならないような位置関係にレイアウトする。
【0036】
以上により、スリットの部分で、高速信号線と低速信号線とのアイソレーションが劣化することを防ぐことができる。
【0037】
実施の形態8.
上記実施の形態1から7記載のプリント配線板では、分割した電源用導体層間の接続に、インダクタンス性素子を用いた。しかし、インダクタンス性素子の代わりに、部品実装面において導体で接続、あるいは電源用導体層においてパターンで接続してもかまわない。
図16に分割した電源用導体層20を導体60により接続する図を示す。
図16において、信号用導体層4は、信号線とともに部品を搭載する部品実装面を兼ねている。導体60は、信号用導体層4に搭載され、パッド61を介してスルーホール等の導体線50の端部に接続されている。スルーホール等の導体線50は、パッド61に接続されている端部とは別の端部を電源用導体層20に接続して、分割した電源用導体層20を接続している。
図17に、分割した電源用導体層20を形状パターンの変更により接続した上面図を示す。
図17に示す電源用導体層20は、一部の形状を加工して、例えば、Dで示す部分のように電源用導体層を細くして、電源用導体層21と22とを接続している。
【0038】
上記したように、この実施の形態8では、分割した電源用導体層をインダクタンス性素子ではなく、パターン等の導体により接続した。
【0039】
このため、放射ノイズの抑制効果は、劣化するが、この劣化が許容範囲である場合に、電源用導体層間の接続に基板の部品実装面を使用する必要がないため、製造コストを下げることができる。あるいは基板上の実装面積を広げ、かつ製造コストを下げることができる。
【0040】
【発明の効果】
以上のように、この発明のプリント配線板によれば、グラウンド用導体層と電源用導体層とで信号線を挟む構造のプリント配線板において、電源用導体層を分割し、上記分割した電源用導体層を導体により接続する。このため、信号線より発せられる放射ノイズを抑制することができる効果がある。
また、例えば、上記分割した電源用導体層を接続する導体を、電源用導体層の一部の形状を変更することにより生成する導体とすることで、電源用導体層間の接続に基板の部品実装面を使用する必要がなくなる。このため、製造コストを下げる効果がある。
【0041】
また、分割した電源用導体層間をフェライトビーズ等の磁性体貫通形導体を含むインダクタンス性素子で接続した。これにより、グラウンド用導体層と電源用導体層が構成する平行平板について、信号線により給電されたモードによる共振周波数を変化させる、あるいは、グラウンド用導体層と電源用導体層間に誘起される電磁界を減衰させることで放射ノイズを低減することができる。従って、線間クロストーク等、外部への電磁干渉と放射ノイズを低減することのできるプリント配線板を得ることができる効果がある。
【0042】
また、電源用導体層を信号線が配線されている領域に配置する。このため、電源用導体層の分割数を少なくすることができ、分割した電源用導体層を接続するインダクタンス性素子の数を減らすことができる。従って、製造コストを下げることができる効果がある。
【0043】
また、電源用導体層を、少なくとも隣接する信号線同士の電磁的な結合が特定の周波数帯域で発生する信号線が配線されている領域に配置する。このため、電源用導体層の分割数を少なくすることができ、分割した電源用導体層を接続するインダクタンス性素子の数を減らすことができる。従って、製造コストを下げることができる効果がある。
【0044】
また、信号線を、分割した電源用導体層間の隙間に沿って隙間と重ならない位置に配線した。このため、電源用導体層とグラウンド用導体層とにより挟まれた信号線と上記信号線以外の信号線とのアイソレーションが劣化するのを防ぐことができる効果がある。
【0045】
さらに、電源用導体層とグラウンド用導体層とにより挟まれた信号線と上記以外の信号線とが、分割した電源用導体層間の隙間に沿って隙間と重ならない位置に配線した。このため、電源用導体層とグラウンド用導体層とにより挟まれた信号線と上記信号線以外の信号線とのアイソレーションが劣化するのを防ぐことができる効果がある。
【図面の簡単な説明】
【図1】 この発明における積層構造のプリント配線板の構成を示す断面図。
【図2】 図1に示す積層構造のプリント配線板の層構成を示す図。
【図3】 実施の形態1に係るプリント配線板について説明するための平面図。
【図4】 (a)実施の形態1に係るプリント配線板について電源用導体層間の接続を説明するための図3のA−Aにおける断面図。(b)図4(a)のフェライトビーズを貫通した導体の詳細図。
【図5】 実施の形態1に係るプリント配線板について説明するための図3のB−Bにおける断面図。
【図6】 実施の形態2に係るプリント配線板について説明するための断面図。
【図7】 (a),(b)実施の形態2に係る共振周波数を説明するための断面図。
【図8】 実施の形態3に係るプリント配線板について説明するための断面図。
【図9】 実施の形態4に係るプリント配線板について説明するための断面図。
【図10】 実施の形態5に係るプリント配線板について説明するための断面図。
【図11】 実施の形態6に係るプリント配線板について説明するための断面図。
【図12】 実施の形態7に係るプリント配線板について説明するための断面図。
【図13】 実施の形態7に係るプリント配線板について説明するための断面図。
【図14】 実施の形態7に係るプリント配線板について説明するための上面透視図。
【図15】 実施の形態7に係るプリント配線板について説明するための上面透視図。
【図16】 実施の形態8に係るプリント配線板について説明するための断面図。
【図17】 実施の形態8に係るプリント配線板について説明するための平面図。
【図18】 従来のプリント配線板を示す平面図。
【符号の説明】
1 グラウンド用導体層、2 電源用導体層、3,4 信号用導体層、5 誘電体層、6 インダクタンス素子、20,21,22 分割した電源用導体層、29 隙間(スリット)、30,30a,30b,30d,30e 信号配線,高速信号線、30c 信号線、31 高速信号線、32 低速信号線、40 低速信号線、50 スルーホール等の導体線、51 フェライトビーズを貫通した導体、52,60 導体、53 フェライトビーズ、61 パッド、100 プリント配線板の電源層またはグラウンド層、101 開口部。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board that reduces line-to-line crosstalk and radiation noise in a laminated printed wiring board.
[0002]
[Prior art]
(1) Description of the configuration of the prior art
FIG. 18 shows, for example, a multilayer printed circuit board described in JP-A-7-111387. The invention of Japanese Patent Laid-Open No. 7-111387 is an invention concerning a multilayer printed circuit board in which at least a rectangular power source layer and a rectangular ground layer are laminated.
In FIG. 18, reference numeral 100 denotes a power supply layer or ground layer of the printed wiring board, and 101 denotes an opening that divides the layer surface of the power supply layer or ground layer 100 diagonally along a diagonal line. In this multilayer printed circuit board, an opening 101 is provided in one or both of the power supply layer and the ground layer to divide the layer surface diagonally along a diagonal line.
[0003]
(2) Description of operation and operation of the prior art
Such a multilayer printed circuit board shown in FIG. 18 suppresses a resonance phenomenon in a specific frequency band by providing an opening for obliquely dividing the layer surface along a diagonal line in one or both of the power supply layer and the ground layer. Then, radiation noise in the frequency band is reduced.
[0004]
[Problems to be solved by the invention]
(1) Explanation of problems in the prior art
The conventional multilayer printed circuit board is configured as described above, and an opening that diagonally divides the layer surface along a diagonal line is provided in one or both of the power supply layer and the ground layer, so that a specific frequency band is obtained. The resonance phenomenon is suppressed and radiation noise in the frequency band is reduced.
However, in order to suppress line-to-line crosstalk on the printed circuit board, and to prevent high-speed signals flowing through the clock signal lines and the like arranged on the printed circuit board from causing electromagnetic interference outside the circuit board, A circuit board that has a structure in which a signal line is sandwiched between a ground conductor layer and a power source conductor layer adds radiation due to the mode fed by the signal line, so radiation noise is high. However, there is a problem that radiation noise must be further suppressed.
[0005]
(2) Description of the object of the invention
The present invention has been made to solve the above-described problems. In a printed wiring board having a structure in which a signal line is sandwiched between a ground conductor layer and a power supply conductor layer, the power supply conductor layer is divided and the inductance property is increased. An object of the present invention is to provide a printed wiring board having a laminated structure that can be connected by an element (for example, a lossy inductance element such as a ferrite bead) to reduce crosstalk between lines and radiation noise.
[0006]
[Means for Solving the Problems]
A printed wiring board having a laminated structure having a structure in which a signal line is sandwiched between a ground conductor layer and a power conductor layer according to the present invention,
The power supply conductor layer is divided into a plurality of parts, and the divided power supply conductor layers are connected by a conductor.
[0007]
The divided power supply conductor layers are connected by an inductance element which is one of the conductors.
[0008]
The power source conductor layer may be disposed in a region where the signal line is wired.
[0009]
Further, the signal line is a signal line in which at least electromagnetic coupling between adjacent signal lines occurs in a specific frequency band,
The power supply conductor layer is disposed in a region where the signal line is wired.
[0010]
The signal line is not wired at a position where the signal line is disposed along a gap formed between the divided power supply conductor layers.
[0011]
Moreover, the printed wiring board having the above-described laminated structure further arranges a signal line in a layer arranged in the outer side direction of the printed wiring board from the power supply conductor layer,
The signal lines sandwiched between the power supply conductor layer and the ground conductor layer and the signal lines wired in a layer disposed on the outer side of the printed wiring board with respect to the power supply conductor layer are divided into the above-described divisions. It is characterized in that it is wired at a position where it does not overlap with a gap formed between the power supply conductor layers.
[0012]
Further, the inductance element is at least a ferrite bead.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
Hereinafter, the printed wiring board of Embodiment 1 of this invention is demonstrated based on figures.
FIG. 1 is a cross-sectional view illustrating a configuration of a printed wiring board having a laminated structure.
FIG. 2 is a diagram showing a layer structure of a printed wiring board having a laminated structure. 1 and 2 show a six-layer substrate as an example.
1 and 2, the signal conductor layer 3 is disposed inside the ground conductor layer 1 and the power supply conductor layer 2, and is disposed outside (on the side closer to the outside of the substrate than the power supply conductor layer 2). The signal conductor layer 4 is disposed on the layer and the layer disposed closer to the outside of the substrate than the ground conductor layer 1. The signal conductor layers 3 and 4 may become component mounting surfaces without arranging signals. Alternatively, the component mounting surface may also serve as the signal conductor layer. Each layer is insulated by a dielectric layer 5. In FIG. 2, the dielectric layer 5 is omitted. In the first embodiment, the high-speed signal line is arranged in the signal conductor layer 3 inside the ground conductor layer 1 and the power source conductor layer 2. Accordingly, the outer side of the ground conductor layer 1 and the power source conductor layer 2 (the layer disposed closer to the outer side of the substrate than the power source conductor layer 2 and the outer side of the substrate than the ground conductor layer 1) The layer arranged on the near side), or the high-frequency component of the high-speed signal line is electromagnetically shielded from the outside of the six-layer substrate shown in FIG. (Electromagnetic coupling between signal lines is called crosstalk) and electromagnetic interference to the outside of the substrate is suppressed.
[0014]
On the other hand, the high-speed signal line is a signal including high-frequency components such as a clock signal and a data signal when the printed wiring board is a digital circuit board. For example, a periodic wave signal includes harmonic frequency components including the fundamental frequency. This current excites the ground conductor layer 1 and the power source conductor layer 2 as parallel plates, and generates radiation noise. Particularly in the vicinity of the resonance frequency, the radiation noise becomes high.
Therefore, the radiated noise is suppressed by changing the resonance frequency by dividing the DC and low frequency with an element having low impedance and high frequency with respect to high frequency. For example, the power supply conductor layer 2 divided by a conductor penetrating a ferrite bead is divided, and the power supply conductor layer 2 is configured to give a loss to the high-frequency current in the power supply conductor layer 2 to reduce radiation noise. Suppress.
[0015]
3, 4, and 5 are diagrams for explaining the printed wiring board according to the first embodiment.
FIG. 3 is a plan view showing the power source conductor layer 20 of the present invention.
(A) to (d) are divided between the four conductor layers 20 for power supply, which are inductance elements, for example, ferrite beads (ferrite elements are used in a form in which ferrite is powdered, compressed and sintered. From the Nikkei Kogyo Shimbun, 3rd edition of the Japanese Dictionary of Technical Terms, which is an element that can be processed in this way to increase magnetism, increase specific resistance, and reduce overcurrent loss at high frequencies. (Excerpt: ferrite beads are an example of a ferrite element) are connected by an inductance element 6 including a conductor penetrating a ferrite bead. The inductance element 6 is not disposed on the power supply conductor layer but is usually disposed on the component mounting surface, for example, the signal conductor layer 4. FIG. 4 shows a cross-sectional view taken along line AA of FIG. 3 in which the power source conductor layer 20 is connected by the inductance element 6. In FIG. 4A, the signal conductor layer 4 is mounted with a conductor 51 penetrating a ferrite bead. The conductor 51 penetrating the ferrite bead is connected to the power source conductor layer 20 by a conductor wire 50 such as a through hole. FIG. 4B shows details of the conductor 51 penetrating the ferrite bead. The conductor 51 penetrating the ferrite bead has a shape in which the conductor 52 penetrates the inside of the ferrite bead 53 (ferrite block).
In the first embodiment, two layers of signal wirings 30 (hereinafter, the signal wirings 30 are also referred to as signal lines 30) are laid out between the ground conductor layer 1 and the power supply conductor layer 20 shown in FIG. FIG. 5 is a cross-sectional view taken along line BB in FIG. 3 of the signal wiring 30 wired between the ground conductor layer 1 and the power supply conductor layer 20. The signal wiring 30 in FIG. 5 indicates that it is perpendicular to the paper surface. That is, the signal wiring 30 a and the signal wiring 30 b are parallel to each other and are wired at the same angle with respect to the power supply conductor layer 20. However, as long as the signal wiring 30a and the signal wiring 30b are parallel to each other, they may be wired at different angles with respect to the power supply conductor layer 20.
In FIG. 3, the power supply conductor layer 20 is divided into four parts, but other numbers such as two parts may be used. The same applies to the following embodiments.
[0016]
The above is a printed wiring board having a laminated structure in which the signal conductor layer 3 is disposed between the ground conductor layer 1 and the power supply conductor layer 2, even for a wiring board having fewer or more layers than six layers. Apply.
[0017]
As described above, in the first embodiment, in the printed wiring board having a structure in which the signal line is sandwiched between the ground conductor layer and the power supply conductor layer, the power supply conductor layer is divided and divided by the inductance element. The power source conductor layer was connected. As a result, high-frequency components are lost by the magnetic through-type conductor using ferrite beads or the like having high impedance and loss at high frequencies. Further, for the parallel plate formed by the ground conductor layer and the power supply conductor layer, an electromagnetic field that changes the resonance frequency depending on the mode fed by the signal line or is induced between the ground conductor layer and the power supply conductor layer. The noise is reduced by attenuating.
[0018]
As described above, it is possible to obtain a printed wiring board capable of reducing electromagnetic interference and radiation noise on the outside of the substrate and the layer closer to the outside of the substrate, such as crosstalk between lines.
[0019]
Embodiment 2. FIG.
FIG. 6 is a cross-sectional view for explaining the printed wiring board according to the second embodiment.
Generally, in a printed wiring board having a laminated structure, the power source conductor layer has the same size as the wiring board. Here, as shown in FIG. 6, the power supply conductor layer 20 is provided only in a range where the signal wiring 30 between the power supply conductor layer 20 and the ground conductor layer 1 is disposed. Thereby, the area of the power supply conductor layer 20 can be reduced, and the resonance frequency can be moved higher. FIG. 7A shows that the frequency a is a resonance frequency when the power source conductor layer 20 and the wiring board have the same size. FIG. 7B shows that the frequency b (frequency a <frequency b) is a resonance frequency when the power supply conductor layer 20 is provided only in the range where the signal wiring 30 is disposed. Furthermore, the radiation efficiency in the frequency band lower than the resonance frequency can be degraded, and the effect of suppressing radiation noise can be enhanced. The signal wiring 30 is disposed on the inner side of the power conductor layer 20 by one pattern width or more (one pattern width is the width of the signal line). As shown in FIG. 6, when the width of the signal line 30 c is x, the signal line 30 c is arranged on the inner side by y (x ≦ y) from the end of the power supply conductor layer 20. This is to prevent the gap and the signal line from overlapping each other along the gap formed between the divided power supply conductor layers 20. If the gap and the signal line overlap, electromagnetic waves generated from the signal line are radiated from the gap, which is prevented.
[0020]
In addition, the number of divisions of the power supply conductor layer can be reduced, and the number of inductance elements for connecting the divided power supply conductors can be reduced. For example, in FIG. 3, the four power source conductor layers 20 of (A) to (D) are connected by the inductance element 6. If the signal line is wired only in the area where the power source conductor layer 20 of (A) and (C) is disposed, the power source conductor layer 20 of (A) and (D) is unnecessary. be able to.
In FIG. 6, the power source conductor layer 20 is moved to one side, but the shape including the vertical and horizontal directions of the wiring board is not limited.
[0021]
As described above, in the second embodiment, the power source conductor layer is provided only in the region where the signal line is located in the signal line layer sandwiched between the ground conductor layer and the power source conductor layer.
Thereby, it is possible to obtain a printed wiring board capable of reducing electromagnetic interference and radiation noise to the outside of the board and a layer closer to the outside of the board than the conductor layer, such as crosstalk between lines.
In addition, the effect of suppressing radiation noise can be enhanced.
Further, the number of inductive elements for connecting the divided power supply conductor layers can be reduced.
[0022]
Embodiment 3 FIG.
FIG. 8 is a cross-sectional view for explaining the printed wiring board according to the third embodiment.
In FIG. 8, the signal wiring 30 disposed between the power supply conductor layer 20 and the ground conductor layer 1 may include a low-speed signal line 32 in addition to the high-speed signal line 31. A high-speed signal line is a signal line in a frequency band where electromagnetic coupling between adjacent signal lines occurs. Conversely, the low-speed signal line is a signal line in a frequency band in which electromagnetic coupling between adjacent signal lines does not occur. Here, the power supply conductor layer 20 is provided only in a range where the high-speed signal line 31 is disposed in the signal wiring 30 between the power supply conductor layer 20 and the ground conductor layer 1. As a result, the area of the power source conductor layer 20 can be reduced, the resonance frequency is moved higher, and the radiation efficiency in the frequency band lower than the resonance frequency is deteriorated, thereby increasing the effect of suppressing radiation noise. Can do. The high-speed signal line 31 is arranged at least one pattern width inside the power supply conductor layer 20 as in the second embodiment. This is to prevent the gap and the signal line from overlapping each other along the gap formed between the divided power supply conductor layers 20. If the gap and the signal line overlap, electromagnetic waves generated from the signal line are radiated from the gap, which is prevented.
In addition, since the number of divisions of the power supply conductor layer can be reduced, the number of inductance elements for connecting the divided power supply conductor layers can be reduced.
In FIG. 8, the power source conductor layer 20 is moved to one side, but the shape thereof is not limited including the vertical and horizontal directions of the wiring board. Moreover, the structure which arrange | positions the block which gathered the high-speed signal line 31 and the block which gathered the low-speed signal line 32 separately is also included. By separating the blocks collecting the high-speed signal lines 31 from the blocks collecting the low-speed signal lines 32, electromagnetic coupling between the high-speed signal lines 31 and the low-speed signal lines 32 can be suppressed.
The low-speed signal line 32 includes an analog signal line and a power line different from the power conductor layer 20 and a ground line different from the ground conductor layer 1.
[0023]
As described above, in the third embodiment, the power supply conductor layer is provided only in the range where the high-speed signal line is wired. Thereby, it is possible to obtain a printed wiring board capable of reducing electromagnetic interference and radiation noise to the outside of the board and a layer closer to the outside of the board than the conductor layer, such as crosstalk between lines. In addition, the effect of suppressing radiation noise can be enhanced.
Further, it is possible to reduce the number of inductance elements for connecting the divided power supply conductor layers.
Furthermore, electromagnetic coupling between the high-speed signal line and the low-speed signal line can be suppressed.
[0024]
Embodiment 4 FIG.
FIG. 9 is a cross-sectional view for explaining the printed wiring board according to the fourth embodiment.
As shown in FIG. 9, only the high-speed signal line 31 is disposed between the power supply conductor layer 20 and the ground conductor layer 1, and the low-speed signal lines are the power supply conductor layer 20 and the ground conductor layer. 1 is disposed on a layer near the outside of the substrate, for example, the signal conductor layer 4.
[0025]
As described above, in the fourth embodiment, in a printed wiring board having a structure in which a signal line is sandwiched between a ground conductor layer and a power supply conductor layer, the power supply conductor layer is divided, and the divided power supply conductor layer is divided. Are connected by an inductance element, and only the high-speed signal line is laid out on the signal line layer sandwiched between the ground conductor layer and the power source conductor layer.
[0026]
As described above, the performance of suppressing electromagnetic coupling between the high-speed signal line 31 and the low-speed signal line can be improved by arranging the high-speed signal line and the low-speed signal line in different layers.
Also, since the isolation between the high-speed signal line and the low-speed signal line is structurally ensured when designing the board, there is no need to consider the arrangement of the high-speed signal line and the low-speed signal line in the same layer when designing the board. The board design period can be shortened and the design load can be reduced.
[0027]
Embodiment 5 FIG.
FIG. 10 is a cross-sectional view for explaining the printed wiring board according to the fifth embodiment.
As shown in FIG. 10, here, the signal line disposed between the power supply conductor layer 20 and the ground conductor layer 1 is only the high-speed signal line 31, and the low-speed signal line is used for the power supply conductor layer 20 and the ground. The conductor layer 1 is disposed on the layer outside the substrate, for example, the signal conductor layer 4. Further, the power source conductor layer 20 is provided only in the range where the high-speed signal line 31 is disposed between the power source conductor layer 20 and the ground conductor layer 1.
[0028]
As described above, in the fifth embodiment, the power supply conductor layer is provided only in the region where the high-speed signal line is present.
[0029]
As described above, the performance of suppressing electromagnetic coupling between the high-speed signal line and the low-speed signal line can be enhanced. Further, since the isolation between the high-speed signal line and the low-speed signal line is structurally ensured at the time of designing the board, it is not necessary to consider the arrangement of the high-speed signal line and the low-speed signal line in the same layer at the time of designing the board.
Moreover, the area of the power source conductor layer 20 can be reduced, and the effect of suppressing radiation noise can be enhanced.
Furthermore, the number of divisions of the power supply conductor layer can be reduced, and the inductance elements for connecting the divided power supply conductor layers can be reduced.
[0030]
Embodiment 6 FIG.
FIG. 11 is a cross-sectional view for explaining a printed wiring board according to the sixth embodiment.
In the printed wiring boards described in the above first to fifth embodiments, the signal wiring 30 sandwiched between the ground conductor layer 1 and the power supply conductor layer 20 has a gap 29 (between the divided power supply conductor layers 20 ( Hereinafter, the slit 29 and the signal wiring 30 are not overlapped along the gap 29). When the signal wiring 30 overlaps with the slit 29 along the slit 29, the signal wiring 30 is at least one pattern width (one pattern width is the width x of the signal wiring 30). The distance from the end of the power supply conductor layer 20 to the end of the signal wiring 30 is y (x <y), where x is the width of the signal line ) The signal lines were not overlapped along the slit 29.
[0031]
As described above, in the sixth embodiment, the signal line sandwiched between the ground conductor layer and the power conductor layer is overlapped with the slit along the slit at the slit portion between the divided power conductor layers. The layout was such that it would not be possible.
[0032]
As described above, it is possible to prevent deterioration of isolation between the signal wiring 30 and the signal conductor layer 4 or the isolation between the signal wiring 30 and the outside of the substrate at the slit portion.
[0033]
Embodiment 7 FIG.
FIG. 12 is a cross-sectional view for explaining a printed wiring board according to the seventh embodiment.
As shown in FIG. 12, in the printed wiring boards described in the first to sixth embodiments, the signal wiring 30 sandwiched between the ground conductor layer 1 and the power supply conductor layer 20 (in the seventh embodiment, the signal wiring 30 Therefore, the signal wiring 30 is referred to as the high-speed signal line 30), and the slit 29 is slit at the low-speed signal line 40 on the layer outside the substrate with the power supply conductor layer 20 interposed therebetween. The position is not overlapped with the slit 29 along the line 29. When the high-speed signal line 30 or the high-speed signal line 30 and the low-speed signal line 40 are in a positional relationship overlapping the slit 29, the high-speed signal line 30 is connected to the end of the power supply conductor layer 20 by y (x <y, x is shifted inward by the width of the high-speed signal line) so that the signal line is separated from the slit 29 by one pattern width or more.
[0034]
Further, as shown in the cross-sectional view of FIG. 13 and the top perspective view of FIG. 14, the low-speed signal line 40 and at least one of the high-speed signal line 30d and the high-speed signal line 30e are perpendicular to the slit 29 in different layers. And at least one of the high-speed signal line 30d and the high-speed signal line 30e may be wired so that the low-speed signal line 40 overlaps. In this case, as shown in the top perspective view of FIG. 15, the position where the low-speed signal line 40 is arranged is not changed as it is, and the high-speed signal lines 30d and 30e are respectively separated by the distance y as shown in FIG. Route to a more distant location. The high-speed signal lines 30d and 30e both have a signal line width x and x <y.
[0035]
As described above, in the seventh embodiment, the signal line sandwiched between the ground conductor layer and the power supply conductor layer, and the signal line wired in a layer closer to the outside of the substrate than the power supply conductor layer However, they are laid out in a positional relationship so as not to overlap the slits along the slits formed between the divided power supply conductor layers.
[0036]
As described above, it is possible to prevent the isolation between the high-speed signal line and the low-speed signal line from being deteriorated at the slit portion.
[0037]
Embodiment 8 FIG.
In the printed wiring boards described in the first to seventh embodiments, an inductance element is used for connection between the divided power conductor layers. However, instead of the inductance element, it may be connected by a conductor on the component mounting surface or connected by a pattern on the power supply conductor layer.
FIG. 16 shows a diagram in which the divided power conductor layers 20 are connected by conductors 60.
In FIG. 16, the signal conductor layer 4 also serves as a component mounting surface on which components are mounted together with signal lines. The conductor 60 is mounted on the signal conductor layer 4 and connected to the end of the conductor line 50 such as a through hole via a pad 61. A conductor wire 50 such as a through-hole is connected to the power supply conductor layer 20 by connecting an end portion different from the end portion connected to the pad 61 to the power supply conductor layer 20.
FIG. 17 shows a top view in which the divided power supply conductor layers 20 are connected by changing the shape pattern.
The power supply conductor layer 20 shown in FIG. 17 is formed by processing a part of the shape, for example, by thinning the power supply conductor layer as shown by D and connecting the power supply conductor layers 21 and 22. Yes.
[0038]
As described above, in the eighth embodiment, the divided power supply conductor layers are connected not by an inductance element but by a conductor such as a pattern.
[0039]
For this reason, the effect of suppressing radiation noise is deteriorated. However, when this deterioration is within an allowable range, it is not necessary to use the component mounting surface of the board for connection between the power supply conductor layers. it can. Or the mounting area on a board | substrate can be expanded and manufacturing cost can be reduced.
[0040]
【The invention's effect】
As described above, according to the printed wiring board of the present invention, in the printed wiring board having a structure in which the signal line is sandwiched between the ground conductor layer and the power supply conductor layer, the power supply conductor layer is divided, and the divided power supply board is divided. The conductor layers are connected by a conductor. For this reason, there exists an effect which can suppress the radiation noise emitted from a signal line.
In addition, for example, the conductor connecting the divided power supply conductor layer is a conductor generated by changing the shape of a part of the power supply conductor layer, so that the component mounting of the board is connected to the connection between the power supply conductor layers. No need to use surfaces. For this reason, there exists an effect which reduces manufacturing cost.
[0041]
Further, the divided power conductor layers were connected by an inductance element including a magnetic through-type conductor such as a ferrite bead. As a result, the resonance frequency of the parallel plate formed by the ground conductor layer and the power supply conductor layer is changed by the mode fed by the signal line, or the electromagnetic field induced between the ground conductor layer and the power supply conductor layer. The radiation noise can be reduced by attenuating. Therefore, it is possible to obtain a printed wiring board that can reduce electromagnetic interference to the outside and radiation noise such as crosstalk between lines.
[0042]
Further, the power supply conductor layer is disposed in the region where the signal lines are wired. For this reason, the number of divisions of the power supply conductor layer can be reduced, and the number of inductive elements connecting the divided power supply conductor layers can be reduced. Therefore, the manufacturing cost can be reduced.
[0043]
In addition, the power supply conductor layer is disposed in a region where signal lines in which electromagnetic coupling between adjacent signal lines occurs in a specific frequency band are wired. For this reason, the number of divisions of the power supply conductor layer can be reduced, and the number of inductive elements connecting the divided power supply conductor layers can be reduced. Therefore, the manufacturing cost can be reduced.
[0044]
In addition, the signal lines were routed along the gaps between the divided power supply conductor layers so as not to overlap the gaps. For this reason, there is an effect that it is possible to prevent the isolation between the signal line sandwiched between the power supply conductor layer and the ground conductor layer and the signal line other than the signal line from deteriorating.
[0045]
Further, the signal line sandwiched between the power supply conductor layer and the ground conductor layer and a signal line other than those described above were wired along the gap between the divided power supply conductor layers so as not to overlap the gap. For this reason, there is an effect that it is possible to prevent the isolation between the signal line sandwiched between the power supply conductor layer and the ground conductor layer and the signal line other than the signal line from deteriorating.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a configuration of a printed wiring board having a laminated structure according to the present invention.
2 is a diagram showing a layer configuration of a printed wiring board having a laminated structure shown in FIG.
3 is a plan view for explaining the printed wiring board according to Embodiment 1. FIG.
4A is a cross-sectional view taken along the line AA of FIG. 3 for explaining the connection between the power supply conductor layers in the printed wiring board according to the first embodiment. FIG. FIG. 4B is a detailed view of a conductor that penetrates the ferrite bead of FIG.
5 is a cross-sectional view taken along the line BB in FIG. 3 for explaining the printed wiring board according to Embodiment 1. FIG.
6 is a cross-sectional view for explaining a printed wiring board according to Embodiment 2. FIG.
7A and 7B are cross-sectional views for explaining a resonance frequency according to the second embodiment.
FIG. 8 is a cross-sectional view for explaining a printed wiring board according to a third embodiment.
FIG. 9 is a cross-sectional view for explaining a printed wiring board according to Embodiment 4;
FIG. 10 is a cross-sectional view for explaining a printed wiring board according to a fifth embodiment.
FIG. 11 is a cross-sectional view for explaining a printed wiring board according to a sixth embodiment.
12 is a cross-sectional view for explaining a printed wiring board according to Embodiment 7. FIG.
13 is a cross-sectional view for explaining a printed wiring board according to Embodiment 7. FIG.
14 is a top perspective view for explaining a printed wiring board according to Embodiment 7. FIG.
FIG. 15 is a top perspective view for explaining the printed wiring board according to the seventh embodiment.
16 is a cross-sectional view for explaining a printed wiring board according to Embodiment 8. FIG.
FIG. 17 is a plan view for explaining a printed wiring board according to Embodiment 8;
FIG. 18 is a plan view showing a conventional printed wiring board.
[Explanation of symbols]
1 ground conductor layer, 2 power source conductor layer, 3, 4 signal conductor layer, 5 dielectric layer, 6 inductance element, 20, 21, 22 divided power source conductor layer, 29 gap (slit), 30, 30a , 30b, 30d, 30e Signal wiring, high-speed signal line, 30c signal line, 31 high-speed signal line, 32 low-speed signal line, 40 low-speed signal line, 50 conductor wire such as through hole, 51 conductor through ferrite bead, 52, 60 conductor, 53 ferrite bead, 61 pad, 100 power supply layer or ground layer of printed wiring board, 101 opening.

Claims (4)

グラウンド用導体層と電源用導体層とにより信号線を含む誘電体層を挟む構造の積層構造のプリント配線板において、
上記電源用導体層を複数に分割し、上記分割した複数の電源用導体層を上記信号線が配線されている領域にだけ電源用導体層の間に隙間をあけて配置し、複数の電源用導体層を導体により接続し、
上記信号線が、上記分割した電源用導体層の間にできる隙間に沿う信号線である場合には、上記隙間と重ならない位置に配線されることを特徴とする積層構造のプリント配線板。
In a printed wiring board having a laminated structure in which a dielectric layer including a signal line is sandwiched between a ground conductor layer and a power supply conductor layer,
The power supply conductor layer is divided into a plurality of parts, and the plurality of divided power supply conductor layers are arranged with a gap between the power supply conductor layers only in the region where the signal lines are wired , so that the plurality of power supply conductor layers are provided . The conductor layers are connected by conductors ,
When the signal line is a signal line along a gap formed between the divided power supply conductor layers, the printed wiring board having a laminated structure, wherein the signal line is arranged at a position not overlapping the gap .
グラウンド用導体層と電源用導体層とにより信号線を含む誘電体層を挟む構造の積層構造のプリント配線板において、
上記信号線は、隣接する信号線同士の電磁的な結合が特定の周波数帯域で発生する高速信号線と、隣接する信号線同士の電磁的な結合が上記特定の周波数帯域で発生しない低速信号線とを有し、
上記電源用導体層を複数に分割し、上記分割した複数の電源用導体層を上記高速信号線が配線されている領域にだけ配置し、複数の電源用導体層を導体により接続することを特徴とする積層構造のプリント配線板。
In a printed wiring board having a laminated structure in which a dielectric layer including a signal line is sandwiched between a ground conductor layer and a power supply conductor layer,
The signal line includes a high-speed signal line in which electromagnetic coupling between adjacent signal lines occurs in a specific frequency band, and a low-speed signal line in which electromagnetic coupling between adjacent signal lines does not occur in the specific frequency band. And
The power supply conductor layer is divided into a plurality of parts, the plurality of divided power supply conductor layers are arranged only in a region where the high-speed signal line is wired, and the plurality of power supply conductor layers are connected by a conductor. A printed wiring board with a laminated structure.
グラウンド用導体層と電源用導体層とにより信号線を含む誘電体層を挟む構造の積層構造のプリント配線板において、
上記信号線は、隣接する信号線同士の電磁的な結合が特定の周波数帯域で発生する高速信号線であり、
上記電源用導体層を複数に分割し、上記分割した複数の電源用導体層を上記高速信号線が配線されている領域にだけ電源用導体層の間に隙間をあけて配置し、複数の電源用導体層を導体により接続するとともに、
上記積層構造のプリント配線板は、さらに、上記電源用導体層の外側の層として信号線を含む外側の誘電体層を有し、隣接する信号線同士の電磁的な結合が特定の周波数帯域で発生しない低速信号線を上記外側の誘電体層に配置し、
上記電源用導体層と上記グラウンド用導体層とにより挟まれた内側の誘電体層に配線された上記高速信号線と、上記外側の誘電体層に配線された上記低速信号線とが、上記分割した複数の電源用導体層の間にできる隙間に沿う信号線である場合には、上記高速信号線が上記隙間と重ならない位置に配線されることを特徴とする積層構造のプリント配線板。
In a printed wiring board having a laminated structure in which a dielectric layer including a signal line is sandwiched between a ground conductor layer and a power supply conductor layer,
The signal line is a high-speed signal line in which electromagnetic coupling between adjacent signal lines occurs in a specific frequency band,
The power supply conductor layer is divided into a plurality of parts, and the plurality of divided power supply conductor layers are arranged with a gap between the power supply conductor layers only in the region where the high-speed signal line is wired, While connecting the conductor layer for the conductor with a conductor ,
The printed wiring board having the laminated structure further includes an outer dielectric layer including a signal line as an outer layer of the power supply conductor layer, and electromagnetic coupling between adjacent signal lines is performed in a specific frequency band. A low-speed signal line that does not occur is placed on the outer dielectric layer,
The high-speed signal line wired to the inner dielectric layer sandwiched between the power supply conductor layer and the ground conductor layer and the low-speed signal line wired to the outer dielectric layer are divided into A printed wiring board having a laminated structure, wherein the high-speed signal line is wired at a position that does not overlap the gap when the signal line is along a gap formed between the plurality of power source conductor layers .
上記信号線は、所定の幅xを有し、
上記積層構造のプリント配線板は、上記複数の電源用導体層の間にできる隙間に沿う端部から上記所定の幅x以上内側に上記信号線を配置することを特徴とする請求項1記載の積層構造のプリント配線板。
The signal line has a predetermined width x,
2. The printed wiring board having the laminated structure, wherein the signal lines are arranged on the inner side of the predetermined width x or more from an end portion along a gap formed between the plurality of power supply conductor layers. Laminated structure printed wiring board.
JP14261298A 1998-05-25 1998-05-25 Laminated printed wiring board Expired - Lifetime JP4260243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14261298A JP4260243B2 (en) 1998-05-25 1998-05-25 Laminated printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14261298A JP4260243B2 (en) 1998-05-25 1998-05-25 Laminated printed wiring board

Publications (2)

Publication Number Publication Date
JPH11340629A JPH11340629A (en) 1999-12-10
JP4260243B2 true JP4260243B2 (en) 2009-04-30

Family

ID=15319385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14261298A Expired - Lifetime JP4260243B2 (en) 1998-05-25 1998-05-25 Laminated printed wiring board

Country Status (1)

Country Link
JP (1) JP4260243B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130950B1 (en) * 2000-02-29 2007-11-21 Kyocera Corporation Wiring board
JP4671333B2 (en) * 2005-03-18 2011-04-13 株式会社リコー Multilayer printed circuit board and electronic equipment
US8315009B2 (en) 2007-09-28 2012-11-20 Hitachi Global Storage Technologies, Netherlands B.V. System and method for changing resonant frequency in hard disk drive components
JP5336913B2 (en) * 2009-04-15 2013-11-06 三菱電機株式会社 Multilayer printed wiring board
JP5333017B2 (en) * 2009-08-04 2013-11-06 三菱電機株式会社 Electronic devices and printed wiring boards
JP6602241B2 (en) * 2016-03-10 2019-11-06 三菱電機株式会社 Signal transmission board

Also Published As

Publication number Publication date
JPH11340629A (en) 1999-12-10

Similar Documents

Publication Publication Date Title
TW200810651A (en) Low-noise multilayered PCB
JPH06204681A (en) Shielding method and shielded circuit board
US20130003333A1 (en) Electronic device, wiring board, and method of shielding noise
JP4049885B2 (en) Printed wiring board
JP7000964B2 (en) Multi-layer transmission line
JP2007150000A (en) Printed circuit board
JP2008028218A (en) Multilayer printed board
US20110222247A1 (en) Printed wiring board
US7016198B2 (en) Printed circuit board having outer power planes
JP6674824B2 (en) Multilayer substrate circuit module, wireless communication device and radar device
JP4260243B2 (en) Laminated printed wiring board
JP2001127387A (en) Printed-wiring board
JPH0745962A (en) Pattern against radio interference waves on multilayer printed-circuit board
JP2006270026A (en) Wiring structure, printed wiring board, integrated circuit, and electronic device
JP2001068801A (en) Printed wiring board
US10856405B2 (en) 3D electromagnetic bandgap circuit
JP4992394B2 (en) Printed wiring board
JP2009252919A (en) Printed wiring board
WO2012176933A1 (en) Noise suppression device and multilayer printed circuit board carrying same
JP4671333B2 (en) Multilayer printed circuit board and electronic equipment
JPH11307894A (en) Printed wiring board
JP2000183533A (en) Low-emi multilayer circuit board and electric and electronic device
US20090178833A1 (en) Sliced electromagnetic cage for inductors
JP3799949B2 (en) Printed board
JP2004200477A (en) Electronic circuitry substrate and electronic circuitry device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term