JP3799949B2 - Printed board - Google Patents

Printed board Download PDF

Info

Publication number
JP3799949B2
JP3799949B2 JP2000105392A JP2000105392A JP3799949B2 JP 3799949 B2 JP3799949 B2 JP 3799949B2 JP 2000105392 A JP2000105392 A JP 2000105392A JP 2000105392 A JP2000105392 A JP 2000105392A JP 3799949 B2 JP3799949 B2 JP 3799949B2
Authority
JP
Japan
Prior art keywords
analog
ground
digital
capacitor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000105392A
Other languages
Japanese (ja)
Other versions
JP2001284828A (en
Inventor
典生 梅津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2000105392A priority Critical patent/JP3799949B2/en
Publication of JP2001284828A publication Critical patent/JP2001284828A/en
Application granted granted Critical
Publication of JP3799949B2 publication Critical patent/JP3799949B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アナログ回路とデジタル回路とが混在して実装されたプリント基板に関し、特に、高周波ノイズを低減するプリント基板に関する。
【0002】
【従来の技術】
近年、デジタル回路の開発が進み、デジタル回路とアナログ回路とが混在して実装されたプリント基板が広く用いられている。このようなプリント基板において、アナログ信号はそれぞれの周波数成分が時々刻々元信号に応じて連続的に変化しており、これを忠実に伝送する必要がある。したがって、アナログ回路は、デジタル回路からの信号が混入するのを防止する必要がある。そのため、デジタル回路とアナログ回路とを分離して実装したプリント基板が広く用いられている。
【0003】
【発明が解決しようとする課題】
しかし、このようなプリント基板において、回路の高密度化により、アナログ回路とデジタル回路との分離には限界が有り、デジタル回路の扱う高周波信号やその高周波成分がアナログ回路に高周波ノイズとして混入する場合がある。ここで、プリント配線板には回路部品等が実装されるが、部品の配置によってはデジタル回路の高周波信号が流れる信号線とそのリターン線とで形成されるループの面積が大きくなる場合がある。このような回路に高周波信号が流れた場合、このループがアンテナとなりプリント基板表面から高周波ノイズが輻射されるが、このようなノイズをノーマルモードノイズという。ループの面積が大きくなると、プリント基板表面から外部に輻射する高周波ノイズは増加する。アナログ回路とデジタル回路との分離が完全にできない場合、デジタル回路から発せられるこのようなノイズはアナログ回路に混入し、その高周波ノイズはアナログ入出力端子からケーブルを介して外部に輻射する。また、大地電位に対するアナロググランドの電位が変動し、主にケーブルを介して高周波ノイズが輻射する。このようなノイズをコモンモードノイズという。従って、プリント基板より外部に放射されるノイズを低減するためには、ノーマルモードノイズおよびコモンモードノイズを共に低減する必要がある。
【0004】
また、多層基板を用いて、外層にデジタル回路とアナログ回路とを別の層に分離して実装し、内層を遮蔽層にする方法が用いられている。このような多層基板において高密度に回路部品を実装する場合には、電源パターンを外層に配置するために細かくせざるをえず、これに伴なう電圧降下によって回路が誤動作する場合がある。
【0005】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、デジタル回路とアナログ回路とが混在するにもかかわらず、高周波ノイズがきわめて低減され得るプリント基板を提供することにある。
【0006】
【課題を解決するための手段】
本発明におけるプリント基板は、アナログ回路と、アナロググランドと、デジタル回路と、外部に接続される外部接続部とを有する第1の表面層と、第2の表面層と、デジタルグランドプレーン層を含む中間層と、該アナロググランドと該デジタルグランドとの間に接続された第1のコンデンサとを備える。
【0007】
好ましい実施形態においては、上記第1のコンデンサは、上記外部接続部の近傍において上記アナロググランドと上記デジタルグランドとの間に接続されている。
【0008】
好ましい実施形態においては、上記アナログ回路と上記アナロググランドとの間に接続された第2のコンデンサをさらに備える。
【0009】
好ましい実施形態においては、上記外部接続部に接続されたノイズ除去フィルタをさらに備える。
【0010】
以下、本発明によるプリント基板の作用について説明する。
本発明によるプリント基板は、アナログ回路、アナロググランド、デジタル回路を設ける第1の表面層と、デジタルグランドプレーン層を含む中間層と、第2の表面層とを備えている。高周波ノイズが混入したアナロググランドを第1のコンデンサを介して、デジタルグランドプレーンに接続することにより、高周波ノイズは第1のコンデンサを介してデジタルグランドに分流される。デジタルグランドプレーンにおいては、第1のコンデンサにより分流された高周波ノイズの流れるループ面積を小さくすることができる。したがって、プリント基板表面から輻射するノーマルモード高周波ノイズを低減することができる。
【0011】
好ましい実施形態においては、外部接続部の近傍で第1のコンデンサをアナロググランドおよびデジタルグランドに接続する。外部接続部の近傍で第1のコンデンサを接続することにより、アナログ回路に混入した高周波ノイズに対するインピーダンスを小さくできるので、高周波ノイズに対しては、アナロググランドとデジタルグランドとの接続点から外部接続部に至る経路が短くなったとみなせる。したがって、外部接続部のアナロググランド接続端子とプレーン状でインピーダンスが極めて小さいデジタルグランドとが概略同一電位となるため、プリント基板表面から輻射するノーマルモード高周波ノイズだけでなく、外部接続部からケーブルを介して輻射するコモンモード高周波ノイズも低減することができる。
【0012】
好ましい実施形態においては、アナログ回路を第2のコンデンサを介してアナロググランドと接続するので、アナログ回路に混入した高周波ノイズは主に第2のコンデンサを介してアナロググランドへ伝送する。そして、アナロググランドへ伝送した高周波ノイズは第1のコンデンサを介してデジタルグランドに分流されるので、第2のコンデンサがない場合よりさらに外部接続部からケーブルを介して外部に輻射する高周波ノイズを低減できる。
【0013】
好ましい実施形態においては、プリント基板はノイズ除去フィルタをさらに備えているので、外部接続部からケーブルに漏洩する高周波ノイズをも減衰させることができる。
【0014】
【発明の実施の形態】
以下、本発明における好ましい実施の形態について具体的に説明するが、本発明はこれらの実施形態には限定されない。本実施形態においては、中間層を2層有する多層基板を例として説明するが、中間層の数は2層には限定されない。
【0015】
図1は、本発明の好ましい実施形態によるプリント基板を示す概略断面図である。プリント基板1は、第1の表面層2、第2の表面層3、第1の中間層4および第2の中間層5を有している。プリント配線板については限定されず、通常の4層配線板が用いられる。図2は、本発明の好ましい実施形態によるプリント基板を説明するブロック図である。以下、図1および図2を参照して説明する。
【0016】
第1の表面層2は、アナログ回路6、アナロググランド7、デジタル回路8が取付けられている。つまり、第1の表面層2は、回路部品を実際に取りつけ、信号線を配線する層として用いられる。
【0017】
第1の表面層2は、外部接続部9がさらに取付けられている。外部接続部9は、例えば、アナログ入出力端子等であり、外部機器もしくは他のプリント基板等にケーブル等を介して接続される。外部接続部9は、アナログ回路6(詳細には、アナログ回路に接続される信号線)およびアナロググランド7が接続されている。(あるいは、外部接続部9としてデジタル入出力端子を用いてもよい)。
【0018】
第2の表面層3は特に限定されないが、代表的には、第1の表面層2と同様にアナログ回路6、アナロググランド7およびデジタル回路8が取付けられている。ここで、第1の表面層2、第2の表面層3、第1の中間層4および第2の中間層5はスルーホール10を介して接続される。
【0019】
アナログ回路6およびデジタル回路8に外部から電源を供給するために電源供給部11を用いる。電源供給部11は、アナログ回路6、アナロググランド7、デジタル回路8、デジタルグランド12に接続されている。本実施形態においては、後述するように、第2の中間層5を介してデジタル回路8に電源を供給する。
【0020】
アナログ回路6、アナロググランド7およびデジタル回路8の実装については限定されず、用途に応じて任意に第1および第2の表面層に実装することができる。例えば、複数のアナロググランド7を第1および第2の表面層の任意の1点において接続する(図示せず)ことにより、アナロググランド同志の共通インピーダンスを低下させることができる。また、例えば図2に示すように、アナロググランド7とデジタルグランド12とを電源供給部11に接続する際に、両グランドの接続点Aから電源供給部11までの経路を短くすることにより、アナロググランドとデジタルグランドとの間の共通インピーダンスを低下させ、アナロググランドの電位を安定させることができる。
【0021】
第1の中間層4はプレーンである。プレーンとは、外周部およびスルーホール10とその周辺を除いて全面が導体で形成された面である。第1の中間層4は、デジタルグランド12として用いられている。つまり、第1および第2の表面層に取付けられたデジタル回路8からのグランド線はスルーホール10を介してデジタルグランド12である第1の中間層4に接続されている。第1の中間層4はプレーンであり回路部品等は実装されていないので、デジタルの高周波信号がデジタルグランド12を伝送する際にループ面積を小さくすることができる。ループ面積が小さくなると、高周波信号の基板表面からの輻射は小さくすることができる(詳細は後述する)。
【0022】
第2の中間層5は、本発明においては特に限定されないが、プレーンであることが好ましい。第1の中間層4にプレーンを用いたのと同じ理由である。本実施形態では、第2の中間層5はデジタルの電源パターンとして用いられる。つまり、第2の中間層5は、スルーホール10を介して電源供給部11およびデジタル回路8に接続されており、電源供給部11からの電源をデジタル回路8に供給する。デジタル電源パターン層である第2の中間層5は、1つのパターンで形成してもよく、複数のパターンに分割して形成してもよい。
【0023】
第1の中間層4および第2の中間層5の積層順序は、本発明においては任意であり、第1の表面層2および第2の表面層3に実装される回路に応じて決定すればよい。例えば、第1の表面層2に高周波信号を伝送するデジタル回路8が設置されている場合においては、第1の表面層2の隣をデジタルグランド12である第1の中間層4とすることが好ましい。デジタルグランドは分割のないプレーンパターンを用いるので、高周波信号の流れるループの面積を小さくできるからである。
【0024】
プリント基板1は、第1のコンデンサ13をさらに備えている。第1のコンデンサ13は、一端がアナロググランド7に、他端がスルーホール10を介して第1の中間層4のデジタルグランド12に接続されている。つまり、アナロググランド7とデジタルグランド12とは第1のコンデンサ13を介して接続されている。第1のコンデンサ13は、代表的には、高周波数(例えば、数10〜数100MHz)においてインピーダンスが低いチップ型セラミックコンデンサ等を用い、容量は例えば数100pFである。図3(a)は、第1のコンデンサ13をアナロググランド7とデジタルグランド12との間に接続した状態を示す概略図である。
【0025】
以下、第1のコンデンサ13を設けた際のプリント基板1の動作について図2および図3(a)を用いて説明する。アナログ回路6に混入した高周波ノイズは、アナロググランド7を流れ、第1のコンデンサ13を介してデジタルグランド12に伝送される。本発明においては、デジタルグランド12はプレーンであり、回路部品等は設置されていない。したがって、デジタルグランド12においては高周波ノイズが伝送するループの面積は、第1の表面層2を伝送する場合と比べてきわめて小さくすることができる。したがって、ループの面積をきわめて小さくできるので、プリント基板表面から輻射する高周波ノイズはきわめて良好に低減できる。さらに、ループの面積を小さくすることにより、実効インダクタンスを小さくすることができ、高周波ノイズ電圧をきわめて小さくすることができる。
【0026】
好ましい実施形態においては、第1のコンデンサ13は、外部接続部9の近傍においてアナロググランド7およびデジタルグランド12に接続されている。外部接続部9の近傍とは、外部接続部9におけるアナロググランド電位がプリント基板の基準電位であるデジタルグランド12の電位と概略同一電位となる位置である。従って、第1のコンデンサ13は、外部接続部9に可能な限り近接して接続するのが好ましいが、実用上は、第1のコンデンサ13は、外部接続部9から2mm〜10mmの位置に接続される。
【0027】
第1のコンデンサ13を外部接続部9の近傍で接続することにより、アナロググランド7とデジタルグランド12との接続点であるB点は外部接続部9の近傍となる。ここで、第1のコンデンサ13を設けない場合には、アナロググランド7とデジタルグランド12との接続点はA点のみであり、高周波ノイズに対してはA点から外部接続部9までの経路は高インピーダンスである。しかし、B点から外部接続部9までの経路はA点からと比べてきわめて短いので、高周波ノイズに対するインピーダンスは第1のコンデンサ13を考慮してもきわめて小さくなる。したがって、プリント基板の基準電位であるB点から外部接続部9までについて高周波ノイズが流れることによるアナロググランド電位の変動は概略0であり、外部接続部9とデジタルグランド12とは概略同一電位となる。デジタルグランド12を基準電位とするのは、デジタルグランド12がプレーンであり電位変動が概略0とみなせるからである。外部接続部9とデジタルグランド12とが概略同一電位となることによって、ケーブルを介して輻射する高周波ノイズをきわめて低減することができる。
【0028】
好ましい実施形態においては、アナログ回路6を第2のコンデンサ14を介してアナロググランド7と接続する。第2のコンデンサ14を接続することにより、アナログ回路6を伝送する高周波ノイズは、第2のコンデンサ14を介してアナロググランド7に伝送する。アナロググランド7に伝送した高周波ノイズは、第1のコンデンサ13を介してデジタルグランド12に伝送する。
【0029】
第2のコンデンサ14は、伝送すべきアナログ信号の周波数域により容量は変るが、例えばアナログ回路が20kHzまでの低周波を扱う場合、数百〜数千pF程度のものが用いられる。第2のコンデンサ14の個数および接続位置については限定されないが、少なくとも外部接続部9とアナログ回路6との間に第2のコンデンサ14の一端を接続する。外部接続部9に高周波ノイズが伝送することを防止するためである。また、アナロググランド7において、第1のコンデンサ13の接続点に第2のコンデンサ14を接続すると好ましい。高周波ノイズがアナロググランド7を伝送する距離を最小にすることができるからである。
【0030】
好ましい実施形態においては、外部接続部9にノイズ除去フィルタ15を接続する。図3(b)は、ノイズ除去フィルタ15を接続した状態を示す概略図である。ノイズ除去フィルタ15は、例えば、高域遮断フィルタが用いられる。外部接続部9に伝送する信号は、ノイズ除去フィルタ15により高周波ノイズが減衰され、外部接続部9に伝送するべき信号のみが伝送する。したがって、ケーブルを介して輻射される高周波ノイズをさらに低減することができる。
【0031】
本実施形態においては、多層基板として4層基板を用いたが、本発明は4層基板には限定されない。例えば、6層基板等にも採用され得る。また、第1の中間層をデジタルグランドとしたが、デジタルグランド層に限定されず、プレーンであり、回路部品が設置されていなければよい。
【0032】
【実施例】
以下、本発明の実施例について具体的に説明するが、本発明はこれらの実施例には限定されない。
【0033】
(実施例1)
本発明によるプリント基板を用いてUSB(ユニバーサル・シリアル・バス)オーディオプロセッサを作製した。第1のコンデンサはアナログ入出力端子から3mmの距離に取付けられている。但し、アナログ入力端子にはマイクロフォン(ホシデン(株)製)、パソコン、ケーブルを、アナログ出力端子にはケーブルを接続する。得られたオーディオプロセッサを用いて通常の方法で、輻射する高周波ノイズを測定した。測定結果を実施例2および比較例1と共に図4に示す。図4において、横軸は周波数(MHz)を示し、縦軸はノイズの輻射レベル(dBμV)を示す。VCCI(情報処理装置等電波障害自主規制協議会)Limitは規格値である。
【0034】
(実施例2)
本発明のプリント基板において、第1のコンデンサをアナログ入出力端子から約4cmの距離に設置したこと以外は実施例1と同様にして、USBオーディオプロセッサを作製した。得られたオーディオプロセッサを実施例1と同様にしてプリント基板から輻射するノイズを測定した。測定結果を図4に示す。
【0035】
(比較例1)
第1のコンデンサを設けないこと以外は実施例1と同様にして、オーディオプロセッサを作製した。得られたオーディオプロセッサを実施例1と同様にしてプリント基板から輻射するノイズを測定した。測定結果を図4に示す。
【0036】
(実施例3)
アナログ入出力端子にマイクロフォンおよびケーブルを接続しないこと以外は、実施例1と同様にして、輻射する高周波ノイズを測定した。測定結果を比較例2と共に図5に示す。
【0037】
(比較例2)
アナログ入出力端子にマイクロフォンおよびケーブルを接続しないこと以外は、比較例1と同様にして、輻射する高周波ノイズを測定した。測定結果を図5に示す。
【0038】
図4に示すように、実施例1および2によれば、比較例1と比べて特に96MHzおよび144MHzの周波数できわめて良好にノイズが低減している。特に、実施例1においては、比較例1に比べて60パーセント程度にノイズが低減している。しかも、144MHzおよび336MHzの周波数では、比較例1においてはノイズがVCCIの規格値を越えているが、実施例1においては、ノイズが規格値以下に改善されている。また、実施例1と実施例2とを比べることにより、第1のコンデンサをアナログ入出力端子に近接して設ける程、アナロググランドの電位変動は小さくなり、輻射するノイズは低減することがわかる。さらに、実施例3および比較例2においては、ケーブルおよびマイクロフォンを接続していないので、概略プリント基板表面からの高周波ノイズのみを測定している。図5に示すように、実施例3と比較例2とを比較すると、第1のコンデンサによりループを小さくし、プリント基板表面からのノイズが低減する効果が分かる。
【0039】
【発明の効果】
本発明のプリント基板によれば、アナロググランドに混入した高周波ノイズは、第1のコンデンサを介してデジタルグランドプレーンである第1の中間層に伝送しループ面積はきわめて小さくなるとともに、外部接続部でのアナロググランドの電位変動が抑えられるので、デジタル回路とアナログ回路とが混在するにもかかわらず、高周波ノイズがきわめて低減される。
【図面の簡単な説明】
【図1】本発明の好ましい実施形態によるプリント基板を示す概略断面図である。
【図2】本発明の好ましい実施形態によるプリント基板を説明するブロック図である。
【図3】(a)は第1のコンデンサを接続した状態を説明する概略図である。(b)は(a)においてノイズ除去フィルタを接続した状態を説明する概略図である。
【図4】本発明の実施例における測定結果を示すグラフである。
【図5】本発明の実施例における測定結果を示すグラフである。
【符号の説明】
1 プリント基板
2 第1の表面層
3 第2の表面層
4、5 中間層
6 アナログ回路
7 アナロググランド
8 デジタル回路
9 外部接続部
12 デジタルグランド
13 第1のコンデンサ
14 第2のコンデンサ
15 ノイズ除去フィルタ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed circuit board on which analog circuits and digital circuits are mixedly mounted, and more particularly to a printed circuit board that reduces high-frequency noise.
[0002]
[Prior art]
In recent years, development of digital circuits has progressed, and printed circuit boards in which digital circuits and analog circuits are mixedly mounted are widely used. In such a printed circuit board, each analog signal has its frequency component continuously changing according to the original signal every moment, and it is necessary to transmit it faithfully. Therefore, the analog circuit needs to prevent the signal from the digital circuit from being mixed. Therefore, a printed circuit board in which a digital circuit and an analog circuit are separately mounted is widely used.
[0003]
[Problems to be solved by the invention]
However, in such a printed circuit board, there is a limit to the separation between the analog circuit and the digital circuit due to the high density of the circuit, and the high frequency signal handled by the digital circuit and its high frequency component are mixed in the analog circuit as high frequency noise. There is. Here, a circuit component or the like is mounted on the printed wiring board, but the area of the loop formed by the signal line through which the high-frequency signal of the digital circuit flows and its return line may increase depending on the arrangement of the component. When a high-frequency signal flows through such a circuit, this loop serves as an antenna, and high-frequency noise is radiated from the surface of the printed circuit board. Such noise is called normal mode noise. As the area of the loop increases, the high frequency noise radiated from the printed circuit board surface to the outside increases. When the analog circuit and the digital circuit cannot be completely separated, such noise generated from the digital circuit is mixed in the analog circuit, and the high-frequency noise is radiated to the outside through the cable from the analog input / output terminal. In addition, the potential of the analog ground with respect to the ground potential fluctuates, and high-frequency noise is radiated mainly through the cable. Such noise is called common mode noise. Therefore, in order to reduce noise radiated from the printed circuit board, it is necessary to reduce both normal mode noise and common mode noise.
[0004]
In addition, a method is used in which a digital circuit and an analog circuit are separated and mounted on separate layers on the outer layer using a multilayer substrate, and the inner layer is a shielding layer. When circuit components are mounted with high density on such a multilayer substrate, the power supply pattern must be finely arranged on the outer layer, and the circuit may malfunction due to a voltage drop associated therewith.
[0005]
The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to provide a printed circuit board in which high-frequency noise can be extremely reduced despite the presence of digital circuits and analog circuits. There is to do.
[0006]
[Means for Solving the Problems]
The printed circuit board according to the present invention includes a first surface layer having an analog circuit, an analog ground, a digital circuit, and an external connection portion connected to the outside, a second surface layer, and a digital ground plane layer. An intermediate layer, and a first capacitor connected between the analog ground and the digital ground.
[0007]
In a preferred embodiment, the first capacitor is connected between the analog ground and the digital ground in the vicinity of the external connection portion.
[0008]
In a preferred embodiment, the semiconductor device further includes a second capacitor connected between the analog circuit and the analog ground.
[0009]
In a preferred embodiment, a noise removal filter connected to the external connection unit is further provided.
[0010]
Hereinafter, the operation of the printed circuit board according to the present invention will be described.
The printed circuit board according to the present invention includes a first surface layer on which an analog circuit, an analog ground, and a digital circuit are provided, an intermediate layer including a digital ground plane layer, and a second surface layer. By connecting the analog ground mixed with high frequency noise to the digital ground plane via the first capacitor, the high frequency noise is shunted to the digital ground via the first capacitor. In the digital ground plane, the loop area through which the high frequency noise divided by the first capacitor flows can be reduced. Therefore, normal mode high frequency noise radiated from the printed circuit board surface can be reduced.
[0011]
In a preferred embodiment, the first capacitor is connected to analog ground and digital ground in the vicinity of the external connection. By connecting the first capacitor in the vicinity of the external connection portion, the impedance to the high frequency noise mixed in the analog circuit can be reduced. For high frequency noise, the external connection portion is connected from the connection point between the analog ground and the digital ground. It can be considered that the route leading to is shortened. Therefore, the analog ground connection terminal of the external connection section and the plain digital ground with extremely low impedance have approximately the same potential, so not only normal mode high-frequency noise radiated from the printed circuit board surface but also cables from the external connection section. The common-mode high-frequency noise that is radiated can also be reduced.
[0012]
In the preferred embodiment, since the analog circuit is connected to the analog ground via the second capacitor, high-frequency noise mixed in the analog circuit is mainly transmitted to the analog ground via the second capacitor. And since the high frequency noise transmitted to the analog ground is shunted to the digital ground via the first capacitor, the high frequency noise radiated to the outside through the cable is further reduced from the case where there is no second capacitor. it can.
[0013]
In a preferred embodiment, since the printed circuit board further includes a noise removal filter, high-frequency noise leaking from the external connection portion to the cable can be attenuated.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail, but the present invention is not limited to these embodiments. In this embodiment, a multilayer substrate having two intermediate layers will be described as an example, but the number of intermediate layers is not limited to two.
[0015]
FIG. 1 is a schematic cross-sectional view showing a printed circuit board according to a preferred embodiment of the present invention. The printed circuit board 1 has a first surface layer 2, a second surface layer 3, a first intermediate layer 4, and a second intermediate layer 5. The printed wiring board is not limited, and a normal four-layer wiring board is used. FIG. 2 is a block diagram illustrating a printed circuit board according to a preferred embodiment of the present invention. Hereinafter, a description will be given with reference to FIGS. 1 and 2.
[0016]
An analog circuit 6, an analog ground 7, and a digital circuit 8 are attached to the first surface layer 2. That is, the first surface layer 2 is used as a layer for actually attaching circuit components and wiring signal lines.
[0017]
The first surface layer 2 is further attached with an external connection portion 9. The external connection unit 9 is, for example, an analog input / output terminal or the like, and is connected to an external device or another printed circuit board via a cable or the like. The external connection unit 9 is connected to an analog circuit 6 (specifically, a signal line connected to the analog circuit) and an analog ground 7. (Alternatively, a digital input / output terminal may be used as the external connection unit 9).
[0018]
The second surface layer 3 is not particularly limited, but typically, the analog circuit 6, the analog ground 7, and the digital circuit 8 are attached similarly to the first surface layer 2. Here, the first surface layer 2, the second surface layer 3, the first intermediate layer 4, and the second intermediate layer 5 are connected through a through hole 10.
[0019]
A power supply unit 11 is used to supply power to the analog circuit 6 and the digital circuit 8 from the outside. The power supply unit 11 is connected to the analog circuit 6, the analog ground 7, the digital circuit 8, and the digital ground 12. In the present embodiment, power is supplied to the digital circuit 8 via the second intermediate layer 5 as will be described later.
[0020]
The mounting of the analog circuit 6, the analog ground 7, and the digital circuit 8 is not limited, and can be arbitrarily mounted on the first and second surface layers according to applications. For example, by connecting a plurality of analog grounds 7 at any one point of the first and second surface layers (not shown), the common impedance between the analog grounds can be reduced. For example, as shown in FIG. 2, when the analog ground 7 and the digital ground 12 are connected to the power supply unit 11, the path from the connection point A between the two grounds to the power supply unit 11 is shortened. The common impedance between the ground and the digital ground can be reduced, and the potential of the analog ground can be stabilized.
[0021]
The first intermediate layer 4 is a plane. The plane is a surface formed entirely of a conductor except for the outer peripheral portion and the through hole 10 and its periphery. The first intermediate layer 4 is used as a digital ground 12. That is, the ground line from the digital circuit 8 attached to the first and second surface layers is connected to the first intermediate layer 4 which is the digital ground 12 through the through hole 10. Since the first intermediate layer 4 is a plane and no circuit components are mounted, the loop area can be reduced when a digital high-frequency signal is transmitted through the digital ground 12. When the loop area is reduced, the radiation of the high-frequency signal from the substrate surface can be reduced (details will be described later).
[0022]
The second intermediate layer 5 is not particularly limited in the present invention, but is preferably a plane. This is the same reason that a plane is used for the first intermediate layer 4. In the present embodiment, the second intermediate layer 5 is used as a digital power supply pattern. That is, the second intermediate layer 5 is connected to the power supply unit 11 and the digital circuit 8 through the through hole 10, and supplies the power from the power supply unit 11 to the digital circuit 8. The second intermediate layer 5 that is a digital power supply pattern layer may be formed in one pattern or may be divided into a plurality of patterns.
[0023]
The order of stacking the first intermediate layer 4 and the second intermediate layer 5 is arbitrary in the present invention, and can be determined according to the circuits mounted on the first surface layer 2 and the second surface layer 3. Good. For example, when a digital circuit 8 that transmits a high-frequency signal is installed in the first surface layer 2, the first intermediate layer 4 that is the digital ground 12 is adjacent to the first surface layer 2. preferable. This is because the digital ground uses an undivided plane pattern, so that the area of the loop through which the high-frequency signal flows can be reduced.
[0024]
The printed circuit board 1 further includes a first capacitor 13. The first capacitor 13 has one end connected to the analog ground 7 and the other end connected to the digital ground 12 of the first intermediate layer 4 through the through hole 10. That is, the analog ground 7 and the digital ground 12 are connected via the first capacitor 13. The first capacitor 13 typically uses a chip-type ceramic capacitor having a low impedance at a high frequency (for example, several tens to several hundreds of MHz), and has a capacity of several hundred pF, for example. FIG. 3A is a schematic diagram showing a state in which the first capacitor 13 is connected between the analog ground 7 and the digital ground 12.
[0025]
Hereinafter, the operation of the printed circuit board 1 when the first capacitor 13 is provided will be described with reference to FIG. 2 and FIG. The high frequency noise mixed in the analog circuit 6 flows through the analog ground 7 and is transmitted to the digital ground 12 through the first capacitor 13. In the present invention, the digital ground 12 is a plane, and no circuit components or the like are installed. Therefore, in the digital ground 12, the area of the loop through which the high frequency noise is transmitted can be made extremely small as compared with the case where the first surface layer 2 is transmitted. Therefore, since the area of the loop can be made extremely small, the high frequency noise radiated from the printed circuit board surface can be reduced extremely well. Furthermore, by reducing the area of the loop, the effective inductance can be reduced and the high frequency noise voltage can be extremely reduced.
[0026]
In the preferred embodiment, the first capacitor 13 is connected to the analog ground 7 and the digital ground 12 in the vicinity of the external connection portion 9. The vicinity of the external connection portion 9 is a position where the analog ground potential at the external connection portion 9 is substantially the same as the potential of the digital ground 12 that is the reference potential of the printed circuit board. Therefore, it is preferable to connect the first capacitor 13 as close as possible to the external connection portion 9, but practically, the first capacitor 13 is connected to a position of 2 mm to 10 mm from the external connection portion 9. Is done.
[0027]
By connecting the first capacitor 13 in the vicinity of the external connection portion 9, the point B that is a connection point between the analog ground 7 and the digital ground 12 is in the vicinity of the external connection portion 9. Here, when the first capacitor 13 is not provided, the connection point between the analog ground 7 and the digital ground 12 is only the point A, and for high frequency noise, the path from the point A to the external connection unit 9 is High impedance. However, since the path from the point B to the external connection portion 9 is extremely short as compared with the point A, the impedance to the high frequency noise is extremely small even if the first capacitor 13 is taken into consideration. Therefore, the fluctuation of the analog ground potential due to the flow of high frequency noise from the point B which is the reference potential of the printed circuit board to the external connection portion 9 is approximately 0, and the external connection portion 9 and the digital ground 12 are approximately the same potential. . The reason why the digital ground 12 is used as the reference potential is that the digital ground 12 is a plane and the potential fluctuation can be regarded as approximately zero. Since the external connection unit 9 and the digital ground 12 have substantially the same potential, high-frequency noise radiated through the cable can be extremely reduced.
[0028]
In the preferred embodiment, the analog circuit 6 is connected to the analog ground 7 via the second capacitor 14. By connecting the second capacitor 14, high-frequency noise transmitted through the analog circuit 6 is transmitted to the analog ground 7 through the second capacitor 14. The high frequency noise transmitted to the analog ground 7 is transmitted to the digital ground 12 via the first capacitor 13.
[0029]
The capacitance of the second capacitor 14 varies depending on the frequency range of the analog signal to be transmitted. For example, when the analog circuit handles a low frequency up to 20 kHz, a capacitor of about several hundred to several thousand pF is used. The number and connection positions of the second capacitors 14 are not limited, but at least one end of the second capacitor 14 is connected between the external connection unit 9 and the analog circuit 6. This is to prevent high frequency noise from being transmitted to the external connection unit 9. Further, it is preferable to connect the second capacitor 14 to the connection point of the first capacitor 13 in the analog ground 7. This is because the distance over which the high-frequency noise is transmitted through the analog ground 7 can be minimized.
[0030]
In a preferred embodiment, a noise removal filter 15 is connected to the external connection unit 9. FIG. 3B is a schematic diagram showing a state in which the noise removal filter 15 is connected. For example, a high-frequency cutoff filter is used as the noise removal filter 15. The signal transmitted to the external connection unit 9 is attenuated by high frequency noise by the noise removal filter 15, and only the signal to be transmitted to the external connection unit 9 is transmitted. Therefore, the high frequency noise radiated | emitted via a cable can further be reduced.
[0031]
In this embodiment, a four-layer substrate is used as a multilayer substrate, but the present invention is not limited to a four-layer substrate. For example, it can be adopted for a six-layer substrate. In addition, the first intermediate layer is a digital ground. However, the first intermediate layer is not limited to the digital ground layer.
[0032]
【Example】
Examples of the present invention will be specifically described below, but the present invention is not limited to these examples.
[0033]
Example 1
A USB (Universal Serial Bus) audio processor was fabricated using the printed circuit board according to the present invention. The first capacitor is attached at a distance of 3 mm from the analog input / output terminal. However, a microphone (made by Hosiden), a personal computer, and a cable are connected to the analog input terminal, and a cable is connected to the analog output terminal. Using the obtained audio processor, the radiated high frequency noise was measured by a normal method. The measurement results are shown in FIG. 4 together with Example 2 and Comparative Example 1. In FIG. 4, the horizontal axis indicates the frequency (MHz), and the vertical axis indicates the noise radiation level (dBμV). The VCCI (Voluntary Control Council for Radio Wave Information Processing Equipment) Limit is a standard value.
[0034]
(Example 2)
A USB audio processor was produced in the same manner as in Example 1 except that the first capacitor was placed at a distance of about 4 cm from the analog input / output terminal on the printed board of the present invention. The noise radiated from the printed board was measured in the same manner as in Example 1 for the obtained audio processor. The measurement results are shown in FIG.
[0035]
(Comparative Example 1)
An audio processor was manufactured in the same manner as in Example 1 except that the first capacitor was not provided. The noise radiated from the printed board was measured in the same manner as in Example 1 for the obtained audio processor. The measurement results are shown in FIG.
[0036]
Example 3
The radiated high frequency noise was measured in the same manner as in Example 1 except that no microphone and cable were connected to the analog input / output terminal. The measurement results are shown in FIG.
[0037]
(Comparative Example 2)
The radiated high frequency noise was measured in the same manner as in Comparative Example 1 except that no microphone and cable were connected to the analog input / output terminal. The measurement results are shown in FIG.
[0038]
As shown in FIG. 4, according to Examples 1 and 2, noise is reduced very well particularly at frequencies of 96 MHz and 144 MHz as compared with Comparative Example 1. In particular, in Example 1, the noise is reduced to about 60 percent compared to Comparative Example 1. Moreover, in the frequencies of 144 MHz and 336 MHz, the noise exceeds the standard value of VCCI in Comparative Example 1, but the noise is improved to the standard value or less in Example 1. Further, comparing Example 1 and Example 2, it can be seen that the closer the first capacitor is to the analog input / output terminal, the smaller the potential fluctuation of the analog ground, and the less the radiated noise. Furthermore, in Example 3 and Comparative Example 2, since the cable and the microphone are not connected, only high-frequency noise from the surface of the general printed circuit board is measured. As shown in FIG. 5, when Example 3 and Comparative Example 2 are compared, the effect of reducing the loop by the first capacitor and reducing noise from the printed circuit board surface can be seen.
[0039]
【The invention's effect】
According to the printed circuit board of the present invention, the high frequency noise mixed in the analog ground is transmitted to the first intermediate layer that is the digital ground plane via the first capacitor, and the loop area is extremely small. Therefore, the high frequency noise is extremely reduced despite the presence of both digital and analog circuits.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a printed circuit board according to a preferred embodiment of the present invention.
FIG. 2 is a block diagram illustrating a printed circuit board according to a preferred embodiment of the present invention.
FIG. 3A is a schematic diagram for explaining a state in which a first capacitor is connected. (B) is the schematic explaining the state which connected the noise removal filter in (a).
FIG. 4 is a graph showing measurement results in an example of the present invention.
FIG. 5 is a graph showing measurement results in an example of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Printed circuit board 2 1st surface layer 3 2nd surface layer 4, 5 Intermediate layer 6 Analog circuit 7 Analog ground 8 Digital circuit 9 External connection part 12 Digital ground 13 1st capacitor 14 2nd capacitor 15 Noise removal filter

Claims (4)

アナログ回路と、アナロググランドと、デジタル回路と、外部に接続されるアナログ入出力端子である外部接続部とを有する第1の表面層と、
第2の表面層と、
デジタルグランドプレーン層を含む中間層と、
該アナロググランドと該デジタルグランドプレーン層との間に接続された第1のコンデンサとを備えるプリント基板であり
該第1のコンデンサが、該外部接続部におけるアナロググランド電位が該プリント基板の基準電位である該デジタルグランドプレーン層の電位と同一電位となる位置において、該アナロググランドと該デジタルグランドプレーン層との間に接続されている、プリント基板。
A first surface layer having an analog circuit, an analog ground, a digital circuit, and an external connection portion which is an analog input / output terminal connected to the outside;
A second surface layer;
An intermediate layer including a digital ground plane layer;
A printed circuit board Ru and a first capacitor connected between the analog ground and the digital ground plane layer,
The first capacitor is connected between the analog ground and the digital ground plane layer at a position where the analog ground potential at the external connection portion is equal to the potential of the digital ground plane layer, which is the reference potential of the printed circuit board . A printed circuit board connected in between.
前記アナログ回路と前記アナロググランドとの間に接続された第2のコンデンサをさらに備え、
該第2のコンデンサの一端が前記外部接続部と該アナログ回路との間に接続されている、請求項1に記載のプリント基板。
A second capacitor connected between the analog circuit and the analog ground;
The printed circuit board according to claim 1, wherein one end of the second capacitor is connected between the external connection portion and the analog circuit.
前記外部接続部に接続されたノイズ除去フィルタをさらに備える、請求項1または2に記載のプリント基板。  The printed circuit board according to claim 1, further comprising a noise removal filter connected to the external connection unit. 電源パターンとして用いられるプレーン層である第2の中間層をさらに備え、
前記第1の表面層が電源供給部をさらに有し、
該電源パターンが、該電源供給部と前記デジタル回路とに接続されている、請求項1〜3のいずれかに記載のプリント基板。
A second intermediate layer that is a plane layer used as a power supply pattern;
The first surface layer further includes a power supply;
The printed circuit board according to claim 1, wherein the power supply pattern is connected to the power supply unit and the digital circuit.
JP2000105392A 2000-04-03 2000-04-03 Printed board Expired - Fee Related JP3799949B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000105392A JP3799949B2 (en) 2000-04-03 2000-04-03 Printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000105392A JP3799949B2 (en) 2000-04-03 2000-04-03 Printed board

Publications (2)

Publication Number Publication Date
JP2001284828A JP2001284828A (en) 2001-10-12
JP3799949B2 true JP3799949B2 (en) 2006-07-19

Family

ID=18618763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000105392A Expired - Fee Related JP3799949B2 (en) 2000-04-03 2000-04-03 Printed board

Country Status (1)

Country Link
JP (1) JP3799949B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049919A (en) * 2001-12-17 2003-06-25 엘지전자 주식회사 Electro Magnetic Wave Reducing Circuit
US7663387B2 (en) * 2007-09-27 2010-02-16 Yokowo Co., Ltd. Test socket
JP5402737B2 (en) * 2010-03-12 2014-01-29 株式会社リコー Printed wiring board
JP7122902B2 (en) * 2018-07-27 2022-08-22 日本電産サンキョー株式会社 Contactless communication modules and card readers
CN116093681A (en) * 2021-11-08 2023-05-09 纽陲客股份公司 Plug connector for data cable

Also Published As

Publication number Publication date
JP2001284828A (en) 2001-10-12

Similar Documents

Publication Publication Date Title
US5488540A (en) Printed circuit board for reducing noise
US7466560B2 (en) Multilayered printed circuit board
US7594105B2 (en) Multilayer print circuit board
US8174843B2 (en) Printed circuit board
US8199522B2 (en) Printed circuit board
EP2466999A1 (en) Printed circuit board
US6515868B1 (en) Printed circuit board
JP2970660B1 (en) Printed board
WO1994008445A1 (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
JP2006074014A (en) Multilayer printed board, and method for controlling impedance of microstrip line
US20100214039A1 (en) Filter
JP2001223449A (en) Multilayer printed board
JP3799949B2 (en) Printed board
CN102511204B (en) Electronic circuit
WO2012039120A4 (en) Printed circuit board
JP4671333B2 (en) Multilayer printed circuit board and electronic equipment
US8786071B2 (en) Wiring pattern having a stub wire
US8208271B2 (en) Printed board and image formation apparatus
TWI551484B (en) Electronic device and radar device
JP3782577B2 (en) Multilayer printed wiring board and electronic apparatus provided with the wiring board
JP2000223800A (en) Wiring board and its manufacture
JP4978639B2 (en) Printed circuit board and wireless communication terminal
US7053461B2 (en) Semiconductor device
JP2000156549A (en) Printed wiring board and game apparatus mounting the same
CN116744535A (en) Printed circuit board and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees