JP3782577B2 - Multilayer printed wiring board and electronic apparatus provided with the wiring board - Google Patents
Multilayer printed wiring board and electronic apparatus provided with the wiring board Download PDFInfo
- Publication number
- JP3782577B2 JP3782577B2 JP10516598A JP10516598A JP3782577B2 JP 3782577 B2 JP3782577 B2 JP 3782577B2 JP 10516598 A JP10516598 A JP 10516598A JP 10516598 A JP10516598 A JP 10516598A JP 3782577 B2 JP3782577 B2 JP 3782577B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- wiring board
- printed wiring
- multilayer printed
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、多層プリント配線板及び該配線板を備えた電子機器に関し、特に、電子機器からの放射ノイズを抑えるため、プリント配線板を構成する導電層及び導電層間の接続方法に工夫された多層プリント配線板及びこの配線板を備えた電子機器に関する。
【0002】
【従来の技術】
図9は、従来例の電子機器内の筐体間の接続構造を示す模式的斜視図である。一般にプリント配線板に設けられているグランド(以下GNDという。)パターンは、電位変動が少なくなるように設計されることが望まれる。これは、配線板上のGNDパターンの電位変動に伴う不要電流の発生を抑えるためである。
【0003】
このGND設計の従来の方法として、GNDとして働く導体パターンの面積を増やしたり、配線板を多層構造にしてGND層を設けるなどすることがある。これらは、GNDパターンのインダクタンス成分を減らし、電位変動に対して発生する電流や電磁波を抑制するものである。
【0004】
またプリント配線板のGNDと、電位変動のより少ない場合が多い筐体の導電性部材とを低インピーダンスで接続することにより、プリント配線板の電位変動を抑制する方法がある。
【0005】
しかしながら、プリント配線板を多層構造にしてGND層を設けたり、プリント配線板上のGNDと筐体の導電性部材とを接続する場合には、配線板上を流れる電流がある周波数で定在波となり、放射ノイズの問題となる場合がある。この周波数は主としてデジタルクロック信号の高調波の周波数や、配線板の大きさや配線板を構成している誘電体の誘電率などによって決まる。
【0006】
さらに筐体の導電性部材と接続することにより、その接続箇所が一般に低インピーダンスであることから、接続個所に電流が流れやすい状態になる場合があり、筐体の導電性部材に流れる電流によって磁界が発生し、放射ノイズの原因となる。
【0007】
この定在波が原因の放射ノイズを抑える従来の方法として、複数箇所で接続したり、特開平7−225634で取り挙げられている接続部に抵抗性を持たせる方法があった。
【0008】
【発明が解決しようとしている課題】
しかしながら上述の従来例においては、機器を構成する筐体の構造が、図9に示すような2つのプリント配線板18、18’が筐体内17にある場合に、一方のプリント配線板18’のように、その近傍には、配線板と対向した筐体の導電性部材が存在しないことがあり、また対向した導電性部材があってもプリント配線板と比べて十分な大きさ、形状でないことがある。
【0009】
特に生産コストやリサイクルの観点から、電子機器筐体を金属で構成することは少なくなりつつあり、電磁波ノイズの対策に十分なGNDとして働かせることが難しい。
【0010】
さらにプリント配線板に設けられるGNDパターンもしくはGND層は、例えばアナログ信号用、デジタル信号用、筐体との接続用GNDなどと、用途別にGNDの導体パターンを分けてプリント配線板を設計することがしばしばある。またプリント配線板上に設けられる電源の導体パターンも、回路の駆動電圧に応じて分割されることがあり、プリント配線板のGND設計において、不要電流を抑制するのに十分な導体パターンを確保するのが困難となることがある。
【0011】
そこで本発明の目的は、プリント配線板のGNDパターンの電位を安定化し、かつ定在波などの原因による放射ノイズを抑制する構造を有する、多層プリント配線板及びこの配線板を備えた電子機器を提供することである。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明では、信号用の導体パターン及びグランド用の導体パターンが混在した第1の導電層と、該第1の導電層と絶縁層を介して配置され、該第1の導電層と同等な平面積を有する導体からなる第2の導電層とを有する多層プリント配線板において、前記第1の導電層のグランド用の導体パターンが、前記多層プリント配線板に発生する定在波に対応したインピーダンス値を有する接続部を介して前記第2の導電層に電気的接続されている。この場合、プリント配線板にコネクタやリード型電子部品を挿入するための孔などが、第2の導電層にあってもよいが、第2の導電層と信号−GND混在層のその他の導電パターンとスルーホールや半田付けなどの手段を介しての低インピーダンスな接続はされていない構造とする。
【0013】
以上のような構成とすることにより、第2の導電層は例えば数十MHz以上の高周波領域では、デジタルロジック信号に対して、容量性結合によってGNDとして働くことができ、電位変動を安定させる。また定在波が原因の放射ノイズは接続個所のインピーダンスによって抑制することが可能となる。
【0014】
さらに、プリント配線板から発生する不要電流や不要電磁波を抑制できることから、筐体の導電性部材の構成に影響されることは少ない。
【0015】
また本発明の多層プリント配線板は、ビルトアップ法で作られてもよく、その場合にはビルトアップのベースとなる層が第2の導電層とし、信号−GND混在層はビルトアップ層で積層することで、ビルドアップ層−ベース層間の接続を増やさずに造ることができる。
【0016】
また接続部にインピーダンスを持たせる方法としては、電子部品を半田付けやねじ止めなどの方法で接続してもよいし、導体パターンの形状によって電気的特性を持たせてもよく、フェライトなどの磁性体を使ってもよい。さらにこれらを複数用いて組み合わせることにより、周波数変化に対して接続部のインピーダンスを変化させても良い。
【0017】
【発明の実施形態】
次に、本発明の実施の形態例について図面を参照して説明する。
【0018】
図1は、本発明のプリント配線板の一実施形態例の模式的断面図、図2は、本実施形態例の各導電層の模式的上面図である。図1は、本発明の第1の実施形態例で、電子機器に搭載される多層プリント配線板の層構成を概念的に示したものである。図1において第1の導電層1内には、デジタル信号用の導体パターン2と、GND用の導体パターン3とが混在しており、一方の第2の導電層4はプリント配線板と同等な平面積を持つ導体から成り、各導電層の間には絶縁するための絶縁体が介在している。そして、この第2の導電層4は、インピーダンスを有する電気素子5により第1の導電層1のGND用導体パターン3と接続されており、第1の導電層1のGND用導体パターン3以外の導体パターン、例えばデジタル信号用の導体パターン2と、第2の導電層4とは、半田付けや電気素子などを介した電気的接続はなされていない。
【0019】
図2の各導電層の模式上面図においては、各導電層間は絶縁物が介在しているものとする。図2で、第1の導電層群1’は2つの第1の導電層1a、1bからなり、各導電層1a、1bのGND用導体パターン3は、スルーホール6を介して電気的導通がある。そしてGND用導体パターン3と第2の導電層4の各々の一端に、相互に電気的に接続を行うためのスルーホール6’が設けてあり、第1の導電層群1’のGND用導体パターン3において、このスルーホール6’との接続の直前にチップ型電子部品が搭載可能な実装ランドを設け、例えばチップ型インダクタ部品7を搭載して半田付けにより接続を行う。
【0020】
この例の半田での接続は、導電性接着剤などの方法で電気的接続を行うものであってもよい。また第1の導電層群のGND用パターンと第2の導電層との接続を行う個所は、プリント配線板上の任意の箇所でよく、さらに複数であってもよい。さらに複数接続の場合の接続箇所の各々のインピーダンスは異なっていてもよい。
【0021】
ここで、本実施例ではチップ型インダクタ部品を用いたが、スルーホールランドを設けて、リード型の電子部品を用いてもよい。
【0022】
また第1の導電層や第2の導電層の他に、駆動電源を供給するための導電層があってもよく、第1の導電層や第2の導電層に駆動電源を供給するための導体パターンがあってもよい。さらに第2の導電層にはリード型電子部品やコネクタなどを搭載するための抜けがあってもよい。
【0023】
次に、第2の実施形態例について説明する。
【0024】
図3は、第2の実施形態例の導電層の一部の模式的上面図である。本実施形態例は、第1の実施形態例の一部を変形した例である。図3において導電層1aは、デジタル信号用の導体パターン2(不図示)とGND用の導体パターン3が混在しており、第2の導電層4はプリント配線板と同等な平面積を持つ導体を表わしている。導電層1a上の一部に、第2の導電層4との電気的接続を行うためのスルーホール6’が設けてあり、このスルーホール6’とGND用導体パターン3との間には、チップ型抵抗部品8とチップ型コンデンサ部品9が並列に搭載可能な表面実装ランドを設け、ハンダ付け(不図示)によって、一般の各スルーホール6とGND用導体パターン3との接続を行っている。
【0025】
以上のような構成にすることにより、抵抗性と容量性のインピーダンスを介して、第1の導電層のGND用導体パターン3と第2の導電層4とを接続することができる。
【0026】
ここで本実施形態例では、チップ型抵抗部品8とチップ型コンデンサ部品9によってインピーダンスを介した接続を行っているが、インダクタ部品等を用いても良い。抵抗性、インダクタンス性、容量性の何れかの組み合わせによる複合部品であってもよい。
【0027】
次に、第3の実施形態例について説明する。
【0028】
図4は、第3の実施形態例の一実施例の導電層の一部の模式的上面図、図5は本実施形態例の第2の実施例の各導電層の模式的上面図である。
【0029】
第3の実施形態例は、第2の実施形態例を変形した例である。図4、図5において、導電層1aは、デジタル信号用の導体パターン2と、GND用の導体パターン3とが混在しており、第2の導電層4はプリント配線板と同等な平面積を持つ導体を表わしている。導電層1a上の一部に、第2の導電層4との電気的接続を行うためのスルーホール6’が設けてあり、このスルーホール6’とGND用導体パターン3との間には、導体パターンの形状が折り返しに構成することで、インダクタンス性を有する折り返し形状のパターンインダクタ10と、チップ型コンデンサ部品9が直列に配置され、ハンダつけ(不図示)によって電気的に接続されている。
【0030】
上述のような構成とすることで、第1の導電層1aに設けられるGND用導体パターン3と第2の導電層4とを、インダクタンス性と容量性の直列回路で表わせるインピーダンスで接続することができる。
【0031】
ここで本実施例では、インダクタンス性を有する折り返し形状のパターンインダクタ10を用いたが、第2の実施例として、図5に示すような渦巻形状のパターンインダクタ11を用いてもよい。
【0032】
次に、第4の実施形態例について説明する。
【0033】
図6は、 第4の実施形態例の導電層の一部の模式的上面図である。
【0034】
本実施形態例は、第3の実施形態例を変形した例である。図6において、導電層1aには、デジタル信号用の導体パターン2(不図示)とGND用の導体パターン3とが混在しており、第2の導電層4はプリント配線板と同等な平面積を持つ導体である。導電層1a上の一部に、第2の導電層3との電気的接続を行うためのスルーホール6’が設けてあり、このスルーホール6’とGND用導体パターン3との間には、導体パターンの形状が櫛型に構成することで、容量性を有する櫛型形状のパターンコンデンサ12によって電気的に接続されている。
【0035】
上述のような構成とすることで、第1の導電層に設げられるGNDパターンと第2の導電層とを、容量性で接続することができる。
【0036】
次に、第5の実施形態例について説明する。
【0037】
図7は、第5の実施形態例の各導電層の構成を示す模式的斜視図である。
【0038】
図7において、第1の導電層群1’は、デジタル信号用とGND用の導体パターンが混在した導電層1a、1bと、導電層1a、1bの間に設けられた誘電体層13とからなる。一方の第2の導電層4はプリント配線板と同等な平面積を持つ導体から成り、第1の導電層群1’と第2の導電層4との間には、誘電体と磁性体の混在層14がある。 そしてこの第2の導電層4は、インピーダンスを有する電気素子5により、第1の導電層群1’のGND用パターンと接続されており、第1の導電層のGND用パターン3以外の導体パターン、例えばデジタル信号用の導体パターン2と該第2の導電層4は、半田付けや電気素子などを介した電気的接続はなされていない。
【0039】
上述のような構成とすることにより、第1の導電層のGND用導体パターン3に流れる不要電流を、第2の導電層4との間にある磁性体によって、吸収することができ、不要な電磁波を抑制することができる。
【0040】
次に、第6の実施形態例について説明する。
【0041】
図8は、第6の実施形態例の模式的断面図である。図8は、第6の実施形態例のプリント配線板の層構成を概念的に示したものである。本実施形態例のプリント配線板はビルドアップ法で作られており、図8において、第1の導電層15はビルドアップ法で積層されたもので、デジタル信号用導体パターン2とGND用の導体パターン3が混在しており、第2の導電層16は、プリント配線板と同等な平面積を持ち、かつプレス成形によって作られたプリント基板である。そして、第1の導電層15のGND用導体パターン3と第2の導電層16とをインピーダンスを有する電気素子5を介して接続されており、この第1の導電層15のGND用導体パターン3以外の導体パターン、例えばデジタル信号用パターン2と第2の導電層16とは、半田付けや電気素子などを介した電気的接続はなされていない。
【0042】
上述の様な構成とすることにより、デジタル信号等の配線はビルドアップ層に形成されるので、高密度な配線が可能になり、かっ不要な放射ノイズを抑制することができる。
【0043】
【発明の効果】
以上説明したように本発明は、多層プリント配線板を構成する導電層に関して、信号用の導体パターン及びグランド用の導体パターンが混在した第1の導電層と、該第1の導電層と絶縁層を介して配置され、該第1の導電層と同等な平面積を有する導体からなる第2の導電層とを有し、第1の導電層のGND用の導体パターン以外の導体パターンと第2の導電層とは電気的接続がされておらず、第1の導電層のGND用の導体パターンと第2の導電層とは、多層プリント配線板に発生する定在波に対応したインピーダンス値を有する回路素子で電気的に接続されているので、プリント配線板のGND電位は安定し、かつ定在波などを原因とする放射ノイズを抑える構造を有する、多層プリント配線板及びこの配線板を備えた電子機器を提供することができる効果が有る。
【図面の簡単な説明】
【図1】本発明のプリント配線板の一実施形態例の模式的断面図である。
【図2】本実施形態例の各導電層の模式的上面図である。
【図3】第2の実施形態例の導電層の一部の模式的上面図である。
【図4】第3の実施形態例の一実施例の導電層の一部の模式的上面図である。
【図5】第3の実施形態例の第2の実施例の各導電層の模式的上面図である。
【図6】第4の実施形態例の導電層の一部の模式的上面図である。
【図7】第5の実施形態例の各導電層の構成を示す模式的斜視図である。
【図8】第6の実施形態例の模式的断面図である。
【図9】従来例の電子機器内の筐体間の接続構造を示す模式的斜視図である。
【符号の説明】
1、1a、1b 第1の導電層
1’ 第1の導電層群
2 デジタル信号用の導体パターン
3 GND用の導体パターン
4 第2の導電層
5 インピーダンスを有する電気素子
6,6’ スルーホール
7 チップ型インダクタ部品
8 チップ型抵抗部品
9 チップ型コンデンサ部品
10 折り返し形状のパターンインダクタ
11 渦巻形状のパターンインダクタ
12 櫛形形状のパターンコンデンサ
13 誘電体層
14 誘電体と磁性体の混在層
15 ビルドアップ法で積層された第1の導電層
16 ビルドアップ法のベース層となる第2導電層
17 電子機器筐体の導電性部材
18,18’ プリント配線板
19 プリント配線板と電子機器筐体の接続部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer printed wiring board and an electronic device provided with the wiring board, and in particular, a multilayer devised as a conductive layer constituting the printed wiring board and a method for connecting the conductive layers in order to suppress radiation noise from the electronic device. The present invention relates to a printed wiring board and an electronic device including the wiring board.
[0002]
[Prior art]
FIG. 9 is a schematic perspective view showing a connection structure between housings in a conventional electronic apparatus. In general, a ground (hereinafter referred to as GND) pattern provided on a printed wiring board is desired to be designed so as to reduce potential fluctuation. This is to suppress the generation of unnecessary current accompanying the potential fluctuation of the GND pattern on the wiring board.
[0003]
As a conventional method of this GND design, there is a method of increasing the area of a conductor pattern serving as GND, or providing a GND layer with a wiring board having a multilayer structure. These reduce the inductance component of the GND pattern and suppress the current and electromagnetic waves generated with respect to potential fluctuations.
[0004]
In addition, there is a method of suppressing potential fluctuation of the printed wiring board by connecting the GND of the printed wiring board and a conductive member of a casing, which often has less potential fluctuation, with low impedance.
[0005]
However, when a printed wiring board has a multilayer structure and a GND layer is provided, or when GND on the printed wiring board is connected to a conductive member of a housing, a standing wave is generated at a certain frequency at a current flowing on the wiring board. Thus, there may be a problem of radiation noise. This frequency is mainly determined by the harmonic frequency of the digital clock signal, the size of the wiring board, the dielectric constant of the dielectric material constituting the wiring board, and the like.
[0006]
Furthermore, since the connection location is generally low impedance by connecting with the conductive member of the housing, current may easily flow through the connection location. Occurs, causing radiation noise.
[0007]
As a conventional method for suppressing the radiation noise caused by the standing wave, there are a method of connecting at a plurality of locations and a method of giving resistance to the connecting portion mentioned in JP-A-7-225634.
[0008]
[Problems to be solved by the invention]
However, in the above-mentioned conventional example, when the structure of the casing constituting the device is such that two printed
[0009]
In particular, from the viewpoint of production cost and recycling, it is becoming less likely that the electronic device casing is made of metal, and it is difficult to work as GND sufficient for countermeasures against electromagnetic noise.
[0010]
In addition, the GND pattern or GND layer provided on the printed wiring board can be designed by dividing the GND conductor pattern for each application, for example, for analog signals, digital signals, and GND for connection to the housing. Often there is. In addition, the conductor pattern of the power supply provided on the printed wiring board may be divided according to the drive voltage of the circuit, and in the GND design of the printed wiring board, ensure a sufficient conductor pattern to suppress unnecessary current. May be difficult.
[0011]
SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer printed wiring board and an electronic device equipped with this wiring board that have a structure that stabilizes the potential of the GND pattern of the printed wiring board and suppresses radiation noise caused by a standing wave or the like. Is to provide.
[0012]
[Means for Solving the Problems]
To achieve the above object, the present invention, a first conductive layer conductor pattern and the conductive pattern for grounding of the signal are mixed, is disposed via the first conductive layer insulating layer, A multilayer printed wiring board having a second conductive layer made of a conductor having a plane area equivalent to that of the first conductive layer, wherein the ground conductive pattern of the first conductive layer is formed on the multilayer printed wiring board. It is electrically connected to the second conductive layer through a connection portion having an impedance value corresponding to the generated standing wave . In this case , a hole for inserting a connector or a lead type electronic component into the printed wiring board may be provided in the second conductive layer, but other conductive patterns of the second conductive layer and the signal-GND mixed layer. In addition, a low impedance connection is not made through means such as through holes or soldering.
[0013]
With the above-described configuration, the second conductive layer can function as GND by capacitive coupling with respect to a digital logic signal in a high frequency region of, for example, several tens of MHz or more, and stabilizes potential fluctuation. Moreover, the radiation noise caused by the standing wave can be suppressed by the impedance at the connection point.
[0014]
Furthermore, since unnecessary current and unnecessary electromagnetic waves generated from the printed wiring board can be suppressed, the configuration is hardly affected by the conductive member of the housing.
[0015]
Further, the multilayer printed wiring board of the present invention may be made by a built-up method, in which case the base layer of the build-up is the second conductive layer, and the signal-GND mixed layer is laminated with the built-up layer. By doing so, it is possible to build without increasing the connection between the buildup layer and the base layer.
[0016]
In addition, as a method of giving impedance to the connection part, electronic parts may be connected by soldering or screwing, or may have electric characteristics depending on the shape of the conductor pattern, or magnetic properties such as ferrite. You may use your body. Furthermore, the impedance of the connection portion may be changed with respect to the frequency change by combining a plurality of these.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0018]
FIG. 1 is a schematic cross-sectional view of an embodiment of a printed wiring board according to the present invention, and FIG. 2 is a schematic top view of each conductive layer of the embodiment. FIG. 1 is a first embodiment of the present invention and conceptually shows a layer structure of a multilayer printed wiring board mounted on an electronic device. In FIG. 1, in the first
[0019]
In the schematic top view of each conductive layer in FIG. 2, it is assumed that an insulator is interposed between the conductive layers. In FIG. 2, the first
[0020]
The solder connection in this example may be an electrical connection by a method such as a conductive adhesive. Moreover, the location where the GND pattern of the first conductive layer group and the second conductive layer are connected may be an arbitrary location on the printed wiring board, and may be plural. Furthermore, the impedance of each connection location in the case of multiple connections may be different.
[0021]
Here, the chip-type inductor component is used in this embodiment, but a lead-type electronic component may be used by providing a through-hole land.
[0022]
In addition to the first conductive layer and the second conductive layer, there may be a conductive layer for supplying drive power, and for supplying drive power to the first conductive layer and the second conductive layer. There may be a conductor pattern. Further, the second conductive layer may have a gap for mounting a lead-type electronic component or a connector.
[0023]
Next, a second embodiment will be described.
[0024]
FIG. 3 is a schematic top view of a part of the conductive layer of the second embodiment. The present embodiment is an example in which a part of the first embodiment is modified. In FIG. 3, the conductive layer 1a includes a
[0025]
With the configuration described above, the GND
[0026]
Here, in this embodiment, the chip-
[0027]
Next, a third embodiment will be described.
[0028]
FIG. 4 is a schematic top view of a part of the conductive layer of one example of the third embodiment, and FIG. 5 is a schematic top view of each conductive layer of the second example of this embodiment. .
[0029]
The third embodiment is a modified example of the second embodiment. 4 and 5, the conductive layer 1a is a mixture of a
[0030]
By adopting the above-described configuration, the
[0031]
In this embodiment, the folded
[0032]
Next, a fourth embodiment will be described.
[0033]
FIG. 6 is a schematic top view of a part of the conductive layer of the fourth embodiment.
[0034]
The present embodiment is a modified example of the third embodiment. In FIG. 6, the conductive layer 1a contains a conductor pattern 2 (not shown) for digital signals and a
[0035]
With the above-described configuration, the GND pattern provided in the first conductive layer and the second conductive layer can be capacitively connected.
[0036]
Next, a fifth embodiment will be described.
[0037]
FIG. 7 is a schematic perspective view showing the configuration of each conductive layer of the fifth embodiment.
[0038]
In FIG. 7, the first
[0039]
With the configuration described above, unnecessary current flowing through the
[0040]
Next, a sixth embodiment will be described.
[0041]
FIG. 8 is a schematic cross-sectional view of the sixth embodiment. FIG. 8 conceptually shows the layer structure of the printed wiring board of the sixth embodiment. The printed wiring board of this embodiment is made by a build-up method. In FIG. 8, the first conductive layer 15 is laminated by the build-up method, and the digital
[0042]
With the above-described configuration, wiring for digital signals and the like is formed in the build-up layer, so that high-density wiring is possible and unnecessary radiation noise can be suppressed.
[0043]
【The invention's effect】
The invention as described above, the insulating respect conductive layer constituting the multilayer print circuit board, a first conductive layer conductor pattern and the conductive pattern for grounding of the signal mixed, with the first conductive layer And a second conductive layer made of a conductor having a plane area equivalent to that of the first conductive layer, and a conductive pattern other than the GND conductive pattern of the first conductive layer and the second conductive layer. The second conductive layer is not electrically connected to the second conductive layer, and the GND conductive pattern of the first conductive layer and the second conductive layer have impedance values corresponding to standing waves generated in the multilayer printed wiring board. A multilayer printed wiring board having a structure in which the GND potential of the printed wiring board is stable and suppresses radiation noise caused by standing waves and the like. Provide electronic equipment with Effect that can be there.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of an embodiment of a printed wiring board according to the present invention.
FIG. 2 is a schematic top view of each conductive layer of the present embodiment example.
FIG. 3 is a schematic top view of a part of a conductive layer according to a second embodiment.
FIG. 4 is a schematic top view of a part of a conductive layer according to an example of the third embodiment;
FIG. 5 is a schematic top view of each conductive layer of a second example of the third embodiment.
FIG. 6 is a schematic top view of a part of a conductive layer according to a fourth embodiment.
FIG. 7 is a schematic perspective view showing the configuration of each conductive layer in a fifth embodiment.
FIG. 8 is a schematic cross-sectional view of a sixth embodiment example.
FIG. 9 is a schematic perspective view showing a connection structure between casings in a conventional electronic apparatus.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
前記第1の導電層のグランド用の導体パターンは、前記多層プリント配線板に発生する定在波に対応したインピーダンス値を有する接続部を介して前記第2の導電層に電気的接続されていることを特徴とする多層プリント配線板。A first conductive layer in which a signal conductor pattern and a ground conductor pattern are mixed, and a conductor that is disposed via the first conductive layer and an insulating layer and has a plane area equivalent to that of the first conductive layer In a multilayer printed wiring board having a second conductive layer comprising :
Conductor patterns for ground of the first conductive layer is electrically connected to the second conductive layer via a connecting portion having an impedance value corresponding to the standing wave generated in the multilayer printed circuit board A multilayer printed wiring board characterized by that.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10516598A JP3782577B2 (en) | 1998-04-15 | 1998-04-15 | Multilayer printed wiring board and electronic apparatus provided with the wiring board |
US09/262,928 US6181571B1 (en) | 1998-03-06 | 1999-03-05 | Printed-wiring board and electronic device having the same wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10516598A JP3782577B2 (en) | 1998-04-15 | 1998-04-15 | Multilayer printed wiring board and electronic apparatus provided with the wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11297875A JPH11297875A (en) | 1999-10-29 |
JP3782577B2 true JP3782577B2 (en) | 2006-06-07 |
Family
ID=14400084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10516598A Expired - Fee Related JP3782577B2 (en) | 1998-03-06 | 1998-04-15 | Multilayer printed wiring board and electronic apparatus provided with the wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3782577B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5437558B2 (en) * | 2006-11-16 | 2014-03-12 | 三菱電機株式会社 | Electromagnetic noise countermeasure structure for printed circuit boards |
ATE438292T1 (en) * | 2006-12-07 | 2009-08-15 | Hekatron Vertriebs Gmbh | ELECTRONIC CIRCUIT AND METHOD FOR REDUCING EMC INTERFERENCE IN THIS CIRCUIT |
WO2017221443A1 (en) * | 2016-06-24 | 2017-12-28 | 三菱電機株式会社 | Printed board |
JP6250229B1 (en) * | 2016-06-24 | 2017-12-20 | 三菱電機株式会社 | Printed board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734447B2 (en) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | Multilayer printed circuit board |
JP3666967B2 (en) * | 1996-01-12 | 2005-06-29 | キヤノン株式会社 | Ground connection structure |
JP2904135B2 (en) * | 1996-06-25 | 1999-06-14 | 富士ゼロックス株式会社 | Printed wiring board |
JP3559706B2 (en) * | 1998-03-06 | 2004-09-02 | キヤノン株式会社 | Electronics |
-
1998
- 1998-04-15 JP JP10516598A patent/JP3782577B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11297875A (en) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100242669B1 (en) | Multi-layer through type capacitor array | |
KR100364967B1 (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
US6674338B2 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conductors of an electrical power distribution structure | |
US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
EP2466999A1 (en) | Printed circuit board | |
JPH1140915A (en) | Printed wiring board | |
JP2001119110A (en) | Printed board | |
JPH09199818A (en) | Inter-ground connection structure | |
US6727774B1 (en) | Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures | |
EP1951009B1 (en) | Printed circuit board | |
JP2001223449A (en) | Multilayer printed board | |
US8035036B2 (en) | Complementary mirror image embedded planar resistor architecture | |
JP6504960B2 (en) | Printed board | |
US6181571B1 (en) | Printed-wiring board and electronic device having the same wiring board | |
JP3782577B2 (en) | Multilayer printed wiring board and electronic apparatus provided with the wiring board | |
CN115299184B (en) | Circuit board and electronic device | |
JPH10242601A (en) | Method for connecting printed wiring board with housing, and electronic apparatus | |
JP2005322861A (en) | Circuit board and method of reducing noise therein | |
JP2977018B2 (en) | Interface cable connector | |
KR20190027141A (en) | Printed circuit board assembly | |
JP2001326432A (en) | Connection structure of printed wiring board and cable, and electronic equipment | |
JP3559706B2 (en) | Electronics | |
JP6425632B2 (en) | Printed board | |
US7153723B1 (en) | Method of forming a ball grid array device | |
JP3505878B2 (en) | Printed wiring board device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060310 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |