JP4992394B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP4992394B2 JP4992394B2 JP2006312951A JP2006312951A JP4992394B2 JP 4992394 B2 JP4992394 B2 JP 4992394B2 JP 2006312951 A JP2006312951 A JP 2006312951A JP 2006312951 A JP2006312951 A JP 2006312951A JP 4992394 B2 JP4992394 B2 JP 4992394B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- printed wiring
- wiring board
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、グランド層、絶縁層、電源層が積層されてなるプリント配線板に関し、特に、アナログ回路とディジタル回路が混載されるプリント配線板に関する。 The present invention relates to a printed wiring board in which a ground layer, an insulating layer, and a power supply layer are laminated, and more particularly to a printed wiring board on which an analog circuit and a digital circuit are mixedly mounted.
プリント配線板にディジタル回路とアナログ回路を実装する場合には、ディジタル回路とアナログ回路との干渉を考慮する必要がある。このようなディジタル回路とアナログ回路との干渉問題は、回路設計者の設計の自由度を狭めることが多く、この干渉を防止するために、各回路の配置を工夫し、互いの電磁的な離隔を確保するなどの工夫が必要であった(例えば特許文献1参照)。 When a digital circuit and an analog circuit are mounted on a printed wiring board, it is necessary to consider interference between the digital circuit and the analog circuit. Such interference problems between digital circuits and analog circuits often reduce the degree of design freedom of circuit designers, and in order to prevent this interference, the arrangement of each circuit is devised and the electromagnetic separation between each other is improved. It is necessary to devise such as securing the above (see, for example, Patent Document 1).
また一方では、電源ノイズの空間へのノイズ放出を抑える構成として、プリント配線板の中央部と周辺部とで、絶縁層の誘電率を高めたり(特許文献2参照)、低めたり(特許文献3参照)する技術が開示されている。しかしながら、これらの技術では、その効果を得るために、必ず周囲を取り囲んで、異なる絶縁層を配置しなければならず、部品の搭載位置などにも制限を及ぼしていた。
しかしながら、例えば特許文献1による方法では、新たに専用の金属ケースを設ける必要があり、実装設計に大きな制限を与えるものとなっていた。
However, for example, in the method according to
また、ディジタル回路とアナログ回路との干渉を防止するために、金属ケースのように周囲を覆う構造ではないが、一部に電磁シールドを施す目的で金属などの導電性材料からなるシールド部材、例えばついたて、カバー等を追加したり、ディジタル回路とアナログ回路の各グランドを分離して設けるなどの構成は、文献を挙げるまでもなく、広く使われている技術である。 Further, in order to prevent interference between the digital circuit and the analog circuit, it is not a structure covering the periphery like a metal case, but a shield member made of a conductive material such as metal for the purpose of providing an electromagnetic shield on a part, for example, Therefore, a configuration such as adding a cover or the like, and separately providing each ground of the digital circuit and the analog circuit is a widely used technique, not to mention literature.
いうまでもなく、上述のようなシールド部材の追加はプリント配線板の実装設計に多くの制限を与え、グランドの分離は、電子機器内部のグランド配線系統を複雑にするなど、やはり、設計の自由度を狭めるものであった。 Needless to say, the addition of the shielding member as described above places many restrictions on the mounting design of the printed wiring board, and the separation of the ground complicates the ground wiring system inside the electronic device. It was something that narrowed the degree.
また、特許文献2や特許文献3は他の目的で考案された技術であり、本発明が掲げる問題解決のためには、異なる絶縁体の実装位置の制約などが絡み、効果的に利用できるものではなかった。 Patent Document 2 and Patent Document 3 are technologies devised for other purposes, and in order to solve the problems posed by the present invention, there are restrictions on the mounting position of different insulators and the like, which can be used effectively. It wasn't.
お互いの電磁的な干渉を避けたい回路、例えばアナログ回路とディジタル回路とを同一のプリント配線板上に混載する場合には、電磁シールドの配置、グランドの分離などの技術が用いられていた。しかしながら、これらはプリント配線板の実装設計に制限を与えたり、設計を困難にしたりするものであった。 When a circuit that is desired to avoid mutual electromagnetic interference, for example, an analog circuit and a digital circuit are mounted on the same printed wiring board, techniques such as placement of electromagnetic shields and ground separation have been used. However, these limit the mounting design of the printed wiring board and make the design difficult.
そこで、本発明は、簡素な構造で、任意の電源層の電源から他の電源層の電源に伝わる電磁ノイズを低減し、プリント配線板の設計の自由度を向上することができるプリント配線板を提供することを目的とする。 Therefore, the present invention provides a printed wiring board that has a simple structure, reduces electromagnetic noise transmitted from the power supply of an arbitrary power supply layer to the power supply of another power supply layer, and can improve the degree of freedom of design of the printed wiring board. The purpose is to provide.
上述した目的を達成するため、本発明に係るプリント配線板は、直流的に独立した複数の電源層と、これら電源層に対向して配置されたグランド層と、電源層とグランド層との間に各電源層にそれぞれ対応して設けられた複数の絶縁層とを備える。そして、複数の絶縁層のうち、他の電源層からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率が、他の電源層に対応する絶縁層よりも大きい。 In order to achieve the above-described object, a printed wiring board according to the present invention includes a plurality of power supply layers independent from each other in direct current, a ground layer disposed to face these power supply layers, and between the power supply layer and the ground layer. And a plurality of insulating layers provided corresponding to the respective power supply layers. Of the plurality of insulating layers , the dielectric constant of the insulating layer corresponding to an arbitrary power source layer for which electromagnetic interference from the other power source layer is desired to be kept lower than that of the insulating layer corresponding to the other power source layer .
以上のように構成されたプリント配線板によれば、複数の電源層のうち、他の電源層からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率を、他の電源層に対応する絶縁層の誘電率に比べて大きくすることで、任意の電源層に発生している電磁ノイズが、他の電源層の電源に伝わるのが抑えられる。 According to the printed wiring board configured as described above, among the plurality of power supply layers, the dielectric constant of the insulating layer corresponding to any power supply layer for which electromagnetic interference from other power supply layers is desired to be kept low can be reduced. By making it larger than the dielectric constant of the insulating layer corresponding to the layer, it is possible to suppress the electromagnetic noise generated in any power supply layer from being transmitted to the power supply of another power supply layer.
また、本発明に係るプリント配線板が備える複数の絶縁層は、任意の前記電源層に対応する絶縁層の誘電率が最も大きくされ、この絶縁層から順に誘電率が小さくされてもよい。 The plurality of insulating layers included in the printed wiring board according to the present invention may have the dielectric constant of the insulating layer corresponding to any of the power supply layers being maximized, and the dielectric constant may be decreased in order from the insulating layer.
また、本発明に係るプリント配線板が備える複数の絶縁層は、任意の電源層に対応する絶縁層のみが、他の前記絶縁層よりも誘電率が大きくされてもよい。 Moreover, as for the several insulating layer with which the printed wiring board which concerns on this invention is equipped, only the insulating layer corresponding to arbitrary power supply layers may make a dielectric constant larger than the said other insulating layer.
また、本発明に係るプリント配線板が備える複数の電源層は、ディジタル回路用の電源層と、アナログ回路用の電源層とを有する構成において、良好な効果が得られる。 Further, the plurality of power supply layers provided in the printed wiring board according to the present invention can obtain a good effect in a configuration including a power supply layer for digital circuits and a power supply layer for analog circuits.
本発明によれば、直流的に独立した複数の電源層を備える構成において、任意の電源層に対応する絶縁層の誘電率を、他の電源層に対応する絶縁層の誘電率に比べて大きくすることで、任意の電源層に発生している電磁ノイズが、他の電源層の電源に伝わるのを抑えることができる。すなわち、本発明によれば、簡素な構造で、任意の電源層の電源から他の電源層の電源に伝わる電磁ノイズを低減することを可能にし、プリント配線板の設計の自由度を確保することができる。 According to the present invention, in a configuration including a plurality of DC independent power supply layers, the dielectric constant of an insulating layer corresponding to an arbitrary power supply layer is larger than the dielectric constant of an insulating layer corresponding to another power supply layer. By doing so, it is possible to prevent electromagnetic noise generated in an arbitrary power supply layer from being transmitted to the power supply of another power supply layer. That is, according to the present invention, it is possible to reduce electromagnetic noise transmitted from a power source of an arbitrary power source layer to a power source of another power source layer with a simple structure, and to secure a degree of freedom in designing a printed wiring board. Can do.
以下、本発明の具体的な実施形態について、図面を参照して説明する。 Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
図1(a),(b)に、本実施形態のプリント配線板の層構成を説明するための模式図を示す。図2に、本実施形態のプリント配線板の平面図を示す。図2では、本発明の要部である絶縁層と電源層の構成を示し、グランド層の図示を省略している。 1A and 1B are schematic views for explaining the layer configuration of the printed wiring board of the present embodiment. In FIG. 2, the top view of the printed wiring board of this embodiment is shown. In FIG. 2, the structure of the insulating layer and the power supply layer, which are the main parts of the present invention, is shown, and the ground layer is not shown.
図1(a)および図1(b)に示すように、第1の実施形態のプリント配線板は、電源(不図示)を有する電源層6と、電源層6に対向して配置されて電源を接地するためのグランド層(接地層)7と、これら電源層6とグランド層7との間に配置される絶縁層8とを備え、いわゆる多層プリント基板として構成されている。
As shown in FIGS. 1 (a) and 1 (b), the printed wiring board of the first embodiment is provided with a power supply layer 6 having a power supply (not shown) and a power supply layer 6 facing the power supply layer 6. A ground layer (ground layer) 7 for grounding and an insulating layer 8 disposed between the power supply layer 6 and the
また、このプリント配線板には、ディジタル回路11およびアナログ回路12が実装されており、電源層6が、直流的に互いに独立した電源を有するディジタル回路用の電源層6aと、アナログ回路用の電源層6bとに分割されている。
In addition, a
ディジタル回路用の電源層6aおよびアナログ回路用の電源層6bは矩形状にそれぞれ形成されており、主面の四隅のコーナ部に、後述する電源デカップリングコンデンサがそれぞれ配置されている。また、各電源層6a,6b上には、図示しないが、各電源に電気的に接続された信号配線層が設けられている。
The
絶縁層8は、図2に示すように、各電源層6a,6bにそれぞれ対応する位置に、ディジタル回路用の絶縁層8aと、アナログ回路用の絶縁層8bとに分割されて配置されている。
As shown in FIG. 2, the insulating layer 8 is divided into a digital
そして、本実施形態のプリント配線板では、ディジタル回路用の絶縁層8aの誘電率が、アナログ回路用の絶縁層8bの誘電率よりも小さく形成されている。具体的には、絶縁層8a,8bからなる絶縁層は、異なる誘電率を有するそれぞれ単一の絶縁体が、プリント配線板上で、複数種が組み合わされた構成からなる。
In the printed wiring board of this embodiment, the dielectric constant of the
以上のように構成された実施形態のプリント配線板について、ディジタル回路11によるノイズがアナログ回路12に及ぼす影響が抑制される作用について説明する。
With respect to the printed wiring board according to the embodiment configured as described above, an operation of suppressing the influence of noise caused by the
(作用)
電磁波の波長λに対して、伝搬距離rが大きくなる条件、つまり遠方界においては、電界強度Eは、次式で表される。
(Function)
In a condition where the propagation distance r is larger with respect to the wavelength λ of the electromagnetic wave, that is, in the far field, the electric field strength E is expressed by
ここに、Hは磁界強度、μは透磁率、εは誘電率、μSは比透磁率、εSは比誘電率とする。 Here, H is the magnetic field strength, μ is the magnetic permeability, ε is the dielectric constant, μ S is the relative magnetic permeability, and ε S is the relative dielectric constant.
ここで、ディジタル回路の電源層とグランド層との間の絶縁体における比誘電率をεDとし、アナログ回路の電源層とグランド層との間の絶縁体における比誘電率をεAとするとき、双方の絶縁体の比透磁率を1とした場合に、ディジタル回路における電源層とグランド層との間の電界強度をED、磁界強度をHA、アナログ回路における電源層とグランド層との間の電界強度をEA、磁界強度をHAとすると、それぞれの電源層とグランド層との間における電界強度は(式1)より、次式で表される。 Here, when the relative permittivity of the insulator between the power supply layer and the ground layer of the digital circuit is ε D and the relative permittivity of the insulator between the power supply layer and the ground layer of the analog circuit is ε A When the relative permeability of both insulators is 1, the electric field strength between the power supply layer and the ground layer in the digital circuit is E D , the magnetic field strength is H A , and the power supply layer and the ground layer in the analog circuit are the electric field intensity E a between, the magnetic field strength and H a, the electric field strength between the respective power supply layer and a ground layer than (equation 1), is expressed by the following equation.
(式1)および(式2)より、比誘電率εDとεAを変えることで、電界強度と磁界強度の比、つまりは空間インピーダンスが変化することがわかる。また、本発明の特徴である、比誘電率εD、εAの関係をεD<εAに規定することで、ディジタル回路における電源層とグランド層との間の空間インピーダンスがアナログ回路におけるその空間インピーダンスよりも高くなることがわかる。 From (Equation 1) and (Equation 2), it can be seen that the ratio of the electric field strength to the magnetic field strength, that is, the spatial impedance is changed by changing the relative permittivity ε D and ε A. Further, by defining the relationship between the relative dielectric constants ε D and ε A , which is a feature of the present invention, as ε D <ε A , the spatial impedance between the power supply layer and the ground layer in the digital circuit is the same as that in the analog circuit. It can be seen that it is higher than the spatial impedance.
また、誘電率を変えることによる影響は、電界強度に大きく現れるので、上式を比較すると、電界強度ED、EAの関係はED>EAと表すことができる。 Moreover, since the influence by changing the dielectric constant appears greatly in the electric field strength, the relationship between the electric field strengths E D and E A can be expressed as E D > E A when the above equations are compared.
ここで、次式の(式4)により、電界強度Eと電圧Vの関係が示されるが、電源層とグランド層との間の距離dに変化がなければ、電源層とグランド層との間の電圧Vは、上述のディジタル回路の電源電圧に比べてアナログ回路の電源電圧が低くなることが導かれる。 Here, the relationship between the electric field intensity E and the voltage V is shown by the following equation (Equation 4). If there is no change in the distance d between the power supply layer and the ground layer, the relationship between the power supply layer and the ground layer is shown. It is derived that the power supply voltage of the analog circuit is lower than the power supply voltage of the digital circuit described above.
一方で、電磁波の波長λに対して、伝搬距離rが十分に小さい距離である、つまりは低周波を対象として、この極限状態として考えられる直流の場合には、(式1)が成り立たず、誘電率εを変えたとしても、その両端の電圧には影響を及ぼさない。 On the other hand, when the propagation distance r is a sufficiently small distance with respect to the wavelength λ of the electromagnetic wave, that is, in the case of direct current that can be considered as this extreme state for low frequencies, (Equation 1) does not hold, Even if the dielectric constant ε is changed, the voltage across the both ends is not affected.
これは丁度、コンデンサの両端に電圧をかけた場合に、直流では電圧の低減は起こらず、高周波では電圧の低減が発生することからも容易に理解できる。 This can be easily understood from the fact that when a voltage is applied across the capacitor, the voltage does not decrease at DC and the voltage decreases at high frequency.
したがって、2つの異なる電源層を、それぞれ異なる誘電率の材料からなる絶縁層を介してグランド層に対向して配置する構造とすることによって、それぞれの電源層とグランド層との間に挟まれた絶縁体の中にある空間インピーダンスには違いが生じる。 Therefore, two different power supply layers are sandwiched between the power supply layer and the ground layer by arranging the two power supply layers so as to face the ground layer via insulating layers made of materials having different dielectric constants. There is a difference in the spatial impedance in the insulator.
結果として、電界強度に違いが生じることで、電源層とグランド層との間の高周波電圧には違いが生じるものの、直流電圧には影響を及ぼさずに、作用としては、所望の直流電源を供給しながら、高周波ノイズの伝搬を制御することが可能となる。 As a result, the difference in electric field strength causes a difference in the high-frequency voltage between the power supply layer and the ground layer, but it does not affect the DC voltage, but as a function, it supplies the desired DC power supply. However, the propagation of high frequency noise can be controlled.
上述したように、本実施形態のプリント配線板によれば、ディジタル回路11における絶縁層8aの誘電率を、アナログ回路12における絶縁層8bの誘電率に比べて小さくすることで、ディジタル回路11の電源に発生している電磁ノイズが、アナログ回路12の電源に伝わるのを抑えることができる。すなわち、本実施形態によれば、ディジタル回路11の電源からアナログ回路12の電源に伝わる電磁ノイズを低減することができる。
As described above, according to the printed wiring board of the present embodiment, the dielectric constant of the
したがって、本実施形態によれば、ディジタル回路11がアナログ回路12に干渉するのを抑えるために特別に配慮することなく設計することが可能になり、プリント配線板の設計の自由度を確保することができる。
Therefore, according to the present embodiment, the
(他の実施形態)
他の実施形態において、上述した実施形態と同一部材には同一符号を付して説明を省略する。図3に、図2と同様の方向から他の実施形態を示す。
(Other embodiments)
In other embodiments, the same members as those in the above-described embodiments are denoted by the same reference numerals and description thereof is omitted. FIG. 3 shows another embodiment from the same direction as FIG.
図3に示すように、本実施形態のプリント配線板では、アナログ回路12がプリント配線板の主面上の角部に偏って配置されている点が、上述の実施形態と異なっている。
As shown in FIG. 3, the printed wiring board of the present embodiment is different from the above-described embodiment in that the
そして、本実施形態のプリント配線板も、上述の実施形態と同様に、ディジタル回路用の絶縁層8aの誘電率が、アナログ回路用の絶縁層8bの誘電率よりも小さくされている。具体的には、絶縁層は、異なる誘電率を有するそれぞれ単一の絶縁体が、プリント配線板上で、複数種が組み合わされてなる。
Also in the printed wiring board of the present embodiment, the dielectric constant of the insulating
なお、本実施形態と同様に、アナログ回路用の電源層と、ディジタル回路用の電源層とが分離して配置される構成であれば、図2および図3に示した形態にかかわらず、他の配置が採られてもよく、それぞれの電源層に対応する各絶縁層が、電磁ノイズを分離したい領域毎に分割されていればよい。 As in the present embodiment, the power supply layer for the analog circuit and the power supply layer for the digital circuit are separated from each other regardless of the form shown in FIGS. This arrangement may be adopted as long as each insulating layer corresponding to each power supply layer is divided for each region where electromagnetic noise is desired to be separated.
また、図1、図2、図3に示したアナログ回路用の電源層6bが、アナログ回路の代わりに、ディジタル回路用の電源層6aでの供給電圧と異なる供給電圧を持ったディジタル回路用の電源層であってもよく、特に一方のディジタル回路が比較的に高電圧であり、他方のディジタル回路が比較的に低電圧である場合(他方の回路が一方の回路よりも電磁ノイズの影響を受けやすいとき)には、絶縁層8aの誘電率を絶縁層8bの誘電率よりも小さくし、図中の電源層6aを高電圧用の電源層、電源層6bを低電圧用の電源層としても、電磁ノイズの干渉を低減するという効果が得られる。
Further, the analog circuit
なお、上述した実施形態のプリント配線板では、2つの電源層を備える構成に適用されたが、直流的に独立した更に他の電源層を備える構成に適用されてもよいことは勿論である。このような構成の場合、特に他の電源回路からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率が最も大きく設定され、残りの電源層に対応する絶縁層の誘電率が小さく設定される。また、このとき、残りの複数の電源層も同様に、絶縁層の誘電率が順に小さくなるように異ならして設定されてもよい。 Note that the printed wiring board of the above-described embodiment is applied to a configuration including two power supply layers, but may be applied to a configuration including another power supply layer independent of DC. In such a configuration, the dielectric constant of the insulating layer corresponding to any power supply layer where the electromagnetic interference from other power supply circuits is to be kept low is set to be the highest, and the dielectric constant of the insulating layer corresponding to the remaining power supply layers is set. Is set smaller. At this time, the remaining plurality of power supply layers may also be set differently so that the dielectric constant of the insulating layer sequentially decreases.
同様に、実施形態のプリント配線基板は、電源層の近傍に信号配線が設けられた構成の場合、この信号配線からの電磁干渉を低減したい任意の電源層に対応する絶縁層の誘電率が最も大きく設定され、残りの電源層に対応する絶縁層の誘電率が小さく設定される。また、このとき、残りの複数の電源層も同様に、絶縁層の誘電率が順に小さくなるように異ならして設定されてもよい。 Similarly, when the printed wiring board of the embodiment has a configuration in which signal wiring is provided in the vicinity of the power supply layer, the dielectric constant of the insulating layer corresponding to an arbitrary power supply layer for which electromagnetic interference from the signal wiring is to be reduced is the highest. The dielectric constant of the insulating layer corresponding to the remaining power supply layer is set small. At this time, the remaining plurality of power supply layers may also be set differently so that the dielectric constant of the insulating layer sequentially decreases.
また、上述した実施形態では、ディジタル回路とアナログ回路とに電源層が分割された構成が採られたが、基本周波数が異なる複数のアナログ回路のそれぞれに対応して設けられた電源層毎に分割された構成や、動作電圧が異なるディジタル回路のそれぞれに対応して設けられた電源層毎に分割される構成が用いられてもよい。 In the above-described embodiment, the power supply layer is divided into the digital circuit and the analog circuit. However, the power supply layer is divided for each power supply layer provided corresponding to each of the plurality of analog circuits having different fundamental frequencies. Alternatively, a configuration that is divided for each power supply layer provided corresponding to each of digital circuits having different operating voltages may be used.
続いて、更に具体的な実施例として、第1の実施例におけるノイズを低減する効果について、電界強度レベルの計算結果を参照して説明する。 Subsequently, as a more specific embodiment, the effect of reducing noise in the first embodiment will be described with reference to the calculation result of the electric field strength level.
図4は、ディジタル回路で発生したノイズがアナログ回路にどのような影響を与えるかについて、実施例と従来例を比較して説明するための図である。図4(a)に従来例における電界強度レベルの平面分布の結果を示し、図4(b)に実施例における電界強度レベルの平面分布の結果を示している。図4(a),図4(b)には、電界強度レベルの平面分布を等高線で示しており、電界レベルが高くなるほど濃度が薄い色(白色)で示し、電界レベルが低くなるほど濃度が濃い色(黒色)で示している。図4(c),図4(d)に、実施例のプリント配線板の計算モデルを示している。なお、図4(a),図4(b)に示す電界強度レベルの平面分布は、図4(c),図4(d)に示す配置条件で、代表例として900MHzの周波数で給電した場合に電磁界シミュレーションで計算した結果である。 FIG. 4 is a diagram for explaining how the noise generated in the digital circuit affects the analog circuit in comparison with the embodiment and the conventional example. FIG. 4A shows the result of the planar distribution of the electric field strength level in the conventional example, and FIG. 4B shows the result of the planar distribution of the electric field strength level in the example. 4 (a) and 4 (b), the planar distribution of the electric field intensity level is shown by contour lines, and the density is shown in lighter color (white) as the electric field level is higher, and the density is higher as the electric field level is lower. The color (black) is shown. FIG. 4C and FIG. 4D show calculation models of the printed wiring board of the example. The planar distribution of the electric field intensity levels shown in FIGS. 4 (a) and 4 (b) is a case where power is supplied at a frequency of 900 MHz as a representative example under the arrangement conditions shown in FIGS. 4 (c) and 4 (d). It is the result calculated by electromagnetic field simulation.
図4(c),図4(d)に示すように、プリント配線板には、ディジタル回路用の電源層6aおよびアナログ回路用の電源層6bと、グランド層7との間に絶縁層6a、6bがそれぞれ配置されている。
As shown in FIGS. 4C and 4D, the printed wiring board includes an insulating
また、プリント配線板は、各電源層6a、6aとグランド層7との間には、一般的に用いられる電源デカップリングコンデンサ15が4隅にそれぞれ配置されている。また、ノイズ源16が、ディジタル回路11における電源層6aとグランド層7との間に配置し、このノイズがアナログ回路12における電源層6bとグランド層7との間に伝搬する状態を、電源層6a、6bとグランド層7との中間地点での電界強度として電磁界シミュレーションによる計算を行った。
Further, in the printed wiring board, generally used power
従来例の構成では、図4(a)に示すように、ディジタル回路における絶縁層の比誘電率εDを「4」に設定し、アナログ回路における絶縁層の比誘電率εAも「4」に設定している。つまり、従来例として、ディジタル回路およびアナログ回路の各絶縁層に同一材料をそれぞれ用いた構成における結果を示している。 In the configuration of the conventional example, as shown in FIG. 4A, the dielectric constant ε D of the insulating layer in the digital circuit is set to “4”, and the dielectric constant ε A of the insulating layer in the analog circuit is also “4”. Is set. That is, as a conventional example, a result in a configuration in which the same material is used for each insulating layer of a digital circuit and an analog circuit is shown.
一方、本実施例による電界強度分布は、図4(b)に示すように、ディジタル回路における絶縁層8aの比誘電率εDを「4」に設定し、アナログ回路の絶縁層8bにおける比誘電率εAを「10」に設定している。すなわち、本実施例では、本発明の特徴であるεD<εAの関係を満たしている。
On the other hand, as shown in FIG. 4B, the electric field intensity distribution according to this example is set such that the relative dielectric constant ε D of the insulating
図4(a)、(b)に示す結果の比較から明らかなように、図4(a)、(b)中の右側の白線囲み部分に示したアナログ回路12における電源層6bとグランド層7との間の電界強度が低減され、(式4)を参照して説明したように、結果として、電源ノイズの電圧を低減することができた。
As is clear from the comparison of the results shown in FIGS. 4A and 4B, the
次に、第2の実施例として、プリント配線板に近接して配置された配線にノイズ源が接続されている構成について、ノイズを低減する効果について説明する。 Next, as a second embodiment, an effect of reducing noise will be described for a configuration in which a noise source is connected to a wiring arranged close to a printed wiring board.
図5は、図4と同様であるが、電源層に近接して配置された配線に流れる電流をノイズと見なし、その影響の度合いを、実施例と従来例とで比較して説明するための図である。図5(a)に従来例における電界強度レベルの平面分布の結果を示し、図5(b)に実施例における電界強度レベルの平面分布の結果を示している。図5(c),図5(d)に、実施例のプリント配線板の計算モデルを示している。なお、図5(a),図5(b)に示す電界強度レベルの平面分布は、図5(c),図5(d)に示す配置条件で、代表例として900MHzの周波数で給電した場合に電磁界シミュレーションで計算した結果である。 FIG. 5 is the same as FIG. 4 except that the current flowing in the wiring arranged close to the power supply layer is regarded as noise, and the degree of the influence is compared between the example and the conventional example. FIG. FIG. 5A shows the result of the planar distribution of the electric field intensity level in the conventional example, and FIG. 5B shows the result of the planar distribution of the electric field intensity level in the example. FIG. 5C and FIG. 5D show calculation models of the printed wiring board of the example. The planar distribution of the electric field intensity levels shown in FIGS. 5 (a) and 5 (b) is a case where power is supplied at a frequency of 900 MHz as a representative example under the arrangement conditions shown in FIGS. 5 (c) and 5 (d). It is the result calculated by electromagnetic field simulation.
図5(c),図5(d)に示すように、プリント配線板の電源層には、ノイズ源16が接続されている配線17が近接して配置されている。
As shown in FIGS. 5C and 5D, the
従来例では、図5(a)に示すように、ディジタル回路における電源層とグランド層との間に生じる電界強度と、アナログ回路における電源層とグランド層との間に生じる電界強度とに差はない。 In the conventional example, as shown in FIG. 5A, there is a difference between the electric field intensity generated between the power supply layer and the ground layer in the digital circuit and the electric field intensity generated between the power supply layer and the ground layer in the analog circuit. Absent.
一方、本実施例は、図5(b)に示すように、アナログ回路12における電源層6bとグランド層7との間の電界強度が明らかに低減されており、図5(a)に示した従来例と比べて明らかに改善している。また、ディジタル回路11における電源層6aとグランド層7との間の電界強度のレベルも若干ではあるが、低減された。このように、本実施例によれば、微弱な信号を扱っているアナログ回路12への電源ノイズの結合を抑制することができた。
On the other hand, in this embodiment, as shown in FIG. 5 (b), the electric field strength between the
上述したように、プリント配線板に近接して配置された配線17からノイズが結合すると考えられる場合に、本実施例の構成を採ることで、配線17による電源ノイズの結合が抑えられ、配線17によるアナログ回路12への影響を低減し、従来例と比較して、改善が図られた。
As described above, when it is considered that noise is coupled from the
これは特に、微弱な信号を扱うアナログ回路において、配線17等の外部からのノイズの侵入を抑え、アナログ回路の安定動作、つまりはS/N比(信号対雑音比)を高く保つことを目的とした場合に効果的である。
In particular, in an analog circuit that handles a weak signal, the purpose is to suppress the intrusion of noise from the outside such as the
なお、上述した実施形態の多層構造のプリント配線板では、電源層6a,6bとグランド層7、絶縁層8a,8bを備える構成として説明したが、実際には更に信号配線層を備えて構成される4層からなるプリント配線板を想定しており、このような構成でも同様の効果が得られる。
Although the multilayer printed wiring board according to the above-described embodiment has been described as having the power supply layers 6a and 6b, the
ただし、電源層とグランド層との関係についてのこれまでの説明は、更に他の層を有する多層プリント配線板にも適用でき、また、電源層と信号配線層が1つの層に混在する2層基板(両面基板)にも適用できることは、勿論である。 However, the description so far regarding the relationship between the power supply layer and the ground layer can also be applied to a multilayer printed wiring board having other layers, and two layers in which the power supply layer and the signal wiring layer are mixed in one layer. Of course, the present invention can also be applied to a substrate (double-sided substrate).
なお、本発明に係るプリント配線板は、例えば、微弱信号を扱うアナログ回路と、一般のディジタル回路とが混載される構成に適用されるが、ディジタル回路、アナログ回路に限らず、高電圧回路と低電圧回路が混載されるプリント配線板での利用にも適している。また、本発明に係るプリント配線板は、例えば無線、有線の通信機器などの、信号対雑音比(S/N比)の改善が性能に影響を及ぼす電子機器に用いられて好適である。 The printed wiring board according to the present invention is applied to, for example, a configuration in which an analog circuit that handles a weak signal and a general digital circuit are mixedly mounted. It is also suitable for use with printed wiring boards in which low-voltage circuits are mounted. Moreover, the printed wiring board according to the present invention is suitable for use in electronic devices such as wireless and wired communication devices, where improvement in signal-to-noise ratio (S / N ratio) affects performance.
6a ディジタル回路の電源層
6b アナログ回路用の電源層
7 グランド層
8a ディジタル回路の絶縁層
8b アナログ回路用の絶縁層
11 ディジタル回路
12 アナログ回路
15 電源デカップリングコンデンサ
16 ノイズ源
17 配線
6a Power supply layer for
Claims (4)
複数の前記絶縁層のうち、他の電源層からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率が、前記他の電源層に対応する絶縁層よりも大きいことを特徴とするプリント配線板。 A plurality of power supply layers independent in direct current, a ground layer disposed to face the power supply layer, and a plurality of power supply layers provided corresponding to the power supply layers between the power supply layer and the ground layer, respectively. With an insulating layer,
Among the plurality of insulating layers, the dielectric constant of an insulating layer corresponding to an arbitrary power source layer for which electromagnetic interference from other power source layers is desired to be low is larger than that of the insulating layer corresponding to the other power source layer. Printed wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312951A JP4992394B2 (en) | 2006-11-20 | 2006-11-20 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312951A JP4992394B2 (en) | 2006-11-20 | 2006-11-20 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130747A JP2008130747A (en) | 2008-06-05 |
JP4992394B2 true JP4992394B2 (en) | 2012-08-08 |
Family
ID=39556295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006312951A Expired - Fee Related JP4992394B2 (en) | 2006-11-20 | 2006-11-20 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4992394B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010186848A (en) * | 2009-02-12 | 2010-08-26 | Fujitsu Ltd | Method of manufacturing electronic component unit |
JP5126286B2 (en) * | 2010-05-20 | 2013-01-23 | 株式会社村田製作所 | Multilayer high frequency module |
CN102340926A (en) * | 2010-07-26 | 2012-02-01 | 鸿富锦精密工业(深圳)有限公司 | Printed circuit board |
JP7325099B2 (en) | 2019-10-04 | 2023-08-14 | 株式会社不二工機 | pressure sensor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62128197A (en) * | 1985-11-28 | 1987-06-10 | 日立コンデンサ株式会社 | Multilayer printed circuit board |
JPH1140905A (en) * | 1997-07-22 | 1999-02-12 | Fuji Xerox Co Ltd | Circuit board and electronic apparatus |
JP4161577B2 (en) * | 2002-01-21 | 2008-10-08 | 凸版印刷株式会社 | Electrical wiring board |
-
2006
- 2006-11-20 JP JP2006312951A patent/JP4992394B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008130747A (en) | 2008-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5966294A (en) | Printed circuit board for prevention of unintentional electromagnetic interference | |
JP4930590B2 (en) | Multilayer board | |
EP0663142B1 (en) | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards | |
US8969737B2 (en) | Printed circuit board radio-frequency shielding structures | |
US8873246B2 (en) | Electronic device, wiring board, and method of shielding noise | |
WO2011111297A1 (en) | Structure, wiring substrate, and method for producing wiring substrate | |
JP2000286587A (en) | Electromagnetic shield structure at connector part with external cable | |
JPWO2009107303A1 (en) | Electromagnetic shield structure, radio apparatus using the same, and method for manufacturing electromagnetic shield | |
US10798818B2 (en) | Power supplies including shielded multilayer power transmission boards | |
KR20040089558A (en) | Wiring board and circuit module | |
JP4992394B2 (en) | Printed wiring board | |
JP5353042B2 (en) | Printed wiring board | |
JPH11340630A (en) | Printed wiring board | |
KR20110032601A (en) | Printed circuit board having electromagnetic bandgap structure | |
JP2010080744A (en) | Printed circuit board and electronic apparatus | |
US20190357349A1 (en) | 3d electromagnetic bandgap circuit | |
JP2006294769A (en) | Multilayer printed circuit board | |
JP5307664B2 (en) | Multilayer substrate and electronic equipment | |
JP4260243B2 (en) | Laminated printed wiring board | |
JP6612008B1 (en) | Electronics | |
JP2004200477A (en) | Electronic circuitry substrate and electronic circuitry device | |
JP2005302799A (en) | Multilayered printed wiring board | |
JP6861904B1 (en) | Electromagnetic shield case | |
KR100448194B1 (en) | printed circuit board | |
JP2005340733A (en) | Noise radiation suppressing memory module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |