JP2000353816A - Manufacture of thin film solar battery module - Google Patents

Manufacture of thin film solar battery module

Info

Publication number
JP2000353816A
JP2000353816A JP11166673A JP16667399A JP2000353816A JP 2000353816 A JP2000353816 A JP 2000353816A JP 11166673 A JP11166673 A JP 11166673A JP 16667399 A JP16667399 A JP 16667399A JP 2000353816 A JP2000353816 A JP 2000353816A
Authority
JP
Japan
Prior art keywords
scribe
layer
glass substrate
semiconductor layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11166673A
Other languages
Japanese (ja)
Inventor
Masashi Hiraishi
将史 平石
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP11166673A priority Critical patent/JP2000353816A/en
Priority to EP00105304A priority patent/EP1061589A3/en
Priority to AU22333/00A priority patent/AU766727B2/en
Priority to US09/525,494 priority patent/US6455347B1/en
Publication of JP2000353816A publication Critical patent/JP2000353816A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a highly integrated thin film module and greatly improve its power generation, especially a current, by adjusting a substrate temperature in each layer laser scribe process within a certain range of a set value. SOLUTION: A transparent electrode 2 consisting of SnO2 is formed in a surface of a glass substrate 1. A bus bar electrode formation region is formed in an outside of a unit cell (string) at both ends. An entire circumference of a circumferential edge of the glass substrate 1 is subjected to laser scribe for electrically separating a circumferential edge of the glass substrate 1 and an active part of a solar battery cell. A scribe interval in a laser scribe process of each layer is set by using a substrate whose substrate temperature is a room temperature (25 deg.C). If a glass substrate temperature in a scribe process of the semiconductor layer 4 is not higher than 35 deg.C, that is, the difference between it and a substrate temperature (25 deg.C) during scribe interval setting is 10 deg.C or lower, scribe of the semiconductor layer 4 can be performed highly precisely.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜太陽電池モジュ
ールの製造方法に関し、より詳細にはレーザースクライ
ブ工程の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film solar cell module, and more particularly to an improvement in a laser scribe process.

【0002】[0002]

【従来の技術】薄膜太陽電池モジュールは、ガラス基板
上に透明電極、半導体層および裏面電極からなる単位セ
ルを多数直列に接続した構造を有する。多数の単位セル
を直列接続するためには、ガラス基板上に順次形成され
る上記の各層をレーザー加工機を用いてスクライブする
ことにより所定のピッチでストリング状に分離する工程
が行われる。このとき、レーザー加工機のずれにより単
位セル内で透明電極と裏面電極とが短絡するのを避ける
ために、透明電極のスクライブ線と半導体層のスクライ
ブ線とをずらせて加工する。また、レーザー加工機のず
れにより1つの単位セルの裏面電極とこれに隣り合う単
位セルの透明電極とが接続されなくなるのを避けるため
に、半導体層のスクライブ線と裏面電極のスクライブ線
とをずらせて加工する。
2. Description of the Related Art A thin-film solar cell module has a structure in which a number of unit cells each composed of a transparent electrode, a semiconductor layer and a back electrode are connected in series on a glass substrate. In order to connect a large number of unit cells in series, a step of separating each of the layers sequentially formed on the glass substrate into a string at a predetermined pitch by scribing using a laser processing machine is performed. At this time, in order to avoid a short circuit between the transparent electrode and the back electrode in the unit cell due to a shift of the laser processing machine, the scribe line of the transparent electrode and the scribe line of the semiconductor layer are processed while being shifted. Also, in order to prevent the back electrode of one unit cell from being disconnected from the transparent electrode of an adjacent unit cell due to a shift of the laser processing machine, the scribe line of the semiconductor layer and the scribe line of the back electrode are shifted. Process.

【0003】現状の薄膜太陽電池モジュールでは、例え
ば透明電極層のスクライブ線幅を約50μm、半導体層
のスクライブ線幅を約100μm、裏面電極層のスクラ
イブ線幅を約100μmに設定しており、これらの合計
の加工幅は250μmとなる。従来はレーザー加工機の
ずれに余裕を見込んで、それぞれの層のスクライブ線間
の間隔を大き目に設計していた。このため、互いに隣り
合う2つの単位セル間の分離領域(透明電極のスクライ
ブ線の一方の端から裏面電極のスクライブ線の他方の端
まで)の幅は約500μmになっており、本来的に必要
な加工幅である250μmのほぼ2倍の幅になってい
た。この分離領域は発電に寄与せず、単位セルの高集積
化を妨げるだけであるので、薄膜太陽電池モジュールに
発電ロスをもたらす要因となっていた。
In the current thin film solar cell module, for example, the scribe line width of the transparent electrode layer is set to about 50 μm, the scribe line width of the semiconductor layer is set to about 100 μm, and the scribe line width of the back electrode layer is set to about 100 μm. Is 250 μm. Conventionally, the gap between the scribe lines of each layer is designed to be large in order to allow for the deviation of the laser processing machine. For this reason, the width of the separation region (from one end of the scribe line of the transparent electrode to the other end of the scribe line of the back electrode) between two adjacent unit cells is about 500 μm, which is essentially necessary. The width was almost twice as large as 250 μm, which is an important processing width. This separation region does not contribute to power generation, but merely hinders high integration of unit cells, and thus causes power loss in the thin-film solar cell module.

【0004】これに対して、レーザー加工機の精度を把
握して、レーザー加工機の操作を厳密に制御することに
より、各層のスクライブ線間の間隔を従来よりも大幅に
狭くして分離領域の幅を狭くできるようになってきた。
On the other hand, by grasping the accuracy of the laser processing machine and strictly controlling the operation of the laser processing machine, the interval between the scribe lines of each layer is made much narrower than before so that the separation region can be formed. The width can be reduced.

【0005】ところが、レーザー加工機の操作を厳密に
制御しているにもかかわらず、透明電極のスクライブ線
と半導体層のスクライブ線との間隔が設計値よりも大幅
に狭くなり、最悪の場合には2つのスクライブ線が重な
る不良が生じる場合があることがわかってきた。この不
良は、1枚のガラス基板上にCVD法により形成された
半導体層のスクライブを一端側から開始して他端側で終
了したときに、スクライブを終了した端部側で主に発生
していた。したがって、この不良の原因はレーザー加工
機のずれによるものではなく、別の理由によるものであ
ると予想できた。
However, despite the strict control of the operation of the laser beam machine, the distance between the scribe line of the transparent electrode and the scribe line of the semiconductor layer becomes much narrower than a design value. It has been found that a defect in which two scribe lines overlap may occur. This defect mainly occurs at the end of the scribe when the scribe of the semiconductor layer formed on one glass substrate by the CVD method is started from one end and ended at the other end. Was. Therefore, it could be expected that the cause of this defect was not due to the displacement of the laser processing machine, but to another reason.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、薄膜
太陽電池モジュールを構成する各層を高精度でスクライ
ブできる方法を提供し、これにより単位セル間の分離領
域の面積を減少させて薄膜太陽電池モジュールの高集積
化を図り、その発電特性(特に電流)を大幅に改善する
ことにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for scribing each layer constituting a thin-film solar cell module with high accuracy, thereby reducing the area of a separation region between unit cells to thereby reduce the thickness of a thin-film solar cell module. An object of the present invention is to achieve high integration of a battery module and significantly improve its power generation characteristics (especially, current).

【0007】[0007]

【課題を解決するための手段】本発明の薄膜太陽電池モ
ジュールの製造方法は、基板上に透明電極層を形成して
レーザースクライブする工程と、透明電極層上に半導体
層を形成してレーザースクライブする工程と、半導体層
上に裏面電極層を形成してレーザースクライブする工程
とを有する薄膜太陽電池モジュールの製造方法におい
て、前記各層レーザースクライブ工程におけるスクライ
ブ時基板温度を設定値±10℃以内の範囲に調整するこ
とを特徴とする。
The method of manufacturing a thin-film solar cell module according to the present invention comprises the steps of forming a transparent electrode layer on a substrate and performing laser scribing, and forming a semiconductor layer on the transparent electrode layer and performing laser scribing. And a step of forming a back electrode layer on the semiconductor layer and performing laser scribing on the semiconductor layer, wherein the scribing substrate temperature in each layer laser scribing step is within a set value ± 10 ° C. It is characterized by adjusting to.

【0008】[0008]

【発明の実施の形態】以下、本発明をさらに詳細に説明
する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in more detail.

【0009】本発明者らは、上述したように透明電極層
のスクライブ線と半導体層のスクライブ線との間隔が設
計値よりも大幅に狭くなる不良の原因を究明した。その
結果、以下に示すように、この不良はスクライブ工程時
の基板の温度管理がなされていないことが原因になって
いることが判明した。
The present inventors have investigated the cause of the defect that the distance between the scribe line of the transparent electrode layer and the scribe line of the semiconductor layer is much smaller than the designed value as described above. As a result, as described below, it has been found that this defect is caused by the fact that the temperature of the substrate is not controlled during the scribing process.

【0010】透明電極層のスクライブは、予め表面に透
明電極層が形成されたガラス基板を入手して行うため、
そのスクライブ工程時の基板温度はほぼ室温に等しいと
考えてよい。一方、半導体層のスクライブは、透明電極
上にCVD法により半導体層を形成した後に行うため、
そのスクライブ工程時の基板温度は室温よりもかなり高
くなっている。このとき、ガラス基板は熱膨張して寸法
が拡大している。この状態で半導体層を設計通りの幅を
有する単位セル(ストリング)に分離するために所定の
ピッチでスクライブしていくと、上述したような不良が
生じる。すなわち、スクライブを開始した端部側では、
透明電極のスクライブ線と半導体層のスクライブ線との
間隔はほぼ設計通りになる。しかし、スクライブを終了
した端部側では、ガラス基板の熱膨張により透明電極の
スクライブ線は当初位置よりも横方向に伸びた位置にあ
る。一方、半導体層は設計通りに所定ピッチでスクライ
ブされる。このため、スクライブを終了した端部側では
半導体層のスクライブ線が透明電極のスクライブ線に近
づくことになり、両者の間隔が設計値よりも大幅に狭く
なる。
The scribing of the transparent electrode layer is performed by obtaining a glass substrate having a transparent electrode layer formed on the surface in advance.
It can be considered that the substrate temperature during the scribe step is substantially equal to room temperature. On the other hand, the scribing of the semiconductor layer is performed after the semiconductor layer is formed on the transparent electrode by the CVD method.
The substrate temperature during the scribe process is much higher than room temperature. At this time, the dimensions of the glass substrate have expanded due to thermal expansion. In this state, if the semiconductor layer is scribed at a predetermined pitch in order to separate the semiconductor layer into unit cells (strings) having a designed width, the above-described defect occurs. In other words, on the end side where the scribe started,
The distance between the scribe line of the transparent electrode and the scribe line of the semiconductor layer is almost as designed. However, the scribe line of the transparent electrode is located at a position extending laterally from the initial position due to the thermal expansion of the glass substrate on the end side where the scribing is completed. On the other hand, the semiconductor layers are scribed at a predetermined pitch as designed. For this reason, the scribe line of the semiconductor layer approaches the scribe line of the transparent electrode on the end side where the scribe is completed, and the interval between the two becomes much smaller than the design value.

【0011】また、裏面電極のスクライブは、半導体層
にスパッタ法により裏面電極を形成した後に行う。スパ
ッタ後のガラス基板温度はそれほど上昇しないため、裏
面電極のスクライブ工程はほぼ設計通りに実施できる。
なお、裏面電極のスクライブ工程時にはガラス基板は半
導体層のスクライブ工程時よりも低温になっているた
め、半導体層のスクライブ線はスクライブ直後の位置よ
りも横方向に縮んだ位置に存在する可能性が高い。した
がって、上記とは逆に、スクライブを終了した端部側で
は、半導体層のスクライブ線と裏面電極のスクライブ線
との間隔は設計値よりも広がる傾向がある。
The scribing of the back electrode is performed after the back electrode is formed on the semiconductor layer by a sputtering method. Since the temperature of the glass substrate after sputtering does not rise so much, the scribing step of the back surface electrode can be performed almost as designed.
During the back electrode scribing step, the glass substrate is at a lower temperature than during the semiconductor layer scribing step, so the scribe line of the semiconductor layer may be present at a position shrunk in the lateral direction from the position immediately after the scribing. high. Therefore, in contrast to the above, on the end side where the scribe is completed, the interval between the scribe line of the semiconductor layer and the scribe line of the back electrode tends to be wider than the design value.

【0012】本発明は上記の知見に基づいてなされたも
のである。本発明は、薄膜太陽電池モジュールを構成す
る各層のレーザースクライブ工程におけるスクライブ時
基板温度を設定値±10℃以内の範囲に調整することに
より、各層のスクライブ線間の間隔の精度を向上させる
ものである。このようにスクライブ工程の精度を向上さ
せることができれば、単位セル間の分離領域の幅を減少
させて薄膜太陽電池モジュールを高集積化でき、発電特
性(特に電流)を大幅に改善できる。
The present invention has been made based on the above findings. The present invention improves the accuracy of the interval between the scribe lines of each layer by adjusting the substrate temperature at the time of scribing in the laser scribing step of each layer constituting the thin-film solar cell module to within a set value ± 10 ° C. is there. If the accuracy of the scribing process can be improved in this way, the width of the isolation region between the unit cells can be reduced, the thin-film solar cell module can be highly integrated, and the power generation characteristics (particularly, current) can be greatly improved.

【0013】本発明における基板温度調整の設定値はス
クライブ線間隔を設定したときの基板温度であり、その
温度は全レーザースクライブ工程で同じでもよいし、各
々異なってもよい。但し、調整する温度の範囲は±10
℃以内、好ましくは±5℃以内、さらに好ましくは±2
℃以内である。基板温度を調整する設定値としては、例
えばレーザースクライブ工程周囲の室温が挙げられる
が、これに限定しない。あるレーザースクライブ工程に
入る基板温度が室温より10℃以上高く、基板が熱膨張
した状態であっても、その基板温度に調整・管理できれ
ば、その基板状態を考慮したスクライブ線間隔を設定す
ると精度よくスクライブ加工することが可能である。
The set value of the substrate temperature adjustment in the present invention is the substrate temperature when the scribe line interval is set, and the temperature may be the same in all laser scribe steps or may be different. However, the temperature range to be adjusted is ± 10
° C, preferably ± 5 ° C, more preferably ± 2
It is within ° C. Examples of the set value for adjusting the substrate temperature include, but are not limited to, the room temperature around the laser scribe step. Even if the substrate temperature entering a certain laser scribing process is higher than room temperature by 10 ° C. or more and the substrate is in a thermally expanded state, if the substrate temperature can be adjusted and controlled, setting the scribe line interval in consideration of the substrate state with high accuracy. Scribing is possible.

【0014】次に、薄膜太陽電池モジュールを構成する
各層についてより詳細に説明する。本発明の薄膜太陽電
池モジュールは、ガラス基板上に透明電極、半導体層
(光電変換ユニット)、および裏面電極を形成した構造
を有する。
Next, each layer constituting the thin-film solar cell module will be described in more detail. The thin-film solar cell module of the present invention has a structure in which a transparent electrode, a semiconductor layer (a photoelectric conversion unit), and a back electrode are formed on a glass substrate.

【0015】ガラス基板上に配置される透明電極の材料
は、500〜1200nmの波長の光に対して80%以
上の高い透過率を有することが好ましく、ITO、Sn
2およびZnOから選択される1以上の層を含む透明
導電性酸化膜が用いられる。これらの材料のうち、透過
率、導電率および化学安定性の観点からはSnO2が特
に好適であり、加工性、導電率および透過率の観点から
はITOも好適である。透明電極は真空蒸着、熱CVD
またはスパッタなどの方法によってガラス基板上に形成
される。
The material of the transparent electrode disposed on the glass substrate preferably has a high transmittance of 80% or more with respect to light having a wavelength of 500 to 1200 nm.
A transparent conductive oxide film including one or more layers selected from O 2 and ZnO is used. Among these materials, SnO 2 is particularly suitable from the viewpoint of transmittance, conductivity and chemical stability, and ITO is also suitable from the viewpoint of processability, conductivity and transmittance. Transparent electrode is vacuum evaporation, thermal CVD
Alternatively, it is formed on a glass substrate by a method such as sputtering.

【0016】透明電極上に形成される半導体層(光電変
換ユニット)としては、例えばアモルファスシリコン系
光電変換層を含む光電変換ユニット、結晶質シリコン系
光電変換層を含む光電変換ユニット、1つ以上のアモル
ファスシリコン系光電変換層と1つ以上の結晶質シリコ
ン系光電変換層とを積層したタンデム型光電変換ユニッ
ト、CdS/CdTe系光電変換層を含む光電変換ユニ
ット、CuInS2系光電変換層を含む光電変換ユニッ
トなどが挙げられる。以下においては、主にシリコン系
薄膜光電変換ユニットを例にとって説明する。
The semiconductor layer (photoelectric conversion unit) formed on the transparent electrode includes, for example, a photoelectric conversion unit including an amorphous silicon-based photoelectric conversion layer, a photoelectric conversion unit including a crystalline silicon-based photoelectric conversion layer, and one or more photoelectric conversion units. A tandem-type photoelectric conversion unit in which an amorphous silicon-based photoelectric conversion layer and at least one crystalline silicon-based photoelectric conversion layer are stacked, a photoelectric conversion unit including a CdS / CdTe-based photoelectric conversion layer, and a photoelectric conversion unit including a CuInS 2 -based photoelectric conversion layer A conversion unit. In the following, a silicon-based thin-film photoelectric conversion unit will be mainly described as an example.

【0017】光電変換ユニットには一導電型層、光電変
換層および逆導電型層が含まれる。一導電型層はp型層
でもn型層でもよく、これに対応して逆導電型層はn型
層またはp型層になる。各半導体層は、下地温度を40
0℃以下に設定してプラズマCVD法によって堆積され
る。プラズマCVD法としては、一般によく知られてい
る平行平板型のRFプラズマCVDを用いてもよいし、
周波数150MHz以下のRF帯からVHF帯までの高
周波電源を利用するプラズマCVD法を用いてもよい。
The photoelectric conversion unit includes a one conductivity type layer, a photoelectric conversion layer, and a reverse conductivity type layer. The one conductivity type layer may be a p-type layer or an n-type layer, and correspondingly, the opposite conductivity type layer may be an n-type layer or a p-type layer. Each semiconductor layer has a base temperature of 40
It is deposited at a temperature of 0 ° C. or lower by a plasma CVD method. As the plasma CVD method, a generally well-known parallel plate type RF plasma CVD may be used,
A plasma CVD method using a high-frequency power supply from an RF band having a frequency of 150 MHz or less to a VHF band may be used.

【0018】一導電型層は、たとえば導電型決定不純物
原子としてボロンをドープしたp型シリコン系薄膜から
なる。不純物原子は特に限定されず、p型層の場合には
アルミニウムなどでもよい。また、一導電型層の半導体
材料としては、非晶質シリコン、非晶質シリコンカーバ
イドや非晶質シリコンゲルマニウム等の合金材料、多結
晶シリコンもしくは部分的に非晶質を含む微結晶シリコ
ンまたはその合金材料を用いることもできる。なお、必
要に応じて、堆積された一導電型層にパルスレーザ光を
照射(レーザーアニール)することにより、結晶化分率
やキャリア濃度を制御することもできる。
The one conductivity type layer is, for example, a p-type silicon-based thin film doped with boron as a conductivity type determining impurity atom. The impurity atoms are not particularly limited, and may be aluminum or the like in the case of a p-type layer. As the semiconductor material of the one conductivity type layer, amorphous silicon, an alloy material such as amorphous silicon carbide or amorphous silicon germanium, polycrystalline silicon or microcrystalline silicon partially containing amorphous or Alloy materials can also be used. If necessary, the crystallization fraction and carrier concentration can be controlled by irradiating the deposited one-conductivity-type layer with pulsed laser light (laser annealing).

【0019】一導電型層上には光電変換層が堆積され
る。この光電変換層としては、ノンドープ(真性半導
体)の多結晶シリコン膜、微結晶シリコン膜もしくは非
晶質シリコン膜、または微量の不純物を含む弱p型もし
くは弱n型で光電変換機能を十分に備えたシリコン系薄
膜材料を用いることができる。この光電変換層を構成す
る半導体材料についても、上記の材料に限定されず、シ
リコンカーバイドやシリコンゲルマニウムなどの合金材
料を用いることができる。光電変換層の厚さは、必要か
つ十分な光電変換が可能なように、一般的に0.5〜2
0μmの範囲に形成される。
A photoelectric conversion layer is deposited on the one conductivity type layer. As the photoelectric conversion layer, a non-doped (intrinsic semiconductor) polycrystalline silicon film, a microcrystalline silicon film or an amorphous silicon film, or a weak p-type or weak n-type containing a small amount of impurities and having a sufficient photoelectric conversion function Silicon-based thin film materials can be used. The semiconductor material forming the photoelectric conversion layer is not limited to the above materials, and an alloy material such as silicon carbide or silicon germanium can be used. The thickness of the photoelectric conversion layer is generally 0.5 to 2 so that necessary and sufficient photoelectric conversion can be performed.
It is formed in a range of 0 μm.

【0020】光電変換層上には逆導電型層が形成され
る。この逆導電型層は、たとえば導電型決定不純物原子
としてリンがドープされたn型シリコン系薄膜からな
る。不純物原子は特に限定されず、n型層では窒素など
でもよい。また、逆導電型層の半導体材料としては、非
晶質シリコン、非晶質シリコンカーバイドや非晶質シリ
コンゲルマニウム等の合金材料、多結晶シリコンもしく
は部分的に非晶質を含む微結晶シリコンまたはその合金
材料を用いることもできる。
A reverse conductivity type layer is formed on the photoelectric conversion layer. This reverse conductivity type layer is made of, for example, an n-type silicon-based thin film doped with phosphorus as a conductivity type determining impurity atom. The impurity atoms are not particularly limited, and may be nitrogen or the like in the n-type layer. Further, as the semiconductor material of the opposite conductivity type layer, amorphous silicon, alloy material such as amorphous silicon carbide or amorphous silicon germanium, polycrystalline silicon or microcrystalline silicon partially containing amorphous or Alloy materials can also be used.

【0021】半導体層(光電変換ユニット)上には裏面
電極が形成される。裏面電極は例えば透明導電性酸化膜
と光反射性金属電極とを含む。透明導電性酸化膜は、必
要に応じて形成されるが、光電変換ユニットと光反射性
金属電極との付着性を高め、光反射性金属電極の反射効
率を高め、光電変換ユニットを化学変化から防止する機
能を有するため形成することが好ましい。
A back electrode is formed on the semiconductor layer (photoelectric conversion unit). The back electrode includes, for example, a transparent conductive oxide film and a light-reflective metal electrode. The transparent conductive oxide film is formed as necessary, but enhances the adhesion between the photoelectric conversion unit and the light-reflective metal electrode, increases the reflection efficiency of the light-reflective metal electrode, and allows the photoelectric conversion unit to be protected from chemical changes. It is preferable to form it because it has a function of preventing it.

【0022】透明導電性酸化膜は、ITO、SnO2
ZnOなどから選択される少なくとも1種で形成するこ
とが好ましく、ZnOを主成分とする膜が特に好まし
い。ZnOを主成分とする透明導電性酸化膜の膜厚は5
0nm〜1μmであることが好ましく、比抵抗は1.5
×10-3Ωcm以下であることが好ましい。
The transparent conductive oxide film is made of ITO, SnO 2 ,
It is preferably formed of at least one selected from ZnO and the like, and a film containing ZnO as a main component is particularly preferable. The thickness of the transparent conductive oxide film mainly composed of ZnO is 5
0 nm to 1 μm, and the specific resistance is 1.5
It is preferably at most × 10 −3 Ωcm.

【0023】光反射性金属電極は、Ag、Au、Al、
CuおよびPtから選択される1種、またはこれらを含
む合金で形成することが好ましい。たとえば、光反射性
の高いAgを100〜330℃、より好ましくは200
〜300℃の温度で真空蒸着によって形成することがで
きる。また、室温においてスパッタ法で形成することも
好適である。
The light reflective metal electrodes are made of Ag, Au, Al,
It is preferable to form with one kind selected from Cu and Pt, or an alloy containing these. For example, Ag having high light reflectivity is 100 to 330 ° C., more preferably 200 to 330 ° C.
It can be formed by vacuum evaporation at a temperature of ~ 300 ° C. It is also preferable to form the film at room temperature by a sputtering method.

【0024】[0024]

【実施例】以下、本発明の実施例を説明する。Embodiments of the present invention will be described below.

【0025】図1は薄膜太陽電池モジュールの断面図、
図2は平面図である。この薄膜太陽電池モジュールは、
48個の単位セル(ストリング)を直列に接続したもの
である。これらの図に示される薄膜太陽電池モジュール
は以下のようにして製造される。
FIG. 1 is a sectional view of a thin-film solar cell module.
FIG. 2 is a plan view. This thin-film solar cell module
48 unit cells (strings) are connected in series. The thin-film solar cell modules shown in these figures are manufactured as follows.

【0026】表面にSnO2からなる透明電極2が形成
されたガラス基板1を用意する。このガラス基板1は寸
法が460mm×920mmであり、寸法精度は±2m
mである。このガラス基板1を25℃に温度調整された
クリーンルーム内に搬入する。
A glass substrate 1 having a transparent electrode 2 made of SnO 2 on its surface is prepared. This glass substrate 1 has dimensions of 460 mm × 920 mm and a dimensional accuracy of ± 2 m.
m. The glass substrate 1 is carried into a clean room whose temperature has been adjusted to 25 ° C.

【0027】このガラス基板1をレーザー加工機のXY
テーブル上に設置し、Qスイッチ周波数10kHz、平
均出力3WのYAGレーザー光を照射して、透明電極2
をスクライブし、図1に示すように透明電極スクライブ
線3とアライメントマーク10を入れる。透明電極スク
ライブ線3の幅は約40μmとする。
This glass substrate 1 is placed on an XY laser machine.
It was placed on a table and irradiated with a YAG laser beam having a Q switch frequency of 10 kHz and an average output of 3 W to form a transparent electrode 2
Is scribed, and a transparent electrode scribe line 3 and an alignment mark 10 are formed as shown in FIG. The width of the transparent electrode scribe line 3 is about 40 μm.

【0028】次に、このガラス基板1を分離形成型のプ
ラズマCVD装置に入れ、基板温度200℃でp型シリ
コン層、i型シリコン層、およびn型シリコン層を順次
堆積して、pin接合を構成する半導体層4を形成す
る。CVD装置から取り出したガラス基板1を再びレー
ザー加工機のXYテーブル上に設置し、ガラス基板1の
隅に設けたアライメントマーク10を参照して、XYテ
ーブルによりXY補正およびθ補正を行う。Qスイッチ
周波数10kHz、平均出力0.8WのYAGレーザー
第2高調波光を、透明電極スクライブ線3から約150
μmずらした位置に照射して半導体層4をスクライブす
る。図1に半導体スクライブ線5を示す。半導体スクラ
イブ線5の幅は約80μmとする。
Next, this glass substrate 1 is placed in a separation-type plasma CVD apparatus, and a p-type silicon layer, an i-type silicon layer, and an n-type silicon layer are sequentially deposited at a substrate temperature of 200 ° C. to form a pin junction. The constituent semiconductor layer 4 is formed. The glass substrate 1 taken out of the CVD apparatus is set on the XY table of the laser processing machine again, and XY correction and θ correction are performed by the XY table with reference to the alignment marks 10 provided at the corners of the glass substrate 1. The second harmonic light of a YAG laser having a Q switch frequency of 10 kHz and an average output of 0.8 W is applied to the transparent electrode scribe line 3 for about 150
The semiconductor layer 4 is scribed by irradiating a position shifted by μm. FIG. 1 shows a semiconductor scribe line 5. The width of the semiconductor scribe line 5 is about 80 μm.

【0029】次いで、マグネトロンスパッタ装置に上記
のガラス基板とZnOターゲットおよびAgターゲット
をセットする。まず、アルゴンガス圧力を2mtor
r、基板温度を200℃に設定し、放電パワー200W
でRF放電してZnOターゲットをスパッタすることに
より、1000Å厚のZnO層を形成する。次に、アル
ゴンガス圧力2mtorr、成膜温度を室温に設定し、
放電パワー200Wで直流放電してAgターゲットをス
パッタすることにより、2000Å厚のAg層を形成す
る。こうして、ZnO層とAg層を積層した裏面電極6
を形成する。
Next, the glass substrate, the ZnO target and the Ag target are set in a magnetron sputtering apparatus. First, the argon gas pressure was set to 2 mtorr.
r, the substrate temperature was set to 200 ° C., and the discharge power was 200 W
And a ZnO target is sputtered to form a ZnO layer having a thickness of 1000 °. Next, an argon gas pressure of 2 mtorr and a film formation temperature of room temperature were set,
An Ag target is sputtered with a DC discharge at a discharge power of 200 W to form an Ag layer having a thickness of 2000 mm. In this manner, the back electrode 6 in which the ZnO layer and the Ag layer are laminated
To form

【0030】マグネトロンスパッタ装置から取り出した
ガラス基板1を再びレーザー加工機のXYテーブル上に
設置し、ガラス基板1の隅に設けたアライメントマーク
10を参照して、XYテーブルによりXY補正およびθ
補正を行う。Qスイッチ周波数10kHz、平均出力
0.8WのYAGレーザー第2高調波光を、透明電極ス
クライブ線3から約300μmずらした位置に照射して
裏面電極6をスクライブする。図1に裏面電極スクライ
ブ線7を示す。裏面電極スクライブ線7の幅は約80μ
mとする。
The glass substrate 1 taken out of the magnetron sputtering apparatus is set again on the XY table of the laser beam machine, and the XY correction and θ are performed by the XY table with reference to the alignment marks 10 provided at the corners of the glass substrate 1.
Make corrections. A second-harmonic light of a YAG laser having a Q switch frequency of 10 kHz and an average output of 0.8 W is applied to a position shifted by about 300 μm from the transparent electrode scribe line 3 to scribe the back electrode 6. FIG. 1 shows a back electrode scribe line 7. The width of the back electrode scribe line 7 is about 80 μ
m.

【0031】次いで、両端の単位セル(ストリング)1
1,11の外側にバスバー電極形成領域を確保する。ま
た、ガラス基板1の周縁部と太陽電池セルの活性部とを
電気的に分離するために、ガラス基板1の周縁部を全周
にわたりレーザースクライブする。さらに、バスバー電
極12を形成して、電極取り出しのための配線(図示せ
ず)を接続する。
Next, unit cells (strings) 1 at both ends
A busbar electrode formation region is secured outside of the first and the first. In addition, in order to electrically separate the peripheral portion of the glass substrate 1 from the active portion of the solar cell, the peripheral portion of the glass substrate 1 is laser scribed over the entire circumference. Further, a bus bar electrode 12 is formed, and a wiring (not shown) for taking out the electrode is connected.

【0032】上記の半導体層4形成工程で、半導体層形
成が完了してCVD装置から取り出された直後の基板は
高温で、時間経過と共に室温まで冷却される。上記の半
導体層4のスクライブ工程を、ガラス基板1をCVD装
置から取り出した後にレーザー加工機に設置するまでの
放置時間を10分〜40分までの範囲で変え、ガラス基
板1の温度が異なる条件で行った。各層のレーザースク
ライブ工程におけるスクライブ間隔は、基板温度が室温
(25℃)の基板を用いて設定した。ガラス基板1の温
度は表面温度計により測定した。そして、1本目(スク
ライブ開始端)の透明電極スクライブ線3と半導体スク
ライブ線5との間隔S1と、48本目(スクライブ終了
端)の透明電極スクライブ線3と半導体スクライブ線5
との間隔S48との差(S1−S48)を求めた。透明電極
2のスクライブ時のガラス基板温度は、室温(25℃)
でスクライブ間隔設定時の基板温度と同じであり、設定
通りの間隔でスクライブされていると考えてよい。この
結果を表1に示す。また、図3にガラス基板温度が50
℃のときのスクライブ開始端およびスクライブ終了端の
状態を示し、図4にガラス基板温度が28〜29℃のと
きのスクライブ開始端およびスクライブ終了端の状態を
示す。
In the above-described step of forming the semiconductor layer 4, the substrate immediately after the completion of the formation of the semiconductor layer and taken out of the CVD apparatus is at a high temperature, and is cooled to room temperature over time. In the scribing step of the semiconductor layer 4, the leaving time until the glass substrate 1 is taken out of the CVD apparatus and placed in a laser processing machine is changed in a range of 10 minutes to 40 minutes, and the temperature of the glass substrate 1 is different. I went in. The scribing interval in the laser scribing step for each layer was set using a substrate having a substrate temperature of room temperature (25 ° C.). The temperature of the glass substrate 1 was measured by a surface thermometer. The interval S1 between the first (scribe start end) transparent electrode scribe line 3 and the semiconductor scribe line 5, the 48th (scribe end end) transparent electrode scribe line 3 and the semiconductor scribe line 5
The difference (S1-S48) from the interval S48 was determined. The glass substrate temperature at the time of scribing the transparent electrode 2 is room temperature (25 ° C.)
, Which is the same as the substrate temperature at the time of setting the scribe interval, and it may be considered that the scribe is performed at the set interval. Table 1 shows the results. FIG. 3 shows that the glass substrate temperature is 50.
FIG. 4 shows the state of the scribe start end and the end of the scribe when the glass substrate temperature is 28 to 29 ° C. FIG.

【0033】[0033]

【表1】 [Table 1]

【0034】表1および図3、図4からわかるように、
半導体層4のスクライブ時のガラス基板温度が高いほ
ど、(S1−S48)の値が大きくなっている。これは、
半導体層4のスクライブ時のガラス基板温度が高いほ
ど、48本目の透明電極スクライブ線3と半導体スクラ
イブ線5との間隔S48が狭くなることが主な原因であ
る。(S1−S48)の許容値は20μm程度である。半
導体層4のスクライブ工程におけるガラス基板温度が3
5℃以下、すなわちスクライブ間隔設定時の基板温度
(25℃)との差が10℃以下であれば、半導体層4の
スクライブを高精度に実施できることがわかる。
As can be seen from Table 1 and FIGS. 3 and 4,
As the temperature of the glass substrate at the time of scribing the semiconductor layer 4 increases, the value of (S1-S48) increases. this is,
The main reason is that as the glass substrate temperature at the time of scribing the semiconductor layer 4 is higher, the interval S48 between the 48th transparent electrode scribe line 3 and the semiconductor scribe line 5 becomes smaller. The allowable value of (S1-S48) is about 20 μm. The glass substrate temperature in the scribing step of the semiconductor layer 4 is 3
It can be seen that if the difference from the substrate temperature (25 ° C.) at the time of setting the scribe interval is 10 ° C. or less, the scribing of the semiconductor layer 4 can be performed with high accuracy.

【0035】なお、上記の裏面電極6のスクライブ工程
に関しては、ガラス基板1をスパッタ装置から取り出し
た後にレーザー加工機に設置するまでの放置時間にかか
わらず、ガラス基板温度はほぼ室温(25℃)になって
おり、裏面電極6を高精度にスクライブすることができ
た。ただし、裏面電極6のスパッタ条件が変更されたよ
うな場合には、裏面電極スクライブ工程における基板温
度調整の設定値決定と、その基板温度でのスクライブ間
隔の設定を行う必要がある。
Regarding the scribing step of the back electrode 6, the temperature of the glass substrate is almost room temperature (25 ° C.) irrespective of the standing time until the glass substrate 1 is taken out of the sputtering apparatus and set in a laser beam machine. Thus, the back electrode 6 could be scribed with high accuracy. However, when the sputtering conditions of the back electrode 6 are changed, it is necessary to determine the set value of the substrate temperature adjustment in the back electrode scribing step and set the scribe interval at the substrate temperature.

【0036】[0036]

【発明の効果】以上詳述したように本発明の方法を用い
れば、薄膜太陽電池モジュールを構成する各層を高精度
でスクライブできる。したがって、単位セル間の分離領
域の面積を減少させて薄膜太陽電池モジュールの高集積
化を図り、その発電特性(特に電流)を大幅に改善でき
る。
As described in detail above, the layers of the thin-film solar cell module can be scribed with high accuracy by using the method of the present invention. Therefore, the area of the isolation region between the unit cells is reduced, the thin film solar cell module is highly integrated, and the power generation characteristics (in particular, the current) can be greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】薄膜太陽電池モジュールの断面図。FIG. 1 is a cross-sectional view of a thin-film solar cell module.

【図2】薄膜太陽電池モジュールの平面図。FIG. 2 is a plan view of the thin-film solar cell module.

【図3】ガラス基板温度が50℃のときのスクライブ開
始端およびスクライブ終了端の状態を示す図。
FIG. 3 is a diagram illustrating a state of a scribe start end and a scribe end end when a glass substrate temperature is 50 ° C.

【図4】ガラス基板温度が28〜29℃のときのスクラ
イブ開始端およびスクライブ終了端の状態を示す図。
FIG. 4 is a diagram showing a state of a scribe start end and a scribe end end when a glass substrate temperature is 28 to 29 ° C.

【符号の説明】[Explanation of symbols]

1…ガラス基板 2…透明電極 3…透明電極スクライブ線 4…半導体層 5…半導体スクライブ線 6…裏面電極 7…裏面電極スクライブ線 10…アライメントマーク 11…単位セル(ストリング) 12…バスバー電極 DESCRIPTION OF SYMBOLS 1 ... Glass substrate 2 ... Transparent electrode 3 ... Transparent electrode scribe line 4 ... Semiconductor layer 5 ... Semiconductor scribe line 6 ... Backside electrode 7 ... Backside electrode scribe line 10 ... Alignment mark 11 ... Unit cell (string) 12 ... Bus bar electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に透明電極層を形成してレーザー
スクライブする工程と、透明電極層上に半導体層を形成
してレーザースクライブする工程と、半導体層上に裏面
電極層を形成してレーザースクライブする工程とを有す
る薄膜太陽電池モジュールの製造方法において、前記各
層レーザースクライブ工程におけるスクライブ時基板温
度を設定値±10℃以内の範囲に調整することを特徴と
する薄膜太陽電池モジュールの製造方法。
A step of forming a transparent electrode layer on a substrate and performing laser scribing; a step of forming a semiconductor layer on the transparent electrode layer and performing laser scribing; A method of manufacturing a thin film solar cell module having a scribing step, wherein the substrate temperature at the time of scribing in the laser scribing step of each layer is adjusted within a set value ± 10 ° C.
【請求項2】 スクライブ時基板温度の調整範囲が±5
℃以内であることを特徴とする請求項1の薄膜太陽電池
モジュールの製造方法。
2. The adjustment range of the substrate temperature during scribing is ± 5.
The method for manufacturing a thin-film solar cell module according to claim 1, wherein the temperature is within ° C.
【請求項3】 スクライブ時基板温度の調整範囲が±2
℃以内であることを特徴とする請求項1の薄膜太陽電池
モジュールの製造方法。
3. The adjustment range of the substrate temperature during scribing is ± 2.
The method for manufacturing a thin-film solar cell module according to claim 1, wherein the temperature is within ° C.
JP11166673A 1999-06-14 1999-06-14 Manufacture of thin film solar battery module Pending JP2000353816A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11166673A JP2000353816A (en) 1999-06-14 1999-06-14 Manufacture of thin film solar battery module
EP00105304A EP1061589A3 (en) 1999-06-14 2000-03-15 Method of fabricating thin-film photovoltaic module
AU22333/00A AU766727B2 (en) 1999-06-14 2000-03-15 Method of fabricating thin-film photovoltaic module
US09/525,494 US6455347B1 (en) 1999-06-14 2000-03-15 Method of fabricating thin-film photovoltaic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11166673A JP2000353816A (en) 1999-06-14 1999-06-14 Manufacture of thin film solar battery module

Publications (1)

Publication Number Publication Date
JP2000353816A true JP2000353816A (en) 2000-12-19

Family

ID=15835612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11166673A Pending JP2000353816A (en) 1999-06-14 1999-06-14 Manufacture of thin film solar battery module

Country Status (1)

Country Link
JP (1) JP2000353816A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140885A (en) * 2006-11-30 2008-06-19 Mitsubishi Heavy Ind Ltd Manufacturing system for solar cell panel and manufacturing method of solar cell panel
JP2008283023A (en) * 2007-05-11 2008-11-20 Mitsubishi Heavy Ind Ltd Production process of photoelectric conversion device
JP2009146949A (en) * 2007-12-11 2009-07-02 Disco Abrasive Syst Ltd Wafer dividing method
JP2010183115A (en) * 2010-05-21 2010-08-19 Sharp Corp Method for manufacturing thin film solar cell
JP2010232454A (en) * 2009-03-27 2010-10-14 Fujifilm Corp Substrate and positioning method thereof, photoelectric conversion device and manufacturing method and apparatus therefor, and solar cell
WO2011096436A1 (en) 2010-02-03 2011-08-11 シャープ株式会社 Method for manufacturing photoelectric conversion device and light beam irradiation processing device
JP2012066281A (en) * 2010-09-24 2012-04-05 Kataoka Seisakusho:Kk Laser beam machine
CN112786737A (en) * 2021-01-26 2021-05-11 凯盛光伏材料有限公司 CIGS thin-film solar cell module and scribing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140885A (en) * 2006-11-30 2008-06-19 Mitsubishi Heavy Ind Ltd Manufacturing system for solar cell panel and manufacturing method of solar cell panel
JP2008283023A (en) * 2007-05-11 2008-11-20 Mitsubishi Heavy Ind Ltd Production process of photoelectric conversion device
JP2009146949A (en) * 2007-12-11 2009-07-02 Disco Abrasive Syst Ltd Wafer dividing method
JP2010232454A (en) * 2009-03-27 2010-10-14 Fujifilm Corp Substrate and positioning method thereof, photoelectric conversion device and manufacturing method and apparatus therefor, and solar cell
WO2011096436A1 (en) 2010-02-03 2011-08-11 シャープ株式会社 Method for manufacturing photoelectric conversion device and light beam irradiation processing device
JP2010183115A (en) * 2010-05-21 2010-08-19 Sharp Corp Method for manufacturing thin film solar cell
JP2012066281A (en) * 2010-09-24 2012-04-05 Kataoka Seisakusho:Kk Laser beam machine
CN112786737A (en) * 2021-01-26 2021-05-11 凯盛光伏材料有限公司 CIGS thin-film solar cell module and scribing method thereof

Similar Documents

Publication Publication Date Title
US6455347B1 (en) Method of fabricating thin-film photovoltaic module
US8846419B2 (en) Thin layer solar cell module and method for producing it
JP3510740B2 (en) Manufacturing method of integrated thin-film solar cell
JP3056200B1 (en) Method of manufacturing thin film photoelectric conversion device
US7755157B2 (en) Photovoltaic device and manufacturing method of photovoltaic device
JP2009512214A (en) Method for manufacturing n-type polycrystalline silicon solar cell
JP2000353816A (en) Manufacture of thin film solar battery module
JP3655025B2 (en) Thin film photoelectric conversion device and manufacturing method thereof
JP2000150944A (en) Solar cell module
US4954181A (en) Solar cell module and method of manufacture
JP4171166B2 (en) Photovoltaic device and manufacturing method thereof
JP2000349325A (en) Thin film solar battery module
KR101047170B1 (en) Solar cell and manufacturing method
JP2001156026A (en) Semiconductor elements and manufacturing method therefor
JP2000133828A (en) Thin-film solar cell and manufacture thereof
JP3243229B2 (en) Solar cell module
JP2002280580A (en) Integrated photovoltaic device and manufacturing method therefor
JP2010034230A (en) Thin-film solar cell and surface electrode for thin-film solar cell
JP2002231983A (en) Method for estimating characteristic of semiconductor film and method for manufacturing photovoltaic element and solar battery module by using the same
JP2001237442A (en) Solar cell and its manufacturing method
JPH0282655A (en) Manufacture of photovolatic device
JP2000261019A (en) Solar battery module
JPS63283077A (en) Manufacture of solar cell
JP3540149B2 (en) Thin film deposition method by plasma CVD
TWI427809B (en) Manufacturing method for silicon based thin film solar cell module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714