JP2000353157A - カウンタの分割分散配置装置 - Google Patents
カウンタの分割分散配置装置Info
- Publication number
- JP2000353157A JP2000353157A JP11165821A JP16582199A JP2000353157A JP 2000353157 A JP2000353157 A JP 2000353157A JP 11165821 A JP11165821 A JP 11165821A JP 16582199 A JP16582199 A JP 16582199A JP 2000353157 A JP2000353157 A JP 2000353157A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- master
- local
- master counter
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
- H03K21/406—Synchronisation of counters
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 マスタカウンタと各機能ブロックをマスタカ
ウンタ値参照バスで接続した場合は、バスの値が頻繁に
変化するので、消費電力が大きくなる。また、各機能ブ
ロックにカウンタを設けた場合は、バスによる消費電力
は抑えられるが、ハードウエア量が増大するという課題
があった。 【解決手段】 １つのマスタカウンタとそれぞれローカ
ルカウンタを有する複数の機能ブロックとを備えたカウ
ンタの分割分散配置装置において、前記各ローカルカウ
ンタは、頻繁に変化する下位ｎビットのカウンタのみを
有し、変化の少ない上位Ｎビット値は、前記マスタカウ
ンタ値を参照するものである。
ウンタ値参照バスで接続した場合は、バスの値が頻繁に
変化するので、消費電力が大きくなる。また、各機能ブ
ロックにカウンタを設けた場合は、バスによる消費電力
は抑えられるが、ハードウエア量が増大するという課題
があった。 【解決手段】 １つのマスタカウンタとそれぞれローカ
ルカウンタを有する複数の機能ブロックとを備えたカウ
ンタの分割分散配置装置において、前記各ローカルカウ
ンタは、頻繁に変化する下位ｎビットのカウンタのみを
有し、変化の少ない上位Ｎビット値は、前記マスタカウ
ンタ値を参照するものである。
Description
【０００１】
【発明の属する技術分野】この発明は、１つのマスタカ
ウンタとそれぞれローカルカウンタを有する複数の機能
ブロックとを備えたカウンタの分割分散配置装置に関す
るものである。
ウンタとそれぞれローカルカウンタを有する複数の機能
ブロックとを備えたカウンタの分割分散配置装置に関す
るものである。
【０００２】
【従来の技術】ＬＳＩの集積度が増すに従って、各素子
に対する配線の消費電力が増大し、チップ装置全体の消
費電力に与える影響が大きくなっている。また、システ
ムＬＳＩなど、複数の機能ブロックを１チップ化した装
置などは、装置内の機能ブロック数が多くなり、各機能
ブロックをつなぐ配線長も長くなる。従って、各機能ブ
ロックで共通に参照する信号の消費電力を抑えることは
重要である。システムＬＳＩでは、機能単位で構成され
るブロックが複数存在し、各機能ブロックが協調して動
作を行うためにチップ装置内での共通時刻などが存在す
る。例えば、再生専用ディスク用ＤＶＤ規格（再生専用
ディスク用ＤＶＤ規格／パート３ ビデオ規格 バージ
ョン １．０ システム・モデル参照）では、Ｓｙｓｔ
ｅｍ Ｔｉｍｅ Ｃｌｏｃｋ（ＳＴＣ）を複数のデコー
ダ（Ｖｉｄｅｏ Ｓｕｂ−ｐｉｃｔｕｒｅ，ＰＣＩ，Ａ
ｕｄｉｏ）が参照する。このＳＴＣはタイマでありその
値は規則的に頻繁に変化する。
に対する配線の消費電力が増大し、チップ装置全体の消
費電力に与える影響が大きくなっている。また、システ
ムＬＳＩなど、複数の機能ブロックを１チップ化した装
置などは、装置内の機能ブロック数が多くなり、各機能
ブロックをつなぐ配線長も長くなる。従って、各機能ブ
ロックで共通に参照する信号の消費電力を抑えることは
重要である。システムＬＳＩでは、機能単位で構成され
るブロックが複数存在し、各機能ブロックが協調して動
作を行うためにチップ装置内での共通時刻などが存在す
る。例えば、再生専用ディスク用ＤＶＤ規格（再生専用
ディスク用ＤＶＤ規格／パート３ ビデオ規格 バージ
ョン １．０ システム・モデル参照）では、Ｓｙｓｔ
ｅｍ Ｔｉｍｅ Ｃｌｏｃｋ（ＳＴＣ）を複数のデコー
ダ（Ｖｉｄｅｏ Ｓｕｂ−ｐｉｃｔｕｒｅ，ＰＣＩ，Ａ
ｕｄｉｏ）が参照する。このＳＴＣはタイマでありその
値は規則的に頻繁に変化する。
【０００３】上記ＳＴＣの値をチップ装置内の複数のブ
ロックで参照する場合、図５のようにマスターとなるカ
ウンタを１つ設け、そのマスタカウンタの内容を各ブロ
ックで参照する構成では、接続しているバスの値が頻繁
に変化するので、消費電力が大きくなる。
ロックで参照する場合、図５のようにマスターとなるカ
ウンタを１つ設け、そのマスタカウンタの内容を各ブロ
ックで参照する構成では、接続しているバスの値が頻繁
に変化するので、消費電力が大きくなる。
【０００４】一方、図６のように各機能ブロックにカウ
ンタを設け、共通の制御信号（リセット信号）で各カウ
ンタの同期をとる構成にすると、バスが存在しないため
消費電力は抑えられるが、各機能ブロックにカウンタを
設けることが必要になり、ハードウエア量が増大する。
ンタを設け、共通の制御信号（リセット信号）で各カウ
ンタの同期をとる構成にすると、バスが存在しないため
消費電力は抑えられるが、各機能ブロックにカウンタを
設けることが必要になり、ハードウエア量が増大する。
【０００５】
【発明が解決しようとする課題】従来のカウンタの分割
分散配置装置は以上のように構成されているので、タイ
マカウンタなど、カウント値が規則的に頻繁に変化する
マスタカウンタのカウント値を各機能ブロックで参照す
る場合、マスタカウンタと各機能ブロックを接続してい
るバスの値が頻繁に変化するので、消費電力が大きくな
るという課題があった。また、各機能ブロックにカウン
タを設けた場合は、バスによる消費電力は抑えられる
が、ハードウエア量が増大するという課題があった。
分散配置装置は以上のように構成されているので、タイ
マカウンタなど、カウント値が規則的に頻繁に変化する
マスタカウンタのカウント値を各機能ブロックで参照す
る場合、マスタカウンタと各機能ブロックを接続してい
るバスの値が頻繁に変化するので、消費電力が大きくな
るという課題があった。また、各機能ブロックにカウン
タを設けた場合は、バスによる消費電力は抑えられる
が、ハードウエア量が増大するという課題があった。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、バス値の変化回数を抑え、消費電
力を少なくすることを目的とする。
めになされたもので、バス値の変化回数を抑え、消費電
力を少なくすることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るカウンタ
の分割分散配置装置は、マスタカウンタの頻繁に変化す
る下位ｎビットに対応するローカルカウンタと、前記マ
スタカウンタおよび前記ローカルカウンタのリセット端
子にリセット信号を供給するリセット信号供給線と、前
記マスタカウンタおよび前記ローカルカウンタのカウン
タ端子にクロックを供給するクロック供給線とを備え、
前記ローカルカウンタを有する機能ブロックは前記マス
タカウンタの上位Ｎビットの内容をマスタカウンタ値参
照バスを介して参照するものである。
の分割分散配置装置は、マスタカウンタの頻繁に変化す
る下位ｎビットに対応するローカルカウンタと、前記マ
スタカウンタおよび前記ローカルカウンタのリセット端
子にリセット信号を供給するリセット信号供給線と、前
記マスタカウンタおよび前記ローカルカウンタのカウン
タ端子にクロックを供給するクロック供給線とを備え、
前記ローカルカウンタを有する機能ブロックは前記マス
タカウンタの上位Ｎビットの内容をマスタカウンタ値参
照バスを介して参照するものである。
【０００８】この発明に係るカウンタの分割分散配置装
置は、マスタカウンタの頻繁に変化する下位ｎビットに
対応するローカルカウンタと、前記マスタカウンタおよ
びローカルカウンタのリセット端子に接続されたリセッ
ト信号供給線と、前記マスタカウンタおよびローカルカ
ウンタのカウンタ端子にカウント制御信号を供給するカ
ウント制御信号供給線とを備え、前記ローカルカウンタ
を有する機能ブロックは前記マスタカウンタの上位Ｎビ
ットの内容をマスタカウンタ値参照バスを介して参照す
るものである。
置は、マスタカウンタの頻繁に変化する下位ｎビットに
対応するローカルカウンタと、前記マスタカウンタおよ
びローカルカウンタのリセット端子に接続されたリセッ
ト信号供給線と、前記マスタカウンタおよびローカルカ
ウンタのカウンタ端子にカウント制御信号を供給するカ
ウント制御信号供給線とを備え、前記ローカルカウンタ
を有する機能ブロックは前記マスタカウンタの上位Ｎビ
ットの内容をマスタカウンタ値参照バスを介して参照す
るものである。
【０００９】この発明に係るカウンタの分割分散配置装
置は、マスタカウンタの頻繁に変化する下位ｎビットに
対応するローカルカウンタと、前記マスタカウンタおよ
びローカルカウンタのセット端子に設定制御信号を供給
する設定制御信号供給線と、前記マスタカウンタおよび
ローカルカウンタのカウンタ端子にクロックを供給する
クロック供給線とを備え、前記ローカルカウンタを有す
る機能ブロックは前記マスタカウンタの上位Ｎビットの
内容をマスタカウンタ値参照バスを介して参照するもの
である。
置は、マスタカウンタの頻繁に変化する下位ｎビットに
対応するローカルカウンタと、前記マスタカウンタおよ
びローカルカウンタのセット端子に設定制御信号を供給
する設定制御信号供給線と、前記マスタカウンタおよび
ローカルカウンタのカウンタ端子にクロックを供給する
クロック供給線とを備え、前記ローカルカウンタを有す
る機能ブロックは前記マスタカウンタの上位Ｎビットの
内容をマスタカウンタ値参照バスを介して参照するもの
である。
【００１０】この発明に係るカウンタの分割分散配置装
置は、マスタカウンタの頻繁に変化する下位ｎビットに
対応するローカルカウンタと、外部から供給される設定
制御信号に基づいて前記マスタカウンタのリセット端子
にセット信号を、ローカルカウンタのリセット端子にセ
ット信号を供給するカウンタ制御回路と、前記マスタカ
ウンタおよびローカルカウンタのカウンタ端子にクロッ
クを供給するクロック供給線とを備え、前記ローカルカ
ウンタを有する機能ブロックは前記マスタカウンタの上
位Ｎビットの内容をマスタカウンタ値参照バスを介して
参照するものである。
置は、マスタカウンタの頻繁に変化する下位ｎビットに
対応するローカルカウンタと、外部から供給される設定
制御信号に基づいて前記マスタカウンタのリセット端子
にセット信号を、ローカルカウンタのリセット端子にセ
ット信号を供給するカウンタ制御回路と、前記マスタカ
ウンタおよびローカルカウンタのカウンタ端子にクロッ
クを供給するクロック供給線とを備え、前記ローカルカ
ウンタを有する機能ブロックは前記マスタカウンタの上
位Ｎビットの内容をマスタカウンタ値参照バスを介して
参照するものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態に
ついて説明する。 実施の形態１．図１はこの発明の実施の形態１によるカ
ウンタの分割分散配置装置のハードウエア構成を示すも
ので、図１において、１はチップ装置、２はチップ装置
１に設けた全ビットを保持するマスタカウンタ、３ａ〜
３ｎはカウンタのチップ装置１に設けた機能ブロック、
４ａ〜４ｎはそれぞれの機能ブロック３ａ〜３ｎに設け
た頻繁に変化する下位ｎビットだけを保持するローカル
カウンタで、フルカウントの次は０に戻る構成となって
いる。５ａ〜５ｎはローカルカウンタ４ａ〜４ｎのカウ
ンタ値を参照する内部回路、６はマスタカウンタ２およ
びローカルカウンタ４ａ〜４ｎのリセット端子に接続さ
れたリセット信号線、７はマスタカウンタ２およびロー
カルカウンタ４ａ〜４ｎのカウンタ端子に接続されたク
ロック供給線、８はマスタカウンタ２の上位Ｎビットを
ローカルカウンタ４ａ〜４ｎで参照するためのマスタカ
ウンタ値参照バスである。
ついて説明する。 実施の形態１．図１はこの発明の実施の形態１によるカ
ウンタの分割分散配置装置のハードウエア構成を示すも
ので、図１において、１はチップ装置、２はチップ装置
１に設けた全ビットを保持するマスタカウンタ、３ａ〜
３ｎはカウンタのチップ装置１に設けた機能ブロック、
４ａ〜４ｎはそれぞれの機能ブロック３ａ〜３ｎに設け
た頻繁に変化する下位ｎビットだけを保持するローカル
カウンタで、フルカウントの次は０に戻る構成となって
いる。５ａ〜５ｎはローカルカウンタ４ａ〜４ｎのカウ
ンタ値を参照する内部回路、６はマスタカウンタ２およ
びローカルカウンタ４ａ〜４ｎのリセット端子に接続さ
れたリセット信号線、７はマスタカウンタ２およびロー
カルカウンタ４ａ〜４ｎのカウンタ端子に接続されたク
ロック供給線、８はマスタカウンタ２の上位Ｎビットを
ローカルカウンタ４ａ〜４ｎで参照するためのマスタカ
ウンタ値参照バスである。
【００１２】なお、上記のマスタカウンタ２およびロー
カルカウンタ４ａ〜４ｎは、リセット端子へのリセット
信号がアサートされると、カウンタ値のリセットを行
い、リセット解除後はカウンタ端子へのクロック信号の
変化に従ってカウンタ動作を行う一般的なリセットつき
カウンタでその内部構成などは問わない。
カルカウンタ４ａ〜４ｎは、リセット端子へのリセット
信号がアサートされると、カウンタ値のリセットを行
い、リセット解除後はカウンタ端子へのクロック信号の
変化に従ってカウンタ動作を行う一般的なリセットつき
カウンタでその内部構成などは問わない。
【００１３】次に動作について説明する。各機能ブロッ
ク３ａ〜３ｎの内部回路５ａ〜５ｎにおけるカウント値
の参照は、上位Ｎビットはマスタカウンタ値参照バス８
の値を、下位ｎビットはローカルカウンタ値を参照す
る。内部回路５ａ〜５ｎでの参照はバス値およびローカ
ルカウンタ値を直接参照する構成、一旦ラッチして参照
する構成などを採ることができるが、これらの構成はこ
の発明とは関連しないので、詳細な説明は省略する。
ク３ａ〜３ｎの内部回路５ａ〜５ｎにおけるカウント値
の参照は、上位Ｎビットはマスタカウンタ値参照バス８
の値を、下位ｎビットはローカルカウンタ値を参照す
る。内部回路５ａ〜５ｎでの参照はバス値およびローカ
ルカウンタ値を直接参照する構成、一旦ラッチして参照
する構成などを採ることができるが、これらの構成はこ
の発明とは関連しないので、詳細な説明は省略する。
【００１４】ここで、カウンタのカウント制御はクロッ
クで行う場合を考える。マスタカウンタ２およびローカ
ルカウンタ４ａ〜４ｎに接続されたリセット信号線６が
アサートされると、各ローカルカウンタ４ａ〜４ｎはた
とえば０にリセットされる。リセットが解除されると、
カウンタ２および４ａ〜４ｎはクロックに同期してカウ
ントを始める。マスタカウンタ２の下位ｎビット部とロ
ーカルカウンタ４ａ〜４ｎはカウント値が一致している
ので、各機能ブロック３ａ〜３ｎでの参照値も一致す
る。
クで行う場合を考える。マスタカウンタ２およびローカ
ルカウンタ４ａ〜４ｎに接続されたリセット信号線６が
アサートされると、各ローカルカウンタ４ａ〜４ｎはた
とえば０にリセットされる。リセットが解除されると、
カウンタ２および４ａ〜４ｎはクロックに同期してカウ
ントを始める。マスタカウンタ２の下位ｎビット部とロ
ーカルカウンタ４ａ〜４ｎはカウント値が一致している
ので、各機能ブロック３ａ〜３ｎでの参照値も一致す
る。
【００１５】以上のように、この実施の形態１によれ
ば、変化が少ないローカルカウンタ４ａ〜４ｎの上位ビ
ットのみを、マスタカウンタ２のカウンタ値を参照する
ようにしたので、マスタカウンタ２とローカルカウンタ
４ａ〜４ｎを接続するマスタカウンタ値参照バス８の値
の変化は少なく、消費電力を抑えることができる。ま
た、各機能ブロック３ａ〜３ｎには、カウンタの下位の
必要なビット数だけのカウンタを持てばよいので、ハー
ドウエア量を抑えることができる。この結果、ハードウ
エア量を増やすことなく、バスの消費電力を抑えること
ができる。
ば、変化が少ないローカルカウンタ４ａ〜４ｎの上位ビ
ットのみを、マスタカウンタ２のカウンタ値を参照する
ようにしたので、マスタカウンタ２とローカルカウンタ
４ａ〜４ｎを接続するマスタカウンタ値参照バス８の値
の変化は少なく、消費電力を抑えることができる。ま
た、各機能ブロック３ａ〜３ｎには、カウンタの下位の
必要なビット数だけのカウンタを持てばよいので、ハー
ドウエア量を抑えることができる。この結果、ハードウ
エア量を増やすことなく、バスの消費電力を抑えること
ができる。
【００１６】実施の形態２．図２はこの発明の実施の形
態２によるカウンタの分割分散配置装置のハードウエア
構成を示すもので、前記図１に示す実施の形態１と同一
の部分には同一符号を付して重複説明を省略する。図２
において、９はマスタカウンタ２およびローカルカウン
タ４ａ〜４ｎのカウンタ端子に接続されたカウント制御
信号線である。
態２によるカウンタの分割分散配置装置のハードウエア
構成を示すもので、前記図１に示す実施の形態１と同一
の部分には同一符号を付して重複説明を省略する。図２
において、９はマスタカウンタ２およびローカルカウン
タ４ａ〜４ｎのカウンタ端子に接続されたカウント制御
信号線である。
【００１７】次に動作について説明する。カウント制御
信号線９を介して外部から供給されたカウント制御信号
によって、マスタカウンタ２およびローカルカウンタ４
ａ〜４ｎをカウント動作させる以外は、前記図１に示す
実施の形態１と同様の動作を行う。
信号線９を介して外部から供給されたカウント制御信号
によって、マスタカウンタ２およびローカルカウンタ４
ａ〜４ｎをカウント動作させる以外は、前記図１に示す
実施の形態１と同様の動作を行う。
【００１８】以上のようにこの実施の形態２によれば、
図示しない外部回路（イベント）の動作によってカウン
ト動作が行われる場合でも、実施の形態１を適用して、
同様の効果を発揮することができる。
図示しない外部回路（イベント）の動作によってカウン
ト動作が行われる場合でも、実施の形態１を適用して、
同様の効果を発揮することができる。
【００１９】実施の形態３．図３はこの発明の実施の形
態３によるカウンタの分割分散配置装置のハードウエア
構成を示すもので、前記図１に示す実施の形態１と同一
の部分には同一符号を付して重複説明を省略する。図３
において、１０はマスタカウンタ２およびローカルカウ
ンタ４ａ〜４ｎのセット端子に接続された設定制御信号
線、１１はマスタカウンタ２の下位の必要なビット数だ
けのカウント値をローカルカウンタ４ａ〜４ｎに供給す
るローカルカウンタ設定値バスである。
態３によるカウンタの分割分散配置装置のハードウエア
構成を示すもので、前記図１に示す実施の形態１と同一
の部分には同一符号を付して重複説明を省略する。図３
において、１０はマスタカウンタ２およびローカルカウ
ンタ４ａ〜４ｎのセット端子に接続された設定制御信号
線、１１はマスタカウンタ２の下位の必要なビット数だ
けのカウント値をローカルカウンタ４ａ〜４ｎに供給す
るローカルカウンタ設定値バスである。
【００２０】マスタカウンタ２およびローカルカウンタ
４ａ〜４ｎは、セット端子に対する設定制御信号がアサ
ートされると、設定値をカウンタにセットし、設定制御
信号解除後はカウント端子への動作信号の変化に従って
カウント動作を行う、一般的なセットつきカウンタでそ
の内部構成などは特に問わない。
４ａ〜４ｎは、セット端子に対する設定制御信号がアサ
ートされると、設定値をカウンタにセットし、設定制御
信号解除後はカウント端子への動作信号の変化に従って
カウント動作を行う、一般的なセットつきカウンタでそ
の内部構成などは特に問わない。
【００２１】以上のように、この実施の形態３によれ
ば、設定値のローカルカウンタ４ａ〜４ｎに相当する部
分を、ローカルカウンタ設定値バス１１でローカルカウ
ンタに接続し、設定制御信号に従ってマスタカウンタと
ローカルカウンタへ設定値をセットする。この結果、マ
スタカウンタとローカルカウンタに任意の値を設定する
ことができる。
ば、設定値のローカルカウンタ４ａ〜４ｎに相当する部
分を、ローカルカウンタ設定値バス１１でローカルカウ
ンタに接続し、設定制御信号に従ってマスタカウンタと
ローカルカウンタへ設定値をセットする。この結果、マ
スタカウンタとローカルカウンタに任意の値を設定する
ことができる。
【００２２】実施の形態４．図４はこの発明の実施の形
態４によるカウンタの分割分散配置装置のハードウエア
構成を示すもので、前記図３に示す実施の形態３と同一
の部分には同一符号を付して重複説明を省略する。図４
において、マスタカウンタ２およびローカルカウンタ４
ａ〜４ｎのセット端子に対する設定制御信号線１０の途
中にカウント制御回路１２を設けたものである。このカ
ウント制御回路１２は、クロックをカウントするカウン
タ１２ａと、このカウンタ１２ａのカウント値と設定値
のローカルカウンタ対応部分値との一致を検出する比較
回路１２ｂと、外部から供給される設定制御信号を受け
てマスタセット信号を生成するマスタセット信号生成回
路１２ｃを有する。
態４によるカウンタの分割分散配置装置のハードウエア
構成を示すもので、前記図３に示す実施の形態３と同一
の部分には同一符号を付して重複説明を省略する。図４
において、マスタカウンタ２およびローカルカウンタ４
ａ〜４ｎのセット端子に対する設定制御信号線１０の途
中にカウント制御回路１２を設けたものである。このカ
ウント制御回路１２は、クロックをカウントするカウン
タ１２ａと、このカウンタ１２ａのカウント値と設定値
のローカルカウンタ対応部分値との一致を検出する比較
回路１２ｂと、外部から供給される設定制御信号を受け
てマスタセット信号を生成するマスタセット信号生成回
路１２ｃを有する。
【００２３】次に動作について説明する。カウント制御
回路１２は、設定制御信号の供給を受けると、カウンタ
１２ａが作動を開始してクロックをカウントし、マスタ
セット信号生成回路１２ｃが作動を開始してマスタセッ
ト信号をマスタカウンタ２のセット端子に供給する。マ
スタカウンタ２はマスタセット信号の供給を受けると、
外部から供給された設定値を設定し、以後マスタセット
信号が供給されている間はクロックの供給に係わらずそ
の内容は変化しない。一方、設定制御信号をローカルリ
セット信号としてリセット端子に受けたローカルカウン
タ４ａ〜４ｎは同時に動作を開始してクロックをカウン
トする。このカウント値は上記カウンタ１２ａのカウン
ト値と一致している。
回路１２は、設定制御信号の供給を受けると、カウンタ
１２ａが作動を開始してクロックをカウントし、マスタ
セット信号生成回路１２ｃが作動を開始してマスタセッ
ト信号をマスタカウンタ２のセット端子に供給する。マ
スタカウンタ２はマスタセット信号の供給を受けると、
外部から供給された設定値を設定し、以後マスタセット
信号が供給されている間はクロックの供給に係わらずそ
の内容は変化しない。一方、設定制御信号をローカルリ
セット信号としてリセット端子に受けたローカルカウン
タ４ａ〜４ｎは同時に動作を開始してクロックをカウン
トする。このカウント値は上記カウンタ１２ａのカウン
ト値と一致している。
【００２４】そして、カウンタ１２ａのカウント値とマ
スタカウンタ２に設定されたローカルカウンタ対応部分
値とを比較している比較回路１２ｂが両者の一致を検出
すると、その一致検出信号をマスタセット信号生成回路
１２ｃに供給して、マスタカウンタ２のセット端子に対
するマスタセット信号の供給を停止させるため、以後、
マスタカウンタ２もローカルカウンタ４ａ〜４ｎととも
にクロックのカウントを開始する。
スタカウンタ２に設定されたローカルカウンタ対応部分
値とを比較している比較回路１２ｂが両者の一致を検出
すると、その一致検出信号をマスタセット信号生成回路
１２ｃに供給して、マスタカウンタ２のセット端子に対
するマスタセット信号の供給を停止させるため、以後、
マスタカウンタ２もローカルカウンタ４ａ〜４ｎととも
にクロックのカウントを開始する。
【００２５】以上のように、この実施の形態４によれ
ば、マスタカウンタとは独立にローカルカウンタの制御
ができるようにしたので、ローカルカウンタ対応部分値
に到達するまで、ローカルカウンタ４ａ〜４ｎを動作さ
せることにより、専用バスを備えることなく、ローカル
カウンタ４ａ〜４ｎに任意の値を設定することができ
る。
ば、マスタカウンタとは独立にローカルカウンタの制御
ができるようにしたので、ローカルカウンタ対応部分値
に到達するまで、ローカルカウンタ４ａ〜４ｎを動作さ
せることにより、専用バスを備えることなく、ローカル
カウンタ４ａ〜４ｎに任意の値を設定することができ
る。
【００２６】
【発明の効果】以上のように、この発明によれば、マス
タカウンタの頻繁に変化する下位ｎビットに対応するロ
ーカルカウンタを各機能ブロックに設け、変化の少ない
上位Ｎビットは、前記マスタカウンタ値を参照するよう
に構成したので、マスタカウンタとローカルカウンタを
接続するマスタカウンタ値参照バスの値の変化は少な
く、消費電力を抑えることができる。また、各機能ブロ
ックには、カウンタの下位の必要なビット数だけのカウ
ンタを持てばよいので、ハードウエア量を抑えることが
できる。この結果、ハードウエア量を増やすことなく、
バスの消費電力を抑えることができる効果が得られる。
タカウンタの頻繁に変化する下位ｎビットに対応するロ
ーカルカウンタを各機能ブロックに設け、変化の少ない
上位Ｎビットは、前記マスタカウンタ値を参照するよう
に構成したので、マスタカウンタとローカルカウンタを
接続するマスタカウンタ値参照バスの値の変化は少な
く、消費電力を抑えることができる。また、各機能ブロ
ックには、カウンタの下位の必要なビット数だけのカウ
ンタを持てばよいので、ハードウエア量を抑えることが
できる。この結果、ハードウエア量を増やすことなく、
バスの消費電力を抑えることができる効果が得られる。
【００２７】この発明によれば、カウント制御信号線を
用いてマスタカウンタおよびローカルカウンタのカウン
ト制御を行うように構成したので、イベントによってカ
ウント動作が行われる場合でも、実施の形態１を適用し
て、同様の効果を発揮することができる。
用いてマスタカウンタおよびローカルカウンタのカウン
ト制御を行うように構成したので、イベントによってカ
ウント動作が行われる場合でも、実施の形態１を適用し
て、同様の効果を発揮することができる。
【００２８】この発明によれば、ローカルカウンタと各
ローカルカウンタのセット端子に設定制御信号を供給す
る設定制御信号線と、前記マスタカウンタのカウント値
を前記ローカルカウンタに供給するマスタカウンタ値参
照バスとを備えたので、イベントによってカウント動作
が行われる場合でも、実施の形態１を適用して、同様の
効果を発揮することができる効果が得られる。
ローカルカウンタのセット端子に設定制御信号を供給す
る設定制御信号線と、前記マスタカウンタのカウント値
を前記ローカルカウンタに供給するマスタカウンタ値参
照バスとを備えたので、イベントによってカウント動作
が行われる場合でも、実施の形態１を適用して、同様の
効果を発揮することができる効果が得られる。
【００２９】この発明によれば、セット値に到達するま
で、ローカルカウンタを動作させることにより、専用バ
スを備えることなく、カウンタに任意の値を設定するこ
とができるという効果が得られる。
で、ローカルカウンタを動作させることにより、専用バ
スを備えることなく、カウンタに任意の値を設定するこ
とができるという効果が得られる。
【図１】 この発明の実施の形態１によるカウンタの分
割分散配置装置のハードウエア構成図である。
割分散配置装置のハードウエア構成図である。
【図２】 この発明の実施の形態２によるカウンタの分
割分散配置装置のハードウエア構成図である。
割分散配置装置のハードウエア構成図である。
【図３】 この発明の実施の形態３によるカウンタの分
割分散配置装置のハードウエア構成図である。
割分散配置装置のハードウエア構成図である。
【図４】 この発明の実施の形態４によるカウンタの分
割分散配置装置のハードウエア構成図である。
割分散配置装置のハードウエア構成図である。
【図５】 従来のカウンタの分割分散配置装置のハード
ウエア構成図である。
ウエア構成図である。
【図６】 従来の他のカウンタの分割分散配置装置のハ
ードウエア構成図である。
ードウエア構成図である。
２ マスタカウンタ、３ａ〜３ｎ 機能ブロック、４ａ
〜４ｎ ローカルカウンタ、６ リセット信号線、７
クロック供給線、８ マスタカウンタ値参照バス、９
カウント制御信号線、１０ 設定制御信号線。
〜４ｎ ローカルカウンタ、６ リセット信号線、７
クロック供給線、８ マスタカウンタ値参照バス、９
カウント制御信号線、１０ 設定制御信号線。
Claims (4)
- 【請求項１】 １つのマスタカウンタとそれぞれローカ
ルカウンタを有する複数の機能ブロックとを備えたカウ
ンタの分割分散配置装置において、前記マスタカウンタ
の頻繁に変化する下位ｎビットに対応するローカルカウ
ンタと、前記マスタカウンタおよびローカルカウンタの
リセット端子に接続されたリセット信号供給線と、前記
マスタカウンタおよびローカルカウンタのカウンタ端子
にクロックを供給するクロック供給線と、前記マスタカ
ウンタの上位Ｎビットを前記各機能ブロックが参照する
マスタカウンタ値参照バスとを備えたことを特徴とする
カウンタの分割分散配置装置。 - 【請求項２】 １つのマスタカウンタとそれぞれローカ
ルカウンタを有する複数の機能ブロックとを備えたカウ
ンタの分割分散配置装置において、前記マスタカウンタ
の頻繁に変化する下位ｎビットに対応するローカルカウ
ンタと、前記マスタカウンタおよびローカルカウンタの
リセット端子に接続されたリセット信号供給線と、前記
マスタカウンタおよびローカルカウンタのカウンタ端子
にカウント制御信号を供給するカウント制御信号供給線
と、前記マスタカウンタの上位Ｎビットを前記各機能ブ
ロックが参照するマスタカウンタ値参照バスとを備えた
ことを特徴とするカウンタの分割分散配置装置。 - 【請求項３】 １つのマスタカウンタとそれぞれローカ
ルカウンタを有する複数の機能ブロックとを備えたカウ
ンタの分割分散配置装置において、前記マスタカウンタ
の頻繁に変化する下位ｎビットに対応するローカルカウ
ンタと、前記マスタカウンタおよびローカルカウンタの
セット端子に設定制御信号を供給する設定制御信号供給
線と、前記マスタカウンタおよびローカルカウンタのカ
ウンタ端子にクロックを供給するクロック供給線と、前
記マスタカウンタの上位Ｎビットを前記各機能ブロック
が参照するマスタカウンタ値参照バスとを備えたことを
特徴とするカウンタの分割分散配置装置。 - 【請求項４】 １つのマスタカウンタとそれぞれローカ
ルカウンタを有する複数の機能ブロックとを備えたカウ
ンタの分割分散配置装置において、前記マスタカウンタ
の頻繁に変化する下位ｎビットに対応するローカルカウ
ンタと、外部から供給される設定制御信号に基づいて前
記マスタカウンタのリセット端子にセット信号を、ロー
カルカウンタのリセット端子にセット信号を供給するカ
ウンタ制御回路と、前記マスタカウンタおよびローカル
カウンタのカウンタ端子にクロックを供給するクロック
供給線と、前記マスタカウンタの上位Ｎビットを前記各
機能ブロックが参照するマスタカウンタ値参照バスとを
備えたことを特徴とするカウンタの分割分散配置装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165821A JP2000353157A (ja) | 1999-06-11 | 1999-06-11 | カウンタの分割分散配置装置 |
| US09/436,244 US6222900B1 (en) | 1999-06-11 | 1999-11-09 | Counter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165821A JP2000353157A (ja) | 1999-06-11 | 1999-06-11 | カウンタの分割分散配置装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353157A true JP2000353157A (ja) | 2000-12-19 |
Family
ID=15819647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11165821A Pending JP2000353157A (ja) | 1999-06-11 | 1999-06-11 | カウンタの分割分散配置装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6222900B1 (ja) |
| JP (1) | JP2000353157A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735653B2 (en) * | 2001-02-16 | 2004-05-11 | Koninklijke Philips Electronics N.V. | Bus bandwidth consumption profiler |
| US6700946B2 (en) * | 2002-02-08 | 2004-03-02 | Sun Microsystems, Inc. | System and method for automatic generation of an at-speed counter |
| US7058839B2 (en) * | 2002-04-11 | 2006-06-06 | International Business Machines Corporation | Cached-counter arrangement in which off-chip counters are updated from on-chip counters |
| US7941687B2 (en) * | 2007-12-13 | 2011-05-10 | Digi International Inc. | Method and apparatus for digital I/O expander chip with multi-function timer cells |
| TWI407696B (zh) * | 2008-06-05 | 2013-09-01 | Realtek Semiconductor Corp | 非同步乒乓計數器 |
| US10763829B2 (en) * | 2017-08-23 | 2020-09-01 | Arm Limited | Counter circuitry and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631484A (en) * | 1984-12-21 | 1986-12-23 | Allied Corporation | Multimode pulse generator |
| JPH07134187A (ja) | 1993-11-10 | 1995-05-23 | Fuji Facom Corp | 時刻合わせおよび時刻算出方法 |
-
1999
- 1999-06-11 JP JP11165821A patent/JP2000353157A/ja active Pending
- 1999-11-09 US US09/436,244 patent/US6222900B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6222900B1 (en) | 2001-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060036888A1 (en) | Reset in a system-on-chip circuit | |
| US8595540B1 (en) | Rendering a content stream based on a digital clock generated based on timing information | |
| US11381333B2 (en) | Communication apparatus, communication system, communication method, and computer readable medium | |
| US6813721B1 (en) | Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock | |
| GB2355899A (en) | Multistage digital processor with dedicated stage clock controllers | |
| US6670839B2 (en) | Clock monitoring apparatus | |
| JP2000353157A (ja) | カウンタの分割分散配置装置 | |
| JPH04286233A (ja) | スタッフ同期回路 | |
| JP4007027B2 (ja) | パワーオンリセット回路 | |
| US6456676B1 (en) | Clock signal distribution and synchronization | |
| US7284142B2 (en) | Real time interrupt module for operating systems and time triggered applications | |
| US20050110546A1 (en) | Method and integrated circuit apparatus for reducing simultaneously switching output | |
| US20040199802A1 (en) | Method of synchronizing dual clock frequencies | |
| US6642766B2 (en) | Digital circuit, LSI including the same and method for removing noise | |
| US6760798B1 (en) | Interface mechanism and method for interfacing a real-time clock with a data processing circuit | |
| JPH05150870A (ja) | 演算回路の消費電力低減方式 | |
| US6021505A (en) | Method and apparatus for updating a timer from multiple timing domains | |
| JP2001134341A (ja) | クロック供給方式 | |
| JP7342102B2 (ja) | オーディオ信号同期制御装置及びオーディオ装置 | |
| JP3602115B2 (ja) | 半導体集積回路装置 | |
| US6885714B1 (en) | Independently roving range control | |
| JPH10268966A (ja) | クロック同期回路 | |
| WO2022248822A1 (en) | Timing signal synchronisation | |
| KR100907394B1 (ko) | 동기식 회로의 클럭 발생 장치 | |
| JP3019049B2 (ja) | クロック制御回路およびクロック制御方法 |