JP2000350203A - 異種フレームレートを有する複数のストリームの混在する映像ストリームのシームレス復号方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】 異なるフレームレートを有する複数のストリ
ームの混在する映像ストームをシームレス再生する復号
装置を提供することを目的とする。 【解決手段】 異なるフレームレートを有する複数のス
トリーム（インターレース方式、プログレッシブ方式）
の混在する映像ストーム（ＳＴｖ）を所定のデコードタ
イミング（Ｖｍｃ）でデコードしてシームレス再生する
復号装置（ＶＤＡ）は、複数のストリーム（ＩＳ、Ｐ
Ｓ）をデコードする前にそれぞれのフレームレートを抽
出するストリーム解析器（Ｄｄｖ、２）と、抽出された
フレームレートに基づいて、映像ストリーム（ＳＴｖ）
のスライス層（ＳＬ）をデコードするタイミング（Ｖｍ
ｃ）を決定する映像デコード制御部（ＣＤＶ）とを備え
る。決定されたタイミング（Ｖｍｃ）で映像ストリーム
（ＳＴｖ）をデコードして、映像ストリーム（ＳＴｖ）
中で異なるフレームレートを有するストリーム（ＩＳ、
ＰＳ）に切り替わる際にもシームレスに再生できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、異なるフレームレ
ートを有する複数のストリームの混在する映像ストーム
をシームレス再生する復号装置に関し、さらに詳述すれ
ばインターレースストリームとプログレッシブストリー
ムが混在して成るデジタルストリームの復号装置に関す
る。

【０００２】

【従来の技術】１９９４年に米国において開始された衛
星デジタル放送は、１９９６年には日本および欧州諸国
等に波及して、本格的な実用化段階に突入した。デジタ
ル放送においては、従来のアナログ放送には無い、高画
質、多チャンネル、およびデータ放送等の様々なサービ
スの提供が可能である。放送事業者においてそのような
サービスを新たに実現するために、放送局システムや受
信機に関して大きな変革がもたらされた。これらの新サ
ービスとして、放送事業者の固有サービスである高画質
放送と新たなサービスであるデータ放送が検討されてい
る。２０００年の後半には、日本において、ＢＳデジタ
ル放送が実用化が予定されている。

【０００３】高画質化のアプローチとして、国内ＣＳ
（衛星）デジタル放送においては、郵政省令第７号にて
定められているプログレッシブ方式の採用が検討されて
いる。プログレッシブ方式は、従来のインターレース方
式に対して２倍の情報量を持ち、非常に高い垂直解像度
が得られる。さらに、プログレッシブ方式は、インター
レース方式に比べて、フリッカ等のインターレース操作
に伴なう画質劣化が無く、高画質な映像を実現できる。

【０００４】現有の映像コンテンツの殆どはインターレ
ース方式で作成されている。また今後新たに作成される
映像コンテンツも、その全てがプログレッシブ方式で作
成されると言うのではなく、当初はインターレース方式
で作成されるものもあり、順次プログレッシブ方式で作
成されるものの割合が多くなっていくものと思われる。
また、一度インターレース方式で作成された映像コンテ
ンツを新たにプログレッシブ方式に作成し直すことも特
別な理由が無い限り行われないと思われる。

【０００５】このように事態から、少なくとも当面は、
現状のインターレース方式放送にプログレッシブ方式放
送が加わった、まだら編成と呼ばれる同一番組内でイン
ターレース方式のストリーム（以降、「インターレース
ストリームＩＳ」と称す）とプログレッシブ方式のスト
リーム（以降、「プログレッシブストリームＰＳ」と称
す）が混在した形態での放送が予定されている。まだら
編成の割合は将来的に少なくなるが、かなりの時期の間
は無くならないと考えられる。

【０００６】このまだら編成は、デジタル放送だけでな
く、ＤＶＤ等のＭＰＥＧストリームを扱う機器について
も、同様のことが言える。つまり、インターレース方式
で作成されたコンテンツと、プログレッシブ方式で作成
されたコンテンツがまだら編成されたデジタルストリー
ムが１枚のＤＶＤに記録されて提供されることが予期さ
れる。このＤＶＤを再生する場合には、上述のまだら編
成されたデジタル放送と同様の事態になる。

【０００７】

【発明が解決しようとする課題】上述のまだら編成され
たデジタルストリーム放送を視聴する場合あるいはまだ
ら編成されたデジタルストリームが記録されたＤＶＤを
再生する場合、デコーダ側で、インターレース方式とプ
ログレッシブ方式のようにそれぞれフレームレートの異
なるＭＰＥＧストリームに正しく対応した配慮が成され
ていなければならない。さもなければ、インターレース
方式／プログレッシブ方式の切替え時に、以下に図２７
および図２８を参照して説明するように画面に乱れを引
き起こしてしまう。つまり、フレームあるいはフィール
ド単位で画面が表示さなかったり、不完全に表されたり
して画面展開に視認できる程の不連続性が生じ、視聴者
に違和感を与えてしまう。

【０００８】図２７に、インターレースストリームＩＳ
からプログレッシブストリームＰＳに変わるまだら編成
ストリームをデコードする従来の映像復号装置内の動作
を示す。同図において、画像表示期間（以降、簡便化の
ために、必要に応じて「期間」と略称する）Ｔ０〜Ｔ４
迄は、ＰピクチャＰ９（期間Ｔ０）、ＢピクチャＢ７
（期間Ｔ２）、およびＢピクチャＢ８（期間Ｔ４）から
成るインターレースストリームＩＳが、ビットストリー
ムＦＩＦＯを介して映像復号装置に入力される。

【０００９】そして、画像表示期間Ｔ６〜Ｔ１１迄は、
ＩピクチャＩ０（期間Ｔ６）、ＰピクチャＰ３（期間Ｔ
７）、ＢピクチャＢ１（期間Ｔ８）、ＢピクチャＢ２
（期間Ｔ９）、ＰピクチャＰ６（期間Ｔ１０）、および
ＢピクチャＢ４（期間１１）からなるプログレッシブス
トリームＰＳが、ビットストリームＦＩＦＯを介して映
像復号装置に入力される。以下に、各期間における映像
復号装置の動作について説明する。

【００１０】なお、各ピクチャの接尾辞の「Ｐ」はＰｒ
ｅｄｉｃｔｉｖｅ Ｐｉｃｔｕｒｅを意味し、「Ｉ」は
Ｉｎｔｒａ Ｐｉｃｕｔｕｒｅを意味し、そして「Ｂ」
はＢｉｄｉｒｅｃｔｉｏｎａｌｌｙ Ｐｒｅｄｉｃｔｉ
ｖｅ Ｐｉｃｔｕｒｅを意味している。そして、接尾辞
Ｐ、Ｉ、およびＢのそれぞれに後続する数字はそのピク
チャの表示順位を示している。

【００１１】入力ストリームに含まれるインターレース
ストリームＩＳのピクチャデータのそれぞれは、対応す
るデコード開始信号に同期してデコードが開始されると
同時に、指定されたフレームメモリＦＭｎに書き込まれ
る。フレームメモリＦＭｎに書き込まれたデコードされ
たピクチャデータは、所定のタイミングでフレームメモ
リＦＭｎから読み出されて、垂直同期信号に同期して
（垂直信号がハイレベルの間）、表示パリティに従って
ボトムフィールドあるいはトップフィールドが表示され
る。

【００１２】なお、ＰピクチャおよびＩピクチャの場合
は、フレームメモリＦＭｎ書き込まれてから所定時間後
にフレームメモリＦＭｎから読み出されて表示される
が、Ｂピクチャの場合はフレームメモリＦＭｎに書き込
まれると同時に、フレームメモリＦＭｎから読み出され
て表示される。

【００１３】なお、入力ストリームに含まれるプログレ
ッシブストリームＰＳのピクチャデータについても、イ
ンターレースストリームＩＳのピクチャデータと同様
に、デコードされ、フレームメモリＦＭｎに書き込ま
れ、そしてフレームメモリＦＭｎから読み出されて表示
される。しかしながら、表示されるのはフィールドでは
なく、表示パリティに関係なくフレームである。以下に
各画像表示期間における入力ストリームのデコードから
表示までの動作について具体的に説明する。

【００１４】先ず、期間Ｔ０において、フレームメモリ
ＦＭ２およびフレームメモリＦＭ３には、期間Ｔ０以前
にインターレースストリームＩＳに含まれていたＰピク
チャＰ６およびＢピクチャＢ５（図示せず）のデコード
されたデータがそれぞれ書き込まれている。そして、Ｐ
ピクチャＰ９は入力されながら順次デコードされて、フ
レームメモリＦＭ１に書き込まれる。

【００１５】そして表示のための垂直同期信号に同期
し、さらに表示パリティに従って、フレームメモリＦＭ
２からはＰピクチャＰ６のデコードデータが読み出され
て、表示パリティに従いボトムフィールドの表示が開始
される。なお、ここに示す従来例の場合、インターレー
スストリームはボトムフィールドファーストである。

【００１６】期間Ｔ１において、期間Ｔ０中に開始した
ＰピクチャＰ６のボトムフィールドの表示が終了後、表
示パリティに従いＰピクチャＰ６のトップフィールドの
表示が開始される。

【００１７】期間Ｔ２において、ＢピクチャＢ７は入力
されながら順次デコードされて、フレームメモリＦＭ３
に書き込まれると共に、さらに読み出されて、表示パリ
ティに従いボトムフィールドの表示が開始される。

【００１８】期間Ｔ３において、期間Ｔ２中に開始した
ＢピクチャＢ７のボトムフィールドの表示が終了後、表
示パリティに従いＢピクチャＢ７のトップフィールドの
表示が開始される。

【００１９】期間Ｔ４において、ＢピクチャＢ８は入力
されながら順次デコードされて、フレームメモリＦＭ３
に書き込まれると共に、さらに読み出されて、表示パリ
ティに従いボトムフィールドの表示が開始される。

【００２０】期間Ｔ５において、期間Ｔ４中に開始した
ＢピクチャＢ８のボトムフィールドの表示が終了後、表
示パリティに従いＢピクチャＢ８のトップフィールドの
表示が開始される。

【００２１】期間Ｔ６において、プログレッシブストリ
ームＰＳのＩピクチャＩ０が入力されながら順次デコー
ドされて、フレームメモリＦＭ２に書き込まれる。同時
に、フレームメモリＦＭ１からインターレースストリー
ムＩＳのＰピクチャＰ９のデコードデータが読み出され
て、表示パリティに従いボトムフィールドの表示が開始
される。

【００２２】期間Ｔ７において、プログレッシブストリ
ームＰＳのＰピクチャＰ３が入力されながら順次デコー
ドされてフレームメモリＦＭ１に書き込まれる。なお、
フレームメモリＦＭ２からはプログレッシブストリーム
ＰＳのＩピクチャＩ０が読みだされて、フレームが表示
される。このため、期間Ｔ６で開始されたフレームメモ
リＦＭ１から読み出されているＰピクチャＰ９のトップ
フィールドの表示が行われない。このように、Ｐピクチ
ャＰ９のトップフィールドの代わりに、プログレッシブ
ストリームＰＳのＩピクチャＩ０のフレームの表示が開
始される時に、画像の乱れ（不連続性）が生じて、聴視
者に不快感を与えてしまう。

【００２３】期間Ｔ８において、プログレッシブストリ
ームＰＳのＢピクチャＢ１が入力されながら順次デコー
ドされてフレームメモリＦＭ３に書き込まれると同時に
読み出されて、ＢピクチャＢ１のフレームが表示され
る。このように、インターレースストリームＩＳの最終
表示データであるＰピクチャＰ９は完全に表示されるこ
と無く、プログレッシブストリームＰＳの表示に切り替
わる。

【００２４】期間Ｔ９においては、ＢピクチャＢ２が入
力されながら順次デコードされて、フレームメモリＦＭ
２に書き込まれると同時に読み出されて、ＢピクチャＢ
２のフレームが表示される。

【００２５】期間Ｔ１０においては、ＰピクチャＰ６が
入力されながら順次デコードされてフレームメモリＦＭ
２に書き込まれる。さらに、フレームメモリＦＭ１から
ＰピクチャＰ３のデコードデータが読み出されて、その
フレームが表示される。

【００２６】期間Ｔ１１においては、ＢピクチャＢ４が
入力されながら順次デコードされてフレームメモリＦＭ
３に書き込まれると同時に読み出されてＢピクチャＢ４
のフレームが表示される。

【００２７】このように、画像表示期間Ｔ５の前後で、
放送がインターレースストリームＩＳからプログレッシ
ブストリームＰＳに切り替わる場合、画像表示期間Ｔ６
〜Ｔ７においてインターレースストリームＩＳのＰピク
チャＰ９のトップフィールドが表示されないまま、次の
プログレッシブストリームＰＳの映像が表示されてしま
う。

【００２８】次に、図２８に、プログレッシブストリー
ムＰＳからインターレースストリームＩＳに変わるまだ
ら編成ストリームをデコードする従来の映像復号装置
（図示せず）内の動作を示す。同図において、画像表示
期間Ｔ６〜Ｔ１１迄は、ＰピクチャＰ６（期間Ｔ６）、
ＢピクチャＢ４（期間Ｔ７）、ＢピクチャＢ５（期間Ｔ
８）、ＰピクチャＰ９（期間Ｔ９）、ＢピクチャＢ７
（期間Ｔ１０）、およびＢピクチャＢ８（期間Ｔ１１）
から成るプログレッシブストリームＰＳがビットストリ
ームＦＩＦＯを介して映像復号装置に入力される。

【００２９】そして、画像表示期間Ｔ０〜Ｔ４迄は、Ｉ
ピクチャＩ０（期間Ｔ０）、ＰピクチャＰ３（期間Ｔ
２）、およびＢピクチャＢ１（期間Ｔ４）から成るイン
ターレースストリームＩＳがビットストリームＦＩＦＯ
を介して映像復号装置に入力される。以下に、各期間に
おける映像復号装置の動作について説明する。

【００３０】期間Ｔ６において、プログレッシブストリ
ームＰＳのＰピクチャＰ６が入力されながら順次デコー
ドされてフレームメモリＦＭ２に書き込まれる。同時
に、フレームメモリＦＭ１からプログレッシブストリー
ムＰＳの先行するＰピクチャＰ３のデコードデータが読
み出されて表示が開始される。

【００３１】期間Ｔ７において、ＢピクチャＢ４が入力
されながら順次デコードされてフレームメモリＦＭ３に
書き込まれると共に読み出されて、ＢピクチャＢ４のフ
レームが表示される。

【００３２】期間Ｔ８において、ＢピクチャＢ５が入力
されながら順次デコードされてフレームメモリＦＭ３に
書き込まれると共に読み出されて、ＢピクチャＢ５のフ
レームが表示される。

【００３３】期間Ｔ９において、ＰピクチャＰ９が入力
されながら順次デコードされてフレームメモリＦＭ１に
書き込まれる。さらに、同時にフレームメモリＦＭ２か
らＰピクチャＰ６のデコードデータが読み出されて、Ｐ
ピクチャＰ６のフレームが表示される。

【００３４】期間Ｔ１０において、ＢピクチャＢ７が入
力されながら順次デコードされてフレームメモリＦＭ３
に書き込まれると共に読み出されて、ＢピクチャＢ７の
フレームが表示される。

【００３５】期間Ｔ１１において、ＢピクチャＢ８が入
力されながら順次デコードされてフレームメモリＦＭ３
に書き込まれると共に読み出されて、ＢピクチャＢ８の
フレームが表示される。

【００３６】期間Ｔ０において、インターレースストリ
ームＩＳのＩピクチャＩ０が入力されながらフレームメ
モリＦＭ２に書き込まれる。さらに、同時にフレームメ
モリＦＭ１からプログレッシブストリームＰＳのＰピク
チャＰ９のデコードデータが読み出されて、Ｐピクチャ
Ｐ９のフレームが表示される。

【００３７】期間Ｔ１においては、期間Ｔ０で表示され
たプログレッシブストリームＰＳのＰピクチャＰ９のフ
レームが引き続き表示される。

【００３８】期間Ｔ２においては、インターレーススト
リームＩＳのＰピクチャＰ３が入力されながら順次デコ
ードされてフレームメモリＦＭ１に書き込まれる。さら
に、同時にフレームメモリＦＭ２からインターレースス
トリームＩＳのＩピクチャＩ０が読み出され、表示パリ
ティに従いボトムフィールドが表示される。

【００３９】期間Ｔ３において、期間Ｔ２で開始したＩ
ピクチャＩ０のボトムフィールドの終了後に、表示パリ
ティに従ってＩピクチャＩ０のトップフィールドが表示
される。

【００４０】期間Ｔ４において、インターレースストリ
ームＩＳのＢピクチャＢ１が入力されながら順次デコー
ドされてフレームメモリＦＭ３に書き込まれると共に読
み出されて、表示パリティに従いＢピクチャＢ１のボト
ムフィールドが表示される。

【００４１】期間Ｔ５において、期間Ｔ４で開始したＢ
ピクチャＢ１のボトムフィールドの終了後に、表示パリ
ティに従ってＢピクチャＢ１のトップフィールドが表示
される。

【００４２】上述のように、画像表示期間Ｔ１１とＴ０
の間で、放送がプログレッシブストリームＰＳからイン
ターレースストリームＩＳに切り替わる場合には、イン
ターレースストリームＩＳがｔｏｐ＿ｆｉｅｌｄを先に
表示しなければならない場合でも、画像表示期間Ｔ２〜
Ｔ３においてｂｏｔｔｏｍ＿ｆｉｅｌｄから先に表示し
てしまう。ｔｏｐ＿ｆｉｅｌｄとｂｏｔｔｏｍ＿ｆｉｅ
ｌｄが逆の順番に表示（フレームメモリＦＭｎから出
力）されると、フィールド単位の画像の時間関係がずれ
て見づらいものになる。

【００４３】なぜなら、時間軸に対してｔｏｐ＿ｆｉｅ
ｌｄが先に表示されるべき映像が、ｂｏｔｔｏｍ＿ｆｉ
ｅｌｄから表示されると、映像が時間軸を遡ることにな
る。よって、映像ストリームＳＴｖの内容がプログレッ
シブストリームＰＳからインターレースストリームＩＳ
へ遷移する場合は、ｔｏｐ＿ｆｉｅｌｄから表示するの
か、ｂｏｔｔｏｍ＿ｆｉｅｌｄから表示するのかを識別
して、表示パリティに合わすことが最重要である。

【００４４】さらに、インターレースストリームＩＳの
デコードタイミングでプログレッシブストリームＰＳを
デコードする場合には、データ処理量がインターレース
ストリームＩＳ処理時の２倍になるので、オーバーフロ
ーが発生する。一方、プログレッシブストリームＰＳの
デコードタイミングでインターレース方式をデコードす
る場合には、逆にデータ処理がプログレッシブストリー
ムＰＳ処理時の半分になるのでアンダーフローが発生す
る。その結果、デコード処理が破綻する。

【００４５】図２７および図２８に示す例においては、
フレームメモリ群は、それぞれストリームの画像データ
であるＩピクチャあるいはＰピクチャを格納するフレー
ムメモリＦＭ１およびフレームメモリＦＭ２と、Ｂピク
チャのみを格納するフレームメモリＦＭ３の３つから構
成される。このように構成されたフレームメモリ群にお
いて、各フレームメモリＦＭｎ（ｎ＝１、２、３）に画
像データを格納、つまり書き込むタイミングと、書き込
まれた画像データを表示するためにフレームメモリＦＭ
ｎから読み出すタイミングは互いに同期がとられてい
る。

【００４６】つまり、フレームメモリＦＭ１およびＦＭ
２の何れかに格納されるべきＩピクチャあるいはＰピク
チャがデコードされている最中（例えば、フレームメモ
リＦＭ１に格納）には、既にデコードされているピクチ
ャ（例えば、フレームメモリ２に格納）が読み出されて
表示される。そして、フレームメモリＦＭ３に格納され
ているＢピクチャをデコードする場合は、該Ｂピクチャ
をデコードしつつ読み出して表示する。

【００４７】例えば、図２７において画像表示期間Ｔ０
の場合、Ｐ９ピクチャをフレームメモリＦＭ１にデコー
ドしているので、フレームメモリＦＭ２に格納されてい
るＰ６ピクチャを表示する。そして、画像表示期間Ｔ２
の場合、Ｂ７ピクチャをフレームメモリＦＭ２にデコー
ドしているので、Ｂ７ピクチャを表示している。これ
は、Ｂピクチャはフレーム間の双方向予測によるデコー
ドを行うため、前後のＩピクチャおよびＰピクチャを参
照するために、フレームメモリＦＭ１およびＦＭ２にそ
れぞれのピクチャを保持しておく必要があるからであ
る。

【００４８】さらに、図２７および図２８に示したよう
な入力ストリームにおいて、デコードと表示が同時に行
われるＢピクチャに関しては、表示の進行速度によって
デコードタイミングを制御しなければならない。つまり
Ｂピクチャが大き過ぎてそのデコード時間が垂直同期信
号の周期（１６．７ｍｓ）内に収まらず、表示の乱れを
引き起こすことがある。

【００４９】以上の点から、本発明は、フレームレート
の異なる複数の映像データから成るストリーム中のフレ
ームレート、表示パリティ（ｔｏｐ／ｂｏｔｔｏｍ＿ｆ
ｉｅｌｄのどちらを先に表示するかを決めるパラメー
タ）の解析を行い、ビデオデコードの起動のタイミング
を制御することで、画面表示に乱れの生じないシームレ
ス再生を実現する映像復号装置を提供することを目的と
する。

【００５０】

【課題を解決するための手段および発明の効果】第１の
発明は、異なるフレームレートを有する複数のストリー
ムの混在する映像ストームを所定のデコードタイミング
でデコードしてシームレス再生する復号装置であって、
複数のストリームをデコードする前にそれぞれのフレー
ムレートを抽出するフレームレート抽出器と、抽出され
たフレームレートに基づいて、映像ストリームのスライ
ス層をデコードするタイミングを決定するデコード制御
器とを備え、決定されたタイミングで映像ストリームを
デコードすることによって、映像ストリーム中で異なる
フレームレートを有するストリームに切り替わる際にも
シームレスに再生できることを特徴とする。

【００５１】上述のように、第１の発明においては、デ
コードする前に予め抽出したデコードするストリームの
フレームレートに基づいてデコーディングタイミングを
決定するので、デコードするストリームに対して適切な
処理を施すように準備できる。

【００５２】第２の発明は、第１の発明において、フレ
ームレート抽出器は、映像ストリームをデコードタイミ
ングに基づいて、解析して、ヘッダ情報と圧縮データに
分離するストリーム解析器とを含むことを特徴とする。

【００５３】第３の発明は、第２の発明において、デコ
ード制御器は、ヘッダ情報に基づいて、映像ストリーム
に含まれる複数のストリームそれぞれのフレームレート
に応じて、映像ストリームの表示形式によって定められ
る垂直同期信号を所定時間だけ遅延させて、デコードタ
イミングを規定するデコードタイミング信号を生成する
ことを特徴とする。

【００５４】第４の発明は、第３の発明において、所定
時間は、垂直同期信号の１周期より小さいことを特徴と
する。

【００５５】第５の発明は、第４の発明において、所定
時間は、垂直同期信号の半周期であることを特徴とす
る。

【００５６】第６の発明は、第１の発明において、復号
器は、圧縮データのスライス層のデコードに引き続き、
後続のピクチャのピクチャ層をデコードすることを特徴
とする。

【００５７】上述のように、第６の発明においては、次
にデコードするピクチャのピクチャ層をデコードするこ
とによって、そのピクチャを表示するための情報を得る
ことができ、迅速にそのピクチャを表示できる。

【００５８】第７の発明は、第３の発明において、デコ
ード制御器は、映像ストリームの、インターレーススト
リームに対しては、デコードタイミング信号を交互にマ
スクし、プログレッシブストリームに対しては、デコー
ドタイミング信号をそのまま出力するデコードタイミン
グ補正器を含む。

【００５９】第８の発明は、第７の発明において、デコ
ード制御器は、映像ストリームがインターレースストリ
ームからプログレッシブストリームに切り替わる遷移時
には、デコードタイミング信号をマスクして、インター
レースストリームの表示を完了させることを特徴とす
る。

【００６０】第９の発明は、第７の発明において、デコ
ード制御器は、映像ストリームがプログレッシブストリ
ームからインターレースストリームに切り替わる遷移時
には、デコードタイミング信号をマスクせずに、プログ
レッシブストリームの最終ピクチャに引き続いて、イン
ターレースストリームの最初のピクチャをデコードさせ
ることを特徴とする。

【００６１】第１０の発明は、第７の発明において、デ
コード制御器は、デコード時に映像ストリーム（ＳＴ
ｖ）が遷移状態に無い場合には、映像ストリームの遷移
状態を表す多値の遷移状態パラメータを第１の所定値を
設定し、映像ストリームがインターレースストリームか
らプログレッシブストリームに遷移する、すなわちｆｒ
ａｍｅ＿ｒａｔｅ＿ｃｏｄｅが７より小さい値から７に
変わる時には、遷移状態パラメータを第２の所定値に設
定し、映像ストリームがプログレッシブストリームから
インターレースストリームに遷移する、すなわちｆｒａ
ｍｅ＿ｒａｔｅ＿ｃｏｄｅが７から７より小さい値に変
わる時には、遷移状態パラメータに第３の所定値に設定
し、次のデコードタイミングで戦記状態パラメータを第
１の所定値とすることを特徴とする。

【００６２】第１１の発明は、第１０の発明において、
デコード制御器は、映像ストリームがインターレースス
トリームでｔｏｐ＿ｆｉｅｌｄから順番に映像表示ｐａ
ｒｉｔｙに合わせて映像表示する場合、デコードタイミ
ング信号のｔｏｐ＿ｆｉｅｌｄをマスクし、ｂｏｔｔｏ
ｍ＿ｆｉｅｌｄから順番に映像表示ｐａｒｉｔｙに合わ
せて映像表示する場合、デコードタイミング信号のｂｏ
ｔｔｏｍ＿ｆｉｌｅｄをマスクすることを特徴とする。

【００６３】第１２の発明は、第１１の発明において、
デコードタイミング信号のｔｏｐ＿ｆｉｅｌｄおよびｂ
ｏｔｔｏｍ＿ｆｉｅｌｄの何れをマスクするかを二値の
値を有するマスク信号ｐａｒｉｔｙ＿ｍａｓｋで規定す
ることを特徴とする。

【００６４】第１３の発明は、第１２の発明において、
デコード制御器は、ｐａｒｉｔｙ＿ｍａｓｋが映像表示
ｐａｒｉｔｙと等しくなく、映像ストリームのｆｒａｍ
ｅ＿ｒａｔｅ＿ｃｏｄｅが７より小さく、かつｔｏｐ＿
ｆｉｅｌｄ＿ｆｉｒｓｔが映像表示ｐａｒｉｔｙに等し
い場合に、ｐｒｉｔｙ＿ｍａｓｋを反転させてパリティ
補正することを特徴とする。

【００６５】第１４の発明は、第７の発明において、デ
コード制御器は、デコード開始時は常に、デコード制御
器の初期状態を規定する二値の値を有する初期状態パラ
メータを第一の値に設定することを特徴とする。

【００６６】第１５の発明は、第１４の発明において、
デコード制御器は、初期状態パラメータが第１の値であ
る場合は、後続のストリームの最初のピクチャをピクチ
ャ層、スライス層、およびピクチャ層の順番にデコード
することを特徴とする。

【００６７】第１６の発明は、第７の発明において、デ
コード制御器は、デコード開始時は常に、映像ストリー
ムはプログレッシブストリームであると設定した後に、
スリープ処理を実行することを特徴とする。

【００６８】第１７の発明は、第７の発明において、デ
コード制御器は、映像ストリームが２４フレームのイン
ターレースストリームからプログレッシブストリームお
よび３０フレームのインターレースストリームの何れか
に切り替わる第１の遷移時および第１の遷移時における
のと反対方向に画像映像ストームが切り替わる第２の遷
移時には、フレームレート補正を行い、３：２プルダウ
ン時には、ストリームのパリティを規定する二値のパラ
メータを一方の値から他方の値に設定してパリティ補正
することを特徴とする。

【００６９】第１８の発明は、第１５の発明において、
ピクチャ層は、ｓｅｑｕｅｎｃｅ＿ｈｅａｄｅｒ、ＧＯ
Ｐ＿ｈｅａｄｅｒ、およびＰｉｃｔｕｒｅ＿ｈｅａｄｅ
ｒを含み、スライス層は、ｓｌｉｃｅ＿ｈｅａｄｅｒ以
下のビットストリームを含み、ピクチャ層とスライス層
で１つの画像を構成することを特徴とする。

【００７０】第１９の発明は、第７の発明において、デ
コード制御器は、ピクチャ層をデコード時にｓｅｑｕｅ
ｎｃｅ＿ｅｎｄを検出する場合はデコード処理を終了
し、映像ストリーム（ＳＴｖ）のｓｅｑｕｅｎｃｅ＿ｅ
ｎｄを検出する場合には、ピクチャ層、スライス層、お
よびピクチャ層の順番にデコードした後に、スリープ処
理を実行することを特徴とする。

【００７１】第２０の発明は、第１４の発明において、
デコード制御器は、初期状態パラメータが第１の値の場
合は、出画設定を行わないことを特徴とする。

【００７２】第２１の発明は、第７の発明において、デ
コード制御器は、デコードタイミング時に、先のデコー
ドタイミング時に行ったデコード処理が終了していない
アンダーフローの場合、先にデコードしたＩピクチャま
たはＰピクチャを表示することを特徴とする。

【００７３】第２２の発明は、第１７の発明において、
デコード制御器は、アンダーフローの場合、アンダーフ
ローがＢピクチャで発生した場合、次のＩピクチャおよ
びＰピクチャの何れかのピクチャ層およびスライス層の
デコードに引き続き、後続のピクチャ層の順番にデコー
ドした後にスリープ処理を実施することを特徴とする。

【００７４】

【発明の実施の形態】（第１の実施形態）先ず、図１、
図２、図３、および図４を参照して、本発明の第１の実
施形態にかかる映像ストリームシームレス復号装置につ
いて説明する。図１のブロック図に示すように、本例に
おける映像ストリームシームレス復号装置（以下「映像
復号装置ＶＤＡ１」と略称する）は、大別して、入力さ
れるＭＰＥＧデータである映像ストリームＳＴｖをデコ
ードして、デジタル映像信号Ｂｓｔｖを生成する映像デ
コード部Ｄｄｖと、ビデオエンコーダＥＶ、デコード開
始信号生成器１１、および映像デコード制御部ＣＤＶ１
より構成される。

【００７５】映像デコード部Ｄｄｖは、外部のデジタル
映像信号源（図示せず）に接続されて、映像ストリーム
ＳＴｖの入力を得る。なお、映像ストリームＳＴｖの具
体的な構造については、後ほど図４を参照して詳しく説
明する。そして、映像デコード部Ｄｄｖは、入力された
映像ストリームＳＴｖに種々のデジタル処理を施してデ
コードし、デジタル映像信号Ｂｓｔｖを生成する。

【００７６】ビデオエンコーダＥＶは、モニタに画像を
表示するために、各表示方式毎に定められた垂直同期信
号Ｖｓおよびパリティ信号Ｖｐを、映像デコード制御部
ＣＤＶ１に出力する。さらに、ビデオエンコーダＥＶ
は、映像デコード部Ｄｄｖに接続されて、デジタル映像
信号Ｂｓｔｖの入力を受けて、垂直同期信号Ｖｓとパリ
ティ信号Ｖｐによって定められるタイミングで、デジタ
ル映像信号Ｂｓｔｖをエンコードして、表示方式に適合
した映像信号Ｓｖを出力する。この映像信号Ｓｖはそれ
ぞれ表示方式の適合した表示装置によって画像表示され
る。

【００７７】デコード開始信号生成器１１は、ビデオエ
ンコーダＥＶから入力される垂直同期信号Ｖｓに基づい
て、入力される映像ストリームＳＴｖのピクチャ構造に
適合したタイミングでデコードするためのデコード開始
信号Ｖｓｄを生成する。この意味において、垂直同期信
号Ｖｓを第１の垂直同期信号、デコード開始信号Ｖｓｄ
を第２の垂直同期信号と見なすことができる。

【００７８】映像デコード制御部ＣＤＶ１は、さらに、
映像デコード部Ｄｄｖに接続されて、映像ストリームＳ
Ｔｖのデコード処理時に抽出されたヘッダ情報Ｉｈと、
ヘッダ情報Ｉｈに基づいて生成される種々のデータの内
ｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅ（図１において、「Ｆ
ｒｃ」と表記）との入力を受ける。そして、映像デコー
ド制御部ＣＤＶ１は、ビデオエンコーダＥＶより入力さ
れる垂直同期信号Ｖｓおよびパリティ信号Ｖｐと、映像
デコード部Ｄｄｖより入力されるヘッダ情報Ｉｈおよび
ｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅに基づいて、映像スト
リームＳＴｖがその内容に応じて正しくデコードされる
ように、映像デコード部Ｄｄｖ全体の動作を制御する。

【００７９】映像デコード部Ｄｄｖは、ビットストリー
ムＦＩＦＯ１、ストリーム解析器２、ビデオデコーダ
３、ヘッダ情報蓄積器４、書込フレームメモリ選択器５
（図１において「書込ＦＭ選択器５」と表記）、フレー
ムメモリ群６、および表示フレームメモリ選択器７（図
１において「表示ＦＭ選択器７」と表記）を含む。ビッ
トストリームＦＩＦＯ１は、外部のデジタル映像信号源
から入力される映像ストリームＳＴｖを一旦保持する。

【００８０】ストリーム解析器２は、ビットストリーム
ＦＩＦＯ１から入力される映像ストリームＳＴｖ中のヘ
ッダ情報を解析して、ヘッダ情報Ｉｈを抽出すると共
に、ＭＰＥＧの圧縮画像データＭｂを抽出する。

【００８１】ビデオデコーダ３は、ストリーム解析器２
より入力された圧縮画像データＭｂを復号して復号化画
像データＤＭｂを生成し、書込フレームメモリ選択器５
に出力する。一方、ヘッダ情報蓄積器４は、ストリーム
解析器２より入力されるヘッダ情報Ｉｈを蓄積する。そ
して、ヘッダ情報蓄積器４は蓄積されたヘッダ情報Ｉｈ
の内、ピクチャコーディングタイプＰＣＴ（つまりピク
チャがＰ、Ｉ、およびＢの何れであるかを示すパラメー
タ）を、書込フレームメモリ選択器５および表示フレー
ムメモリ選択器７からの要求に応じて、それぞれに出力
する。さらに、ヘッダ情報蓄積器４は、映像デコード制
御部ＣＤＶ１からの要求に応じて、ｆｒａｍｅ＿ｒａｔ
ｅ＿ｃｏｄｅを出力する。

【００８２】書込フレームメモリ選択器５は、ピクチャ
コーディングタイプＰＣＴに応じて、ビデオデコーダ３
から出力される復号化画像データＤＭｂのピクチャデー
タを、フレームメモリＦＭ１〜ＦＭ３の何れに書き込む
かを示す書込フレームメモリ指示信号Ｗｆを生成して、
フレームメモリ群６に出力する。フレームメモリ群６
は、３つのフレームメモリ６ａ、６ｂおよび６ｃから構
成され、これら３つのフレームメモリは第１のフレーム
メモリＦＭ１、第２のフレームメモリＦＭ２、および第
３のフレームメモリＦＭ３と区別される。フレームメモ
リ群６は、フレームメモリ識別信号Ｗｆを受けて、指定
されたフレームメモリＦＭｎ（ｎ＝１，２，３の何れ
か）に、ビデオデコーダ３から出力された復号化画像デ
ータＤＭｂをピクチャ単位（以降、「ピクチャデータ」
と称する）で書き込む。

【００８３】表示フレームメモリ選択器７は、ピクチャ
コーディングタイプＰＣＴに基づいて、それぞれに書き
込まれているピクチャデータ（復号化画像データＤＭ
ｂ）に対応するフレームメモリＦＭｎを示す読み出しフ
レームメモリ指示信号Ｒｆを生成して、フレームメモリ
群６に出力する。フレームメモリ群６は、フレームメモ
リ指示信号Ｒｆが示すフレームメモリＦＭｎから所定の
順番で復号化画像データＤＭｂのピクチャデータを読み
出して、デジタル映像信号Ｂｓｔｖをビデオエンコーダ
ＥＶに出力する。

【００８４】映像デコード制御部ＣＤＶ１は、シーケン
サ１０、デコードタイミングマスク器１２、第１のＩ／
Ｐ切替器１３、および第２のＩ／Ｐ切替器１４を含む。
デコードタイミングマスク器１２は、ビデオエンコーダ
ＥＶ、シーケンサ１０、およびデコード開始信号生成器
１１に接続されて、それぞれパリティ信号Ｖｐ、デコー
ド開始信号Ｖｓｄ、およびＩ／Ｐ識別信号Ｓａの入力を
受ける。Ｉ／Ｐ識別信号Ｓａは、映像デコード制御部Ｃ
ＤＶ１が映像デコード部Ｄｄｖのヘッダ情報蓄積器４か
ら供給されるｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅに基づい
て現在入力されている映像ストリームＳＴｖがインター
レースストリームＩＳとプログレッシブストリームＰＳ
の何れであるかによって、ピクチャ単位でのデコードの
要否を決定するパラメータｓｔａｔｅとパラメータｐｉ
ｍｏｄｅを切り替える状態遷移信号ＩＰ１およびＩＰ２
に応じて切り替わる二値信号である。

【００８５】デコードタイミングマスク器１２は、Ｉ／
Ｐ識別信号Ｓａに基づいて、デコード開始信号Ｖｓｄを
パリティ信号Ｖｐでマスクして、第１のデコード開始信
号Ｖｍを生成する。シーケンサ１０は、第１のデコード
開始信号Ｖｍに基づいて第１のＩ／Ｐ切替器１３を制御
する制御信号Ｓｃ３と、第２のＩ／Ｐ切替器１４を制御
する制御信号Ｓｃ１を生成する。第１のＩ／Ｐ切替器１
３は制御信号Ｓｃ３によって、ｆｒａｍｅ＿ｒａｔｅ＿
ｃｏｄｅに基づいて第１の状態遷移信号ＩＰ１を生成す
る。

【００８６】第２のＩ／Ｐ切替器１４は制御信号Ｓｃ１
によって、第２の状態遷移信号ＩＰ２を生成する。さら
に、シーケンサ１０は、第１の状態遷移信号ＩＰ１およ
び第２の状態遷移信号ＩＰ２に基づいて、第１のデコー
ド開始信号Ｖｍで規定されるタイミングでデコードして
良いかどうかを判定して、必要に応じて第１のデコード
開始信号Ｖｍを補正して第２のデコード開始信号Ｖｍｃ
を生成する。この意味において、第２のデコード開始信
号が実際のデコード開始を規定するデコードタイミング
信号と言える。なお、後ほど、図２のフローチャートお
よび図３のタイミングチャートを参照して説明するよう
に、本実施形態においては、第２のデコード開始信号Ｖ
ｍｃは第１のデコード開始信号Ｖｍと同一である。

【００８７】次に、図４を参照して、映像ストリームＳ
Ｔｖの構造について説明する。通常、映像ストリームＳ
Ｔｖは、図４（ａ）に示すようにシーケンス層、ＧＯＰ
層、ピクチャ層ＰＬ、スライス層ＳＬから成る。シーケ
ンス層は画面フォーマットを指定し、ＧＯＰ層はピクチ
ャ層ＰＬ以下をグループ化したものである。ピクチャ層
ＰＬは表示画面の１枚毎に付加され、スライス層ＳＬよ
り下位に実際の符号化されたデータが存在する。なお、
シーケンス層は、同図に示す例においては、シーケンス
ヘッダ、ＧＯＰヘッダ、およびピクチャヘッダより構成
される。

【００８８】上述のように、ピクチャには、画像符号化
方法によって、Ｉピクチャ、Ｐピクチャ、およびＢピク
チャの３種類がある。本明細書において、これらの３種
類のピクチャを表すＩ、Ｐ、およびＢに数字から成る接
尾辞を付して、ストリーム中に含まれるピクチャをそれ
ぞれ識別するものとする。

【００８９】図４（ｃ）に示すように、ピクチャデータ
がＭＰＥＧの規定に従いＩ０、Ｐ３、Ｂ１、Ｂ２、Ｐ
６、Ｂ４、Ｐ９、Ｂ７、Ｂ８、・・・の順番で配列され
ている映像ストリームＳＴｖ（画像データＭｂ）が映像
復号装置ＶＤＡ１に入力される場合には、これらのピク
チャデータは映像復号装置ＶＤＡ１内にてＩ０、Ｂ１、
Ｂ２、Ｐ３、Ｂ４、Ｂ５、Ｐ６、Ｂ７、Ｂ８、Ｐ９・・
・のように表示順位どおりに表示されるように再配列さ
れた映像信号Ｓｖ（デジタル映像信号Ｂｓｔｖ）に変換
されて出力される。

【００９０】また、図４（ｂ）に示すように、インター
レースストリームＩＳ（３０ｆｒａｍｅ／ｓ）、プログ
レッシブストリームＰＳ（６０ｆｒａｍｅ／ｓ）、およ
び映画素材のインターレースストリームＩＳ（２４ｆｒ
ａｍｅ／ｓ）のようにそれぞれフレームレートの異なる
ストリームは、各ストリームのシーケンスヘッダ層に記
述されているｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅパラメー
タの値（例えば、００１０、０１００、および０１１
１）に基づいて識別される。

【００９１】インターレースストリームＩＳを復号する
には、トップフィールドおよびボトムフィールド（ｔｏ
ｐ／ｂｏｔｔｏｍ＿ｆｉｅｌｄ）毎に飛び越し走査する
が、ピクチャ毎にフレームメモリＦＭｎから出力される
フィールド（ｆｉｅｌｄ）がトップあるいはボトム（ｔ
ｏｐ／ｂｏｔｔｏｍ）のどちらが先かを指定する情報
が、そのピクチャ層ＰＬに含まれている。

【００９２】なお、上述の図３に示す例では、画像表示
期間Ｔ０〜Ｔ３においてトップフィールド（ｔｏｐ＿ｆ
ｉｅｌｄ）を先に表示している場合の例を示している。
この場合、内部変数として、パラメータｔｏｐ＿ｆｉｅ
ｌｄ＿ｆｉｒｓｔを持ち、このパラメータｔｏｐ＿ｆｉ
ｅｌｄ＿ｆｉｒｓｔ＝１の時、トップフィールド（ｔｏ
ｐ＿ｆｉｅｌｄ）を先に出力する。そして、パラメータ
ｔｏｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔ＝０の時、ボトムフィ
ールド（ｂｏｔｔｏｍ＿ｆｉｅｌｄ）を先に表示する。

【００９３】画像表示期間Ｔ８〜Ｔ１１は、フレーム単
位で出力するので、この場合は、シーケンス層ＳＬのパ
ラメータｐｒｏｇｒｅｓｓｉｖｅ＿ｓｅｑｕｅｎｃｅの
値は１である。これらのパラメータに代表される、スト
リーム中のヘッダ情報Ｉｈは、ヘッダ情報蓄積器４に格
納される。

【００９４】次に、図２に示すフローチャートを参照し
て、図１に示した映像復号装置ＶＤＡ１（主に映像デコ
ード制御部ＣＤＶ１）の動作について説明する。映像復
号装置ＶＤＡ１に電源が投入されると、デコード開始信
号生成器１１はビデオエンコーダＥＶから入力される垂
直同期信号Ｖｓに基づいて、デコード開始信号Ｖｓｄの
生成処理を開始する。

【００９５】そして、ステップＳ１において、映像デコ
ード制御部ＣＤＶ１は、デコード開始信号生成器１１か
らデコード開始信号Ｖｓｄが出力されているかどうかを
監視する。そして、第２の垂直同期信号であるデコード
開始信号Ｖｓｄが出力されている場合にのみ、Ｙｅｓと
判断して、処理は次のステップＳ３に進む。上述のよう
に、デコード開始信号Ｖｓｄは、本発明におけるストリ
ームをデコードする基本のタイミングを決める第２の垂
直同期信号である。そのために、本ステップによって、
デコード開始信号Ｖｓｄが生成されていることを監視す
るデコード開始信号Ｖｓｄ監視ルーチン＃１００が構成
されている。

【００９６】ステップＳ３において、映像ストリームＳ
ＴｖがインターレースストリームＩＳからプログレッシ
ブストリームＰＳあるいはその逆に切り替わる遷移状態
であることを表すパラメータｓｔａｔｅの値が８である
か、つまり映像ストリームＳＴｖがインターレーススト
リームＩＳからプログレッシブストリームＰＳに遷移し
ているかどうかを判断する。そして、ｓｔａｔｅの値が
８でない、つまり映像ストリームＳＴｖがインターレー
スストリームＩＳからプログレッシブストリームＰＳに
遷移していない場合には、Ｎｏと判断されて、処理は次
のステップＳ５に進む。一方、ｓｔａｔｅの値が８であ
る場合、つまり映像ストリームＳＴｖが遷移している場
合には、ステップＳ１９に進む。

【００９７】ステップＳ１９において、ｓｔａｔｅが０
にリセットされた後に、処理はステップＳ１に戻り、ス
リープ処理を行う。なお、ステップＳ３およびステップ
Ｓ１９によって、第２のＩ／Ｐ切替ルーチン＃２００が
構成されている。

【００９８】ステップＳ５において、映像ストリームＳ
ＴｖがインターレースストリームＩＳかプログレッシブ
ストリームＰＳの何れであるかを示すフラグｐｉｍｏｄ
ｅの値がＰであるか否かを判断する。そして、ｐｉｍｏ
ｄｅ＝Ｉの場合、つまり現在の映像ストリームＳＴｖが
インターレースストリームＩＳである場合には、ＮＯと
判断されて、処理は次のステップＳ７に進む。

【００９９】ステップＳ７において、トップフィールド
とボトムフィールドの何れを先にフレームメモリＦＭｎ
から出力するかを示すパラメータｐａｒｉｔｙ＿ｍａｓ
ｋの値とビデオエンコーダＥＶから入力されるパリティ
信号Ｖｐ（表示パリティ）の値が同一であるかを判断す
る。そして、同一でない場合は、Ｎｏと判断されて、処
理は次のステップＳ９に進む。

【０１００】同一の場合は、Ｙｅｓと判断されて、ステ
ップＳ１に戻りスリープ処理を行う。なお、ｐａｒｉｔ
ｙ＿ｍａｓｋは、デコード開始信号生成器１１から入力
されるデコード開始信号Ｖｓｄを、デコードタイミング
マスク器１２がパリティ信号Ｖｐ（表示パリティ）によ
ってマスク処理をするためのパラメータである。

【０１０１】一方、ステップＳ５において、Ｙｅｓ、つ
まり現在の映像ストリームＳＴｖ（画像データＭｂ）が
プログレッシブストリームＰＳである場合には、ステッ
プＳ７を飛び越えてステップＳ９に進む。このようにし
て、ステップＳ５およびステップＳ７によって、デコー
ド開始信号Ｖｓｄをマスクするマスク制御ルーチン＃３
００が構成される。

【０１０２】ステップＳ９においては、映像ストリーム
ＳＴｖの遷移状態を示すパラメータｓｔａｔｅの値が０
でない、つまり遷移状態である場合には、Ｎｏと判断さ
れて、処理はステップＳ１３に進む。一方、ｓｔａｔｅ
の値が０、つまり遷移状態でない場合には、Ｙｅｓと判
断されて、次のステップＳ１１に進む。

【０１０３】ステップＳ１１においては、映像ストリー
ムＳＴｖのフレームレートを表すｆｒａｍｅ＿ｒａｔｅ
＿ｃｏｄｅの値が７より小さいか否かが判断される。つ
まり映像ストリームＳＴｖがプログレッシブストリーム
ＰＳではない時には、Ｙｅｓと判断されて、処理は次の
ステップＳ１３に進む。一方、ｆｒａｍｅ＿ｒａｔｅ＿
ｃｏｄｅの値が７以上の場合には、Ｎｏと判断されて、
処理はステップＳ２１に進む。

【０１０４】ステップＳ２１においては、パラメータｐ
ｉｍｏｄｅの値がＰであるか否かが判断される。Ｙｅｓ
の場合、つまり現在の映像ストリームＳＴｖがプログレ
ッシブストリームＰＳであると判断される場合には、処
理はステップＳ１３に進む。一方、Ｎｏの場合にはステ
ップＳ２３に進む。

【０１０５】ステップＳ２３においては、パラメータｐ
ｉｍｏｄｅをＰにセットする。そして、処理は次のステ
ップＳ２５に進む。

【０１０６】ステップＳ２５においては、パラメータｓ
ｔａｔｅを８にセットする。そして、処理は次のステッ
プＳ１３に進む。このように、ステップＳ９、Ｓ１１、
Ｓ２１、Ｓ２３、およびＳ２５によって、第１のＩ／Ｐ
切替ルーチン＃６００が構成される。

【０１０７】ステップＳ１３において、書込フレームメ
モリ選択器５および表示フレームメモリ選択器７が、ピ
クチャコーディングタイプＰＣＴに基づいて、画像デー
タの書き込みおよび読み出すフレームメモリ群６の各フ
レームメモリを決定する出画設定ルーチンを実行する。
そして、処理は、次のステップＳ１５に進む。

【０１０８】ステップＳ１５において、ＳＬデコードル
ーチンが実行される。つまり、１ピクチャに含まれるス
ライス層ＳＬがデコードされる。そして、処理は次のス
テップＳ１７に進む。

【０１０９】ステップＳ１７においては、ＰＬデコード
ルーチンが実行される。つまり、ステップＳ１５でデコ
ードされたスライス層ＳＬに続くピクチャのピクチャ層
ＰＬがデコードされる。そして、処理が終了される。

【０１１０】なお、上述の如く、ステップＳ１５および
ステップＳ１７において、同一画像表示期間内で先行す
るピクチャのスライス層ＳＬのデコードを先に実行して
から、後続のピクチャのピクチャ層ＰＬのデコードを行
っているのは、表示に必要なスライス層ＳＬのビデオデ
コードを素早く実行して、次の表示のタイミングで映像
を切れ目無く表示するためである。

【０１１１】つまり、スライス層ＳＬのデコードに必要
な情報は、前のデコード時でヘッダ情報蓄積器４に蓄積
されているので、スライス層ＳＬをの素早くいデコード
処理が行なわれる。特に、デコードされながら同時に表
示されるＢピクチャのデコードにおいて非常に有効であ
る。これについては、以下に図３を参照して説明する。

【０１１２】図３に示すタイミングチャートを参照し
て、映像ストリームＳＴｖがインターレースストリーム
ＩＳからプログレッシブストリームＰＳに切り替わる場
合の映像復号装置ＶＤＡ１のデコード動作についてさら
に詳しく説明する。本例においては、期間Ｔ０〜Ｔ４迄
は、ＰピクチャＰ９のスライス層ＳＬとＢピクチャＢ７
のピクチャ層ＰＬ（期間Ｔ０）、ＢピクチャＢ７のスラ
イス層ＳＬとＢピクチャＢ８のピクチャ層ＰＬ（期間Ｔ
２）、およびＢピクチャＢ８のスライス層ＳＬ（期間Ｔ
４）から成るインターレースストリームＩＳである画像
データＭｂがビデオデコーダ３に入力される。

【０１１３】そして、期間Ｔ４〜Ｔ１１迄は、Ｉピクチ
ャＩ０のピクチャ層ＰＬ（期間Ｔ４）、ＩピクチャＩ０
のスライス層ＳＬとＰピクチャＰ３のピクチャ層ＰＬ
（期間Ｔ６）、ＰピクチャＰ３のスライス層ＳＬとＢピ
クチャＢ１のピクチャ層ＰＬ（期間Ｔ８）、Ｂピクチャ
Ｂ１のスライス層ＳＬとＢピクチャＢ２のピクチャ層Ｐ
Ｌ（期間Ｔ９）、ＢピクチャＢ２のスライス層ＳＬとＰ
ピクチャＰ６のピクチャ層ＰＬ（期間Ｔ１０）、および
ＰピクチャＰ６のスライス層ＳＬと後続のピクチャのピ
クチャ層ＰＬ（期間Ｔ１１）から成るプログレッシブス
トリームＰＳである画像データＤＭｂがビデオデコーダ
３に入力される。

【０１１４】なお、同図に示すＶｓｄ、ＩＰ２、Ｖｍ、
およびＩＰ１の値は、上述のデコード開始信号Ｖｓｄ監
視ルーチン＃１００、第２のＩ／Ｐ切替ルーチン＃２０
０、マスク制御ルーチン＃３００、および第１のＩ／Ｐ
切替ルーチン＃６００における処理にそれぞれ対応して
いる。

【０１１５】映像復号装置ＶＤＡ１において、ビデオエ
ンコーダＥＶから入力される垂直同期信号Ｖｓに基づい
て、デコード開始信号生成器１１によって生成されるデ
コード開始信号Ｖｓｄに応答して、図３においてデコー
ド開始信号Ｖｓｄより下欄に示すデコード処理が実行さ
れる。ｓｔａｔｅ変数の値は、通常時は０、インターレ
ース方式からプログレッシブ方式に切り替わる時は８と
なる。画像表示期間Ｔ０〜Ｔ４までは通常のインターレ
ースストリームＩＳであるのでｓｔａｔｅ＝０である。
ｐｉｍｏｄｅ変数は、インターレースストリームＩＳ時
はＩ、そしてプログレッシブストリームＰＳ時はＰとな
る。

【０１１６】ｐｉｍｏｄｅ＝Ｐの時はプログレッシブス
トリームＰＳなので垂直同期信号Ｖｓの１周期（パル
ス）毎にデコード処理を起動するが、インターレースス
トリームＩＳ時は、垂直同期信号Ｖｓの２周期に１回デ
コード処理を起動すれば良い。従って、一方のｆｉｅｌ
ｄパリティに対してデコード処理をマスクする。図３に
おけるインターレースストリームＩＳは、ｔｏｐ＿ｆｉ
ｅｌｄ＿ｆｉｒｓｔ＝１なので、ｔｏｐ＿ｆｉｅｌｄを
マスクする（ｐａｒｉｔｙ＿ｍａｓｋ＝１）。

【０１１７】画像表示期間Ｔ６から、プログレッシブス
トリームＰＳのＩピクチャＩ０のスライス層ＳＬのデコ
ードが開始される。この時ｆｒａｍｅ＿ｒａｔｅ＿ｃｏ
ｄｅ＝７である。よって、期間Ｔ６において、ｐｉｍｏ
ｄｅの値がＩからＰに変わると共に、ｓｔａｔｅの値は
０から８に変わる。

【０１１８】なお、ステップＳ１３の出画設定ルーチン
においては、３つのフレームメモリＦＭ１、ＦＭ２、お
よびＦＭ３に対して、書き込む／読み出すフレームメモ
リＦＭｎを指定する。実際には、ピクチャコーディング
タイプＰＣＴに基づいて書込フレームメモリ選択器５お
よび表示フレームメモリ選択器７を制御する。

【０１１９】ステップＳ１５のＳＬデコードルーチンに
おいては、スライス層ＳＬ以下の実際の映像データ（図
４（ａ））を、ビデオデコーダ３を制御することでデコ
ードする。

【０１２０】ステップＳ１７のＰＬデコードルーチンに
おいては、ストリーム解析器２により、シーケンス層、
ＧＯＰ層、ピクチャ層のヘッダ情報をデコードし、得ら
れたヘッダ情報Ｉｈをヘッダ情報蓄積器４に蓄積する。

【０１２１】また、本実施形態においては、デコード開
始信号Ｖｍｃ（Ｖｍ、Ｖｓｄ）に応答してピクチャのス
ライス層ＳＬのデコードを先に実行してから、後続のピ
クチャのピクチャ層ＰＬのデコードを行っている。これ
は、スライス層ＳＬの表示を所定の表示タイミングで行
うようにするために、そのスライス層ＳＬのビデオデコ
ードを素早く実行しておくものである。つまり、ピクチ
ャ層ＰＬに含まれるシーケンスヘッダ、ＧＯＰヘッダ、
およびピクチャヘッダというスライス層ＳＬのデコード
に必要情報は、事前にヘッダ情報蓄積器４に蓄積されて
いるので、素早くデコード処理が行なわれる。

【０１２２】上述の処理を、ストリーム解析器２、ビデ
オデコーダ３および画像データＭｂ、復号化画像データ
ＤＭｂとフレームメモリ群６の関係について説明する。

【０１２３】画像表示期間Ｔ０において、フレームメモ
リＦＭ２にはＰピクチャＰ６のデコードデータが書き込
まれており、フレームメモリＦＭ３にはピクチャＢ５の
デコードデータが書き込まれている。

【０１２４】シーケンサ１０は前回の画像表示期間にお
いてピクチャをデコードした時に得られたＰピクチャＰ
９のヘッダ情報Ｉｈに基づいて、ストリーム解析を行う
か否かを決定する。すなわち図２の＃１００〜＃６００
の処理に相当する。そして、出画設定ルーチンＳ１３ま
で到達した場合、デコードして格納するフレームメモリ
ＦＭと、表示するためのフレームメモリＦＭｎが設定さ
れる。ステップＳ１５およびＳ１７における処理は、シ
ーケンサによって、映像デコード部Ｄｄｖのストリーム
解析が起動されることを意味する。

【０１２５】ストリーム解析器２は、ビットストリーム
ＦＩＦＯ１から入力される映像ストリームＳＴｖ中のヘ
ッダ情報Ｉｈを解析および抽出すると共に、ＭＰＥＧの
圧縮画像データＭｂを抽出する。すなわちストリーム解
析器２は画像データＭｂ中のＰピクチャＰ９のスライス
層ＳＬを検出した場合、ビデオデコーダ３にＭＰＥＧの
圧縮画像データＭｂを転送する。そして、ビデオデコー
ダ３はＰピクチャＰ９をデコードする。ＰピクチャＰ９
のデコードされたデータは順次フレームメモリＦＭ１に
書き込まれる。さらに、同時にフレームメモリＦＭ２か
らはＰピクチャＰ６のデコードデータが読み出されて、
表示パリティ（パリティ信号Ｖｐ）に従いトップフィー
ルドの表示が開始される。

【０１２６】また、ストリーム解析器２がピクチャ層Ｐ
Ｌのヘッダ情報を検出した場合は、デコードしてヘッダ
情報Ｉｈを抽出し、ヘッダ情報蓄積器４に蓄積する。

【０１２７】期間Ｔ１においては、期間Ｔ０に開始され
たＰピクチャＰ６のトップフィールドの表示が終了後、
表示パリティに従いＰピクチャＰ６のボトムフィールド
の表示が開始される。期間Ｔ１においては、ピクチャデ
ータのデコード処理はなされない、つまり上述のスリー
プ処理が行われている。

【０１２８】期間Ｔ２において、期間Ｔ０と同様に、ス
トリーム解析器２によってＢピクチャＢ７のスライス層
ＳＬが検出され、それに従いビデオデコーダ３はスライ
ス層のＭＰＥＧデータをデコードし、ピクチャＢ７のデ
コードされたデータは順次フレームメモリＦＭ３に書き
込まれると共に読み出されて、表示パリティに従いトッ
プフィールドの表示が開始される。

【０１２９】さらに、ストリーム解析器２は、後続のＢ
ピクチャＢ８のピクチャ層ＰＬのヘッダ情報をデコード
してヘッダ情報Ｉｈを抽出し、ヘッダ情報蓄積器４に蓄
積する。

【０１３０】期間Ｔ３において、期間Ｔ２に開始された
ＢピクチャＢ７のトップフィールドの表示が終了後、表
示パリティに従いＢピクチャＢ７のボトムフィールドの
表示が開始される。期間Ｔ３においては、ピクチャデー
タのデコード処理はなされない、つまり上述のスリープ
処理が行われている。

【０１３１】期間Ｔ４において、期間Ｔ２と同様に、ス
トリーム解析器２によってＢピクチャＢ８のスライス層
ＳＬが検出され、それに従いビデオデコーダ３はスライ
ス層のＭＰＥＧデータをデコードし、ピクチャＢ８のデ
コードされたデータは順次フレームメモリＦＭ３に書き
込まれると共に読み出されて、表示パリティに従いトッ
プフィールドの表示が開始される。

【０１３２】さらに、ストリーム解析器２は、後続のプ
ログレッシブストリームＰＳのＩピクチャＩ０のピクチ
ャ層ＰＬのヘッダ情報をデコードしてヘッダ情報Ｉｈを
抽出し、ヘッダ情報蓄積器４に蓄積する。

【０１３３】期間Ｔ５において、期間Ｔ４に開始された
ＢピクチャＢ８のトップフィールドの表示が終了後、表
示パリティに従いＢピクチャＢ８のボトムフィールドの
表示が開始される。期間Ｔ５においては、ピクチャデー
タのデコード処理はなされない、つまり上述のスリープ
処理が行われている。

【０１３４】期間Ｔ６において、期間Ｔ４と同様に、ス
トリーム解析器２によってＩピクチャＩ０のスライス層
ＳＬが検出され、それに従いビデオデコーダ３はスライ
ス層のＭＰＥＧデータをデコードし、ＩピクチャＩ０を
デコードする。ＩピクチャＩ０のデコードされたデータ
は順次フレームメモリＦＭ２に書き込まれる。さらに、
同時にフレームメモリＦＭ１からＰピクチャＰ９のデコ
ードデータが読み出されて表示パリティに従いトップフ
ィールドの表示が開始される。

【０１３５】さらに、ストリーム解析器２は、後続のプ
ログレッシブストリームＰＳのＰピクチャＰ３のピクチ
ャ層ＰＬのヘッダ情報をデコードしてヘッダ情報Ｉｈを
抽出し、ヘッダ情報蓄積器４に蓄積する。

【０１３６】期間Ｔ７において、期間Ｔ６に開始された
ＰピクチャＰ９のトップフィールドの表示が終了後、表
示パリティに従いＰピクチャＰ９のボトムフィールドの
表示が開始される。期間Ｔ７においては、ピクチャデー
タのデコード処理はなされない、つまり上述のスリープ
処理が行われている。なお、上述の期間Ｔ１、期間Ｔ
３、および期間Ｔ５におけるスリープ処理は、映像スト
リームＳＴｖがインターレースストリームＩＳであるの
で２フィールド毎に行われていることは上述の通りであ
る。このようなスリープ処理はプログレッシブストリー
ムＰＳのデコードの際には本来不要である。

【０１３７】しかしながら、映像ストリームＳＴｖがイ
ンターレースストリームＩＳからプログレッシブストリ
ームＰＳに変わるその変わり目においては、そのままプ
ログレッシブストリームＰＳをデコードするとインター
レースストリームＩＳの最後のピクチャが表示されない
ので、第２のＩ／Ｐ切替器１４によってスリープ処理を
行わせているものである。

【０１３８】期間Ｔ８において、期間Ｔ４と同様に、ス
トリーム解析器２によってプログレッシブストリームＰ
ＳのＰピクチャＰ３のスライス層ＳＬが検出され、それ
に従いビデオデコーダ３はスライス層のＭＰＥＧデータ
をデコードし、ＰピクチャＰ３をデコードする。Ｐピク
チャＰ３のデコードされたデータは順次フレームメモリ
ＦＭ１に書き込まれる。さらに、同時にフレームメモリ
ＦＭ２からＩピクチャＩ０のデコードデータが読み出さ
れてプログレッシブ表示が開始される。さらにストリー
ム解析器２は、後続のＢピクチャＢ１のピクチャ層ＰＬ
のヘッダ情報をデコードしてヘッダ情報Ｉｈを抽出し、
ヘッダ情報蓄積器４に蓄積する。

【０１３９】期間Ｔ９において、期間Ｔ８と同様に、ス
トリーム解析器２によってプログレッシブストリームＰ
ＳのＢピクチャＢ１のスライス層ＳＬが検出され、それ
に従いビデオデコーダ３はスライス層のＭＰＥＧデータ
をデコードし、ＢピクチャＢ１をデコードする。Ｂピク
チャＢ１のデコードされたデータは順次フレームメモリ
ＦＭ３に書き込まれる。さらに、同時にフレームメモリ
ＦＭ３からＢピクチャＢ１のデコードデータが読み出さ
れてプログレッシブ表示が開始される。さらにストリー
ム解析器２は、後続のＢピクチャＢ２のピクチャ層ＰＬ
のヘッダ情報をデコードしてヘッダ情報Ｉｈを抽出し、
ヘッダ情報蓄積器４に蓄積する。

【０１４０】期間Ｔ１０において、期間Ｔ９と同様に、
ストリーム解析器２によってプログレッシブストリーム
ＰＳのＢピクチャＢ２のスライス層ＳＬが検出され、そ
れに従いビデオデコーダ３はスライス層のＭＰＥＧデー
タ、つまりＢピクチャＢ２をデコードする。Ｂピクチャ
Ｂ２のデコードされたデータは順次フレームメモリＦＭ
３に書き込まれる。さらに、同時にフレームメモリＦＭ
３からＢピクチャＢ２のデコードデータが読み出されて
プログレッシブ表示が開始される。さらにストリーム解
析器２は、後続のＰピクチャＰ６のピクチャ層ＰＬのヘ
ッダ情報をデコードしてヘッダ情報Ｉｈを抽出し、ヘッ
ダ情報蓄積器４に蓄積する。

【０１４１】期間Ｔ１１において、期間Ｔ１０と同様
に、ストリーム解析器２によってプログレッシブストリ
ームＰＳのＰピクチャＰ６のスライス層ＳＬが検出さ
れ、それに従いビデオデコーダ３はスライス層のＭＰＥ
Ｇデータ、つまりＰピクチャＰ６をデコードする。Ｐピ
クチャＰ６のデコードされたデータは順次フレームメモ
リＦＭ２に書き込まれる。さらに、同時にフレームメモ
リＦＭ１からＰピクチャＰ３のデコードデータが読み出
されてプログレッシブ表示が開始される。

【０１４２】さらにストリーム解析器２は、後続のピク
チャ（図示せず）のピクチャ層ＰＬのヘッダ情報をデコ
ードしてヘッダ情報Ｉｈを抽出し、ヘッダ情報蓄積器４
に蓄積する。

【０１４３】上述のように、第１のＩ／Ｐ切替ルーチン
＃６００における処理によって、画像表示期間Ｔ６にお
いて、ｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅの値を４から７
に変え、ｓｔａｔｅの値を０から８に変え、そしてｐｉ
ｍｏｄｅの値をＩからＰに変える。しかし、画像表示期
間Ｔ７に、第２のＩ／Ｐ切替器１４によって、ｓｔａｔ
ｅ＝０にセットされて、ｓｌｅｅｐへジャンプすること
で、ＰピクチャＰ３のデコード処理を禁止する。

【０１４４】これにより、時間的にＩピクチャＩ０と重
複するＰピクチャＰ９のボトム部分の表示が表示可能に
なる。 結果、デコードのタイミングを１Ｖｓだけシフ
トすることになる。これにより、インターレースストリ
ームＩＳ（ｔｏｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔ＝１）から
プログレッシブストリームへＰＳのコマ落ちの無い、シ
ームレス再生が実現できる。

【０１４５】本発明においては、画像表示期間Ｔ１０の
処理が典型的に示すように、垂直同期信号Ｖｓの１周期
前からデコードするのではなく、垂直同期信号Ｖｓの半
周期程度前からデコードを開始することで、表示が半分
程度終了して、フレームメモリＦＭに空きができたタイ
ミングでデコードを行うことで、デコードによるフレー
ムメモリＦＭの上書き制御による負荷を軽くすることが
できる。

【０１４６】次に、図５および図６を参照して、本実施
形態にかかる変形例について説明する。なお、本変形例
における映像復号装置ＶＤＡ１の構成は、図１に示した
構成のままであるが、映像デコード制御部ＣＤＶ１の制
御動作が異なる。

【０１４７】図５のフローチャートに示すように、本変
形例においては、図２に示したフローチャートにおける
第２のＩ／Ｐ切替ルーチン＃２００、および第１のＩ／
Ｐ切替ルーチン＃６００が、それぞれ、変更されて第２
のＩ／Ｐ切替ルーチン＃２１０、マスク制御ルーチン＃
３１０、および第１のＩ／Ｐ切替ルーチン＃６１０とな
っている。

【０１４８】第２のＩ／Ｐ切替ルーチン＃２１０は、新
たなステップＳ２８およびステップＳ３０によって構成
される。ステップＳ２８は、ｓｔａｔｅの値が２でない
場合には、処理を次のマスク制御ルーチン＃３００に移
す。ステップＳ２８でｓｔａｔｅの値が２であると判断
される場合には、ステップＳ３０においてｓｔａｔｅの
値を０にセットした後に処理をマスク制御ルーチン＃３
００に移す。

【０１４９】第１のＩ／Ｐ切替ルーチン＃６１０は、第
１のＩ／Ｐ切替ルーチン＃６００からステップＳ２１、
Ｓ２３、およびＳ２５が削除されると共に、ステップＳ
１１のＹｅｓ側に、新たなステップＳ３２、Ｓ３４、お
よびＳ３６が設けられた構成である。ステップＳ３２に
おいて、ｐｉｍｏｄｅがＰの場合には、ステップＳ３４
において、ｐｉｍｏｄｅをＩに設定した後、ステップＳ
３６においてｓｔａｔｅを２に設定する。一方、ステッ
プＳ３２において、ｐｉｍｏｄｅがＰでない場合には、
出画設定ルーチンＳ１３に処理を移す。

【０１５０】上述の処理の結果、本例におけるデコード
処理は、図６のタイミングチャートに示すようになる。
すなわち、画像表示期間Ｔ４において、画像表示期間Ｔ
３のＩピクチャＩ０のピクチャ層ＰＬのヘッダ層を解析
した結果が格納されるヘッダ情報蓄積器４のｆｒａｍｅ
＿ｒａｔｅ＿ｃｏｄｅの値が４であるので、ｓｔａｔｅ
の値を０から２に変え、ｐｉｍｏｄｅの値をＰからＩに
変える。画像表示期間Ｔ５において、第２のＩ／Ｐ切替
ルーチン＃６１０によって、ｓｔａｔｅの値を２から０
に変え、ｓｌｅｅｐへジャンプすることで、デコード処
理を禁止している。これにより、画像表示期間Ｔ６〜８
にかけて表示されるべきＩピクチャＩ０はｔｏｐ＿ｆｉ
ｅｌｄから表示できる。

【０１５１】これにより、プログレッシブストリームＰ
Ｓから、インターレースストリームＩＳ（ｔｏｐ＿ｆｉ
ｅｌｄ＿ｆｉｒｓｔ＝１）への表示パリティの間違いの
無い（すなわちｔｏｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔ＝１の
ストリームをｂｏｔｔｏｍ＿ｆｉｅｌｄから表示しな
い）、シームレス再生が実現可能となる。

【０１５２】（第２の実施形態）次に、図７、図８およ
び図９を参照して、本発明の第２の実施形態にかかる映
像ストリームシームレス復号装置（以下「映像復号装置
ＶＤＡ２」と略称する）について説明する。映像復号装
置ＶＤＡ２は、図１に示した映像復号装置ＶＤＡ１の映
像デコード制御部ＣＤＶ１が映像デコード制御部ＣＤＶ
２に変更されている。

【０１５３】映像デコード制御部ＣＤＶ２は、映像デコ
ード制御部ＣＤＶ１に、マスク補正器２０が新たに設け
られた構造を有している。マスク補正器２０は、ビデオ
エンコーダＥＶに接続されてパリティ信号Ｖｐの入力を
受けると共に、映像デコード部Ｄｄｖのヘッダ情報蓄積
器４に接続されてｔｏｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔ（図
７において、「Ｔｆｆ」と略称す）の入力を受ける。マ
スク補正器２０は、入力されたパリティ信号Ｖｐとｔｏ
ｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔに基づいて、ｐａｒｉｔｙ
＿ｍａｓｋを反転させる制御信号ＭＡを生成してデコー
ドタイミングマスク器１２に出力する。

【０１５４】図８のフローチャートを参照して、映像復
号装置ＶＤＡ２の動作について説明する。本実施形態に
おいては、図５に示すフローチャートにおける第２のＩ
／Ｐ切替ルーチン＃２１０、および第１のＩ／Ｐ切替ル
ーチン＃６１０が、第２のＩ／Ｐ切替ルーチン＃２２０
および第１のＩ／Ｐ切替ルーチン＃６２０に変更されて
いる。さらに、新たなマスク補正ルーチン＃４００が、
マスク制御ルーチン＃３１０と第１のＩ／Ｐ切替ルーチ
ン＃６２０の間に挿入されている。

【０１５５】第２のＩ／Ｐ切替ルーチン＃２２０は、第
２のＩ／Ｐ切替ルーチン＃２１０のステップＳ３０の次
に、ステップＳ４０、ステップＳ４２、ステップＳ４
４、およびステップＳ４６が新たに設けられている。

【０１５６】ステップＳ４０においては、ステップＳ３
０でｓｔａｔｅの値が０にセットされた後、ｐａｒｉｔ
ｙ＿ｍａｓｋの値が表示ｐａｒｉｔｙ（パリティ信号Ｖ
ｐ）の値と同じであるか否かが判断される。Ｎｏの場合
には、ステップＳ４４でｐａｒｉｔｙ＿ｍａｓｋを反転
させた後、ステップＳ４２に進む。一方、Ｙｅｓの場合
は、処理は直接ステップＳ４２に進む。

【０１５７】ステップＳ４２においては、ｓｔａｔｅの
値が８であるか否かが判断される。Ｙｅｓの場合は、ス
テップＳ４６に進みｓｔａｔｅの値を０にセットした
後、処理はデコード開始信号Ｖｓｄ監視ルーチン＃１０
０のステップＳ１へ戻りスリープ処理を行う。一方、Ｎ
ｏの場合は、処理はマスク制御ルーチン＃３１０へ進
む。

【０１５８】マスク補正ルーチン＃４００は、ステップ
Ｓ４８、ステップＳ５０、およびステップＳ５２によっ
て構成される。マスク制御ルーチン＃３１０の処理が終
了すると、ステップＳ４８でｆｒａｍｅ＿ｒａｔｅ＿ｃ
ｏｄｅが７より小さいか否かが判断される。Ｎｏの場合
は、処理は次の第１のＩ／Ｐ切替ルーチン＃６２０に進
む。

【０１５９】一方、Ｙｅｓの場合は、ステップＳ５０で
ｔｏｐ＿ｆｉｌｅｄ＿ｆｉｒｓｔが表示ｐａｒｉｔｙ
（パリティ信号Ｖｐ）と同一であるか否かが判断され
る。Ｎｏの場合は、処理は第１のＩ／Ｐ切替ルーチン＃
６２０に進む。一方、Ｙｅｓの場合は、ステップＳ５２
で、ｐａｒｉｔｙ＿ｍａｓｋを反転後、処理はデコード
開始信号Ｖｓｄ監視ルーチン＃１００のステップＳ１に
進みスリープ処理を行う。

【０１６０】第１のＩ／Ｐ切替ルーチン＃６２０は、第
１のＩ／Ｐ切替ルーチン＃６００（図２）と第１のＩ／
Ｐ切替ルーチン＃６１０（図５）とを組み合わせて構成
されている。結果、

【０１６１】ステップＳ１１でＹｅｓと判断された場合
には、第１のＩ／Ｐ切替ルーチン＃６２０の場合と同様
に、ステップＳ３２、Ｓ３４、およびＳ３６の処理が実
行される。一方、Ｎｏと判断された場合には、第１のＩ
／Ｐ切替ルーチン＃６１０の場合と同様に、ステップＳ
２１、Ｓ２３、およびＳ２５の処理が実行される。

【０１６２】上述の処理の結果、本例におけるデコード
処理は、図９のタイミングチャートに示すようになる。
本タイミングチャートでは、インターレースストリーム
ＩＳはｔｏｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔの値は０である
ため、ｂｏｔｔｏｍ＿ｆｉｅｌｄが先に表示される。

【０１６３】よって、プログレッシブストリームＰＳか
らインターレースストリームＩＳへ移ったとき、すなわ
ち画像表示期間Ｔ９で、第１のＩ／Ｐ切替ルーチン＃６
２０によってｓｔａｔｅの値を０から２に変える。

【０１６４】画像表示期間Ｔ１０では、第２のＩ／Ｐ切
替ルーチン＃２２０によって、ステップＳ４０におい
て、ｐａｒｉｔｙ＿ｍａｓｋの値と表示パリティ（Ｖ
ｐ）の値が等しくないと判断される。

【０１６５】結果、ステップＳ４４において、ｐａｒｉ
ｔｙ＿ｍａｓｋのレベルが反転される。

【０１６６】さらに、マスク制御ルーチン＃３１０のス
テップＳ７において、ｐａｒｉｔｙ＿ｍａｓｋの値と表
示パリティ（Ｖｐ）の値が等しいと判断されて、デコー
ド開始信号Ｖｓｄ監視ルーチン＃１００のステップＳ１
に進みスリープ処理を行う。

【０１６７】さらに、画像表示期間Ｔ１１においては、
マスク補正ルーチン＃４００のステップＳ５２におい
て、ｐａｒｉｔｙ＿ｍａｓｋを反転（トグル）してステ
ップＳ１に進みスリープ処理を行う。

【０１６８】このようにして、２Ｖｓの期間、デコード
処理を行わないことで、画像表示期間Ｔ１２〜Ｔ１４に
かけて、ｂｏｔｔｏｍ＿ｆｉｅｌｄを先に表示すること
が可能となる。結果、映像ストリームＳＴｖの内容がイ
ンターレースストリームＩＳあるいはプログレッシブス
トリームＰＳに変化する場合にもシームレス再生が可能
となる。

【０１６９】（第３の実施形態）次に、図１０、図１１
および図１２を参照して、本発明の第３の実施形態にか
かる映像ストリームシームレス復号装置（以下「映像復
号装置ＶＤＡ３」と略称する」）について説明する。映
像復号装置ＶＤＡ３は、図７に示した映像復号装置ＶＤ
Ａ２の映像デコード制御部ＣＤＶ２が映像デコード制御
部ＣＤＶ３に変更されている。

【０１７０】映像デコード制御部ＣＤＶ３は、映像デコ
ード制御部ＣＤＶ２に、スタートアップ制御器２１が新
たに設けられた構造を有している。スタートアップ制御
器２１は、シーケンサ１０に接続されてｖｄｅｃ＿ｍｏ
ｄｅを設定する制御信号ＳＴを相互に交換する。なお、
ｖｄｅｃ＿ｍｏｄｅは映像デコード制御部ＣＤＶ３の初
期状態を規定する二値の値を有する初期状態パラメータ
である。

【０１７１】図１１に示すフローチャートを参照して、
映像復号装置ＶＤＡ３の動作について説明する。本実施
形態における動作は、既述のデコード開始信号Ｖｓｄ監
視ルーチン＃１００の変形であるデコード開始信号Ｖｓ
ｄ監視ルーチン＃１１０、既述の第２のＩ／Ｐ切替ルー
チン＃２２０、マスク制御ルーチン＃３１０、マスク補
正ルーチン＃４００、第１のＩ／Ｐ切替ルーチン＃６２
０、出画設定ルーチンＳ１３、ＳＬデコードルーチンＳ
１５、およびＰＬデコードルーチンＳ１７より構成され
る。さらに、スタートアップ制御ルーチン＃８００が新
たに、第１のＩ／Ｐ切替ルーチン＃６２０と出画設定ル
ーチンＳ１３の間に設けられている。

【０１７２】デコード開始信号Ｖｓｄ監視ルーチン＃１
１０は、デコード開始信号Ｖｓｄ信号が生成されている
か、それとも初期化が必要かを判断するステップＳ６０
と、初期化ステップＳ６２によって構成される。

【０１７３】ステップＳ６０において、デコード開始信
号Ｖｓｄの生成が認められれば、デコード開始信号Ｖｓ
ｄ監視ルーチン＃１００の場合と同様に、処理は第２の
Ｉ／Ｐ切替ルーチン＃２２０に進む。一方、初期化が必
要であると判断された場合には、ステップＳ６２でパラ
メータｖｄｅｃ＿ｍｏｄｅの値を０にセットし、ｓｔａ
ｔｕｓの値を０にセットした後、処理をステップＳ６０
に戻してスリープ処理を行う。

【０１７４】なお、デコード開始信号Ｖｓｄ監視ルーチ
ン＃１１０においては、最初のステップがステップＳ１
ではなく、ステップＳ６０であるので、本フローチャー
トにおいて、スリープ処理のために各ステップが処理を
移行させる相手先はステップＳ６０であることは言うま
でも無い。

【０１７５】スタートアップ制御ルーチン＃８００は、
ステップＳ６４、Ｓ６６、Ｓ６７、Ｓ６８、Ｓ７０、お
よびＳ７２で構成される。第１のＩ／Ｐ切替ルーチン＃
６２０においる処理後、

【０１７６】ステップＳ６４において、ｖｄｅｃ＿ｍｏ
ｄｅが０であるか否かが判断される。Ｎｏの場合は、処
理は出画設定ルーチンＳ１３に進む。一方、Ｙｅｓの場
合は、次のステップＳ６６でｖｄｅｃ＿ｍｏｄｅが１に
設定されて、処理はステップＳ６７に進む。

【０１７７】ステップＳ６７において、記述のステップ
Ｓ１３におけるのと同様に、出画設定が行われる。

【０１７８】そして、ステップＳ６８において、ＰＬデ
コードルーチンＳ１７におけるのと同様にピクチャ層Ｐ
Ｌがデコードされた後に、処理はステップＳ７０に進
む。

【０１７９】ステップＳ７０において、ＳＬデコードル
ーチンＳ１５と同様にスライス層ＳＬがデコードされた
後、処理はステップＳ７２に進む。

【０１８０】ステップＳ７２において、さらに、ピクチ
ャ層ＰＬがデコードされて、処理はデコード開始信号Ｖ
ｓｄ監視ルーチン＃１１０のステップＳ６０へ戻って、
スリープ処理を行う。

【０１８１】上述の処理の結果、本例におけるデコード
処理は、図１２のタイミングチャートに示すようにな
る。

【０１８２】本タイミングチャートでは、画像表示期間
Ｔ３〜Ｔ４にかけて、初期化が行われている。初期化に
より、デコード開始信号Ｖｓｄ監視ルーチン＃１１０
は、ステップＳ６２によりｖｄｅｃ＿ｍｏｄｅに０をセ
ットすると共に、ｓｔａｔｅの値を０にセットする。

【０１８３】画像表示期間Ｔ５では、スタートアップ制
御器２１の、ステップＳ６６によりｖｄｅｃ＿ｍｏｄｅ
の値を０から１に変える。これにより、チャンネル切替
え等の操作に起因する初期化後のデコード開始するスタ
ートアップが可能となる。

【０１８４】次に、図１３、図１４、図１５、および図
１６を参照して、本実施形態の変形例について、説明す
る。本変形例における映像復号装置ＶＤＡ３の構成は、
図１０に示した構成のままであるが、映像デコード制御
部ＣＤＶ３の制御動作が異なる。

【０１８５】本変形例のフローチャートは、図１３に示
すように、図１１に示したフローチャートにおけるデコ
ード開始信号Ｖｓｄ監視ルーチン＃１１０に、新たなス
テップＳ７４が追加されてデコード開始信号Ｖｓｄ監視
ルーチン＃１２０に変更されたものである。

【０１８６】つまり、ステップＳ６２でｖｄｅｃ＿ｍｏ
ｄｅを０にセットすると共にｓｔａｔｅの値を０にセッ
トした後に、ステップＳ７４においてさらにｆｒａｍｅ
＿ｒａｔｅ＿ｃｏｄｅの値を７にセットした後、処理を
ステップＳ６０に戻してスリープ処理を行う。

【０１８７】これは、図１４に示すタイミングチャート
において、ｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅが４の場
合、インターレースストリームＩＳでのスタートアップ
は正常に表示する。

【０１８８】しかしながら、図１５において、初期化に
おいてｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅを４に設定すれ
ば、入力ストリームがプログレッシブの場合には、画像
表示期間Ｔ４〜Ｔ５にかけて表示されるＩピクチャＩ０
が２回表示されることになる。

【０１８９】よって、ｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅ
を７にすることで、図１６（ａ）および図１６（ｂ）に
示すように、どちらのストリームの場合でもスタートア
ップが正常に表示することができる。

【０１９０】このように、図１５に示す例においては期
間Ｔ４においてスリープ動作が発生する事態を、図１６
（ｂ）に示す例においては、ｆｒａｍｅ＿ｒａｔｅ＿ｃ
ｏｄｅを７に設定することによって防止している。

【０１９１】上述の処理の結果、本例におけるデコード
処理は、図１４、図１５、図１６（ａ）および図１６
（ｂ）のタイミングチャートに示すようになる。

【０１９２】（第４の実施形態）次に、図１７、図１
８、および図１９を参照して、本発明の第４の実施形態
にかかる映像ストリームシームレス復号装置（以下「映
像復号装置ＶＤＡ４」と略称する」）について説明す
る。映像復号装置ＶＤＡ４は、上述の第３の実施形態に
かかる映像復号装置ＶＤＡ３の映像デコード制御部ＣＤ
Ｖ３にさらに、シーケンサ１０と補正比率を設定する制
御信号ＦＬを交換するフレームレート補正器２２を追加
して映像デコード制御部ＣＤＶ４としたものである。

【０１９３】以下に、映像復号装置ＶＤＡ４による２４
ｆｒａｍｅ／ＳＰのインターレースストリームＩＳから
プログレッシブストリームＰＳに遷移する場合の俗に言
われる３：２プルダウン処理に関して述べる。

【０１９４】図１８に示すように、映像復号装置ＶＤＡ
４におけるフローチャートは、図１１に示したフローチ
ャートのマスク補正ルーチン＃４００が修正されてマス
ク補正ルーチン＃４１０に変更されている。さらに、新
たに、フレームレート補正ルーチン＃５００が、マスク
補正ルーチン＃４１０と第１のＩ／Ｐ切替ルーチン＃６
２０の間に挿入されている。また、デコード開始信号Ｖ
ｓｄ監視ルーチン＃＃１１０が図１３に示したデコード
開始信号Ｖｓｄ監視ルーチン＃１２０に交換されてい
る。

【０１９５】マスク補正ルーチン＃４１０は、マスク補
正ルーチン＃４００において、ステップＳ４８とステッ
プＳ５０の間に、新たなステップＳ８０が挿入された構
成を有している。つまり、ステップＳ４８で、ｆｒａｍ
ｅ＿ｒａｔｅ＿ｃｏｄｅが７より小さいと判断され場合
には、処理は挿入された、ｐｒｏｇｒｅｓｓｉｖｅ＿ｓ
ｅｑｕｅｎｃｅの値が１であるか否かを判断するステッ
プＳ８０に進む。

【０１９６】ステップＳ８０において、Ｙｅｓの場合
は、処理は、次のフレームレート補正ルーチン＃５００
に進む。これはフレーム画像がｔｏｐ＿ｆｉｅｌｄ、ｂ
ｏｔｔｏｍ＿ｆｉｅｌｄの区別が無いプログレッシブ画
像であることを示しているので、ステップ５０によるパ
リティチェックをする必要が無いからである。一方、Ｎ
ｏの場合は、処理はステップＳ５２に進む。以降の処理
は、既にマスク補正ルーチン＃４００に関して述べた通
りである。

【０１９７】フレームレート補正ルーチン＃５００は、
ステップＳ８２、Ｓ８６、Ｓ８８、およびＳ９０によっ
て構成される。ステップＳ８２において、ｆｒａｍｅ＿
ｒａｔｅ＿ｃｏｄｅの値が２であるか否かが判断され
て、Ｎｏの場合には処理は第１のＩ／Ｐ切替ルーチン＃
６２０に進む。一方、Ｙｅｓの場合は、処理はフレーム
レート補正ルーチンＳ８６を経て、補正の比率が３：２
であるか否かを判断するステップＳ８８に進む。

【０１９８】ステップＳ８８において、Ｎｏの場合は、
処理は、第１のＩ／Ｐ切替ルーチン＃６２０に進む。一
方、Ｙｅｓの場合は、ステップＳ９０でｐａｒｉｔｙ＿
ｍａｓｋのレベルを反転させた後に、処理はデコード開
始信号Ｖｓｄ監視ルーチン＃１２０のステップＳ６０に
進み、スリープを実行する。

【０１９９】上述の処理の結果、本例におけるデコード
処理は、図１９のタイミングチャートに示すようにな
る。これにより、２４ＰのインターレースストリームＩ
Ｓを３：２プルダウン処理してストリームに後続するプ
ログレッシブストリームＰＳに関してもシームレス再生
が可能となる。また、マスク補正ルーチン＃４１０とフ
レームレート補正ルーチン＃５００により、画像表示期
間Ｔ０〜Ｔ４に示すように、２４Ｐのインターレースス
トリームＩＳの再生が可能となる。

【０２００】（第５の実施形態）次に、図２０、図２
１、および図２２を参照して、本発明の第５の実施形態
にかかる映像ストリームシームレス復号装置（以下「映
像復号装置ＶＤＡ５」と略称する）について説明する。
映像復号装置ＶＤＡ５は、上述の第４の実施形態にかか
る映像復号装置ＶＤＡ４の映像デコード制御部ＣＤＶ４
にさらにシーケンスエンドを検出する制御信号ＳＥを交
換するシーケンスエンド制御器２３を追加して映像デコ
ード制御部ＣＤＶ５としたものである。

【０２０１】図２１に示すように、映像復号装置ＶＤＡ
５におけるフローチャートは、図１１に示した第１のＩ
／Ｐ切替ルーチン＃６２０とスタートアップ制御ルーチ
ン＃８００との間に新たにシーケンスエンド検出ルーチ
ン＃７００が挿入されている。

【０２０２】シーケンスエンド検出ルーチン＃７００
は、シーケンスエンド検出の有無を判断するステップＳ
９０、出画設定ルーチンＳ９２、ピクチャ層ＰＬをデコ
ードするルーチンＳ９４、スライス層ＳＬをデコードす
るルーチンＳ９６、およびピクチャ層ＰＬをデコードす
るルーチンＳ９８から構成される。

【０２０３】本実施形態においては、シーケンスエンド
を検出すると処理を次のステップに進めることに他の実
施形態に無い特徴を有している。

【０２０４】ステップＳ９０において、シーケンスエン
ドが検出されなければ、Ｎｏと判断されて、処理は、ス
タートアップ制御ルーチン＃８００に進む。一方、Ｙｅ
ｓの場合は、ステップＳ９２において出画設定された後
に、ステップＳ９４においてピクチャ層ＰＬがデコード
され、さらにステップＳ９６においてスライス層ＳＬが
デコードされ、そして、ステップＳ９８においてピクチ
ャ層ＰＬがデコードされる。その後、処理はデコード開
始信号Ｖｓｄ監視ルーチン＃１２０のステップＳ６０に
進み、スリープ処理が実行される。

【０２０５】上述の処理の結果、本例におけるデコード
処理は、図２２のタイミングチャートに示すようにな
る。同タイミングチャートは、図４（ｄ）に示したよう
な構造を有する映像ストリームＳＴｖが入力された場合
の動作を示す。これは主に、静止画サービスや、Ｉピク
チャだけの特殊再生に用いることができる。

【０２０６】（第６の実施形態）次に、図２３、図２
４、図２５および図２６を参照して、本発明の第６の実
施形態にかかる映像ストリームシームレス復号装置（以
下「映像復号装置ＶＤＡ６」と略称する））について説
明する。映像復号装置ＶＤＡ６は、上述の第５の実施形
態にかかる映像復号装置ＶＤＡ５の映像デコード制御部
ＣＤＶ５にさらに、シーケンサ１０とアンダーフローを
検出する制御信号ＵＦを交換するアンダーフロー制御器
２４が追加された映像デコード制御部ＣＤＶ６としたも
のである。

【０２０７】図２４に示すように、映像復号装置ＶＤＡ
６におけるフローチャートは、図２１に示したフローチ
ャートに対して、新たにアンダーフロー制御ルーチン＃
９００が第１のＩ／Ｐ切替ルーチン＃６２０とシーケン
スエンド検出ルーチン＃７００の間に挿入されている。

【０２０８】アンダーフロー制御ルーチン＃９００は、
アンダーフロー検出の有無を判断するステップＳ９１
０、出画設定ルーチンＳ９２０、Ｉピクチャまたは、Ｐ
ピクチャを検出するまでスキップするルーチンＳ９３
０、ピクチャ層ＰＬをデコードするルーチンＳ９４０、
スライス層ＳＬをデコードするルーチンＳ９５０、およ
びピクチャ層ＰＬをデコードするルーチンＳ９６０から
構成される。

【０２０９】ステップＳ９１０において、アンダーフロ
ーが検出されなければ、Ｎｏと判断されて、処理はシー
ケンスエンド検出ルーチン＃７００に進む。一方、Ｙｅ
ｓの場合は、ステップＳ９２０において出画設定を行
う。

【０２１０】そして、ステップＳ９３０においてＩピク
チャ、またはＰピクチャが見つかるまで、入力ストリー
ムをサーチし続ける。ＩピクチャまたはＰピクチャの何
れかが見つかると、処理はステップＳ９４０に進む。

【０２１１】ステップＳ９４０において、ピクチャ層Ｐ
Ｌがデコードされた後に、処理はステップＳ９５０に進
む。

【０２１２】ステップＳ９５０においてスライス層ＳＬ
がデコードされる。

【０２１３】そして、ステップＳ９６０においてピクチ
ャ層ＰＬがデコードされる。その後、処理はＶｓｄ生成
／初期化ルーチン＃１２０のステップＳ６０に進み、ス
リープが処理が実行される。

【０２１４】上述の処理の結果、本例におけるデコード
処理は、図２５、図２６のタイミングチャートに示すよ
うになる。

【０２１５】図２５および図２６は、映画素材の２４Ｐ
のインターレースストリームＩＳから、３０Ｐのインタ
ーレースストリームＩＳに切り替る際に、ストリームの
到着が遅れてアンダーフローした場合の例を示す。ただ
し、図２５においては、３０Ｐのインターレースストリ
ームＩＳの到着が遅れた場合を示し、図２６は２４Ｐの
インターレースストリームＩＳの最後のＢピクチャのス
ライス層ＳＬの到着が遅れた場合を示す。

【０２１６】先ず、図２５に示す場合について述べる。
画像表示期間Ｔ０〜Ｔ５においては、第４の実施形態に
関して説明した２４ＰインターレースストリームＩＳの
３：２プルダウン処理（Ｔ０〜Ｔ５）を示す。画像表示
期間Ｔ９から以降は、第１の実施形態に関して説明した
３０ＰインターレースストリームＩＳの処理を示す。

【０２１７】期間Ｔ６〜Ｔ７においては次のストリーム
を検出できていない状態を示している。つまり、期間Ｔ
５において開始したＢピクチャＢ８のスライス層ＳＬの
デコードが、期間Ｔ６および期間Ｔ７に渡って完了して
いないことを持ってアンダーフローを検出している。

【０２１８】期間Ｔ７においては、まだ次の表示が２４
Ｐストリーム（Ｐ９）であるため、フレームレート補正
器で３：２プルダウン処理が行われている。

【０２１９】期間Ｔ８においては、アンダーフロー制御
器２４でアンダーフローを検出し、Ｉピクチャまたは、
Ｐピクチャのサーチを行う。また、同時に、出画設定を
行い直前にデコードしたＩピクチャまたはＰピクチャを
表示する。本例においては、ＰピクチャＰ９が表示され
る。

【０２２０】期間Ｔ８の終わりから期間Ｔ９にかけてＩ
ピクチャのヘッダ解析が終了し、スライス層ＳＬのデコ
ードが行われる。

【０２２１】一方、図２６に示す場合においては、期間
Ｔ５〜Ｔ７にかけてＢ８ピクチャのスライス層ＳＬのデ
コードが行われているが、ストリームの到着が遅れてス
ライス層ＳＬの最後までデコードできていない状態を示
している。つまり、期間Ｔ５において開始したＩピクチ
ャＩ０のピクチャ層ＰＬのデコードが、期間Ｔ６、期間
Ｔ７、および期間Ｔ８に渡って完了していないことを持
ってアンダーフローを検出する。

【０２２２】期間Ｔ８において、アンダーフロー制御器
２４でアンダーフローを検出した時点でＢ８ピクチャの
デコードを中止し、次のＩピクチャまたはＰピクチャの
サーチを行う。また、同時に、出画設定を行って直前に
デコードしたＩピクチャまたはＰピクチャを表示する。
この場合、期間Ｔ８の終わりから期間Ｔ９にかけてＩピ
クチャのヘッダ解析が終了し、スライス層ＳＬのデコー
ドが行われる。

【０２２３】これにより、通常のインターレースストリ
ームＩＳ間のシームレス再生、すなわち２４Ｐから３０
Ｐへの再生が途切れた、つまりストリームが途中で途切
れた場合でも、スムーズに行われる。

【０２２４】上述のように、本実施形態においては、ア
ンダーフローを検出した時点で、次のＩピクチャあるい
はＰピクチャをサーチする。アンダーフローが同一のス
トリームの復号中に生じた場合には、次のＰピクチャを
見つけることでアンダーフローによる画像再生中断時間
を最小に抑えることができる。なぜならば、映像ストリ
ームＳＴｖ中においてＰピクチャＰはＩピクチャに比べ
て間隔が密に配列されているからである。

【０２２５】また次のピクチャがＩピクチャである場合
にも、やはりアンダーフローによる画像再生中断時間を
最小に抑えることができる。なぜならば、Ｉピクチャが
アンダーフロー発生後の最初でピクチャデータであれ
ば、わざわざその時間的にＩピクチャの後に配列された
Ｐピクチャを探す必要は無いからである。また、映像ス
トリームＳＴｖが、例えばインターレースストリームＩ
ＳとプログレッシブストリームＰＳやインターレースス
トリームＩＳ同士であってもフレームレート異なるスト
リームから成るまだら編成ストリームであって、その異
種ストリーム間における切替直前にアンダーフローが生
じた場合にも、Ｉピクチャを探すことによってストリー
ムの切替を問題なく行える。

【図面の簡単な説明】

【図１】本発明の第１の実施形態にかかる映像ストリー
ムシームレス復号装置の構造を示すブロック図である。

【図２】図１に示した映像ストリームシームレス復号装
置の動作を示すフローチャートである。

【図３】図１に示した映像ストリームシームレス復号装
置において、観察される各種信号の処理タイミングを示
すタイミングチャートである。

【図４】図１に示した映像ストリームシームレス復号装
置に入力される映像ストリームの構造を示す説明図であ
る。

【図５】図１に示した映像ストリームシームレス復号装
置の変形例において、その動作を示すフローチャートで
ある。

【図６】図１に示した映像ストリームシームレス復号装
置の変形例において、観察される各種信号の処理タイミ
ングを示すタイミングチャートである。

【図７】本発明の第２の実施形態にかかる映像ストリー
ムシームレス復号装置の構造を示すブロック図である。

【図８】図７に示した映像ストリームシームレス復号装
置の動作を示すフローチャートである。

【図９】図７に示した映像ストリームシームレス復号装
置において、観察される各種信号の処理タイミングを示
すタイミングチャートである。

【図１０】本発明の第３の実施形態にかかる映像ストリ
ームシームレス復号装置の構造を示すブロック図であ
る。

【図１１】図１０に示した映像ストリームシームレス復
号装置の動作を示すフローチャートである。

【図１２】図１０に示した映像ストリームシームレス復
号装置において、観察される各種信号の処理タイミング
を示すタイミングチャートである。

【図１３】図１０に示した映像ストリームシームレス復
号装置の変形例において、その動作を示すフローチャー
トである。

【図１４】図１０に示した映像ストリームシームレス復
号装置の変形例において、観察される各種信号の処理タ
イミングを示すタイミングチャートである。

【図１５】図１０に示した映像ストリームシームレス復
号装置の変形例において、観察される各種信号の処理タ
イミングを示すタイミングチャートである。

【図１６】図１０に示した映像ストリームシームレス復
号装置の変形例において、観察される各種信号の処理タ
イミングを示すタイミングチャートである。

【図１７】本発明の第４の実施形態にかかる映像ストリ
ームシームレス復号装置の構造を示すブロック図であ
る。

【図１８】図１７に示した映像ストリームシームレス復
号装置の動作を示すフローチャートである。

【図１９】図１７に示した映像ストリームシームレス復
号装置において、観察される各種信号の処理タイミング
を示すタイミングチャートである。

【図２０】本発明の第５の実施形態にかかる映像ストリ
ームシームレス復号装置の構造を示すブロック図であ
る。

【図２１】図２０に示した映像ストリームシームレス復
号装置の動作を示すフローチャートである。

【図２２】図２０に示した映像ストリームシームレス復
号装置において、観察される各種信号の処理タイミング
を示すタイミングチャートである。

【図２３】本発明の第６の実施形態にかかる映像ストリ
ームシームレス復号装置の構造を示すブロック図であ
る。

【図２４】図２３に示した映像ストリームシームレス復
号装置の動作を示すフローチャートである。

【図２５】図２３に示した映像ストリームシームレス復
号装置において、観察される各種信号の処理タイミング
を示すタイミングチャートである。

【図２６】図２３に示した映像ストリームシームレス復
号装置において、観察される各種信号の処理タイミング
を示すタイミングチャートである。

【図２７】従来の映像ストリームシームレス復号装置に
よる映像ストリームデコード処理時に観察される各種信
号の処理タイミングを表すタイミングチャートである。

【図２８】図２７と同様に、従来の映像ストリームシー
ムレス復号装置による映像ストリームデコード処理時に
観察される各種信号の処理タイミングを表すタイミング
チャートである。

【符号の説明】

ＶＤＡ１、ＶＤＡ２、ＶＤＡ３、ＶＤＡ４、ＶＤＡ５、
ＶＤＡ６ 映像復号装置 Ｄｄｖ 映像デコード部 １ ビットストリームＦＩＦＯ ２ ストリーム解析器 ３ ビデオデコーダ ４ ヘッダ情報蓄積器 ５ 書込フレームメモリ選択器 ６ フレームメモリ群 ７ 表示フレームメモリ選択器 ＥＶ ビデオエンコーダ １１ デコード開始信号生成器 ＣＤＶ１、ＣＤＶ２、ＣＤＶ３、ＣＤＶ４、ＣＤＶ５、
ＣＤＶ６ 映像デコード制御部 １０ シーケンサ １１ デコード開始信号生成器 １２ デコードタイミングマスク器 １３ 第１のＩ／Ｐ切替器 １４ 第２のＩ／Ｐ切替器 ２０ マスク補正器 ２１ スタートアップ制御器 ２２ フレームレート補正器 ２３ シーケンスエンド制御器

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C025 AA28 BA01 BA05 BA18 BA25 BA27 BA30 DA01 DA04 DA08 5C059 KK00 LA04 MA00 PP04 PP14 RC02 SS05 TA00 TB06 TC00 UA05 UA35 UA38 5C063 AA01 AA10 AB03 AB07 AC01 AC05 AC10 CA01 CA12 CA14

Claims (22)

【特許請求の範囲】
1. 【請求項１】 異なるフレームレートを有する複数のス
   トリームの混在する映像ストームを所定のデコードタイ
   ミングでデコードしてシームレス再生する復号装置であ
   って、 前記複数のストリームをデコードする前にそれぞれのフ
   レームレートを抽出するフレームレート抽出手段と、 前記抽出されたフレームレートに基づいて、前記映像ス
   トリームのスライス層をデコードするタイミングを決定
   するデコード制御手段とを備え、 前記決定されたタイミングで前記映像ストリームをデコ
   ードすることによって、該映像ストリーム中で異なるフ
   レームレートを有するストリームに切り替わる際にもシ
   ームレスに再生できることを特徴とする復号装置。
2. 【請求項２】 前記フレームレート抽出手段は、前記映
   像ストリームを前記デコードタイミングに基づいて、解
   析して、ヘッダ情報と圧縮データに分離するストリーム
   解析手段とを含むことを特徴とする請求項１に記載の復
   号装置。
3. 【請求項３】 前記デコード制御手段は、前記ヘッダ情
   報に基づいて、前記映像ストリームに含まれる前記複数
   のストリームそれぞれのフレームレートに応じて、前記
   映像ストリームの表示形式によって定められる垂直同期
   信号を所定時間だけ遅延させて、前記デコードタイミン
   グを規定するデコードタイミング信号を生成することを
   特徴とする請求項２に記載の復号装置。
4. 【請求項４】 前記所定時間は、前記垂直同期信号の１
   周期より小さいことを特徴とする請求項３に記載の復号
   装置。
5. 【請求項５】 前記所定時間は、前記垂直同期信号の半
   周期であることを特徴とする請求項４に記載の復号装
   置。
6. 【請求項６】 前記復号手段は、前記圧縮データのスラ
   イス層のデコードに引き続き、後続のピクチャのピクチ
   ャ層をデコードすることを特徴とする請求項１に記載の
   復号装置。
7. 【請求項７】 前記デコード制御手段は、前記映像スト
   リームの、インターレースストリームに対しては、前記
   デコードタイミング信号を交互にマスクし、 プログレッシブストリームに対しては、前記デコードタ
   イミング信号をそのまま出力するデコードタイミング補
   正手段を含む請求項３に記載の復号装置。
8. 【請求項８】 前記デコード制御手段は、前記映像スト
   リームがインターレースストリームからプログレッシブ
   ストリームに切り替わる遷移時には、前記デコードタイ
   ミング信号をマスクして、該インターレースストリーム
   の表示を完了させることを特徴とする請求項７に記載の
   復号装置。
9. 【請求項９】 前記デコード制御手段は、前記映像スト
   リームがプログレッシブストリームからインターレース
   ストリームに切り替わる遷移時には、前記デコードタイ
   ミング信号をマスクせずに、該プログレッシブストリー
   ムの最終ピクチャに引き続いて、該インターレーススト
   リームの最初のピクチャをデコードさせることを特徴と
   する請求項７に記載の復号装置。
10. 【請求項１０】 前記デコード制御手段は、デコード時
    に前記映像ストリームが遷移状態にない場合には、当該
    映像ストリームの遷移状態を表す多値の遷移状態パラメ
    ータを第１の所定値に設定し、 前記映像ストリームがインターレースストリームからプ
    ログレッシブストリームに遷移する、すなわちｆｒａｍ
    ｅ＿ｒａｔｅ＿ｃｏｄｅが７より小さい値から７に変わ
    る時には、前記遷移状態パラメータを第２の所定値に設
    定し、 前記映像ストリームがプログレッシブストリームからイ
    ンターレースストリームに遷移する、すなわちｆｒａｍ
    ｅ＿ｒａｔｅ＿ｃｏｄｅが７から７より小さい値に変わ
    る時には、前記遷移状態パラメータを第３の所定値に設
    定し、 次のデコードタイミングで前記遷移状態パラメータを前
    記第１の所定値とすることを特徴とする請求項７に記載
    の復号装置。
11. 【請求項１１】 前記デコード制御手段は、前記映像ス
    トリームがインターレースストリームであり、ｔｏｐ＿
    ｆｉｅｌｄから順番に映像表示ｐａｒｉｔｙに合わせて
    映像表示する場合、前記デコードタイミング信号のｔｏ
    ｐ＿ｆｉｅｌｄをマスクし、 ｂｏｔｔｏｍ＿ｆｉｅｌｄから順番に映像表示ｐａｒｉ
    ｔｙに合わせて映像表示する場合、前記デコードタイミ
    ング信号のｂｏｔｔｏｍ＿ｆｉｌｅｄをマスクすること
    を特徴とする請求項１０に記載の復号装置。
12. 【請求項１２】 前記デコードタイミング信号のｔｏｐ
    ＿ｆｉｅｌｄおよびｂｏｔｔｏｍ＿ｆｉｅｌｄの何れを
    マスクするかを二値の値を有するマスク信号ｐａｒｉｔ
    ｙ＿ｍａｓｋで規定することを特徴とする請求項１１に
    記載の復号装置。
13. 【請求項１３】 前記デコード制御手段は、ｐａｒｉｔ
    ｙ＿ｍａｓｋが映像表示ｐａｒｉｔｙと等しくなく、前
    記映像ストリームのｆｒａｍｅ＿ｒａｔｅ＿ｃｏｄｅが
    ７より小さく、かつｔｏｐ＿ｆｉｅｌｄ＿ｆｉｒｓｔが
    映像表示ｐａｒｉｔｙに等しい場合に、ｐｒｉｔｙ＿ｍ
    ａｓｋを反転させてパリティ補正することを特徴とする
    請求項１２に記載の復号装置。
14. 【請求項１４】 前記デコード制御手段は、デコード開
    始時は常に、当該デコード制御手段の初期状態を規定す
    る二値の値を有する初期状態パラメータを第一の値に設
    定することを特徴とする請求項７に記載の復号装置。
15. 【請求項１５】 前記デコード制御手段は、前記初期状
    態パラメータが第１の値の場合は、後続のストリームの
    最初のピクチャをピクチャ層、スライス層、およびピク
    チャ層の順番にデコードすることを特徴とする請求項１
    ４に記載の復号装置。
16. 【請求項１６】 前記デコード制御手段は、デコード開
    始時は常に、前記映像ストリームはプログレッシブスト
    リームであると設定した後に、スリープ処理を実行する
    ことを特徴とする請求項７に記載の復号装置。
17. 【請求項１７】 前記デコード制御手段は、前記映像ス
    トリームが２４フレームのインターレースストリームか
    らプログレッシブストリームおよび３０フレームのイン
    ターレースストリームの何れかに切り替わる第１の遷移
    時および当該第１の遷移時におけるのと反対方向に前記
    画像映像ストームが切り替わる第２の遷移時には、フレ
    ームレート補正を行い、 ３：２プルダウン時には、前記ストリームのパリティを
    規定する二値のパラメータを一方の値から他方の値に設
    定してパリティ補正することを特徴とする請求項７に記
    載の復号装置。
18. 【請求項１８】 前記ピクチャ層は、ｓｅｑｕｅｎｃｅ
    ＿ｈｅａｄｅｒ、ＧＯＰ＿ｈｅａｄｅｒ、およびＰｉｃ
    ｔｕｒｅ＿ｈｅａｄｅｒを含み、 前記スライス層は、ｓｌｉｃｅ＿ｈｅａｄｅｒ以下のビ
    ットストリームを含み、 前記ピクチャ層と前記スライス層で１つの画像を構成す
    ることを特徴とする請求項１５に記載の復号装置。
19. 【請求項１９】 前記デコード制御手段は、前記ピクチ
    ャ層をデコード時にｓｅｑｕｅｎｃｅ＿ｅｎｄを検出す
    る場合はデコード処理を終了し、 前記映像ストリームのｓｅｑｕｅｎｃｅ＿ｅｎｄを検出
    する場合には、前記ピクチャ層、前記スライス層、およ
    び前記ピクチャ層の順番にデコードした後に、スリープ
    処理を実行することを特徴とする請求項７に記載の復号
    装置。
20. 【請求項２０】 前記デコード制御手段は、前記初期状
    態パラメータが前記第１の値である場合は、出画設定を
    行わないことを特徴とする請求項１４に記載の復号装
    置。
21. 【請求項２１】 前記デコード制御手段は、デコードタ
    イミング時に、先のデコードタイミング時に行ったデコ
    ード処理が終了していないアンダーフローの場合、先に
    デコードしたＩピクチャまたはＰピクチャを表示するこ
    とを特徴とする請求項７記載の復号装置。
22. 【請求項２２】 前記デコード制御手段は、アンダーフ
    ローの場合、アンダーフローがＢピクチャで発生した場
    合、次のＩピクチャおよびＰピクチャの何れかのピクチ
    ャ層およびスライス層のデコードに引き続き、後続のピ
    クチャ層の順番にデコードした後にスリープ処理を実施
    することを特徴とする請求項１７記載の復号装置。