JP2000349426A - 異方性導電体とその製造方法 - Google Patents

異方性導電体とその製造方法

Info

Publication number
JP2000349426A
JP2000349426A JP11159594A JP15959499A JP2000349426A JP 2000349426 A JP2000349426 A JP 2000349426A JP 11159594 A JP11159594 A JP 11159594A JP 15959499 A JP15959499 A JP 15959499A JP 2000349426 A JP2000349426 A JP 2000349426A
Authority
JP
Japan
Prior art keywords
conductive particles
holes
mesh
anisotropic conductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11159594A
Other languages
English (en)
Inventor
Eiji Matsumoto
英次 松本
Yoshiaki Uryu
喜章 瓜生
Masabumi Nomura
正文 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIE DENSHI KK
PIATEKKU KK
Yuken Industry Co Ltd
Yuken Kogyo Co Ltd
Original Assignee
MIE DENSHI KK
PIATEKKU KK
Yuken Industry Co Ltd
Yuken Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIE DENSHI KK, PIATEKKU KK, Yuken Industry Co Ltd, Yuken Kogyo Co Ltd filed Critical MIE DENSHI KK
Priority to JP11159594A priority Critical patent/JP2000349426A/ja
Publication of JP2000349426A publication Critical patent/JP2000349426A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】 【課題】 製造が容易で上下の導通が確実にとれ、横方
向への漏電のない異方性導電体を開発する。 【解決手段】 絶縁性材料のメッシュ網の網目に導電粒
子を充填し、これを接着剤で固定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、異方性導電体、詳
述すれば、半導体チップ部品を実装する際に用いる異方
性導電体とその製造方法に関する。
【０００２】
【従来の技術】半導体チップを回路基板に実装する場
合、まず半導体チップ等をパッケージングしてから、そ
れをチップ部品としてプリント基板にハンダ付けしてい
たが、最近に至り、そのようにパッケージングされたチ
ップ部品の実装方法としてＢＧＡ(Ball Grid Array) や
ＴＡＢ(Tape Automated Bonding)さらにはＣＯＸ(Chip
onX, X ＝B ボード、X ＝G ガラス、X ＝F フィルムの
各基板) という方法が多用されるようになってきた。大
量生産による電子機器の小型化および薄型化を実現する
に有効な技術と考えられている。
【０００３】このような技術開発動向に伴ってチップ部
品と回路基板との電気接合が金合金を使ったワイヤボン
ディングから異方性導電体を介在させた熱圧着によるも
のへと変化しつつある。このような方法はACF 法(Aniso
tropic Conductive Film) またはACP 法(Anisotropic C
onductive Paste)とも呼ばれている。
【０００４】図１は従来法によるワイヤボンディング法
の模式的説明図であり、図中、回路基板10には予め電極
12が設けられており、回路基板10上にこれも予め接着剤
によって取付けられた半導体チップ部品（以下、ICチッ
プという)14 と電極12とは金合金ワイヤ16でワイヤボン
ディング法により接続されている。
【０００５】図２は、膜状の異方性導電体 (以下、異方
性導電膜とも云う) 26を用いてICチップ14を回路基板10
上に接続する様子の模式的説明図であり、図中、回路基
板10上には予め電極12が設けられており、一方、これに
対応してICチップ14にも電極22が予め設けられている。
なお、電極はいずれも金属バンプとして形成されてい
る。
【０００６】これらの両上下電極の接続に際しては、導
電粒子24を分散させた接着相25から成る異方性導電膜26
を介在させ、電極12と電極22とを熱圧着させる。異方性
導電膜26は一般に熱硬化性樹脂で構成されており、熱圧
着によって樹脂部分が上下電極の間から排除されるた
め、上下電極間には導電粒子24が密着して残る。したが
って、導電粒子24の大きさ、数を適宜調整することで、
上下電極間の導通をとることができる。
【０００７】図３は、このときの様子を模式的に示す説
明図であり、上下電極12、22間に存在する導電粒子24は
上下電極間を導通させるが、その部位以外の箇所に存在
する導電粒子24は絶縁されたままである。
【０００８】このように、膜状の異方性導電体による接
合は回路基板とＩＣチップとにそれぞれ凸状の電極 (金
属バンプ) を設け、この間にバインダとよばれる接着相
に導電粒子を均一に分散させた異方性導電体を介在さ
せ、上からＩＣチップに圧力と温度をかけ金属バンプ間
にはさまれた導電粒子により上下方向に対する金属バン
プ間の導通と接着を行い簡易にＩＣチップの実装を行う
方法である。
【０００９】このような接合方法によれば、上下電極同
士の位置決めを正確に行うだけで、ICチップの回路基板
への取り付けは容易となり、実装密度の向上ばかりでな
く、実装速度を高めることができ、生産効率の改善に大
きく寄与する。
【００１０】しかしながら、現状では、皮膜内での導電
粒子の局部的な過不足は避けられず、上下電極間に導電
粒子が多い場合、横方向に電気が流れたり、また、少な
い場合、縦方向に導通がとれなかったりして、信頼性に
問題がある。
【００１１】図４は、導電粒子24の変更例の拡大説明図
であり、絶縁材粒子、例えばプラスチック粒子27の周り
にニッケルなどの金属層28を例えばめっき法により設
け、これをさらに樹脂のような絶縁層29で被覆するので
ある。
【００１２】このような変更例の場合、例えば各導電粒
子にみられる寸法違いを吸収することができる。弾性の
あるプラスチック粒子に金属コーティングをしているた
め導電粒子とし押しつぶした状態で用いることができる
からである。しかし、かかる変更例では、導電粒子とい
うものの中心部はプラスチックス粒子で不導体であり、
その表皮の金属にて電流を流すことになる。それゆえ電
極間に大きな電流を流すことができず、液晶のドライバ
ーＩＣや携帯電話に用いるＩＣのように電流の少ないＩ
Ｃにしか応用できない。
【００１３】
【発明が解決しようとする課題】ここに、本発明が解決
しようとする課題は、製造が簡便で使用時に導通を確実
にとることができ、大電流用のICチップの電極接続にも
用いることができる異方性導電体とその製造方法を提供
することである。
【００１４】
【課題を解決するための手段】本発明者らは、従来技術
の問題点がどこにあるかの検討を重ねたところ、導電体
の膜の厚さは一定にできるが、その中に分散させる導電
粒子の密度の調整が困難であるため、均一分散ができな
いことにより、確実な導通がとれず、また横方向への導
通によって漏電および短絡が発生するということを知っ
た。
【００１５】そこで、本発明者らは、スクリーン印刷に
際して用いられるメッシュ網を用いることに着目し、通
常金属製のメッシュ網を絶縁性材料で構成し、金属粒を
メッシュ孔に充填するという着想を得た。そして、さら
に検討して次のような知見を得た。
【００１６】(i) メッシュ網の孔直径は非常に小さく、
ほぼ導電粒子に相当する程度であって、１個または複数
個つづ導電粒子をメッシュ網の孔内に充填できる。
【００１７】(ii)そのように導電粒子を分散させると熱
圧着時に余分な接着剤は電極間の空間に移動し充填され
るが導電粒子はメッシュ孔にしっかりと保持され、漏電
および短絡の原因となることはない。
【００１８】(iii) その際にメッシュ孔に充填された導
電粒子の固定に最適な接着剤を適宜選択することで、金
属粒子の固定と半導体チップと基板の固定が同時に行え
る。
【００１９】ここに、本発明は次の通りである。 (1) 絶縁性層に設けた孔に導電粒子を充填してなる異方
性導電体。 (2) 前記孔が前記絶縁性層に対して貫通孔である上記
(1) 記載の異方性導電体。
【００２０】(3) 前記導電粒子が前記孔内に接着剤でも
って固定されている上記(1) または(2) 記載の異方性導
電体。 (4) 前記孔内に複数の導電粒子が充填される上記(1) 〜
(3) のいずれかに記載の異方性導電体。
【００２１】(5) 絶縁性層を用意すること、該絶縁性層
に設けられた孔に導電粒子を充填すること、そして該導
電粒子を孔内に固定すること、から成る異方性導電体の
製造方法。
【００２２】(6) 前記絶縁性層に貫通孔を形成すること
によって前記孔を設けることをさらに含む上記(5) 記載
の異方性導電体の製造方法。 (7) 前記絶縁性層を絶縁性繊維をメッシュ状に編み込む
ことにより用意する上記(5) 記載の異方性導電体の製造
方法。
【００２３】
【発明の実施の形態】このように、本発明によれば、導
電粒子から構成される導電部位と絶縁性層から構成され
る絶縁部位との混合構造、さらに要すれば流動性の高い
接着剤部位の３部位混合構造とすれば、ICチップの実装
に際しても、導電部位を構成する導電粒子の横方向への
移動を少なくし導通確率を向上させることができる。
【００２４】図５は、本発明にかかる異方性導電体の模
式的説明図であり、回路基板10とICチップ14にそれぞれ
設けた電極12、22の間に挟まれている。図示例では、メ
ッシュ網40の目、つまり本発明で云う「孔」の間に充填
された導電粒子32は各網目の間にそれぞれ２個だけ充填
されており、それ以上充填されることはない。導電粒子
32は横方向の移動がメッシュ網目40によって規制され
る。このときのスクリーン網40はプラスチックのフィル
ム、平板に貫通孔を開けたものでも、プラスチック繊維
を編み込んだものであってもよい。
【００２５】本発明の場合、横方向の絶縁は確保される
から、導電粒子として金属粒子をそのまま用いることが
でき、大電流を流すことが可能となる。しかも、各孔に
導電粒子とともに接着剤34を充填する場合、その充填剤
の流動性を高めることで、電極と導電粒子の接触をより
確実なものとすることができ、導電不良は少なくなる。
【００２６】このように本発明によれば、絶縁性層とし
てクリーン印刷などで用いる薄いプラスチックのメッシ
ュ網を用い、その網目の中に金属粒子を入れ接着剤で固
めたものを異方性導電体とし、このメッシュ網をそのま
ま圧着し異方性導電体とする。
【００２７】図６は、図５に示す本発明にかかる異方性
導電体を用いて電極間を接続した場合の模式的説明図で
あり、図中、絶縁性絶縁体を構成するメッシュ網40によ
って導電粒子32の横方向の移動は制限され、所定数の導
電粒子32が電極間に介在することになり、しかも、導電
粒子32を固定しているのは接着剤34であって、その接着
剤34の流動性が高い場合には、電極間に存在する接着剤
は最小量となり、導電粒子32の導通性は一層高められ
る。
【００２８】この方法によれば、横方向はメッシュ網の
繊維により導電粒子の導通が効果的に防止され縦方向は
導電粒子により確実に導通が得られ信頼性が向上すると
ともに、後者の問題点であった電流も金属粒子であるた
め解消することができる。
【００２９】本発明において用いる導電粒子は、従来の
ものをそのまま用いることができ、例えば、プラスチッ
ク粒子に導電皮膜を設けたものは粒径の制御が容易であ
って好ましいが、金属粒子をそのまま用いることもで
き、そのほうが大電流を流す場合には都合がよい。
【００３０】本発明において用いる導電粒子としての金
属粒子には、ニッケル、銅等が挙げられる。ここに、本
発明にかかる異方性導電体の製造方法についてさらに具
体的に説明する。
【００３１】異方性導電体の本体を構成する孔を設けた
絶縁性層は、絶縁性層であれば原則としていずれのもの
であってもよいが、例えばナイロン、PET 等から構成す
るフィルム、平板に孔を明けたものであればよい。
【００３２】このようにして用意したフィルム状の厚さ
25μｍの膜、あるいは平板にレーザ等によって孔を明け
る。孔の大きさ、貫通孔であるか否か、孔分布について
は、適宜決定すればよい。
【００３３】絶縁性層を構成するには、フィルム状の膜
あるいは平板に孔を明けて多孔フィルムあるいは多孔板
とする代わりに、ナイロンなどの絶縁性繊維をメッシュ
状に編み込んで間に孔を残すようにしてもよい。あるい
は棒状体を適宜接着剤を使って枡目に構成し、その間に
形成される矩形孔を設けてもよい。
【００３４】次いで、予め製造した前述の導電粒子を上
述の各孔に充填してゆく。充填それ自体は導電粒子を膜
上あるいは板上に分散して各孔に落とすだけで容易に行
うことができる。
【００３５】このときの孔の径、分布の状態、つまり孔
の設置密度、そして膜厚は取り付けるべき電極の寸法に
よって適宜決定すればよい。なお、その際、導電粒子の
大きさも重要であって、原則的には一つの孔に一つの導
電粒子が入るようにすれは、導通の調整は容易である。
【００３６】各孔に１または複数充填された導電粒子
は、例えばエポキシ樹脂を接着剤として用いて孔に固定
してもよい。接着剤を噴霧するだけでも、あるいは 膜
表面が平らであればへらを使ってスキージしてもよい。
【００３７】ここに、本発明にかかる異方性導電体の代
表的例を挙げると次の通りである。なお、そのような異
方性導電体を使った実装方法は従来法と同様にして行え
ばよい。
【００３８】
【００３９】
【発明の効果】以上説明したように、本発明にあって
は、導電粒子の分散状態をほぼ完全に制御できることか
ら、ICチップの電極の大きさ、数、分布の状態に応じて
導電粒子の寸法、分布を調整でき、従来技術におけるよ
うな電極間の導通不良や、横方向への漏電などは全く見
られない。しかも、本発明にかかる異方性導電膜の製造
は容易であって、あらゆる大きさの導電粒子のどのよう
な分散状態のものでも同じ方法・設備で製造できるので
あって、実際上の利益は大きい。
【図面の簡単な説明】
【図１】従来法によるワイヤボンディングの模式的説明
図である。
【図２】従来の異方性導電体を用いてICチップを回路基
板上に接続するときの様子の模式的説明図である。
【図３】図２の態様による電極接続時の様子の模式的説
明図である。
【図４】変更例の導電粒子の断面の拡大説明図である。
【図５】本発明にかかる異方性導電体の模式的説明図で
ある。
【図６】本発明にかかる異方性導電体を用いて電極間を
接続したとの様子の模式的説明図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 英次 三重県多気郡明和町大字蓑村1168 三重電 子株式会社内 (72)発明者 瓜生 喜章 三重県鈴鹿市土師町266−３ ピアテック 有限会社内 (72)発明者 野村 正文 愛知県刈谷市野田町場割50番地 ユケン工 業株式会社内 Ｆターム(参考） 5E319 BB16 5F044 KK01 LL09 5G307 HA02 HB03 HC01

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性層に設けた孔に導電粒子を充填し
    てなる異方性導電体。
  2. 【請求項２】 前記孔が前記絶縁性層に対して貫通孔で
    ある請求項１記載の異方性導電体。
  3. 【請求項３】 前記導電粒子が前記孔内に接着剤でもっ
    て固定されている請求項１または２記載の異方性導電
    体。
  4. 【請求項４】 前記孔内に複数の導電粒子が充填される
    請求項１〜３のいずれかに記載の異方性導電体。
  5. 【請求項５】 絶縁性層を用意すること、該絶縁性層に
    設けられた孔に導電粒子を充填すること、そして該導電
    粒子を孔内に固定すること、から成る異方性導電体の製
    造方法。
  6. 【請求項６】 前記絶縁性層に貫通孔を形成することに
    よって前記孔を設けることをさらに含む請求項５記載の
    異方性導電体の製造方法。
  7. 【請求項７】 前記絶縁性層を絶縁性繊維をメッシュ状
    に編み込むことにより用意する請求項５記載の異方性導
    電体の製造方法。
JP11159594A 1999-06-07 1999-06-07 異方性導電体とその製造方法 Withdrawn JP2000349426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11159594A JP2000349426A (ja) 1999-06-07 1999-06-07 異方性導電体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11159594A JP2000349426A (ja) 1999-06-07 1999-06-07 異方性導電体とその製造方法

Publications (1)

Publication Number Publication Date
JP2000349426A true JP2000349426A (ja) 2000-12-15

Family

ID=15697121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11159594A Withdrawn JP2000349426A (ja) 1999-06-07 1999-06-07 異方性導電体とその製造方法

Country Status (1)

Country Link
JP (1) JP2000349426A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002327155A (ja) * 2001-04-27 2002-11-15 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法
JP2009030060A (ja) * 2001-04-27 2009-02-12 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002327155A (ja) * 2001-04-27 2002-11-15 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法
JP2009030060A (ja) * 2001-04-27 2009-02-12 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法

Similar Documents

Publication Publication Date Title
US5624268A (en) Electrical connectors using anisotropic conductive films
US5813870A (en) Selectively filled adhesives for semiconductor chip interconnection and encapsulation
CN102623438B (zh) 半导体装置
JP3015712B2 (ja) フィルムキャリアおよびそれを用いてなる半導体装置
JP2004095566A (ja) シールドフィルム、シールドフレキシブルプリント配線板及びそれらの製造方法
CN101960586A (zh) 使用焊料和膜粘合剂将倒装片封装的散热片/加强片接地的方法
US9132494B2 (en) Wiring board and method for manufacturing the same
US8784118B2 (en) Connection terminal structure, method for manufacturing connection terminal structure, and connection terminal structure substrate
KR20010070011A (ko) 반도체 장치
CN105280624A (zh) 电子装置模块及其制造方法
KR101979078B1 (ko) 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름
JPH05144995A (ja) 半導体パツケージ
JP2001250876A (ja) 半導体装置及びその製造方法
JP2000349426A (ja) 異方性導電体とその製造方法
JP2018152178A (ja) 異方導電性フィルム
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
JP3842981B2 (ja) 基板の製造方法、電子部品の製造方法及び電子部品の実装方法
JPH10340925A (ja) 半導体装置およびその製造方法
JP2002076056A (ja) 異方性導電膜とその製造方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JP3015709B2 (ja) フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法
CN215268895U (zh) 一种电路凸点下金属化层结构及电路板
JP2011040575A (ja) 電子デバイス及びその製造方法
JP2000149666A (ja) 異方性導電膜
JPH1116946A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905