JP2000346908A - 高周波回路 - Google Patents
高周波回路Info
- Publication number
- JP2000346908A JP2000346908A JP11157163A JP15716399A JP2000346908A JP 2000346908 A JP2000346908 A JP 2000346908A JP 11157163 A JP11157163 A JP 11157163A JP 15716399 A JP15716399 A JP 15716399A JP 2000346908 A JP2000346908 A JP 2000346908A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- frequency circuit
- directional coupler
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 周波回路中の回路要素の部分試験・調整の時
間を短縮するとともに、測定精度を向上させる。 【解決手段】 伝送線路により接続された複数の回路要
素１０１，１０２，１０３のうち、試験対象となる回路
要素１０１の入力側と出力側とにそれぞれ方向性結合器
２０１，２０２を設けるとともに、上記入力側の方向性
結合器２０１に信号発生器１５１を接続し、上記出力側
の方向性結合器２０２に検波回路１５２を接続した。
間を短縮するとともに、測定精度を向上させる。 【解決手段】 伝送線路により接続された複数の回路要
素１０１，１０２，１０３のうち、試験対象となる回路
要素１０１の入力側と出力側とにそれぞれ方向性結合器
２０１，２０２を設けるとともに、上記入力側の方向性
結合器２０１に信号発生器１５１を接続し、上記出力側
の方向性結合器２０２に検波回路１５２を接続した。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
るマイクロストリップ線路上に方向性結合器を設置した
高周波回路の構成に関するものである。
るマイクロストリップ線路上に方向性結合器を設置した
高周波回路の構成に関するものである。
【０００２】
【従来の技術】図１１は、従来の高周波回路の構成を示
す図で、同図において、１０１，１０２，１０３はアン
プやミキサ等の回路要素、１１１は高周波回路の信号入
力端子、１１２は高周波回路の信号出力端子、２０１は
方向性結合器である。ここで、回路要素１０１は試験対
象となる回路要素で、１０２，１０３は高周波回路に含
まれるその他の回路要素である。なお、１５２は、方向
性結合器２０１により取出されたモニタ信号を検波する
検波回路である。また、図１２は方向性結合器２０１の
構成を示す図で、１は入力端子、２は出力端子、３は結
合出力端子、４はアイソレーション端子、５はマイクロ
ストリップ線路、６は結合部である。
す図で、同図において、１０１，１０２，１０３はアン
プやミキサ等の回路要素、１１１は高周波回路の信号入
力端子、１１２は高周波回路の信号出力端子、２０１は
方向性結合器である。ここで、回路要素１０１は試験対
象となる回路要素で、１０２，１０３は高周波回路に含
まれるその他の回路要素である。なお、１５２は、方向
性結合器２０１により取出されたモニタ信号を検波する
検波回路である。また、図１２は方向性結合器２０１の
構成を示す図で、１は入力端子、２は出力端子、３は結
合出力端子、４はアイソレーション端子、５はマイクロ
ストリップ線路、６は結合部である。
【０００３】次に、上記従来の高周波回路の動作につい
て説明する。信号入力端子１１１から入力された高周波
信号は、回路要素１０２、試験対象となる回路要素１０
１、方向性結合器２０１、回路要素１０３を通過し、信
号出力端子１１２から出力される。また、上記高周波回
路において、高周波信号をモニタする際には、上記構成
の方向性結合器２０１を用いる。図１２において、入力
端子１から入力された高周波信号は、マイクロストリッ
プ線路５を通過し、出力端子２へ出力されるが、このと
き結合部６において高周波信号の一部が取り出され、結
合出力端子３へ出力される。また、出力端子２において
反射された信号は、アイソレーション端子４へ出力され
る。この結合出力端子３からの出力を検波回路１５２に
より検波することにより、マイクロストリップ線路５を
通過する高周波信号のモニタを行うことができる。
て説明する。信号入力端子１１１から入力された高周波
信号は、回路要素１０２、試験対象となる回路要素１０
１、方向性結合器２０１、回路要素１０３を通過し、信
号出力端子１１２から出力される。また、上記高周波回
路において、高周波信号をモニタする際には、上記構成
の方向性結合器２０１を用いる。図１２において、入力
端子１から入力された高周波信号は、マイクロストリッ
プ線路５を通過し、出力端子２へ出力されるが、このと
き結合部６において高周波信号の一部が取り出され、結
合出力端子３へ出力される。また、出力端子２において
反射された信号は、アイソレーション端子４へ出力され
る。この結合出力端子３からの出力を検波回路１５２に
より検波することにより、マイクロストリップ線路５を
通過する高周波信号のモニタを行うことができる。
【０００４】また、高周波回路の試験を行う場合には、
例えば図１１に示すように、試験対象となる回路要素１
０１を切り出して、治具３１に取り付け、上記回路要素
１０１の試験・調整を行い、しかる後に全体の高周波回
路の試験を行うという方法がとられていた。
例えば図１１に示すように、試験対象となる回路要素１
０１を切り出して、治具３１に取り付け、上記回路要素
１０１の試験・調整を行い、しかる後に全体の高周波回
路の試験を行うという方法がとられていた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
高周波回路では、１度回路を組み上げてしまうと、回路
内に含まれる構成要素の単体試験を行うのは困難であ
る。すなわち、高周波回路の試験・調整には個々の構成
要素を回路から取り出し、特別に用意した治具を用いて
行う必要があることや、高周波回路の試験・調整時にお
いては、回路要素ごとに試験・調整が必要となることか
ら、試験・調整の時間がかかるとともに、実際の使用状
態とは異なるという点で測定精度に問題があった。ま
た、高周波回路内に設置された方向性結合器は、図１２
に示すように、信号入力端子１及び信号出力端子２が直
線上に配置されているため、結合部６の配置には周波数
によって決まる一定の大きさ（λ／４；λは入力信号の
波長）の領域を確保する必要であり、高周波回路の寸法
が大きくなるという問題があった。
高周波回路では、１度回路を組み上げてしまうと、回路
内に含まれる構成要素の単体試験を行うのは困難であ
る。すなわち、高周波回路の試験・調整には個々の構成
要素を回路から取り出し、特別に用意した治具を用いて
行う必要があることや、高周波回路の試験・調整時にお
いては、回路要素ごとに試験・調整が必要となることか
ら、試験・調整の時間がかかるとともに、実際の使用状
態とは異なるという点で測定精度に問題があった。ま
た、高周波回路内に設置された方向性結合器は、図１２
に示すように、信号入力端子１及び信号出力端子２が直
線上に配置されているため、結合部６の配置には周波数
によって決まる一定の大きさ（λ／４；λは入力信号の
波長）の領域を確保する必要であり、高周波回路の寸法
が大きくなるという問題があった。
【０００６】本発明は、上記の問題を解決するためにな
されたもので、高周波回路中の回路要素の部分試験・調
整の時間を短縮するとともに、測定精度を向上させるこ
とを目的とする。
されたもので、高周波回路中の回路要素の部分試験・調
整の時間を短縮するとともに、測定精度を向上させるこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明の請求項１に記載
の高周波回路は、伝送線路により接続された複数の回路
要素のうち、少なくとも１つの回路要素の入力側と出力
側とにそれぞれ方向性結合器を設けるとともに、上記入
力側の方向性結合器に信号発生器を接続し、上記出力側
の方向性結合器に検波回路を接続したものである。
の高周波回路は、伝送線路により接続された複数の回路
要素のうち、少なくとも１つの回路要素の入力側と出力
側とにそれぞれ方向性結合器を設けるとともに、上記入
力側の方向性結合器に信号発生器を接続し、上記出力側
の方向性結合器に検波回路を接続したものである。
【０００８】請求項２に記載の高周波回路は、請求項１
の高周波回路において、伝送線路を、基板上に形成した
マイクロストリップ線路により構成したものである。
の高周波回路において、伝送線路を、基板上に形成した
マイクロストリップ線路により構成したものである。
【０００９】また、請求項３に記載の高周波回路は、伝
送線路により接続された複数の回路要素のうち、少なく
とも１つの回路要素の入力側と出力側とにそれぞれ設け
られた方向性結合器と、上記回路要素の信号歪みを補償
する補償回路と備えるとともに、上記入力側の方向性結
合器を上記補償回路の入力側に接続し、上記出力側の方
向性結合器を上記補償回路の出力側に接続したものであ
る。
送線路により接続された複数の回路要素のうち、少なく
とも１つの回路要素の入力側と出力側とにそれぞれ設け
られた方向性結合器と、上記回路要素の信号歪みを補償
する補償回路と備えるとともに、上記入力側の方向性結
合器を上記補償回路の入力側に接続し、上記出力側の方
向性結合器を上記補償回路の出力側に接続したものであ
る。
【００１０】請求項４に記載の高周波回路は、請求項３
の高周波回路において、伝送線路を、基板上に形成した
マイクロストリップ線路により構成したものである。
の高周波回路において、伝送線路を、基板上に形成した
マイクロストリップ線路により構成したものである。
【００１１】請求項５に記載の高周波回路は、請求項１
または請求項２の高周波回路において、基板上に形成さ
れた方向性結合器の入力端子と出力端子とを互いに直交
する向きに配置し、かつ結合出力端子とアイソレーショ
ン端子とを互いに直交する向きに配置して、高周波回路
の実装面積を縮小するようにしたものである。
または請求項２の高周波回路において、基板上に形成さ
れた方向性結合器の入力端子と出力端子とを互いに直交
する向きに配置し、かつ結合出力端子とアイソレーショ
ン端子とを互いに直交する向きに配置して、高周波回路
の実装面積を縮小するようにしたものである。
【００１２】請求項６に記載の高周波回路は、請求項１
または請求項２の高周波回路において、ブランチライン
型ハイブリットを方向性結合器として使用したもので、
ブランチライン型ハイブリットのマイクロストリップ線
路の一つの端子を入力端子とし、他の端子を出力端子、
結合端子、アイソレーション端子としたものである。
または請求項２の高周波回路において、ブランチライン
型ハイブリットを方向性結合器として使用したもので、
ブランチライン型ハイブリットのマイクロストリップ線
路の一つの端子を入力端子とし、他の端子を出力端子、
結合端子、アイソレーション端子としたものである。
【００１３】請求項７に記載の高周波回路は、請求項１
または請求項２の高周波回路において、カプラーとして
ランゲカプラーハイブリッドを方向性結合器として使用
したもので、ランゲカプラーハイブリッドのマイクロス
トリップ線路の一つの端子を入力端子とし、他の端子を
出力端子、結合端子、アイソレーション端子としたもの
である。ある。
または請求項２の高周波回路において、カプラーとして
ランゲカプラーハイブリッドを方向性結合器として使用
したもので、ランゲカプラーハイブリッドのマイクロス
トリップ線路の一つの端子を入力端子とし、他の端子を
出力端子、結合端子、アイソレーション端子としたもの
である。ある。
【００１４】請求項８に記載の高周波回路は、基板上に
形成した複数のブランチライン型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したものである。
形成した複数のブランチライン型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したものである。
【００１５】請求項９に記載の高周波回路は、基板上に
形成した複数のランゲカプラー型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したものである。
形成した複数のランゲカプラー型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したものである。
【００１６】請求項１０に記載の高周波回路は、基板上
に形成した複数のラットレース型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したものである。
に形成した複数のラットレース型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したものである。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づき説明する。 実施の形態１．図１は、本発明の実施の形態１に係わる
高周波回路の構成を示す図で、同図において、１０１，
１０２，１０３はアンプやミキサ等の回路要素で、回路
要素１０１は試験対象となる回路要素で、１０２，１０
３は高周波回路に含まれるその他の回路要素である。１
１１は高周波回路の信号入力端子、１１２は高周波回路
の信号出力端子、２０１は上記試験対象となる回路要素
１０１の入力側に設けられた試験信号入力用の方向性結
合器、２０２は上記回路要素１０１の出力側に設けられ
た試験信号検出用の方向性結合器である。また、１，２
はそれぞれ各方向性結合器２０１，２０２の入力端子と
出力端子、７は方向性結合器２０１の試験信号入力端
子、８は方向性結合器２０２の試験信号検出端子、４，
７は各方向性結合器２０１，２０２のアイソレーション
端子である。なお、１５１は試験信号を発生する信号発
生回路、１５２は上記試験信号の検波回路である。
て、図面に基づき説明する。 実施の形態１．図１は、本発明の実施の形態１に係わる
高周波回路の構成を示す図で、同図において、１０１，
１０２，１０３はアンプやミキサ等の回路要素で、回路
要素１０１は試験対象となる回路要素で、１０２，１０
３は高周波回路に含まれるその他の回路要素である。１
１１は高周波回路の信号入力端子、１１２は高周波回路
の信号出力端子、２０１は上記試験対象となる回路要素
１０１の入力側に設けられた試験信号入力用の方向性結
合器、２０２は上記回路要素１０１の出力側に設けられ
た試験信号検出用の方向性結合器である。また、１，２
はそれぞれ各方向性結合器２０１，２０２の入力端子と
出力端子、７は方向性結合器２０１の試験信号入力端
子、８は方向性結合器２０２の試験信号検出端子、４，
７は各方向性結合器２０１，２０２のアイソレーション
端子である。なお、１５１は試験信号を発生する信号発
生回路、１５２は上記試験信号の検波回路である。
【００１８】次に、上記構成の高周波回路の試験時の動
作について説明する。なお、上記高周波回路の通常時の
動作及びモニター動作については、上述した従来の高周
波回路の場合と同様であるので、説明を省略する。方向
性結合器２０１の試験信号入力端子７に入力された、信
号発生回路１５１からの高周波信号（試験信号）は、試
験対象となる回路要素１０１を通過し、方向性結合器２
０２において、上記高周波信号の一部が取出され、試験
信号検出端子８へ出力される。上記試験信号検出端子８
から出力された試験信号を、検波回路１５２により検波
することにより、回路要素１０１の信号の通過特性を測
定することができ、回路要素１０１の位相・利得の調整
や部分試験を行うことができる。すなわち、従来は、試
験対称となる回路要素１０１の出力側のみに方向性結合
器を設けていたが、設計段階から上記方向性結合器２０
１，２０２のパターンを高周波回路上に設けておくこと
により、複雑な構造を必要とせずに、高周波回路に組み
込まれた構成要素１０１の試験・調整を容易に行うこと
ができる。
作について説明する。なお、上記高周波回路の通常時の
動作及びモニター動作については、上述した従来の高周
波回路の場合と同様であるので、説明を省略する。方向
性結合器２０１の試験信号入力端子７に入力された、信
号発生回路１５１からの高周波信号（試験信号）は、試
験対象となる回路要素１０１を通過し、方向性結合器２
０２において、上記高周波信号の一部が取出され、試験
信号検出端子８へ出力される。上記試験信号検出端子８
から出力された試験信号を、検波回路１５２により検波
することにより、回路要素１０１の信号の通過特性を測
定することができ、回路要素１０１の位相・利得の調整
や部分試験を行うことができる。すなわち、従来は、試
験対称となる回路要素１０１の出力側のみに方向性結合
器を設けていたが、設計段階から上記方向性結合器２０
１，２０２のパターンを高周波回路上に設けておくこと
により、複雑な構造を必要とせずに、高周波回路に組み
込まれた構成要素１０１の試験・調整を容易に行うこと
ができる。
【００１９】実施の形態２．図２は、本発明の実施の形
態２に係わる高周波回路の構成を示す図で、同図におい
て、１０１，１０２，１０３はアンプやミキサ等の回路
要素で、回路要素１０１は試験対象となる回路要素で、
１０２，１０３は高周波回路に含まれるその他の回路要
素である。１１１は高周波回路の信号入力端子、１１２
は高周波回路の信号出力端子、２０１は上記試験対象と
なる回路要素１０１の入力側に設けられた方向性結合
器、２０２は上記回路要素１０１の出力側に設けられた
方向性結合器、１５３は上記回路要素１０１の補償回路
で、補償回路１５３は、上記回路要素１０１の歪み特性
の逆特性を有する、例えばリニアライザ等の歪補償回路
により構成される。また、３は補償回路１５３への入力
用の方向性結合器２０１の結合端子、１０は補償回路１
５３の補償信号入力端子、４，７はそれぞれ方向性結合
器２０１，２０２のアイソレーション端子である。
態２に係わる高周波回路の構成を示す図で、同図におい
て、１０１，１０２，１０３はアンプやミキサ等の回路
要素で、回路要素１０１は試験対象となる回路要素で、
１０２，１０３は高周波回路に含まれるその他の回路要
素である。１１１は高周波回路の信号入力端子、１１２
は高周波回路の信号出力端子、２０１は上記試験対象と
なる回路要素１０１の入力側に設けられた方向性結合
器、２０２は上記回路要素１０１の出力側に設けられた
方向性結合器、１５３は上記回路要素１０１の補償回路
で、補償回路１５３は、上記回路要素１０１の歪み特性
の逆特性を有する、例えばリニアライザ等の歪補償回路
により構成される。また、３は補償回路１５３への入力
用の方向性結合器２０１の結合端子、１０は補償回路１
５３の補償信号入力端子、４，７はそれぞれ方向性結合
器２０１，２０２のアイソレーション端子である。
【００２０】次に、上記構成の高周波回路の動作につい
て説明する。信号入力端子１１１に入力され、対象とな
る回路要素１０１の入力側にある方向性結合器２０１の
結合端子３で検出された高周波信号は、補償回路１５３
により歪み補償された後、上記回路要素１０１の出力側
にある方向性結合器２０２の補償信号入力端子１０へ出
力される。上記出力された試験信号は、方向性結合器２
０２において、上記回路要素１０１を通過した信号と結
合することにより、歪みが互いに相殺されるため、回路
要素１０１による信号の歪み等を補償することが可能で
あり、回路要素１０１の位相・利得の調整が可能であ
る。したがって、高周波回路に組み込まれた回路要素１
０１の特性補償を容易に実現することができる。
て説明する。信号入力端子１１１に入力され、対象とな
る回路要素１０１の入力側にある方向性結合器２０１の
結合端子３で検出された高周波信号は、補償回路１５３
により歪み補償された後、上記回路要素１０１の出力側
にある方向性結合器２０２の補償信号入力端子１０へ出
力される。上記出力された試験信号は、方向性結合器２
０２において、上記回路要素１０１を通過した信号と結
合することにより、歪みが互いに相殺されるため、回路
要素１０１による信号の歪み等を補償することが可能で
あり、回路要素１０１の位相・利得の調整が可能であ
る。したがって、高周波回路に組み込まれた回路要素１
０１の特性補償を容易に実現することができる。
【００２１】実施の形態３．図３，図４は、基板上に形
成されたマイクロストリップ線路により構成した方向性
結合器２０１の構成を示す図で、また、図５は、上記図
３の方向性結合器２０１を実際の高周波回路に実装した
例を示す図である。各図において、方向性結合器２０１
は、マイクロストリップ線路５に平行で、信号の波長λ
に対してλ／４の長さを持った結合部６と、マイクロス
トリップ線路５上の入力端子１と出力端子２とを互いに
直行する向きに配置するとともに、結合出力端子３とア
イソレーション端子４とを互いに直行する向きに配置し
てある。なお、方向性結合器２０２も、上記方向性結合
器２０１と同一構成である。
成されたマイクロストリップ線路により構成した方向性
結合器２０１の構成を示す図で、また、図５は、上記図
３の方向性結合器２０１を実際の高周波回路に実装した
例を示す図である。各図において、方向性結合器２０１
は、マイクロストリップ線路５に平行で、信号の波長λ
に対してλ／４の長さを持った結合部６と、マイクロス
トリップ線路５上の入力端子１と出力端子２とを互いに
直行する向きに配置するとともに、結合出力端子３とア
イソレーション端子４とを互いに直行する向きに配置し
てある。なお、方向性結合器２０２も、上記方向性結合
器２０１と同一構成である。
【００２２】上記構成の方向性結合器２０１（あるいは
方向性結合器２０２）では、入力端子１と出力端子２と
を互いに直行する向きに配置し、かつ結合出力端子３と
アイソレーション端子４を互いに直行する向きに配置す
るようにしたので、各端子１〜４をできるだけ離して配
置することができる。また、マイクロストリップ線路で
生じる折れ曲がり部に結合部６を配置できることから、
結合部６を配置するスペースを新たに設けなくてもよい
ので、高周波回路を小型化することができる。
方向性結合器２０２）では、入力端子１と出力端子２と
を互いに直行する向きに配置し、かつ結合出力端子３と
アイソレーション端子４を互いに直行する向きに配置す
るようにしたので、各端子１〜４をできるだけ離して配
置することができる。また、マイクロストリップ線路で
生じる折れ曲がり部に結合部６を配置できることから、
結合部６を配置するスペースを新たに設けなくてもよい
ので、高周波回路を小型化することができる。
【００２３】実施の形態４．図６，図７は、ハイブリッ
トを使用した方向性結合器２０１を示す図で、図６はブ
ランチライン型ハイブリットを使用した場合の例で、図
７は、例えば1992年に、McGraw-Hill Inc.より出版さ
れた、R.E.COLLIN著「FOUNDATIONS FOR MIKUROWAVE
ENGINEERING 2nd Edition」のｐ.435に記載された、
ランゲカプラーハイブリットを使用した例を示す。図６
及び図７において、ハイブリットのマイクロストリップ
線路の一つの端子を入力端子１とし、上記入力端子１と
対角の位置にある端子を出力端子２とし、上記入力端子
１に対向する位置にある端子を結合端子３とし、上記出
力２に対向する位置にある端子をアイソレーション端子
４とすることにより、方向性結合器２０１を構成するこ
とができる。すなわち、入力端子１から入力された信号
は、ハイブリッドにて分波され、出力端子２と結合端子
３とに出力される。この結合端子３から出力される信号
を測定することにより、より正確な信号を検波すること
が可能である。なお、上記出力端子２と結合端子３から
は、位相が互いに９０°ずれた信号が出力される。
トを使用した方向性結合器２０１を示す図で、図６はブ
ランチライン型ハイブリットを使用した場合の例で、図
７は、例えば1992年に、McGraw-Hill Inc.より出版さ
れた、R.E.COLLIN著「FOUNDATIONS FOR MIKUROWAVE
ENGINEERING 2nd Edition」のｐ.435に記載された、
ランゲカプラーハイブリットを使用した例を示す。図６
及び図７において、ハイブリットのマイクロストリップ
線路の一つの端子を入力端子１とし、上記入力端子１と
対角の位置にある端子を出力端子２とし、上記入力端子
１に対向する位置にある端子を結合端子３とし、上記出
力２に対向する位置にある端子をアイソレーション端子
４とすることにより、方向性結合器２０１を構成するこ
とができる。すなわち、入力端子１から入力された信号
は、ハイブリッドにて分波され、出力端子２と結合端子
３とに出力される。この結合端子３から出力される信号
を測定することにより、より正確な信号を検波すること
が可能である。なお、上記出力端子２と結合端子３から
は、位相が互いに９０°ずれた信号が出力される。
【００２４】実施の形態５．図８，図９，図１０は、基
板上に形成したハイブリット間にを使用して複数（ここ
では２個）のアンプを並列に接続したバランスドアンプ
から成る高周波回路の構成を示す図で、前段のハイブリ
ッドのアイソレーション端子に信号発生器１５１を接続
し、後段のハイブリッドのアイソレーション端子に検波
回路１５２を接続したものである。なお、図８はブラン
チライン型ハイブリット２１０，２１１を使用した例
を、図９はランゲカプラー型ハイブリット２１２，２１
３を使用した例を、図１０はラットレース型ハイブリッ
ト２１４，２１５使用した例を示す。各図において、１
１１，１１２はそれぞれ各ハイブリット２１０〜２１５
の信号入力端子と信号出力端子、４は前段のハイブリッ
ド２１０，２１２，２１４のアイソレーション端子、９
は後段のハイブリッド２１１，２１３，２１５のアイソ
レーション端子、２５１，２５２は上記ハイブリッド間
に並列に接続されたアンプである。
板上に形成したハイブリット間にを使用して複数（ここ
では２個）のアンプを並列に接続したバランスドアンプ
から成る高周波回路の構成を示す図で、前段のハイブリ
ッドのアイソレーション端子に信号発生器１５１を接続
し、後段のハイブリッドのアイソレーション端子に検波
回路１５２を接続したものである。なお、図８はブラン
チライン型ハイブリット２１０，２１１を使用した例
を、図９はランゲカプラー型ハイブリット２１２，２１
３を使用した例を、図１０はラットレース型ハイブリッ
ト２１４，２１５使用した例を示す。各図において、１
１１，１１２はそれぞれ各ハイブリット２１０〜２１５
の信号入力端子と信号出力端子、４は前段のハイブリッ
ド２１０，２１２，２１４のアイソレーション端子、９
は後段のハイブリッド２１１，２１３，２１５のアイソ
レーション端子、２５１，２５２は上記ハイブリッド間
に並列に接続されたアンプである。
【００２５】次に、図８に示すブランチライン型ハイブ
リット２１０，２１１を使用したバランスドアンプの動
作について説明する。信号入力端子１１１から入力され
た高周波信号は、ブランチライン型ハイブリッド２１０
で分波され、アンプ２５１，２５２へ入力する。アンプ
２５１，２５２を通過した上記高周波信号は、ブランチ
ライン型ハイブリッド２１１で再び結合し信号出力端子
１１２へ出力される。一方、上記バランスドアンプの試
験を行う場合には、信号発生器１５１により試験信号を
発生させ、前段のブランチライン型ハイブリッド２１０
のアイソレーション端子４に入力する。この試験信号
は、上記ブランチライン型ハイブリッド２１０で分波さ
れ、アンプ２５１、２５２へ入力する。アンプ２５１、
２５２を通過した試験信号は、後段のブランチライン型
ハイブリッド２１１で再び結合しアイソレーション端子
９へ出力される。この試験信号を検波回路１５２にて検
波することにより、アンプを並列に接続した部分の位
相、利得の調整や部分試験を行うことができる。
リット２１０，２１１を使用したバランスドアンプの動
作について説明する。信号入力端子１１１から入力され
た高周波信号は、ブランチライン型ハイブリッド２１０
で分波され、アンプ２５１，２５２へ入力する。アンプ
２５１，２５２を通過した上記高周波信号は、ブランチ
ライン型ハイブリッド２１１で再び結合し信号出力端子
１１２へ出力される。一方、上記バランスドアンプの試
験を行う場合には、信号発生器１５１により試験信号を
発生させ、前段のブランチライン型ハイブリッド２１０
のアイソレーション端子４に入力する。この試験信号
は、上記ブランチライン型ハイブリッド２１０で分波さ
れ、アンプ２５１、２５２へ入力する。アンプ２５１、
２５２を通過した試験信号は、後段のブランチライン型
ハイブリッド２１１で再び結合しアイソレーション端子
９へ出力される。この試験信号を検波回路１５２にて検
波することにより、アンプを並列に接続した部分の位
相、利得の調整や部分試験を行うことができる。
【００２６】このように、信号系とは別に、試験系とし
て前段のブランチライン型ハイブリッド２１０のアイソ
レーション端子４から後段のブランチライン型ハイブリ
ッド２１１のアイソレーション端子９に至る伝送経路を
使用することにより、複雑な構造を必要とせずに、アン
プを並列に接続した部分の試験・調整を簡単に実現する
ことができる。なお、ハイブリットとして、ランゲカプ
ラー型ハイブリット２１２，２１３、あるいはラットレ
ース型ハイブリット２１４，２１５を使用した場合の動
作も、上記ブランチライン型ハイブリッド２１０，２１
１を用いた場合の動作と同様である。
て前段のブランチライン型ハイブリッド２１０のアイソ
レーション端子４から後段のブランチライン型ハイブリ
ッド２１１のアイソレーション端子９に至る伝送経路を
使用することにより、複雑な構造を必要とせずに、アン
プを並列に接続した部分の試験・調整を簡単に実現する
ことができる。なお、ハイブリットとして、ランゲカプ
ラー型ハイブリット２１２，２１３、あるいはラットレ
ース型ハイブリット２１４，２１５を使用した場合の動
作も、上記ブランチライン型ハイブリッド２１０，２１
１を用いた場合の動作と同様である。
【００２７】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、伝送線路により接続された複数の回路要
素のうち、少なくとも１つの回路要素の入力側と出力側
とにそれぞれ方向性結合器を設けるとともに、上記入力
側の方向性結合器に信号発生器を接続し、上記出力側の
方向性結合器に検波回路を接続した構成としたので、複
雑な構造を必要とせずに、高周波回路に組み込まれた回
路要素の試験・調整を容易に行うことができる。したが
って、高周波回路中の回路要素の部分試験・調整の時間
を短縮できるとともに、測定精度を向上させることがで
きる。
発明によれば、伝送線路により接続された複数の回路要
素のうち、少なくとも１つの回路要素の入力側と出力側
とにそれぞれ方向性結合器を設けるとともに、上記入力
側の方向性結合器に信号発生器を接続し、上記出力側の
方向性結合器に検波回路を接続した構成としたので、複
雑な構造を必要とせずに、高周波回路に組み込まれた回
路要素の試験・調整を容易に行うことができる。したが
って、高周波回路中の回路要素の部分試験・調整の時間
を短縮できるとともに、測定精度を向上させることがで
きる。
【００２８】請求項２に記載の発明によれば、請求項１
の高周波回路において、上記伝送線路を、基板上に形成
したマイクロストリップ線路により構成したので、高周
波回路の小型化を図ることができる。
の高周波回路において、上記伝送線路を、基板上に形成
したマイクロストリップ線路により構成したので、高周
波回路の小型化を図ることができる。
【００２９】また、請求項３に記載の発明によれば、伝
送線路により接続された複数の回路要素のうち、少なく
とも１つの回路要素の入力側と出力側とにそれぞれ設け
られた方向性結合器と、上記回路要素の信号歪みを補償
する補償回路と備えるとともに、上記入力側の方向性結
合器を上記補償回路の入力側に接続し、回路要素による
信号の歪みを補償するようにしたので、高周波回路に組
み込まれた回路要素の特性補償を容易に実現することが
できる。
送線路により接続された複数の回路要素のうち、少なく
とも１つの回路要素の入力側と出力側とにそれぞれ設け
られた方向性結合器と、上記回路要素の信号歪みを補償
する補償回路と備えるとともに、上記入力側の方向性結
合器を上記補償回路の入力側に接続し、回路要素による
信号の歪みを補償するようにしたので、高周波回路に組
み込まれた回路要素の特性補償を容易に実現することが
できる。
【００３０】請求項４に記載の発明によれば、請求項３
の高周波回路において、上記伝送線路を、基板上に形成
したマイクロストリップ線路により構成したので、高周
波回路の小型化を図ることができる。
の高周波回路において、上記伝送線路を、基板上に形成
したマイクロストリップ線路により構成したので、高周
波回路の小型化を図ることができる。
【００３１】請求項５に記載の発明によれば、方向性結
合器の入力端子と出力端子を互いに直行する向きに配置
し、かつ結合出力端子とアイソレーション端子を互いに
直行する向きに配置することにより、マイクロストリッ
プ線路の折れ曲がり部に方向性結合器を設置するように
したので、高周波回路の実装面積を縮小ができ、高周波
回路を更に小型化することができる。
合器の入力端子と出力端子を互いに直行する向きに配置
し、かつ結合出力端子とアイソレーション端子を互いに
直行する向きに配置することにより、マイクロストリッ
プ線路の折れ曲がり部に方向性結合器を設置するように
したので、高周波回路の実装面積を縮小ができ、高周波
回路を更に小型化することができる。
【００３２】請求項６に記載の発明によれば、マイクロ
ストリップ線路上に形成されたブランチライン型ハイブ
リットを方向性結合器として使用したので、検出信号の
減衰がなく、より正確な信号検出を可能とすることがで
きる。
ストリップ線路上に形成されたブランチライン型ハイブ
リットを方向性結合器として使用したので、検出信号の
減衰がなく、より正確な信号検出を可能とすることがで
きる。
【００３３】請求項７に記載の発明によれば、マイクロ
ストリップ線路上に形成されたランゲカプラーハイブリ
ッドを方向性結合器として使用したので、請求項６と同
様に、より正確な信号検出を可能とすることができる。
ストリップ線路上に形成されたランゲカプラーハイブリ
ッドを方向性結合器として使用したので、請求項６と同
様に、より正確な信号検出を可能とすることができる。
【００３４】請求項８に記載の発明によれば、基板上に
形成した複数のブランチライン型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したので、複雑な構造を必要とせず
に、信号系の伝送経路と試験系の伝送経路を形成するこ
とができ、アンプを並列に接続した部分の試験・調整を
簡単に実現することができるとともに、測定精度を向上
させることができる。また、上記請求項８に記載のブラ
ンチライン型ハイブリットに代えて、ランゲカプラーハ
イブリッドあるいはラットレース型ハイブリッドを使用
した場合にも、同様の効果を得ることができる。
形成した複数のブランチライン型ハイブリット間に複数
のアンプを並列に接続したバランスドアンプから成り、
前段のハイブリッドのアイソレーション端子に信号発生
器を接続し、後段のハイブリッドのアイソレーション端
子に検波回路を接続したので、複雑な構造を必要とせず
に、信号系の伝送経路と試験系の伝送経路を形成するこ
とができ、アンプを並列に接続した部分の試験・調整を
簡単に実現することができるとともに、測定精度を向上
させることができる。また、上記請求項８に記載のブラ
ンチライン型ハイブリットに代えて、ランゲカプラーハ
イブリッドあるいはラットレース型ハイブリッドを使用
した場合にも、同様の効果を得ることができる。
【図１】 本実施の形態１に係わる高周波回路の構成を
示す図である。
示す図である。
【図２】 本実施の形態２に係わる高周波回路の構成を
示す図である。
示す図である。
【図３】 本実施の形態３に係わる高周波回路の構成を
示す図である。
示す図である。
【図４】 本実施の形態３に係わる高周波回路の構成を
示す図である。
示す図である。
【図５】 本実施の形態３に係わる高周波回路の構成を
示す図である。
示す図である。
【図６】 本実施の形態４に係わる高周波回路の構成を
示す図である。
示す図である。
【図７】 本実施の形態４に係わる高周波回路の構成を
示す図である。
示す図である。
【図８】 本実施の形態５に係わる高周波回路の構成を
示す図である。
示す図である。
【図９】 本実施の形態５にに係わる高周波回路の構成
を示す図である。
を示す図である。
【図１０】 本実施の形態５に係わる高周波回路の構成
を示す図である。
を示す図である。
【図１１】 従来の高周波回路の構成を示す図である。
【図１２】 従来の方向性結合器にの構成を示す図であ
る。
る。
１ 入力端子、２ 出力端子、３ 結合端子、４ アイ
ソレーション端子、５マイクロストリップ線路、６ 結
合器、７ 試験信号入力端子、８ 試験信号検出端子、
１０ 補償信号入力端子、１０１ 測定対象となる回路
要素、１０２，１０３ その他の回路要素、１１１ 信
号入力端子、１１２ 信号出力端子、１５１ 試験信号
発生器、１５２ 検波回路、１５３ 補償回路、２０
１，２０２ 方向性結合器、２１０，２１１ ブランチ
ライン型ハイブリッド、２１２，２１３ ランゲカプラ
ーハイブリッド、２１４，２１５ ラットレース型ハイ
ブリッド、２５１，２５２ アンプ。
ソレーション端子、５マイクロストリップ線路、６ 結
合器、７ 試験信号入力端子、８ 試験信号検出端子、
１０ 補償信号入力端子、１０１ 測定対象となる回路
要素、１０２，１０３ その他の回路要素、１１１ 信
号入力端子、１１２ 信号出力端子、１５１ 試験信号
発生器、１５２ 検波回路、１５３ 補償回路、２０
１，２０２ 方向性結合器、２１０，２１１ ブランチ
ライン型ハイブリッド、２１２，２１３ ランゲカプラ
ーハイブリッド、２１４，２１５ ラットレース型ハイ
ブリッド、２５１，２５２ アンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾崎 裕 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 池松 寛 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 飯田 明夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2G028 AA01 BF08 CG15 CG23 DH04 DH14 GL03 2G032 AA00 AK03 AK11 AK15
Claims (10)
- 【請求項１】 伝送線路により複数の回路要素を接続し
て成る高周波回路において、少なくとも１つの回路要素
の入力側と出力側とにそれぞれ方向性結合器を設けると
ともに、上記入力側の方向性結合器に信号発生器を接続
し、上記出力側の方向性結合器に検波回路を接続したこ
とを特徴とする高周波回路。 - 【請求項２】 上記伝送線路を、基板上に形成したマイ
クロストリップ線路により構成したことを特徴とする請
求項１記載の高周波回路。 - 【請求項３】 伝送線路により複数の回路要素を接続し
て成る高周波回路において、少なくとも１つの回路要素
の入力側と出力側とにそれぞれ設けられた方向性結合器
と、上記回路要素の信号歪みを補償する補償回路と備え
るとともに、上記入力側の方向性結合器を上記補償回路
の入力側に接続し、上記出力側の方向性結合器を上記補
償回路の出力側に接続したことを特徴とする高周波回
路。 - 【請求項４】 上記伝送線路を、基板上に形成したマイ
クロストリップ線路により構成したことを特徴とする請
求項３記載の高周波回路。 - 【請求項５】 基板上に形成された方向性結合器の入力
端子と出力端子とを互いに直交する向きに配置し、かつ
結合出力端子とアイソレーション端子とを互いに直交す
る向きに配置したことを特徴とする請求項１または請求
項３記載の高周波回路。 - 【請求項６】 上記方向性結合器を、マイクロストリッ
プ線路により構成されたブランチライン型ハイブリット
の一つの端子を入力端子とし、他の端子を出力端子、結
合端子、アイソレーション端子とした方向性結合器によ
り構成したことを特徴とする請求項１または請求項３記
載の高周波回路。 - 【請求項７】 上記方向性結合器を、マイクロストリッ
プ線路により構成されたランゲカプラーハイブリッドの
一つの端子を入力端子とし、他の端子を出力端子、結合
端子、アイソレーション端子とした方向性結合器により
構成したことを特徴とする請求項１または請求項３記載
の高周波回路。 - 【請求項８】 基板上に形成した複数のブランチライン
型ハイブリット間に複数のアンプを並列に接続したバラ
ンスドアンプから成る高周波回路において、前段のハイ
ブリッドのアイソレーション端子に信号発生器を接続
し、後段のハイブリッドのアイソレーション端子に検波
回路を接続したことを特徴とする高周波回路。 - 【請求項９】 基板上に形成した複数のランゲカプラー
型ハイブリット間に複数のアンプを並列に接続したバラ
ンスドアンプから成る高周波回路において、前段のハイ
ブリッドのアイソレーション端子に信号発生器を接続
し、後段のハイブリッドのアイソレーション端子に検波
回路を接続したことを特徴とする高周波回路。 - 【請求項１０】 基板上に形成した複数のラットレース
型ハイブリット間に複数のアンプを並列に接続したバラ
ンスドアンプから成る高周波回路において、前段のハイ
ブリッドのアイソレーション端子に信号発生器を接続
し、後段のハイブリッドのアイソレーション端子に検波
回路を接続したことを特徴とする高周波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15716399A JP3525337B2 (ja) | 1999-06-03 | 1999-06-03 | 高周波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15716399A JP3525337B2 (ja) | 1999-06-03 | 1999-06-03 | 高周波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000346908A true JP2000346908A (ja) | 2000-12-15 |
| JP3525337B2 JP3525337B2 (ja) | 2004-05-10 |
Family
ID=15643575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15716399A Expired - Fee Related JP3525337B2 (ja) | 1999-06-03 | 1999-06-03 | 高周波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525337B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010166232A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 信号処理装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786811A (ja) * | 1993-09-09 | 1995-03-31 | Murata Mfg Co Ltd | ストリップ線路、該ストリップ線路を備えたマイクロ波回路及び該マイクロ波回路の周波数調整方法 |
| JPH07170037A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | ３ｄＢ９０゜ハイブリッド |
| JPH07263923A (ja) * | 1994-03-23 | 1995-10-13 | Murata Mfg Co Ltd | ９０°分配器 |
| JPH0884007A (ja) * | 1994-09-12 | 1996-03-26 | Mitsubishi Electric Corp | ストリップ線路型結合器 |
| JPH08222904A (ja) * | 1995-02-08 | 1996-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 可変移相器 |
| JPH10132883A (ja) * | 1996-11-01 | 1998-05-22 | Shimada Phys & Chem Ind Co Ltd | 増幅器の特性監視方法及び監視制御装置 |
-
1999
- 1999-06-03 JP JP15716399A patent/JP3525337B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786811A (ja) * | 1993-09-09 | 1995-03-31 | Murata Mfg Co Ltd | ストリップ線路、該ストリップ線路を備えたマイクロ波回路及び該マイクロ波回路の周波数調整方法 |
| JPH07170037A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | ３ｄＢ９０゜ハイブリッド |
| JPH07263923A (ja) * | 1994-03-23 | 1995-10-13 | Murata Mfg Co Ltd | ９０°分配器 |
| JPH0884007A (ja) * | 1994-09-12 | 1996-03-26 | Mitsubishi Electric Corp | ストリップ線路型結合器 |
| JPH08222904A (ja) * | 1995-02-08 | 1996-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 可変移相器 |
| JPH10132883A (ja) * | 1996-11-01 | 1998-05-22 | Shimada Phys & Chem Ind Co Ltd | 増幅器の特性監視方法及び監視制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010166232A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3525337B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4755807B2 (ja) | 測定デバイス、特に個別のオシレータを伴うベクトル・ネットワーク・アナライザ | |
| EP2220794B1 (en) | Photonic based cross-correlation homodyne detection with low phase noise | |
| US7683828B2 (en) | System and method for measuring phase and power variance | |
| US9453906B2 (en) | Phase calibration circuit and method for multi-channel radar receiver | |
| US7936173B2 (en) | Method for direct measurement of the mixed-mode scattering matrix with a vectorial network analyzer | |
| JP5301026B2 (ja) | 光ダウンコンバータの較正 | |
| JP3525337B2 (ja) | 高周波回路 | |
| US11041882B1 (en) | Active harmonic load pull impedance tuner | |
| US7505141B2 (en) | Interferometric apparatus for producing an output signal characteristic of phase and/or amplitude noise of a device | |
| US20080164861A1 (en) | Measuring Device, in Particular, a Vectorial Network Analyzer with Phase Regulation | |
| US11804911B2 (en) | Measurement apparatus | |
| Sabah et al. | Design and calibration of IQ-Mixers | |
| JP2005017138A (ja) | Ｖｓｗｒモニタ回路及びｖｓｗｒモニタ方法 | |
| CN112782440B (zh) | 用于确定和/或调整至少两个电信号的相位的方法和系统 | |
| JPH09145756A (ja) | 直交検波器の振幅誤差補正方法及び直交検波器 | |
| JP2009194808A (ja) | 偏波面制御アンテナ及び偏波面制御アンテナの校正方法 | |
| CN111257638B (zh) | 一种宽带无源互调测试和定位系统 | |
| US6753690B2 (en) | Interferometric signal processing apparatus | |
| CN114047381A (zh) | 一种基于精度补偿的光子学辅助微波频率测量方法和装置 | |
| US20060290358A1 (en) | Method and circuit for measuring characteristic parameters of intermodulation distortion | |
| JP2634259B2 (ja) | 高周波信号方向探知装置 | |
| JPH0545387A (ja) | 高周波信号電力モニタ回路 | |
| JP4379034B2 (ja) | Ｖｓｗｒ検出回路及びｖｓｗｒ検出方法 | |
| JP2000314753A (ja) | 位相測定方法および装置 | |
| US20220099718A1 (en) | Method and device for detecting the phase of a signal via a hybrid coupler, using a reference phase |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |