JP2000345341A - 反応性スパッタリング方法 - Google Patents
反応性スパッタリング方法Info
- Publication number
- JP2000345341A JP2000345341A JP11157471A JP15747199A JP2000345341A JP 2000345341 A JP2000345341 A JP 2000345341A JP 11157471 A JP11157471 A JP 11157471A JP 15747199 A JP15747199 A JP 15747199A JP 2000345341 A JP2000345341 A JP 2000345341A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- film formation
- impedance
- current
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】ＴｉＮ膜を形成する反応性スパッタリングにお
いて、プラズマ放電開始時に瞬間的に流れる大きな突入
電流によって、Ｔｉが十分に窒化せずに成膜してしまう
ことを防止する。 【解決手段】スパッタ電源に直列にインピーダンスを接
続することによって上記突入電流を抑制し、十分に窒化
した正常なＴｉＮ膜を形成する。
いて、プラズマ放電開始時に瞬間的に流れる大きな突入
電流によって、Ｔｉが十分に窒化せずに成膜してしまう
ことを防止する。 【解決手段】スパッタ電源に直列にインピーダンスを接
続することによって上記突入電流を抑制し、十分に窒化
した正常なＴｉＮ膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板等に薄膜
を形成する反応性スパッタリング方法に関する。
を形成する反応性スパッタリング方法に関する。
【０００２】
【従来の技術】反応性スパッタリングは、基板とスパッ
タターゲットを配置した成膜処理室内に希ガスを導入し
て、上記ターゲットを取り付けるスパッタ電極（カソー
ド）に負の高電圧を印加してプラズマ放電を発生させ、
上記希ガスプラズマによりターゲットをスパッタし、同
時に活性ガスを導入して上記活性ガスとターゲット材を
反応させながら、上記基板上に金属化合物薄膜を形成す
る技術である。
タターゲットを配置した成膜処理室内に希ガスを導入し
て、上記ターゲットを取り付けるスパッタ電極（カソー
ド）に負の高電圧を印加してプラズマ放電を発生させ、
上記希ガスプラズマによりターゲットをスパッタし、同
時に活性ガスを導入して上記活性ガスとターゲット材を
反応させながら、上記基板上に金属化合物薄膜を形成す
る技術である。
【０００３】代表的な反応性スパッタリングとしては、
Ｔｉ（チタン）のターゲットと、活性ガスとして窒素
（Ｎ2）を使用して半導体ウェハ上にＴｉＮの薄膜を形
成させるプロセスがある。ＴｉＮの反応性スパッタリン
グにおいては、特開平６−２６４２３９に述べられてい
るように、Ｔｉが十分に窒化されずに成膜が行われてし
まう場合がある。Ｔｉが十分窒化されない成膜モード
と、正常に窒化された所望のＴｉＮ膜が概略１対１の組
成で成膜されるモードとの間のヒステリシス特性によ
り、成膜中に両モード間の遷移が起こる不安定性があ
る。
Ｔｉ（チタン）のターゲットと、活性ガスとして窒素
（Ｎ2）を使用して半導体ウェハ上にＴｉＮの薄膜を形
成させるプロセスがある。ＴｉＮの反応性スパッタリン
グにおいては、特開平６−２６４２３９に述べられてい
るように、Ｔｉが十分に窒化されずに成膜が行われてし
まう場合がある。Ｔｉが十分窒化されない成膜モード
と、正常に窒化された所望のＴｉＮ膜が概略１対１の組
成で成膜されるモードとの間のヒステリシス特性によ
り、成膜中に両モード間の遷移が起こる不安定性があ
る。
【０００４】図１に、正常なＴｉＮ膜が得られる時の放
電電圧・放電電流特性（以下ＴｉＮ成膜モード）と、十
分窒化されていないＴｉに近い膜が形成される時の放電
電圧・放電電流特性（以下Ｔｉ成膜モード）を示す。一
般に図１の通り、正常なＴｉＮ成膜モードの方がＴｉ成
膜モードより放電インピーダンス（図の曲線の傾きの逆
数）が小さい。
電電圧・放電電流特性（以下ＴｉＮ成膜モード）と、十
分窒化されていないＴｉに近い膜が形成される時の放電
電圧・放電電流特性（以下Ｔｉ成膜モード）を示す。一
般に図１の通り、正常なＴｉＮ成膜モードの方がＴｉ成
膜モードより放電インピーダンス（図の曲線の傾きの逆
数）が小さい。
【０００５】Ｔｉ成膜モードにて成膜が開始し、成膜中
にＴｉＮ成膜モードへ遷移する例を図２に示す。図２は
比較的低電力にて放電を開始し、放電電力を増加させて
いった時の放電電圧・電流特性の変化を示す。これは、
Ｔｉ成膜モードで成膜が開始し、途中でＴｉＮ成膜モー
ドに遷移する例である。
にＴｉＮ成膜モードへ遷移する例を図２に示す。図２は
比較的低電力にて放電を開始し、放電電力を増加させて
いった時の放電電圧・電流特性の変化を示す。これは、
Ｔｉ成膜モードで成膜が開始し、途中でＴｉＮ成膜モー
ドに遷移する例である。
【０００６】次にＮ2流量の変化によるＴｉ成膜モード
／ＴｉＮ成膜モード間の遷移について述べる。先ずスパ
ッタ電源について説明する。直流マグネトロンによるス
パッタリングにおいては、放電インピーダンスが数Ω程
度と小さいので、スパッタ電源としては通常定電流電源
を用いて定電力制御をかけながら放電を行っている。
／ＴｉＮ成膜モード間の遷移について述べる。先ずスパ
ッタ電源について説明する。直流マグネトロンによるス
パッタリングにおいては、放電インピーダンスが数Ω程
度と小さいので、スパッタ電源としては通常定電流電源
を用いて定電力制御をかけながら放電を行っている。
【０００７】図３は定電流スパッタ電源を使用し、８ｋ
Ｗの定電力制御をかけた時の、Ｎ2ガス流量の変化に対
する放電電圧の変化を示したものである。Ｎ2の流量不
足のためＴｉ成膜モードで成膜が開始する。この時、放
電電圧は６５０Ｖ、放電電流は１２．５Ａであった。Ｎ
2流量を増やしていくと点Ａから点ＢにかけてＴｉＮ成
膜モードに遷移する。この時、Ｔｉ成膜モードよりＴｉ
Ｎ成膜モードの方が放電インピーダンスが小さいため、
放電電圧が５８０Ｖに低下する。放電電流は１４Ａであ
った。その後Ｎ2流量を減少させていくと、点Ｃから点
Ｄにかけて再びＴｉ成膜モードに遷移し放電電圧が増加
する。
Ｗの定電力制御をかけた時の、Ｎ2ガス流量の変化に対
する放電電圧の変化を示したものである。Ｎ2の流量不
足のためＴｉ成膜モードで成膜が開始する。この時、放
電電圧は６５０Ｖ、放電電流は１２．５Ａであった。Ｎ
2流量を増やしていくと点Ａから点ＢにかけてＴｉＮ成
膜モードに遷移する。この時、Ｔｉ成膜モードよりＴｉ
Ｎ成膜モードの方が放電インピーダンスが小さいため、
放電電圧が５８０Ｖに低下する。放電電流は１４Ａであ
った。その後Ｎ2流量を減少させていくと、点Ｃから点
Ｄにかけて再びＴｉ成膜モードに遷移し放電電圧が増加
する。
【０００８】このようにＮ2流量と放電電圧との関係に
はヒステリシスがある。このため同一のＮ2流量でも２
種類のモードを取り得るのでＴｉＮ成膜モード／Ｔｉ成
膜モード間の遷移が起こりやすい不安定性がある。ま
た、通常は点Ｅの位置でＴｉＮ成膜モードにて成膜を行
うが、点ＡＢ間の遷移が急峻なため、ＴｉＮ成膜モード
からＴｉ成膜モードに遷移するおそれがある。
はヒステリシスがある。このため同一のＮ2流量でも２
種類のモードを取り得るのでＴｉＮ成膜モード／Ｔｉ成
膜モード間の遷移が起こりやすい不安定性がある。ま
た、通常は点Ｅの位置でＴｉＮ成膜モードにて成膜を行
うが、点ＡＢ間の遷移が急峻なため、ＴｉＮ成膜モード
からＴｉ成膜モードに遷移するおそれがある。
【０００９】なお、このようなＴｉ成膜モード／ＴｉＮ
成膜モード間のヒステリシスについては、特開平９−６
７６７１にも記載がある。
成膜モード間のヒステリシスについては、特開平９−６
７６７１にも記載がある。
【００１０】
【発明が解決しようとする課題】前述の通り、ＴｉＮの
反応性スパッタリングにおいて、Ｔｉが十分に窒化され
ずに成膜が行われてしまう場合がある（Ｔｉ成膜モー
ド）。その原因としては、先ず、特開平６−２６４２３
９に述べられているように、Ｎ2ガスの供給不足が挙げ
られる。
反応性スパッタリングにおいて、Ｔｉが十分に窒化され
ずに成膜が行われてしまう場合がある（Ｔｉ成膜モー
ド）。その原因としては、先ず、特開平６−２６４２３
９に述べられているように、Ｎ2ガスの供給不足が挙げ
られる。
【００１１】その他の原因として、Ｔｉターゲットの表
面状態が原因となる場合があることが知られている。例
えば、シン ソリッド フィルムズ（Thin Solid Fil
ms）１０５巻（１９８３年）の３５３頁から３６６頁に
掲載されたJ.E. Sundgren他著の「Mechanisms of Re
active Sputtering of Titanium Nitride andTita
nium Carbide Ｉ：Influence of Process Paramet
ers on Film Composition」という論文には、反応性
スパッタリングによって基板上に形成されるＴｉＮ薄膜
中の窒素の量がスパッタターゲット上に窒化物が形成さ
れるかどうかに依存する旨の記述がある。
面状態が原因となる場合があることが知られている。例
えば、シン ソリッド フィルムズ（Thin Solid Fil
ms）１０５巻（１９８３年）の３５３頁から３６６頁に
掲載されたJ.E. Sundgren他著の「Mechanisms of Re
active Sputtering of Titanium Nitride andTita
nium Carbide Ｉ：Influence of Process Paramet
ers on Film Composition」という論文には、反応性
スパッタリングによって基板上に形成されるＴｉＮ薄膜
中の窒素の量がスパッタターゲット上に窒化物が形成さ
れるかどうかに依存する旨の記述がある。
【００１２】また、本願発明者等は、同一チャンバでＴ
ｉ膜とＴｉＮ膜を成膜するスパッタ装置において、Ｎ2
ガスを供給せずにＴｉ成膜を行った後、Ｎ2ガスを供給
するＴｉＮ成膜を行う時、Ｔｉ表面が予め窒化されてい
ないので、ＴｉとＮ2との反応が起こりにくいためにＴ
ｉＮが生成しないことがあることを見出した。
ｉ膜とＴｉＮ膜を成膜するスパッタ装置において、Ｎ2
ガスを供給せずにＴｉ成膜を行った後、Ｎ2ガスを供給
するＴｉＮ成膜を行う時、Ｔｉ表面が予め窒化されてい
ないので、ＴｉとＮ2との反応が起こりにくいためにＴ
ｉＮが生成しないことがあることを見出した。
【００１３】このような現象が製品の品質に大きな害を
もたらすことから、上記現象の詳細な検討を行った結
果、本願発明者等は以下のような知見を得た。
もたらすことから、上記現象の詳細な検討を行った結
果、本願発明者等は以下のような知見を得た。
【００１４】図４にスパッタ電源投入時の放電電圧・放
電電流の変化を示す。図４に示すように、スパッタ電源
を投入してから放電が開始するまで時間的な遅れがある
場合がある。その場合には、定電流電源は出力を設定さ
れた電流値にするために、上記電源が出力できる最大電
圧（図４中の限界電圧１４００Ｖ）を発生させる。定電
流電源には出力部の平滑回路に静電容量が用いられてお
り、上記静電容量が上記最大電圧（１４００Ｖ）まで充
電される。そして放電が開始した際に上記静電容量より
電荷が放出されるため、瞬間的に大電流（以下突入電
流）が流れる。この電流は定電流電源によって制御でき
ない過剰な電流である。
電電流の変化を示す。図４に示すように、スパッタ電源
を投入してから放電が開始するまで時間的な遅れがある
場合がある。その場合には、定電流電源は出力を設定さ
れた電流値にするために、上記電源が出力できる最大電
圧（図４中の限界電圧１４００Ｖ）を発生させる。定電
流電源には出力部の平滑回路に静電容量が用いられてお
り、上記静電容量が上記最大電圧（１４００Ｖ）まで充
電される。そして放電が開始した際に上記静電容量より
電荷が放出されるため、瞬間的に大電流（以下突入電
流）が流れる。この電流は定電流電源によって制御でき
ない過剰な電流である。
【００１５】一般に、ＴｉＮの反応性スパッタリング
は、プラズマ放電開始時の電力が小さい場合は正常なＴ
ｉＮ成膜モードになりやすく、放電開始時の電力が大き
い場合は十分に窒化が行われないＴｉ成膜モードになり
やすい。これは、大電力にて放電を開始するとＴｉの窒
化が進む以前にＴｉターゲットのスパッタリングがより
多く進むことによるものと考えられる。
は、プラズマ放電開始時の電力が小さい場合は正常なＴ
ｉＮ成膜モードになりやすく、放電開始時の電力が大き
い場合は十分に窒化が行われないＴｉ成膜モードになり
やすい。これは、大電力にて放電を開始するとＴｉの窒
化が進む以前にＴｉターゲットのスパッタリングがより
多く進むことによるものと考えられる。
【００１６】従って、上記静電容量に充電された高電圧
による瞬間的な大電流（突入電流）が流れる場合には、
大電力にて放電開始するのでＴｉ成膜モードにて成膜が
開始し易く、所望のＴｉＮ膜が得られないことがある。
による瞬間的な大電流（突入電流）が流れる場合には、
大電力にて放電開始するのでＴｉ成膜モードにて成膜が
開始し易く、所望のＴｉＮ膜が得られないことがある。
【００１７】上記では、本願発明者等による反応性スパ
ッタリングの不安定性の原因を解明した経緯を述べた
が、本発明が解決しようとする課題は、上記放電開始時
の突入電流による反応性スパッタリングの不安定性を取
り除くことである。
ッタリングの不安定性の原因を解明した経緯を述べた
が、本発明が解決しようとする課題は、上記放電開始時
の突入電流による反応性スパッタリングの不安定性を取
り除くことである。
【００１８】
【課題を解決するための手段】本発明の課題を解決する
方法は、上記放電開始時の突入電流による瞬間的な大電
力の供給を抑制し、所望のＴｉＮ膜の安定な成膜を行え
るようにすることにある。より具体的にこの電力の抑制
方法について以下に説明する。
方法は、上記放電開始時の突入電流による瞬間的な大電
力の供給を抑制し、所望のＴｉＮ膜の安定な成膜を行え
るようにすることにある。より具体的にこの電力の抑制
方法について以下に説明する。
【００１９】本発明は、成膜対象である基板を配置した
成膜処理室と、スパッタターゲットを装着するスパッタ
電極と、上記スパッタ電極を通じて上記ターゲットに負
の高電圧を印加する直流スパッタ電源を備え、上記処理
室内に希ガスを導入して上記高電圧によってプラズマ放
電を発生させ、同時に上記処理室内に活性ガスを導入
し、上記プラズマによる上記ターゲットのスパッタリン
グによって飛散したターゲット材と上記活性ガスとの反
応生成物の薄膜を上記基板上に形成させる反応性スパッ
タリング方法において、上記活性ガス導入の所定の流量
値に対して、上記ターゲット材と上記活性ガスとの反応
が正常に進む臨界放電電力値を求めておき、上記臨界放
電電力値を超えないように放電電力値を制御しながら放
電を行うことを特徴とする。
成膜処理室と、スパッタターゲットを装着するスパッタ
電極と、上記スパッタ電極を通じて上記ターゲットに負
の高電圧を印加する直流スパッタ電源を備え、上記処理
室内に希ガスを導入して上記高電圧によってプラズマ放
電を発生させ、同時に上記処理室内に活性ガスを導入
し、上記プラズマによる上記ターゲットのスパッタリン
グによって飛散したターゲット材と上記活性ガスとの反
応生成物の薄膜を上記基板上に形成させる反応性スパッ
タリング方法において、上記活性ガス導入の所定の流量
値に対して、上記ターゲット材と上記活性ガスとの反応
が正常に進む臨界放電電力値を求めておき、上記臨界放
電電力値を超えないように放電電力値を制御しながら放
電を行うことを特徴とする。
【００２０】さらに好ましくは、本発明の反応性スパッ
タリング方法は、上記直流スパッタ電源に直列に接続し
たインピーダンスによって、上記プラズマ放電開始時に
上記スパッタ電極に供給される電流を抑制することによ
って、上記放電電力値が上記臨界放電電力値を超えない
ようにすることを特徴とするものである。
タリング方法は、上記直流スパッタ電源に直列に接続し
たインピーダンスによって、上記プラズマ放電開始時に
上記スパッタ電極に供給される電流を抑制することによ
って、上記放電電力値が上記臨界放電電力値を超えない
ようにすることを特徴とするものである。
【００２１】本発明によれば、スパッタ電源に直列に接
続されたインピーダンスによって、上記突入電流による
電力供給がＴｉの窒化が正常に行われる程度の小電力に
抑えられるため、ＴｉＮ成膜モードによって成膜を開始
させ、所望のＴｉＮ膜を成膜することができる。しかし
ながら上記インピーダンスを接続したままでは、定常放
電時にスパッタ電流の妨げになるので、瞬間的な突入電
流が流れた後、上記インピーダンスを短絡する必要があ
る。
続されたインピーダンスによって、上記突入電流による
電力供給がＴｉの窒化が正常に行われる程度の小電力に
抑えられるため、ＴｉＮ成膜モードによって成膜を開始
させ、所望のＴｉＮ膜を成膜することができる。しかし
ながら上記インピーダンスを接続したままでは、定常放
電時にスパッタ電流の妨げになるので、瞬間的な突入電
流が流れた後、上記インピーダンスを短絡する必要があ
る。
【００２２】
【発明の実施の形態】図６に本発明の一実施例の構成を
示す。成膜処理室１の内部において、基板ホルダ５上に
基板４（半導体ウェハ）を載置し、スパッタ電極６（カ
ソード）にスパッタターゲット７（Ｔｉ）を取り付け
る。スパッタ電極６に定電流電源であるスパッタ電源８
がインピーダンス１０（抵抗）を介して接続され、上記
インピーダンス１０にはバイパススイッチ１１が並列に
接続される。上記定電流電源（スパッタ電源８）には、
通常、出力部の平滑回路に静電容量１６が用いられてい
る。
示す。成膜処理室１の内部において、基板ホルダ５上に
基板４（半導体ウェハ）を載置し、スパッタ電極６（カ
ソード）にスパッタターゲット７（Ｔｉ）を取り付け
る。スパッタ電極６に定電流電源であるスパッタ電源８
がインピーダンス１０（抵抗）を介して接続され、上記
インピーダンス１０にはバイパススイッチ１１が並列に
接続される。上記定電流電源（スパッタ電源８）には、
通常、出力部の平滑回路に静電容量１６が用いられてい
る。
【００２３】成膜処理室１内は真空排気手段２によって
真空排気され、成膜時にはＡｒとＮ2ガスがそれぞれ導
入管３、１５より導入され、数mTorr程度の圧力に維持
される。スパッタ電源８が投入されると、カソード（ス
パッタターゲット７）とアノード（防着シールド１４
等）間にプラズマ９が形成される。Ｔｉターゲット７表
面のＴｉ原子が窒素と反応しＴｉＮが形成されると同時
に、上記プラズマ９内のイオンがスパッタ電極６に取付
けられたスパッタターゲット７に衝突し、ターゲット材
を飛散させ、ＴｉＮの薄膜が基板上に形成される。
真空排気され、成膜時にはＡｒとＮ2ガスがそれぞれ導
入管３、１５より導入され、数mTorr程度の圧力に維持
される。スパッタ電源８が投入されると、カソード（ス
パッタターゲット７）とアノード（防着シールド１４
等）間にプラズマ９が形成される。Ｔｉターゲット７表
面のＴｉ原子が窒素と反応しＴｉＮが形成されると同時
に、上記プラズマ９内のイオンがスパッタ電極６に取付
けられたスパッタターゲット７に衝突し、ターゲット材
を飛散させ、ＴｉＮの薄膜が基板上に形成される。
【００２４】インピーダンス１０を接続しない場合、図
４のように、プラズマ放電開始直前に定電流電源（スパ
ッタ電源８）出力部の静電容量１６に１４００Ｖ程度の
電圧まで電荷が充電され、放電開始時には、上記静電容
量１６からの放電により、通常、瞬間的な大電流（突入
電流）が流れる。この電流値にはばらつきがあり、実験
では最大４０〜５０Ａ程度であるが、それより低い値の
時もある。比較的大きな突入電流が流れる時には、十分
に窒化が進まないＴｉ成膜モードにて成膜が開始すると
いう問題があった。
４のように、プラズマ放電開始直前に定電流電源（スパ
ッタ電源８）出力部の静電容量１６に１４００Ｖ程度の
電圧まで電荷が充電され、放電開始時には、上記静電容
量１６からの放電により、通常、瞬間的な大電流（突入
電流）が流れる。この電流値にはばらつきがあり、実験
では最大４０〜５０Ａ程度であるが、それより低い値の
時もある。比較的大きな突入電流が流れる時には、十分
に窒化が進まないＴｉ成膜モードにて成膜が開始すると
いう問題があった。
【００２５】上記した突入電流は、定電流電源（スパッ
タ電源８）によっては制御することができないが、本実
施例におけるスパッタ電源８に直列に接続したインピー
ダンス１０（抵抗）により、上記静電容量１６からの放
電による上記突入電流の大きさを低減することができ
る。
タ電源８）によっては制御することができないが、本実
施例におけるスパッタ電源８に直列に接続したインピー
ダンス１０（抵抗）により、上記静電容量１６からの放
電による上記突入電流の大きさを低減することができ
る。
【００２６】本願発明者等の実験では、インピーダンス
１０を接続しない時、図４の通り、放電開始直後の突入
電流ピーク時の瞬時の放電電力は、７３０Ｖ×４６．８
Ａ＝３４．６ｋＷ程度である。放電電圧をＥ、インピー
ダンス１０の値をＲとすると、放電電力の最大値Ｐmax
は、数１で与えられる。
１０を接続しない時、図４の通り、放電開始直後の突入
電流ピーク時の瞬時の放電電力は、７３０Ｖ×４６．８
Ａ＝３４．６ｋＷ程度である。放電電圧をＥ、インピー
ダンス１０の値をＲとすると、放電電力の最大値Ｐmax
は、数１で与えられる。
【００２７】
【数１】 Ｐmax＝Ｅ×Ｅ／４Ｒ ……（１） 従って、静電容量１６に１４００Ｖ程の電圧が蓄えられ
ている時、放電開始時にカソード（スパッタターゲット
７）に供給される瞬時の電力が、定常放電時の電力であ
る約８ｋＷ以下になるようにするためのインピーダンス
１０の値を求めると、数１で、Ｐmax＝８０００Ｗ，Ｅ
＝１４００ＶとしてＲを求め、Ｒ＝６１Ωである。よっ
てインピーダンス１０の値を６１Ω以上に設定する。こ
れによって、十分に窒化したＴｉＮ膜を形成するＴｉＮ
成膜モードにて成膜を開始することができる。
ている時、放電開始時にカソード（スパッタターゲット
７）に供給される瞬時の電力が、定常放電時の電力であ
る約８ｋＷ以下になるようにするためのインピーダンス
１０の値を求めると、数１で、Ｐmax＝８０００Ｗ，Ｅ
＝１４００ＶとしてＲを求め、Ｒ＝６１Ωである。よっ
てインピーダンス１０の値を６１Ω以上に設定する。こ
れによって、十分に窒化したＴｉＮ膜を形成するＴｉＮ
成膜モードにて成膜を開始することができる。
【００２８】図５にはインピーダンス１０を５００Ωに
設定した時のプラズマ放電開始時の放電電圧と放電電流
特性を示す。図５の通りインピーダンス１０により突入
電流を２Ａ程度に低減することができた。
設定した時のプラズマ放電開始時の放電電圧と放電電流
特性を示す。図５の通りインピーダンス１０により突入
電流を２Ａ程度に低減することができた。
【００２９】ところが、インピーダンス１０を接続した
ままの状態では、プラズマ放電が所望の定常状態になっ
た時に上記インピーダンス１０がスパッタ電極６への電
流供給の妨げになってしまう。そこで、図６に示した通
り、成膜処理室１の内部を観察できる窓に取付けた光電
素子を内蔵したプラズマ検出器１２により、プラズマ９
の発生を確認した後、遅延タイマ１３を介してインピー
ダンス１０に並列接続したバイパススイッチ１１をＯＮ
にし、上記インピーダンス１０を短絡させる。これによ
って定常放電時には挿入したインピーダンス１０の影響
を無くすことができる。
ままの状態では、プラズマ放電が所望の定常状態になっ
た時に上記インピーダンス１０がスパッタ電極６への電
流供給の妨げになってしまう。そこで、図６に示した通
り、成膜処理室１の内部を観察できる窓に取付けた光電
素子を内蔵したプラズマ検出器１２により、プラズマ９
の発生を確認した後、遅延タイマ１３を介してインピー
ダンス１０に並列接続したバイパススイッチ１１をＯＮ
にし、上記インピーダンス１０を短絡させる。これによ
って定常放電時には挿入したインピーダンス１０の影響
を無くすことができる。
【００３０】本願発明者等の調査では、上記突入電流の
パルス幅は高々１００μ秒以下であるので、突入電流発
生の１ミリ秒後程度にバイパススイッチ１１による上記
インピーダンス１０の短絡を行えばよい。基板への成膜
終了時にはバイパススイッチ１１を再びＯＦＦにして次
の基板への成膜時に備える。
パルス幅は高々１００μ秒以下であるので、突入電流発
生の１ミリ秒後程度にバイパススイッチ１１による上記
インピーダンス１０の短絡を行えばよい。基板への成膜
終了時にはバイパススイッチ１１を再びＯＦＦにして次
の基板への成膜時に備える。
【００３１】プラズマ放電の発生の確認は、上記プラズ
マ検出器１２を使用する方法の他に、スパッタ電源とア
ノードとカソードとで形成される回路内の電圧または電
流の変化を検出することによっても可能である。
マ検出器１２を使用する方法の他に、スパッタ電源とア
ノードとカソードとで形成される回路内の電圧または電
流の変化を検出することによっても可能である。
【００３２】上記インピーダンス１０を取り付ける場所
は、図６のようにスパッタ電源８とスパッタ電極６（ス
パッタターゲット７）の間に限るものではなく、図７、
図８、図９のように、スパッタ電源８とアノードとカソ
ードとで形成される回路内の任意の場所に取り付けられ
る。
は、図６のようにスパッタ電源８とスパッタ電極６（ス
パッタターゲット７）の間に限るものではなく、図７、
図８、図９のように、スパッタ電源８とアノードとカソ
ードとで形成される回路内の任意の場所に取り付けられ
る。
【００３３】上記のインピーダンス１０により上記突入
電流を抑制する技術については、先願によって既に特開
平９−２７９３３７に開示されているが、特開平９−２
７９３３７では、突入電流による基板や防着シールドへ
の衝撃のためにそれらの表面に堆積している膜が剥離し
て基板上に異物として付着することを防ぐ技術を述べて
いるのに対し、本発明は突入電流によりターゲット材Ｔ
ｉの窒化が阻害されることを防止する技術を述べている
点に独自性がある。
電流を抑制する技術については、先願によって既に特開
平９−２７９３３７に開示されているが、特開平９−２
７９３３７では、突入電流による基板や防着シールドへ
の衝撃のためにそれらの表面に堆積している膜が剥離し
て基板上に異物として付着することを防ぐ技術を述べて
いるのに対し、本発明は突入電流によりターゲット材Ｔ
ｉの窒化が阻害されることを防止する技術を述べている
点に独自性がある。
【００３４】
【発明の効果】本発明の反応性スパッタリング方法によ
って、プラズマ放電開始時の突入電流を抑制することが
できるので、その突入大電流によってターゲット材Ｔｉ
の窒化が阻害されることを防止でき、所望のＴｉＮ薄膜
を基板上に形成することができる。それによって半導体
の製品不良の発生が防止できる。
って、プラズマ放電開始時の突入電流を抑制することが
できるので、その突入大電流によってターゲット材Ｔｉ
の窒化が阻害されることを防止でき、所望のＴｉＮ薄膜
を基板上に形成することができる。それによって半導体
の製品不良の発生が防止できる。
【図１】ＴｉＮ成膜時の正常成膜時および異常成膜時の
放電電圧・放電電流特性図。
放電電圧・放電電流特性図。
【図２】Ｔｉ成膜モードからＴｉＮ成膜モードへ遷移す
る例の説明図。
る例の説明図。
【図３】Ｔｉ成膜モードとＴｉＮ成膜モードとのヒステ
リシス特性図。
リシス特性図。
【図４】従来の反応性スパッタリング装置における放電
電圧と放電電流の測定図。
電圧と放電電流の測定図。
【図５】本発明の実施例における放電電圧と放電電流の
測定図。
測定図。
【図６】本発明の一実施例での反応性スパッタリング装
置の構成図。
置の構成図。
【図７】本発明の他の実施例での反応性スパッタリング
装置の構成図。
装置の構成図。
【図８】本発明の他の実施例での反応性スパッタリング
装置の構成図。
装置の構成図。
【図９】本発明の他の実施例での反応性スパッタリング
装置の構成図。
装置の構成図。
１…成膜処理室、２…真空排気手段、３…ガス導入管、
４…基板（半導体ウェハ）、５…基板ホルダ、６…スパ
ッタ電極、７…スパッタターゲット、８…スパッタ電
源、９…プラズマ、１０…インピーダンス（抵抗）、１
１…バイパススイッチ、１２…プラズマ検出器、１３…
遅延タイマ、１４…防着シールド、１５…ガス導入管、
１６…静電容量。
４…基板（半導体ウェハ）、５…基板ホルダ、６…スパ
ッタ電極、７…スパッタターゲット、８…スパッタ電
源、９…プラズマ、１０…インピーダンス（抵抗）、１
１…バイパススイッチ、１２…プラズマ検出器、１３…
遅延タイマ、１４…防着シールド、１５…ガス導入管、
１６…静電容量。
フロントページの続き (72)発明者 小林 秀 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4K029 BD01 CA06 DC34 EA05 EA06 EA09 5F103 AA08 BB56 DD30 HH03 RR06
Claims (1)
- 【請求項１】成膜対象である基板を成膜処理室に配置
し、スパッタターゲットを装着するスパッタ電極に直流
スパッタ電源から負の高電圧を印加し、上記処理室内に
希ガスを導入し、上記高電圧によってプラズマ放電を発
生させ、同時に上記処理室内に活性ガスを導入し、上記
プラズマによる上記ターゲットのスパッタリングによっ
て飛散したターゲット材と上記活性ガスとの反応生成物
からなる薄膜を、上記基板上に形成させる反応性スパッ
タリング方法において、上記薄膜中のターゲット材料と
活性ガスとの組成比が概略１対１となるような臨界放電
電力値を求めておき、上記直流スパッタ電源に直列に接
続したインピーダンスによって、上記プラズマ放電開始
時に上記スパッタ電極に供給される電力が上記臨界放電
電力値を超えないように、放電電力値を制御しながら放
電を行う事を特徴とする反応性スパッタリング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11157471A JP2000345341A (ja) | 1999-06-04 | 1999-06-04 | 反応性スパッタリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11157471A JP2000345341A (ja) | 1999-06-04 | 1999-06-04 | 反応性スパッタリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000345341A true JP2000345341A (ja) | 2000-12-12 |
Family
ID=15650412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11157471A Pending JP2000345341A (ja) | 1999-06-04 | 1999-06-04 | 反応性スパッタリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000345341A (ja) |
-
1999
- 1999-06-04 JP JP11157471A patent/JP2000345341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6110328A (en) | Method of an apparatus for sputtering | |
| JP3361550B2 (ja) | サブストレート処理装置 | |
| US8357266B2 (en) | Method and system for controlling a vapor deposition process | |
| US9034198B2 (en) | Plasma etching method | |
| Magnus et al. | Current-voltage-time characteristics of the reactive Ar/N2 high power impulse magnetron sputtering discharge | |
| JPH0763056B2 (ja) | 薄膜形成装置 | |
| US6190512B1 (en) | Soft plasma ignition in plasma processing chambers | |
| US5976334A (en) | Reliable sustained self-sputtering | |
| JPH09170079A (ja) | スパッタリング方法および装置 | |
| JP3684593B2 (ja) | スパッタリング方法およびその装置 | |
| JP4360716B2 (ja) | 銅薄膜製造方法、及びその方法に用いるスパッタ装置 | |
| Carter et al. | Parameter optimization in pulsed DC reactive sputter deposition of aluminum oxide | |
| JP2000345341A (ja) | 反応性スパッタリング方法 | |
| US9257291B2 (en) | Method for forming a silicide layer at the bottom of a hole and device for implementing said method | |
| JP2005298894A (ja) | ターゲットのクリーニング方法及び物理的堆積装置 | |
| JP3198658B2 (ja) | スパッタリング装置 | |
| EP0774772A1 (en) | Methods for physically etching silicon electrically conducting surfaces | |
| JP2836072B2 (ja) | スパッタリング装置 | |
| JPH11152564A (ja) | プリスパッタ方法および装置 | |
| JP2002306957A (ja) | プラズマ処理装置 | |
| JPH09279336A (ja) | 薄膜形成方法 | |
| JPH05331634A (ja) | スパッタリング装置 | |
| WO2001073153A1 (en) | Method of depositing metal films | |
| JP2002167670A (ja) | スパッタリング方法及び装置 | |
| JP2007031815A (ja) | プレーナマグネトロンスパッタ装置およびプレーナマグネトロンスパッタ成膜方法 |