JP2000341558A - デジタル放送受信機 - Google Patents
デジタル放送受信機Info
- Publication number
- JP2000341558A JP2000341558A JP15220699A JP15220699A JP2000341558A JP 2000341558 A JP2000341558 A JP 2000341558A JP 15220699 A JP15220699 A JP 15220699A JP 15220699 A JP15220699 A JP 15220699A JP 2000341558 A JP2000341558 A JP 2000341558A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- boundary
- level difference
- contour correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 ＭＰＥＧ画像特有のブロックノイズを強調さ
せず、本来の映像のみの鮮鋭度を向上させることがで
き、ＭＰＥＧ映像を最適画質で表示することができるデ
ジタル放送受信機を提供する。 【解決手段】 遅延回路１２、遅延回路１３、係数回路
１４、係数回路１５、係数回路１６及び加算回路１７
は、入力ビデオ信号の輪郭補正信号を生成する輪郭補正
信号生成手段を構成する。境界フラグ生成回路２４は、
ＭＰＥＧ符号化処理を行っている矩形ブロックの境界を
識別するための境界識別信号を生成する。境界レベル差
検出回路２５は、入力ビデオ信号と境界識別信号とよ
り、矩形ブロックの境界に発生しているビデオ信号のレ
ベル差を検出する。レベルコントロール回路１８は、レ
ベル差の大きさに応じて、輪郭補正信号のレベルをコン
トロールする。
せず、本来の映像のみの鮮鋭度を向上させることがで
き、ＭＰＥＧ映像を最適画質で表示することができるデ
ジタル放送受信機を提供する。 【解決手段】 遅延回路１２、遅延回路１３、係数回路
１４、係数回路１５、係数回路１６及び加算回路１７
は、入力ビデオ信号の輪郭補正信号を生成する輪郭補正
信号生成手段を構成する。境界フラグ生成回路２４は、
ＭＰＥＧ符号化処理を行っている矩形ブロックの境界を
識別するための境界識別信号を生成する。境界レベル差
検出回路２５は、入力ビデオ信号と境界識別信号とよ
り、矩形ブロックの境界に発生しているビデオ信号のレ
ベル差を検出する。レベルコントロール回路１８は、レ
ベル差の大きさに応じて、輪郭補正信号のレベルをコン
トロールする。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル放送受信
機に係わるものであり、特にＭＰＥＧ映像を最適画質で
表示することができるデジタル放送受信機に関する。
機に係わるものであり、特にＭＰＥＧ映像を最適画質で
表示することができるデジタル放送受信機に関する。
【０００２】
【従来の技術】現在ＣＳデジタル放送がスタートしてお
り、又２０００年にはＢＳデジタル放送、更には地上波
デジタル放送が始まろうとしている。これらデジタル放
送メディアでは、ＭＰＥＧビデオ信号の符号化されたス
トリームをデジタル変調し伝送する。このデジタル放送
を受信するのがデジタル放送受信機である。デジタル放
送受信機の画像処理回路中には、通常、ビデオ信号の輪
郭部分の立ち上がりを急峻にしたり、強調することによ
り映像の鮮鋭度を向上させるための輪郭補正回路があ
る。
り、又２０００年にはＢＳデジタル放送、更には地上波
デジタル放送が始まろうとしている。これらデジタル放
送メディアでは、ＭＰＥＧビデオ信号の符号化されたス
トリームをデジタル変調し伝送する。このデジタル放送
を受信するのがデジタル放送受信機である。デジタル放
送受信機の画像処理回路中には、通常、ビデオ信号の輪
郭部分の立ち上がりを急峻にしたり、強調することによ
り映像の鮮鋭度を向上させるための輪郭補正回路があ
る。
【０００３】図６は従来例の輪郭補正回路の構成を示す
ブロック図、図７は図６を説明するための波形図であ
り、併せて説明する。図６において、入力端子１１か
ら、図７(Ａ)に示す波形の入力ビデオ信号が入力し、遅
延回路(Delay)１２及び係数回路１４へ供給されてい
る。遅延回路１２は、入力ビデオ信号を所定時間遅延さ
せて、図７(Ｂ)に示す波形の第１の遅延ビデオ信号を得
て、遅延回路１３,係数回路１５及び加算回路２０へ供
給している。遅延回路１３は、第１の遅延ビデオ信号を
さらに所定時間遅延させて、図７(Ｃ)に示す波形の第２
の遅延ビデオ信号を得て、係数回路１６へ供給してい
る。係数回路１４及び係数回路１６は、入力信号を−１
倍（反転）し、加算回路１７へ供給している。係数回路
１５は、入力信号を２倍に増幅し、加算回路１７へ供給
している。
ブロック図、図７は図６を説明するための波形図であ
り、併せて説明する。図６において、入力端子１１か
ら、図７(Ａ)に示す波形の入力ビデオ信号が入力し、遅
延回路(Delay)１２及び係数回路１４へ供給されてい
る。遅延回路１２は、入力ビデオ信号を所定時間遅延さ
せて、図７(Ｂ)に示す波形の第１の遅延ビデオ信号を得
て、遅延回路１３,係数回路１５及び加算回路２０へ供
給している。遅延回路１３は、第１の遅延ビデオ信号を
さらに所定時間遅延させて、図７(Ｃ)に示す波形の第２
の遅延ビデオ信号を得て、係数回路１６へ供給してい
る。係数回路１４及び係数回路１６は、入力信号を−１
倍（反転）し、加算回路１７へ供給している。係数回路
１５は、入力信号を２倍に増幅し、加算回路１７へ供給
している。
【０００４】加算回路１７は、３つの入力信号を加算
し、図７(Ｄ)に示す波形の輪郭補正信号を得て、ゲイン
コントロール回路１９へ供給している。即ち、遅延回路
１２、遅延回路１３、係数回路１４、係数回路１５、係
数回路１６及び加算回路１７は、輪郭補正信号生成手段
を構成している。ゲインコントロール回路１９は、入力
端子２２から供給される外部制御信号により信号レベル
を制御され、図７(Ｅ)に示す波形の最適レベルの輪郭補
正信号を得て、加算回路２０へ供給している。加算回路
２０は、図７(Ｂ)に示す波形の第１の遅延ビデオ信号
と、図７(Ｅ)に示す波形の最適レベルの輪郭補正信号を
加算し、図７(Ｆ)に示す波形の輪郭が強調された鮮鋭度
の向上した出力ビデオ信号を得て、出力端子２１から出
力している。
し、図７(Ｄ)に示す波形の輪郭補正信号を得て、ゲイン
コントロール回路１９へ供給している。即ち、遅延回路
１２、遅延回路１３、係数回路１４、係数回路１５、係
数回路１６及び加算回路１７は、輪郭補正信号生成手段
を構成している。ゲインコントロール回路１９は、入力
端子２２から供給される外部制御信号により信号レベル
を制御され、図７(Ｅ)に示す波形の最適レベルの輪郭補
正信号を得て、加算回路２０へ供給している。加算回路
２０は、図７(Ｂ)に示す波形の第１の遅延ビデオ信号
と、図７(Ｅ)に示す波形の最適レベルの輪郭補正信号を
加算し、図７(Ｆ)に示す波形の輪郭が強調された鮮鋭度
の向上した出力ビデオ信号を得て、出力端子２１から出
力している。
【０００５】
【発明が解決しようとする課題】しかしながら、ＭＰＥ
Ｇビデオストリームを復号したビデオ信号に対し、図６
で説明した従来の輪郭補正回路回路により鮮鋭度の向上
を計った場合には、ＭＰＥＧ画像特有のブロックノイズ
がより強調され、見苦しい画像になるという問題点があ
る。ブロックノイズとは、モザイクの様に、あるブロッ
ク単位で画像が潰れブロックの境界が視覚的に認識され
る歪みである。ＤＣＴ(離散コサイン変換)，アダマール
変換等のブロック毎に符号化を行っている符号化方式で
は、原信号を矩形ブロック内の閉じた領域で処理を行う
ので、ブロック状の歪みとなる。
Ｇビデオストリームを復号したビデオ信号に対し、図６
で説明した従来の輪郭補正回路回路により鮮鋭度の向上
を計った場合には、ＭＰＥＧ画像特有のブロックノイズ
がより強調され、見苦しい画像になるという問題点があ
る。ブロックノイズとは、モザイクの様に、あるブロッ
ク単位で画像が潰れブロックの境界が視覚的に認識され
る歪みである。ＤＣＴ(離散コサイン変換)，アダマール
変換等のブロック毎に符号化を行っている符号化方式で
は、原信号を矩形ブロック内の閉じた領域で処理を行う
ので、ブロック状の歪みとなる。
【０００６】図８はブロックノイズを説明するための波
形図である。図８(Ａ)は入力信号、図８(Ｂ)は出力信号
である。ＭＰＥＧの画像圧縮方式では、画像データをＤ
ＣＴする方法が採用されている。このＤＣＴは、８画素
×８画素の矩形ブロック内で処理が行われるため、この
ＤＣＴ後の係数の中で直流成分を極端に粗く量子化する
と、ブロック間での輝度の違いが生じ、図８(Ｂ)に示す
如く、ブロック間で波形が不連続となる。これは、ブロ
ックに分けて画像処理をする方式の宿命であり、ブロッ
ク間で信号の関連が打ち切られることに原因がある。
又、上記のブロック間での輝度の違い以外にも、ブロッ
ク毎のＳ／Ｎの違いやブロック毎の解像度の差によって
もブロックノイズが発生する。さらに、この様ないわば
レベル方向の不均一性に起因するものばかりではなく、
ブロック毎の不連続性があってもブロック歪みの原因と
なる。例えば位相特性がブロック毎に異なると、直線が
ブロックの境界で食い違いのためヨレることになる。
形図である。図８(Ａ)は入力信号、図８(Ｂ)は出力信号
である。ＭＰＥＧの画像圧縮方式では、画像データをＤ
ＣＴする方法が採用されている。このＤＣＴは、８画素
×８画素の矩形ブロック内で処理が行われるため、この
ＤＣＴ後の係数の中で直流成分を極端に粗く量子化する
と、ブロック間での輝度の違いが生じ、図８(Ｂ)に示す
如く、ブロック間で波形が不連続となる。これは、ブロ
ックに分けて画像処理をする方式の宿命であり、ブロッ
ク間で信号の関連が打ち切られることに原因がある。
又、上記のブロック間での輝度の違い以外にも、ブロッ
ク毎のＳ／Ｎの違いやブロック毎の解像度の差によって
もブロックノイズが発生する。さらに、この様ないわば
レベル方向の不均一性に起因するものばかりではなく、
ブロック毎の不連続性があってもブロック歪みの原因と
なる。例えば位相特性がブロック毎に異なると、直線が
ブロックの境界で食い違いのためヨレることになる。
【０００７】ＭＰＥＧでは、１６画素×１６画素を単位
としたブロック（マクロブロック：ＭＢ）毎に処理が行
われるため、このブロック単位での歪みが目立つことに
なる。ブロックノイズを減少させるためには、細かく量
子化を行えば良い訳だが、この場合圧縮後の符号量が増
加してしまうため、画質と許容符号量の兼ね合いによっ
て決定されるのが一般的である。従って、特に伝送符号
量を抑えた映像においては、ブロックノイズが目立ち、
その映像に対して輪郭補正処理を行うと更にブロックの
境界が強調され、見苦しい映像となっていた。本発明
は、前記課題を解決するためになされたものであり、Ｍ
ＰＥＧ画像特有のブロックノイズを強調させず、本来の
映像のみの鮮鋭度を向上させることができ、ＭＰＥＧ映
像を最適画質で表示することができるデジタル放送受信
機を提供することを目的とする。
としたブロック（マクロブロック：ＭＢ）毎に処理が行
われるため、このブロック単位での歪みが目立つことに
なる。ブロックノイズを減少させるためには、細かく量
子化を行えば良い訳だが、この場合圧縮後の符号量が増
加してしまうため、画質と許容符号量の兼ね合いによっ
て決定されるのが一般的である。従って、特に伝送符号
量を抑えた映像においては、ブロックノイズが目立ち、
その映像に対して輪郭補正処理を行うと更にブロックの
境界が強調され、見苦しい映像となっていた。本発明
は、前記課題を解決するためになされたものであり、Ｍ
ＰＥＧ画像特有のブロックノイズを強調させず、本来の
映像のみの鮮鋭度を向上させることができ、ＭＰＥＧ映
像を最適画質で表示することができるデジタル放送受信
機を提供することを目的とする。
【０００８】
【課題を解決するための手段】以上の目的を達成するた
めに、伝送されてきた放送波から所望のチャンネルを選
択、受信するチューナと、前記チューナの出力信号を、
それぞれの変調方式に対応して復調する復調回路と、前
記復調回路の出力信号を、ビデオストリームとオーディ
オストリームに分離するデマックス回路と、前記ビデオ
ストリームをMPEG復調を行い、ビデオ信号を得るＭＰＥ
Ｇ復調回路と、前記ＭＰＥＧ復調回路の出力信号である
ビデオ信号のフォーマットを、送信側フォーマットから
表示フォーマットに変換するフォーマット変換回路と、
前記フォーマット変換回路の出力信号を、輪郭補正を含
めた各種画像処理を施す画像処理回路とを備えたデジタ
ル放送受信機において、前記画像処理回路中の輪郭補正
回路は、入力ビデオ信号の輪郭補正信号を生成する輪郭
補正信号生成手段と、ＭＰＥＧ符号化処理を行っている
矩形ブロックの境界を識別するための境界識別信号を生
成する境界フラグ生成回路と、前記入力ビデオ信号と前
記境界識別信号とより、前記矩形ブロックの境界に発生
しているビデオ信号のレベル差を検出する境界レベル差
検出回路と、前記レベル差が発生しているときのみ、前
記レベル差の大きさに応じて、前記輪郭補正信号のレベ
ルをコントロールするレベルコントロール回路とを有し
て構成することを特徴とするデジタル放送受信機を提供
するものである。
めに、伝送されてきた放送波から所望のチャンネルを選
択、受信するチューナと、前記チューナの出力信号を、
それぞれの変調方式に対応して復調する復調回路と、前
記復調回路の出力信号を、ビデオストリームとオーディ
オストリームに分離するデマックス回路と、前記ビデオ
ストリームをMPEG復調を行い、ビデオ信号を得るＭＰＥ
Ｇ復調回路と、前記ＭＰＥＧ復調回路の出力信号である
ビデオ信号のフォーマットを、送信側フォーマットから
表示フォーマットに変換するフォーマット変換回路と、
前記フォーマット変換回路の出力信号を、輪郭補正を含
めた各種画像処理を施す画像処理回路とを備えたデジタ
ル放送受信機において、前記画像処理回路中の輪郭補正
回路は、入力ビデオ信号の輪郭補正信号を生成する輪郭
補正信号生成手段と、ＭＰＥＧ符号化処理を行っている
矩形ブロックの境界を識別するための境界識別信号を生
成する境界フラグ生成回路と、前記入力ビデオ信号と前
記境界識別信号とより、前記矩形ブロックの境界に発生
しているビデオ信号のレベル差を検出する境界レベル差
検出回路と、前記レベル差が発生しているときのみ、前
記レベル差の大きさに応じて、前記輪郭補正信号のレベ
ルをコントロールするレベルコントロール回路とを有し
て構成することを特徴とするデジタル放送受信機を提供
するものである。
【０００９】
【発明の実施の形態】図２は本発明のデジタル放送受信
機の構成を示すブロック図である。図２において、伝送
されてきた放送波が図示せぬアンテナ等を介して、入力
端子１から入力し、チューナ２へ供給されている。チュ
ーナ２は、所望のチャンネルを選択、受信し、復調回路
３へ供給している。復調回路３は、それぞれの変調方式
に対応した復調動作を行い、復調信号(ＭＰＥＧビデオ
ストリーム)を得て、デマックス回路(Demux)４へ供給し
ている。デマックス回路４は、入力信号を、ビデオスト
リームとオーディオストリームに分離し、ビデオストリ
ームをＭＰＥＧデコーダ５へ供給している。
機の構成を示すブロック図である。図２において、伝送
されてきた放送波が図示せぬアンテナ等を介して、入力
端子１から入力し、チューナ２へ供給されている。チュ
ーナ２は、所望のチャンネルを選択、受信し、復調回路
３へ供給している。復調回路３は、それぞれの変調方式
に対応した復調動作を行い、復調信号(ＭＰＥＧビデオ
ストリーム)を得て、デマックス回路(Demux)４へ供給し
ている。デマックス回路４は、入力信号を、ビデオスト
リームとオーディオストリームに分離し、ビデオストリ
ームをＭＰＥＧデコーダ５へ供給している。
【００１０】ＭＰＥＧデコーダ５は、MPEG復調を行い、
ビデオ信号を得て、フォーマット変換回路６へ供給して
いる。フォーマット変換回路６は、ビデオ信号のフォー
マットを、送信側フォーマットから表示フォーマットに
変換し、画像処理回路７へ供給している。画像処理回路
７は、ビデオ信号に各種画像処理を施し、ディスプレイ
等に表示するため、出力端子９を介して出力している。
この画像処理回路７による画像処理は、基本的には従来
のテレビジョン受像機と同様の処理であり、その中には
輪郭補正回路８もある。輪郭補正回路８は、周知の如
く、ビデオ信号の輪郭部分の立ち上がりを急峻にした
り、強調することにより映像の鮮鋭度を向上させるため
の回路である。
ビデオ信号を得て、フォーマット変換回路６へ供給して
いる。フォーマット変換回路６は、ビデオ信号のフォー
マットを、送信側フォーマットから表示フォーマットに
変換し、画像処理回路７へ供給している。画像処理回路
７は、ビデオ信号に各種画像処理を施し、ディスプレイ
等に表示するため、出力端子９を介して出力している。
この画像処理回路７による画像処理は、基本的には従来
のテレビジョン受像機と同様の処理であり、その中には
輪郭補正回路８もある。輪郭補正回路８は、周知の如
く、ビデオ信号の輪郭部分の立ち上がりを急峻にした
り、強調することにより映像の鮮鋭度を向上させるため
の回路である。
【００１１】図１は、図２に示す本発明のデジタル放送
受信機における輪郭補正回路の実施例を示すブロック図
である。図１において、図６と同一部分には同一符号を
付し、その説明を省略する。図６と同様に、遅延回路１
２,遅延回路１３,係数回路１４,係数回路１５,係数回路
１６及び加算回路１７は、輪郭補正信号生成手段を構成
している。入力端子２３から、スタート信号が入力し、
境界フラグ生成回路２４へ供給されている。このスター
ト信号は、画像の有効エリアのスタート画素を示す信号
であり、通常、ビデオデコーダにて復号される時点で生
成されるが、同期信号を基準として、信号フォーマット
で規定されている画素数をカウントして生成しても良
い。
受信機における輪郭補正回路の実施例を示すブロック図
である。図１において、図６と同一部分には同一符号を
付し、その説明を省略する。図６と同様に、遅延回路１
２,遅延回路１３,係数回路１４,係数回路１５,係数回路
１６及び加算回路１７は、輪郭補正信号生成手段を構成
している。入力端子２３から、スタート信号が入力し、
境界フラグ生成回路２４へ供給されている。このスター
ト信号は、画像の有効エリアのスタート画素を示す信号
であり、通常、ビデオデコーダにて復号される時点で生
成されるが、同期信号を基準として、信号フォーマット
で規定されている画素数をカウントして生成しても良
い。
【００１２】境界フラグ生成回路２４は、ＭＰＥＧの符
号化、復号化の処理が行われる８画素×８画素の矩形ブ
ロックを識別するための境界識別信号を生成し、境界レ
ベル差検出回路２５及びＡＮＤ回路２６へ供給してい
る。図３は境界識別信号を説明するための図である。図
３に示す如く、入力されたスタート信号を利用してスタ
ート画素を決定し、カウンターにより各ブロックの１番
目の画素と８番目の画素に当たる部分に境界識別信号を
出力すれば良い。
号化、復号化の処理が行われる８画素×８画素の矩形ブ
ロックを識別するための境界識別信号を生成し、境界レ
ベル差検出回路２５及びＡＮＤ回路２６へ供給してい
る。図３は境界識別信号を説明するための図である。図
３に示す如く、入力されたスタート信号を利用してスタ
ート画素を決定し、カウンターにより各ブロックの１番
目の画素と８番目の画素に当たる部分に境界識別信号を
出力すれば良い。
【００１３】図４は境界レベル差検出回路の構成例を示
すブロック図、図５は図４を説明するための波形図であ
り、併せて説明する。図４において、入力端子３１か
ら、図１の入力端子１からの図５(Ａ)に示す波形の入力
ビデオ信号が入力し、微分回路３２へ供給されている。
微分回路３２は、入力信号を微分し、図５(Ｂ)に示す波
形の微分信号を得て、絶対値回路３３へ供給している。
絶対値回路３３は、図５(Ｃ)に示す波形の絶対値信号を
得て、ゲート回路３４へ供給している。
すブロック図、図５は図４を説明するための波形図であ
り、併せて説明する。図４において、入力端子３１か
ら、図１の入力端子１からの図５(Ａ)に示す波形の入力
ビデオ信号が入力し、微分回路３２へ供給されている。
微分回路３２は、入力信号を微分し、図５(Ｂ)に示す波
形の微分信号を得て、絶対値回路３３へ供給している。
絶対値回路３３は、図５(Ｃ)に示す波形の絶対値信号を
得て、ゲート回路３４へ供給している。
【００１４】ゲート回路３４は、この絶対値信号のう
ち、入力端子３５から入力する境界フラグ生成回路２４
から供給された図５(Ｄ)に示す波形の境界識別信号に相
当する部分のみをゲートして、図５(Ｅ)に示す波形の出
力信号を得て、出力端子３６から出力している。即ち、
８画素×８画素矩形ブロックの境界が不連続なために発
生する微分成分の絶対値のみをゲートして出力してい
る。
ち、入力端子３５から入力する境界フラグ生成回路２４
から供給された図５(Ｄ)に示す波形の境界識別信号に相
当する部分のみをゲートして、図５(Ｅ)に示す波形の出
力信号を得て、出力端子３６から出力している。即ち、
８画素×８画素矩形ブロックの境界が不連続なために発
生する微分成分の絶対値のみをゲートして出力してい
る。
【００１５】図１において、加算回路１７は、係数回路
１４,係数回路１５及び係数回路１６からの３つの入力
信号を加算し、輪郭補正信号を得て、レベルコントロー
ル回路１８へ供給している。又、境界レベル差検出回路
２５の出力信号は、レベルコントロール回路１８及びＡ
ＮＤ回路２６へ供給されている。ＡＮＤ回路２６は、境
界フラグ生成回路２４からの境界識別信号と境界レベル
差検出回路２５の出力信号とのＡＮＤを取り、レベルコ
ントロール回路８へ供給している。レベルコントロール
回路１８は、輪郭補正信号のレベルを制御し、ゲインコ
ントロール回路１９へ供給されている。
１４,係数回路１５及び係数回路１６からの３つの入力
信号を加算し、輪郭補正信号を得て、レベルコントロー
ル回路１８へ供給している。又、境界レベル差検出回路
２５の出力信号は、レベルコントロール回路１８及びＡ
ＮＤ回路２６へ供給されている。ＡＮＤ回路２６は、境
界フラグ生成回路２４からの境界識別信号と境界レベル
差検出回路２５の出力信号とのＡＮＤを取り、レベルコ
ントロール回路８へ供給している。レベルコントロール
回路１８は、輪郭補正信号のレベルを制御し、ゲインコ
ントロール回路１９へ供給されている。
【００１６】レベルコントロール回路１８における輪郭
補正信号の制御の仕方は、種々考えられるが、例えば、
８画素×８画素矩形ブロックの境界にレベル差が検出さ
れ、しかもＡＮＤ回路２６からのＡＮＤ信号がＨ(ハイ
レベル)の場合には、加算回路１７からの輪郭補正信号
をＯＦＦにする様に制御することにより、境界部分が輪
郭補正により強調されないようにできる。又、境界レベ
ル差検出回路２５からの出力信号により、境界にレベル
差がある場合には、そのレベル差の絶対値に応じて輪郭
補正量を制御することにより、境界部分が輪郭補正によ
り強調され見苦しい映像にならないように最適画質に制
御する。あるいは境界のレベル差に応じて逆方向に補正
することにより、境界の段差をスムージングする効果が
でるように制御することもできる。
補正信号の制御の仕方は、種々考えられるが、例えば、
８画素×８画素矩形ブロックの境界にレベル差が検出さ
れ、しかもＡＮＤ回路２６からのＡＮＤ信号がＨ(ハイ
レベル)の場合には、加算回路１７からの輪郭補正信号
をＯＦＦにする様に制御することにより、境界部分が輪
郭補正により強調されないようにできる。又、境界レベ
ル差検出回路２５からの出力信号により、境界にレベル
差がある場合には、そのレベル差の絶対値に応じて輪郭
補正量を制御することにより、境界部分が輪郭補正によ
り強調され見苦しい映像にならないように最適画質に制
御する。あるいは境界のレベル差に応じて逆方向に補正
することにより、境界の段差をスムージングする効果が
でるように制御することもできる。
【００１７】ゲインコントロール回路１９は、入力端子
２２から供給される外部制御信号により信号レベルを制
御され、８画素×８画素矩形ブロックの境界レベル差に
応じて制御された最適レベルの輪郭補正信号を得て、加
算回路２０へ供給している。加算回路２０は、第１の遅
延ビデオ信号と最適レベルの輪郭補正信号を加算し、輪
郭が強調された鮮鋭度の向上した出力ビデオ信号を得
て、出力端子２１から出力している。
２２から供給される外部制御信号により信号レベルを制
御され、８画素×８画素矩形ブロックの境界レベル差に
応じて制御された最適レベルの輪郭補正信号を得て、加
算回路２０へ供給している。加算回路２０は、第１の遅
延ビデオ信号と最適レベルの輪郭補正信号を加算し、輪
郭が強調された鮮鋭度の向上した出力ビデオ信号を得
て、出力端子２１から出力している。
【００１８】
【発明の効果】本発明のデジタル放送受信機は、ＭＰＥ
Ｇ画像特有のブロックノイズを強調させず、本来の映像
のみの鮮鋭度を向上させることができ、ＭＰＥＧ映像を
最適画質で表示することができるという極めて優れた効
果がある。
Ｇ画像特有のブロックノイズを強調させず、本来の映像
のみの鮮鋭度を向上させることができ、ＭＰＥＧ映像を
最適画質で表示することができるという極めて優れた効
果がある。
【図１】本発明における輪郭補正回路の実施例を示すブ
ロック図である。
ロック図である。
【図２】本発明のデジタル放送受信機の構成を示すブロ
ック図である。
ック図である。
【図３】境界識別信号を説明するための図である。
【図４】境界レベル差検出回路の構成例を示すブロック
図である。
図である。
【図５】図４を説明するための波形図である。
【図６】従来例の輪郭補正回路の構成を示すブロック図
である。
である。
【図７】図６を説明するための波形図である。
【図８】ブロックノイズを説明するための波形図であ
る。
る。
１,１１,２２,２３ 入力端子 ２ チューナ ３ 復調回路 ４ デマックス回路 ５ ＭＰＥＧデコーダ ６ フォーマット変換回路 ７ 画像処理回路 ８ 輪郭補正回路 ９,２１ 出力端子 １２,１３ 遅延回路 １４,１５,１６ 係数回路 １７,２０ 加算回路 １８ レベルコントロール回路 １９ ゲインコントロール回路 ２４ 境界フラグ生成回路 ２５ 境界レベル差検出回路 ２６ ＡＮＤ回路
フロントページの続き Ｆターム(参考） 5C021 PA17 PA42 PA57 PA66 PA75 RA02 XB03 YC08 5C023 AA07 AA38 BA03 CA01 EA02 EA03 EA12 EA13 5C059 KK03 MA00 PP04 PP25 SS02 UA05 5K028 AA01 BB04 CC05 DD01 DD02 EE03 EE08 MM08 SS14
Claims (1)
- 【請求項１】伝送されてきた放送波から所望のチャンネ
ルを選択、受信するチューナと、 前記チューナの出力信号を、それぞれの変調方式に対応
して復調する復調回路と、 前記復調回路の出力信号を、ビデオストリームとオーデ
ィオストリームに分離するデマックス回路と、 前記ビデオストリームをMPEG復調を行い、ビデオ信号を
得るＭＰＥＧ復調回路と、 前記ＭＰＥＧ復調回路の出力信号であるビデオ信号のフ
ォーマットを、送信側フォーマットから表示フォーマッ
トに変換するフォーマット変換回路と、 前記フォーマット変換回路の出力信号を、輪郭補正を含
めた各種画像処理を施す画像処理回路とを備えたデジタ
ル放送受信機において、 前記画像処理回路中の輪郭補正回路は、 入力ビデオ信号の輪郭補正信号を生成する輪郭補正信号
生成手段と、 ＭＰＥＧ符号化処理を行っている矩形ブロックの境界を
識別するための境界識別信号を生成する境界フラグ生成
回路と、 前記入力ビデオ信号と前記境界識別信号とより、前記矩
形ブロックの境界に発生しているビデオ信号のレベル差
を検出する境界レベル差検出回路と、 前記レベル差が発生しているときのみ、前記レベル差の
大きさに応じて、前記輪郭補正信号のレベルをコントロ
ールするレベルコントロール回路とを有して構成するこ
とを特徴とするデジタル放送受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15220699A JP2000341558A (ja) | 1999-05-31 | 1999-05-31 | デジタル放送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15220699A JP2000341558A (ja) | 1999-05-31 | 1999-05-31 | デジタル放送受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000341558A true JP2000341558A (ja) | 2000-12-08 |
Family
ID=15535395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15220699A Pending JP2000341558A (ja) | 1999-05-31 | 1999-05-31 | デジタル放送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000341558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060382A (ja) * | 2004-08-18 | 2006-03-02 | Sharp Corp | デジタル放送受信機 |
| WO2010035486A1 (ja) | 2008-09-29 | 2010-04-01 | パナソニック株式会社 | 映像信号処理装置 |
| US8098331B2 (en) | 2006-06-30 | 2012-01-17 | Kabushiki Kaisha Toshiba | Video-data processing apparatus for achieving edge-smoothing and method of processing video data |
-
1999
- 1999-05-31 JP JP15220699A patent/JP2000341558A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060382A (ja) * | 2004-08-18 | 2006-03-02 | Sharp Corp | デジタル放送受信機 |
| JP4496036B2 (ja) * | 2004-08-18 | 2010-07-07 | シャープ株式会社 | デジタル放送受信機 |
| US8098331B2 (en) | 2006-06-30 | 2012-01-17 | Kabushiki Kaisha Toshiba | Video-data processing apparatus for achieving edge-smoothing and method of processing video data |
| WO2010035486A1 (ja) | 2008-09-29 | 2010-04-01 | パナソニック株式会社 | 映像信号処理装置 |
| US8558875B2 (en) | 2008-09-29 | 2013-10-15 | Panasonic Corporation | Video signal processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7881549B2 (en) | Visual processing device, display device, visual processing method, program, and integrated circuit | |
| US7880814B2 (en) | Visual processing device, display device, and integrated circuit | |
| JP4599446B2 (ja) | 階調制御装置および階調制御方法 | |
| US20060132649A1 (en) | Video signal processing apparatus, video signal processing method, and TV broadcast reception apparatus | |
| US7995146B2 (en) | Image processing apparatus and image processing method | |
| KR100945689B1 (ko) | 개인용 비디오 플레이어들을 위한 ｔｖ 사용자 인터페이스및 처리 | |
| JP2000341558A (ja) | デジタル放送受信機 | |
| US8493509B2 (en) | Digital video formatting scheme for analog format video signals using adaptive filtering | |
| EP1158784B1 (en) | Image processing apparatus and method, and recording medium | |
| JP3619785B2 (ja) | テレビジョン受信装置 | |
| JPH1146362A (ja) | 映像再生装置 | |
| JP2006060358A (ja) | デジタル放送受信機 | |
| JP2003143439A (ja) | 画質補正装置 | |
| KR100595243B1 (ko) | 디지털 티브이의 채널 전환 장치 및 방법 | |
| JP2002232809A (ja) | 受信機 | |
| JP2000188757A (ja) | デジタルｔｖ放送送信装置及びその受信装置 | |
| KR100620748B1 (ko) | 방송 신호에 포함된 크로스 루미넌스 노이즈 제거 방법 | |
| KR101558580B1 (ko) | 영상처리방법 및 영상처리장치 | |
| KR100826012B1 (ko) | 샤프니스 값을 개선하기 위한 영상표시기기 및 그 방법 | |
| JP2005065326A (ja) | テレビジョン受信装置 | |
| JP2003153262A (ja) | モスキート歪み低減方法とモスキート歪み低減装置 | |
| JP3991596B2 (ja) | 画像ディエンファシス復号化装置 | |
| JP3308705B2 (ja) | インパルスノイズ除去回路 | |
| US20080151993A1 (en) | Video signal processing apparatus, video signal processing method, and broadcasting receiving apparatus | |
| JP2010283448A (ja) | 映像再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |