JP2000340780A - アモルファスシリコンダイオードによるイメージセンサアレイ装置 - Google Patents

アモルファスシリコンダイオードによるイメージセンサアレイ装置

Info

Publication number
JP2000340780A
JP2000340780A JP2000106873A JP2000106873A JP2000340780A JP 2000340780 A JP2000340780 A JP 2000340780A JP 2000106873 A JP2000106873 A JP 2000106873A JP 2000106873 A JP2000106873 A JP 2000106873A JP 2000340780 A JP2000340780 A JP 2000340780A
Authority
JP
Japan
Prior art keywords
layer
image sensor
amorphous silicon
sensor array
array device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000106873A
Other languages
English (en)
Inventor
Kao Min
ミン・カオ
Jeremy A Theil
ジェレミー・エー・テイル
Gary W Ray
ガリー・ダブリュ・レイ
Dietrich W Vook
ダイエットリッチ・ダブリュ・ヴック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2000340780A publication Critical patent/JP2000340780A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】基板上の複数のアクティブ画素センサを、製造
容易である比較的単純で構成によって互いに隔離し、画
素センサ間の結合を減らす。 【解決手段】イメージセンサアレイ装置は、基板200
に近接する相互接続構造体210、及び相互接続構造体
210に接続されたイメージセンサのアレイを有する。
相互接続構造体210に近接して、アモルファスシリコ
ン電極層250が設けられる。アモルファスシリコン電
極層250は、画素電極領域230の間を物理的に隔離
する電極イオン注入領域を240を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に、PINフ
ォト・ダイオード・イメージセンサに関するものであ
る。特に、本発明は、当該ダイオード・イメージセンサ
が、イオン注入領域により物理的に互いに隔離されてい
る改良された複数のPINダイオード・イメージセンサ
に関する。
【0002】
【従来の技術】イメージセンサ即ち感光センサのアレイ
は、イメージセンサが受光する光の強さを検出する。イ
メージセンサは、一般に、イメージセンサで受光された
光の強さに比例した振幅を有する電子信号を発生させ
る。イメージセンサは、光学画像を一組の電子信号に変
換できる。これらの電子信号は、イメージセンサで受取
られた光の色の強さを現すことができる。画像処理がで
きるように、これらの電子信号が調整され、サンプリン
グされる。
【0003】信号処理回路へのイメージセンサの集積化
は、ますます重要になっている。なぜなら、集積化によ
り、撮像システムの小形化と簡略化が可能となるからで
ある。イメージセンサを、アナログ・ディジタル信号処
理回路といっしょに集積化すれば、電子撮像システム
は、低コストで、かつコンパクトにすることができ、必
要とする電力消費量が少なくなる。
【0004】歴史的には、イメージセンサは、圧倒的に
電荷結合装置(CCD)であった。CCDは比較的に小
さくて、高密度とされ得る。とはいえ、CCDは、ディ
ジタル・アナログ回路に集積化することが非常に困難で
ある。さらに、CCDは、多量の電力を消費し、画像ス
ミアリングの問題を免れない。
【0005】アクティブ画素センサがCCDセンサの代
わりとなり得る。アクティブ画素センサは、標準CMO
Sプロセスを用いて製造される。それゆえ、アクティブ
画素センサは、ディジタル・アナログ信号処理回路との
集積化が容易である。さらに、CMOS回路は、電力消
費量が少ない。
【0006】図1は、従来技術のイメージセンサアレイ
の断面図を示している。このイメージセンサアレイは、
基板10の上に位置付けられたPINダイオード・セン
サを含む。相互接続構造体12は、PINダイオードの
N層(n型材料層)14を基板10に電気的に接続す
る。I層(真性層)16は、N層14の上に形成され
る。P層(p型材料層)18は、I層16の上に形成さ
れる。P層18、I層16、N層14は、PINダイオ
ード・センサのアレイを形成する。第1の導電ビア20
は、第1のダイオード・センサを基板10に電気的に接
続し、また第2の導電ビア22は、第2のダイオード・
センサを基板10に電気的に接続する。透明導電層24
は、ダイオード・センサのアレイの上に設けられる。導
電リード26は、透明導電層24に接続される。導電リ
ード26は、バイアス電圧に連絡されて、そのバイアス
電圧により、PINダイオード・センサのアレイのP層
18に、選択された電位をかけることができる。
【0007】図1のイメージセンサ構造体の制約は、個
々のイメージセンサが互いに隔離されないことである。
即ち、所定のイメージセンサで受取られた光は、近接す
るイメージセンサに影響を与える。なぜなら、近接する
イメージセンサの間のN層14に電流が流れることがあ
るからである。特に、受取られた光の強さが、近接する
イメージセンサの間で大きく変化するときには、イメー
ジセンサ間で電荷が移動する。P層18、I層16、N
層14は、近接するイメージセンサで共用される。トレ
ンチ28を形成して、近接するイメージセンサのN層部
間の抵抗を大きくすることにより、イメージセンサ間
に、何らかの隔離を提供する。
【0008】
【発明の解決すべき課題】基板に近接して複数のアクテ
ィブ画素センサを形成し、その場所で、これらの画素セ
ンサを互いに隔離して、画素センサ間の結合を減らすこ
とが望ましい。この隔離された画素センサを形成するの
に必要なプロセスが実施しやすいことが望ましい。
【0009】
【課題を解決するための手段】本発明は、基板に近接し
て形成されたイメージセンサアレイを含む。このアレイ
には、イメージセンサ間にあるイオン注入領域が含まれ
る。このイオン注入領域は、イメージセンサ間に物理的
隔離を提供する。この物理的隔離により、イメージセン
サ間の結合とクロストークが減らされる。隔離されたイ
メージセンサのアレイは、単一の製造プロセスにより形
成される。
【0010】第1の実施形態は、イメージセンサアレイ
を含む。このイメージセンサアレイは基板を含む。相互
接続構造体は、基板に近接して形成され、その相互接続
構造体に近接してアモルファスシリコン電極層が設けら
れる。アモルファス・シリコン電極層は、画素電極領域
間の電極イオン注入領域を含む。この画素電極領域は、
イメージセンサアレイの陰極を画成する。この電極イオ
ン注入領域は、画素電極領域間に物理的隔離を提供す
る。これらの陰極は、相互接続構造体に電気的に接続さ
れる。アモルファス・シリコンI層は、アモルファス・
シリコン電極層に近接する。アモルファス・シリコンI
層は、イメージセンサのそれぞれの内側層を形成する。
透明電極層は、イメージセンサに近接して形成される。
透明電極の内面は、イメージセンサの陽極と相互接続構
造体に電気的に接続される。
【0011】第2の実施形態は、第1の実施形態に類す
るものである。第2の実施形態のアモルファス・シリコ
ンI層領域は、イメージセンサの内側層間に物理的な隔
離を提供するI層イオン注入領域を含む。I層イオン注
入領域は、電極イオン注入領域と整列している。
【0012】第3の実施形態は、第1の実施形態に類す
るものである。第3の実施形態は、アモルファス・シリ
コンI層に近接して、アモルファス・シリコンP層を含
む。アモルファス・シリコンP層は、イメージセンサの
それぞれの外側層を形成している。
【0013】第4の実施形態は、第3の実施形態に類す
るものである。第4の実施形態のアモルファス・シリコ
ンP層の領域は、イメージセンサの外側層間に物理的な
隔離を提供するP層イオン注入領域を含む。
【0014】
【発明の実施の形態】本発明の他の面および利点は、例
示として本発明の原理を示す添付図面とともに、以下の
詳細な説明を読めば、明らかになるであろう。
【0015】例示の目的で図面に示される通り、本発明
は、イメージセンサ間に隔離を含む、基板に近接した改
良型イメージセンサアレイ内で実施される。これらのイ
オン注入領域は、イメージセンサ間に物理的な隔離を提
供する。この物理的な隔離により、イメージセンサ間の
結合とクロストークが減らされる。隔離されたイメージ
センサのアレイは、単一の製造プロセスにより形成され
る。
【0016】図2は、本発明の第1の実施形態を示す。
この実施形態は基板200を含む。相互接続構造体21
0は、基板200に近接して形成される。内側金属部2
20は、相互接続構造体210に近接して形成される。
電極層250は、相互接続構造体210に近接して形成
される。電極層250は、内側金属部220を覆ってい
る。電極層250は、電極イオン注入領域240と画素
電極230を含む。電極イオン注入領域240の位置
は、画素電極230の位置を画成する。電極イオン注入
領域240は、画素電極230間に物理的な隔離を提供
する。画素電極230は、イメージセンサアレイの陰極
を形成する。
【0017】この実施形態は、電極層250に近接した
内側層260と、内側層260に近接した外側層270
をさらに含む。透明導体280は、外側層270に近接
している。イメージセンサアレイの各イメージセンサ
は、個々の内側金属部220と画素電極230を含む。
【0018】第1のイメージセンサの画素電極230
は、第1の導電ビア202を通じて、基板200に電気
的に接続される。第2のイメージセンサの画素電極23
0は、第2の導電ビア204を通じて、基板200に電
気的に接続される。
【0019】イメージセンサが光を受取ると、イメージ
センサは、電荷を伝える。基板200は、一般に、セン
ス回路と信号処理回路を含む。センス回路は、イメージ
センサが伝えている電荷の量を検出する。伝えられる電
荷の量は、イメージセンサで受取られる光の強さを表
す。一般に、基板200は、CMOS(相補型金属酸化
膜半導体)、BiCMOS、またはバイポーラである。
基板200は、電荷結合素子を含む様々なタイプの基板
技術を含む場合もある。
【0020】一般に、相互接続構造体210は、標準C
MOS相互接続構造体である。この相互接続構造体21
0を形成する構造体と方法は、電子集積回路の製造の分
野において公知のものである。相互接続構造体210
は、サブトラクティブ金属構造体か、或いは、シングル
またはデュアル・ダマシン構造体である。
【0021】導電ビア202、204は、相互接続構造
体210を貫通し、画素電極230を基板200に電気
的に接続する。一般に、導電ビア202、204は、タ
ングステンから形成される。タングステンは高アスペク
ト比のホールを満たすことができるから、一般に、製造
の際には、タングステンが使用される。即ち、タングス
テンを使用すれば、細く、且つ比較的に長い相互接続部
を形成することができる。一般に、導電ビア202、2
04は、化学蒸着(CVD)処理を用いて形成される。
導電ビア202、204の形成に用いられる他の材料に
は、銅、アルミニウム、または他の任意の導電材料があ
る。
【0022】画素電極230と基板200との間に画素
相互接続構造体210を有する構造上の利点がいくつか
ある。この構造体により、当該相互接続回路は密にパッ
クすることができる。まず第1に、導電ビア202、2
04が画素電極の真下にあるから、側方空間が節約され
る。第2に、この構造体により、最小の直径を有する導
電ビア202、204を形成することができる。CVD
処理は、一般に、導電ビア202、204を形成する最
上の方法である。タングステンCVD処理は、小さい直
径のビアを形成できるように配慮されている。とはい
え、CVD処理を用いてタングステン・ビアを形成する
のに必要な温度は、画素電極を形成する材料の多く(例
えば、アモルファス・シリコン)が耐え得る温度よりも
高い。基板200の上に画素相互接続構造体210を形
成し、また画素相互接続構造体210の上に内側金属部
220を形成することにより、導電ビア202、204
は、画素電極230の前に形成でき、それゆえ、画素電
極230は、導電ビア202、204の形成に必要な高
温を受けることはない。
【0023】内側金属部220は、薄い導電材料を含ま
なければならない。この内側金属部220は、例えば、
縮退ドープ半導体層、アルミニウム、チタン、窒化チタ
ン、銅、又はタングステンから形成される。内側金属部
220は、薄い(約500オングストローム)て、かつ
滑らかでなければならない。内側金属部220は、いか
なる表面あらさも、内側金属部220の上に形成された
画素電極230の部分のものよりも大幅に小さいくらい
滑らかでなければならない。滑らかさの要件を満たすた
めに、内側金属部220のポリシングが求められる場合
もある。
【0024】内側金属部220は任意選択である場合も
ある。しかしながら、内側金属部220は、画素電極2
30の形成に用いられる材料よりも抵抗が小さい。それ
ゆえ、内側金属部220の方が、いっそう電流を集める
ことができる。
【0025】アモルファス・シリコン電極層250は、
画素電極230も電極イオン注入領域240も含む。電
極層250は、一般に、ドープ半導体から形成される。
このドープ半導体は、アモルファス・シリコンのN層で
あることもある。
【0026】この電極層は、一般に、プラズマ・エッチ
ング式化学蒸着(PECVD)を用いて成膜される。シ
リコン含有ガス(例えば、Si26またはSiH4
は、アモルファス・シリコン電極層250を形成すると
きに使用される。N層の電極層250を形成するとき
に、含燐ガス(例えば、PH3)を用いて、PECVD
処理が行われる。
【0027】電極イオン注入領域240は、所定のパタ
ーンにより形成される。電極イオン注入領域240は、
画素電極230を画成して、画素電極230間に物理的
な隔離を提供する。イオン注入領域は、イメージセンサ
アレイのイメージセンサ間に物理的な隔離を提供する目
的でなく、アクティブ素子間に電気的な隔離を提供する
ために用いられてきた。電極イオン注入領域240を提
供するために注入できる要素には、N、Ar、O、B、
F、Cがある。エッチングされたSiまたはGeも、電
極イオン注入領域240の働きをする。イメージセンサ
(画素)間のアルファ・シリコン層(電極層)をさらに
アモルファスにすることで、隔離が提供される。エッチ
ングされたSi又はGe、或いはイオン注入領域240
は、アモルファスシリコンの短距離範囲の秩序を乱し
て、乱された領域内で正孔と電子が伝導しないようにし
ている。
【0028】電極イオン注入領域240は、一般に、レ
ジストを、アモルファスシリコン電極層250上に塗布
し、イオン注入領域240が形成される所定のパターン
により、このレジストを除去することで、形成される。
レジストを塗布して、それを選択的に除去する方法は、
半導体処理技術において公知のものである。次に、イオ
ンは、アモルファスシリコン電極層250の露光領域に
注入される。イオンを注入する方法も、半導体処理技術
において公知のものである。
【0029】画素電極230は、動作中にバイアスがか
けられても、画素電極230が完全には空にならない程
度の厚さであって、かつ、その程度に多くドープされな
ければならない。一般に、画素電極230には、燐をド
ープさせる。
【0030】アモルファスシリコンのN層は、一般に、
PINダイオード・イメージセンサを形成するときに使
用される電極層250である。しかしながら、このダイ
オード・イメージセンサは、NIPセンサ構成を含む場
合もある。この場合、電極層250は、P層から形成さ
れる。
【0031】内側層260は、一般に、水素添加された
アモルファスシリコンから形成されたI層である。I層
は、PECVD処理、または反応性スパッタリング処理
を用いて成膜させることができる。PECVD処理は、
シリコン含有ガスを含まなければならない。この成膜処
理は、水素を、この薄膜内に閉じ込めておくくらい低い
温度で行わなければならない。I層は、一般に1ミクロ
ン程度の厚さである。
【0032】外側層270は、一般に、アモルファスシ
リコンから形成されるP層270である。一般に、P層
には、ボロンをドープさせる。
【0033】P層は、PECVD処理を用いて成膜させ
ることができる。PECVD処理は、ボロン含有ガスを
用いて行われる。ボロン含有ガスは、B26である。シ
リコン含有ガスは、アモルファスシリコンP層を形成す
るときに、含まれる。P層が、短かすぎる波長(青)の
光を吸収できないようにするために、一般にP層の厚さ
を調整しなければならない。
【0034】本発明の他の実施形態は、P層の外側層2
70を含まない。このP層は、透明導体280内の材料
の組成を適正に選択し、また、画素電極230のドーピ
ング・レベルを適正に選択すれば、排除できる。本実施
形態では、透明導体280は、イメージセンサのI層の
内側層260の上面と、相互接続構造体210の間に電
気的な接続を提供する。
【0035】前述の通り、画素電極230、内側層26
0、外側層270は、一般に、アモルファスシリコンか
ら形成される。しかしながら、画素電極230、内側層
260、外側層270は、アモルファス炭素、アモルフ
ァス炭化ケイ素、アモルファス・ゲルマニウム、または
アモルファス・シリコン・ゲルマニウムからも形成でき
る。ここに例示したものが、すべてではないものとす
る。
【0036】透明導体280は、イメージセンサの陽極
(一般に、外側層270)と、相互接続構造体210と
を、導電接続することができる。光は、透明導体280
を通って、イメージセンサで受光されなければならな
い。一般に、透明導体280は、酸化すずインジウム
(ITO)から形成される。とはいえ、透明導体280
はまた、窒化チタン、ケイ化物薄膜、またはいくつかの
タイプの窒化または酸化遷移金属からも形成されても良
い。
【0037】透明導体280内で使用されるこのタイプ
の材料の選択も、透明導体280の所望の厚さの決定
も、イメージセンサで受光される光の反射を最小限に抑
えることに基づいている。イメージセンサで受光される
光の反射を最小限に抑えることは、イメージセンサで検
出される光量を最適化するのに役立つ。
【0038】透明導体280は、スパッタリング処理を
用いて成膜させることができる。スパッタリングによる
成膜は、集積回路製造技術において公知のものである。
【0039】透明導体280の上には、保護層が形成さ
れることもある。この保護層は、機械的な保護、電気的
な絶縁を提供し、また何らかの反射防止特性を提供でき
る。
【0040】図3は、本発明の他の実施形態を示してい
る。この実施形態では、内側層260のI層を共用する
いくつかのイメージセンサではなくて、それぞれのイメ
ージセンサが、個別のI層部310を含む。即ち、それ
ぞれのPINダイオード・イメージセンサは、別々のI
層部310を含む。
【0041】画素電極230と同様に、I層部310
は、I層のイオン注入領域320の間に形成される。I
層のイオン注入領域320は、一般に、電極イオン注入
領域240と同じ所定のパターンによって形成される。
I層のイオン注入領域320は、I層部310を画成し
て、I層部310間に物理的な隔離を提供する。イオン
注入領域は、イメージセンサアレイのイメージセンサ間
に物理的な隔離を提供する目的でなく、アクティブ素子
間に電気的な隔離を提供するために用いられてきた。I
層のイオン注入領域320を提供するために注入できる
要素には、N、Ar、O、B、F、Cがある。エッチン
グされたSiまたはGeも、I層のイオン注入領域32
0の働きをする。イメージセンサ(画素)間のアルファ
・シリコン層(内側層260)を更にアモルファス化す
ることで、隔離が提供される。エッチングされたSiま
たはGe、或いはイオン注入領域240は、アモルファ
スシリコンの短距離範囲の秩序を乱して、乱された領域
内で正孔と電子が伝導しないようにしている。
【0042】I層のイオン注入領域320を形成する方
法は、上述の通りイオン注入領域240を形成する方法
と同じであることもある。
【0043】図4は、本発明の他の実施形態を示してい
る。この実施形態では、外側層270のP層を共用する
いくつかのイメージセンサではなくて、それぞれのイメ
ージセンサが、個別のP層部410を含む。即ち、それ
ぞれのPINダイオード・イメージセンサは、別々のP
層部410を含む。
【0044】画素電極230と同様に、P層部410
は、P層のイオン注入領域420の間に形成される。P
層のイオン注入領域420は、一般に、電極イオン注入
領域240と同じ所定のパターンにより形成される。P
層のイオン注入領域420は、P層部410を画成し
て、P層部410間に物理的な隔離を提供する。イオン
注入領域は、イメージセンサアレイのイメージセンサ間
に物理的な隔離を提供する目的でなく、アクティブ素子
間に電気的な隔離を提供するために用いられてきた。P
層のイオン注入領域420を提供するために注入できる
要素には、N、Ar、O、B、F、Cがある。エッチン
グされたSiまたはGeも、P層のイオン注入領域42
0の働きをする。イメージセンサ(画素)間のアルファ
・シリコン層(外側層270)をさらにアモルファス化
することで、隔離が提供される。エッチングされたSi
又はGe、或いはイオン注入領域240は、アモルファ
スシリコンの短距離範囲の秩序を乱して、乱された領域
内で正孔と電子が伝導しないようにしている。
【0045】P層のイオン注入領域420を形成する方
法は、上述の通りイオン注入領域240を形成する方法
と同じであることもある。
【0046】図5は、本発明の他の実施形態を示してい
る。本実施形態は、第3の導電ビア502を通じて、基
板200に電気的に接続されている透明導体280の内
面を含む。図5に示される実施形態は、画素電極230
と、電極層250の電極イオン注入領域240を含むだ
けである。しかしながら、図3の内側層260のI層の
I層部310とI層イオン注入領域320を含めること
ができる。さらに、図4の外側層270のP層のP層部
410とP層イオン注入領域420も含めることができ
る。
【0047】図6乃至図11は、図2と図5に示される
本発明の実施形態を実現するために用いられる処理工程
を示している。
【0048】図6は、基板200の上に標準相互接続構
造体210が形成されている基板200を示している。
内部金属層部220、電極層250、フォトレジスト層
610を、標準相互接続構造体210の上に成膜させ
る。
【0049】この相互接続構造体210を形成する構造
と方法は、電子集積回路の製造の分野において公知のも
のである。相互接続構造体210は、サブトラクティブ
金属構造体か、或いは、シングルまたはデュアル・ダマ
シン構造体である。
【0050】画素相互接続構造体210は、導電ビア2
02、204、502を含む。一般に、導電ビア20
2、204、502は、タングステンから形成される。
タングステンは高アスペクト比のホールを満たすことが
できるから、一般に、製造の間、タングステンが使用さ
れる。即ち、タングステンを使用すれば、細く、かつ比
較的に長い相互接続部を形成することができる。一般
に、導電ビア202、204、502は、化学蒸着(C
VD)処理を用いて形成される。導電ビア202、20
4、502の形成に用いられる他の材料には、銅、アル
ミニウム、または他の任意の導電材料がある。
【0051】内部金属層60は、一般に、スパッタリン
グ処理を用いて成膜させる。
【0052】上述の通り、電極層250は、一般に、プ
ラズマ化学気相蒸着(PECVD)を用いて成膜させ
る。シリコン含有ガス(例えば、Si26またはSiH
4)は、アモルファス・シリコン電極層250を形成す
るときに、含められる。N層の電極層250を形成する
ときに、含燐ガス(例えば、PH3)を用いて、PEC
VD処理が行われる。
【0053】フォトレジスト層610を、相互接続構造
体210の上に成膜させる。フォトレジスト層610の
成膜処理は、半導体処理技術において公知の処理であ
る。
【0054】図7は、フォトレジストの所定のパターン
が除去されたフォトレジスト610を示している。フォ
トレジストのうち除去されてないアイランドは、電極層
250の画素電極230の位置を画成する。フォトレジ
ストのうち除去された部分は、イオン注入領域240の
位置を画成する。フォトレジストを除去する方法は、半
導体処理技術において公知のものである。
【0055】図7の矢印710は、選択されたグループ
の材料のイオンを注入する場所を示している。前述の通
り、注入できる材料は、N、Ar、O、B、F、Cを含
む。エッチングされたSi又はGeも、電極イオン注入
領域240の働きをする。
【0056】図8は、除去されたパターン形成されたフ
ォトレジスト層を示している。図8はまた、画素電極2
30と電極イオン注入領域240も示している。
【0057】図9は、電極層250上に成膜されつつあ
る内側層260と外側層270を示している。前述の通
り、内側層260は、一般にI層であり、また外側層2
70は、一般にP層である。図9に示される構造体は、
図2の実施形態に類するものである。図9に示される構
造体の上に透明導体280を成膜させると、図2に示さ
れる実施形態が得られる。
【0058】I層は、一般に、PECVD処理、又は反
応性スパッタリング処理を用いて成膜させる。PECV
D処理は、シリコン含有ガスを含まなければならない。
この成膜処理は、水素を、この薄膜内に閉じ込めておく
くらい低い温度で行わなければならない。
【0059】P層はまた、PECVD処理を用いて成膜
させることもできる。PECVD処理は、ボロン含有ガ
スを用いて行われる。ボロン含有ガスは、B26であ
る。シリコン含有ガスは、アモルファスシリコンP層を
形成するときに、含まれる。
【0060】図10は、電極層250、内側層260、
外側層270を示しており、これらの層は、第3の導電
ビア502に通じるように、所定のパターンにより、ウ
ェット・エッチングまたはドライ・エッチングが施され
ている。
【0061】図11は、外側層270の上に成膜させた
透明導電層280を示している。透明導電層280は、
外側層270と、導電ビア502とを、電気的に接続す
ることができる。一般に、透明導体280は、酸化すず
インジウムから形成される。とはいえ、透明導体280
はまた、窒化チタン、ケイ化物薄膜、またはいくつかの
タイプの窒化または酸化遷移金属からも形成できる。
【0062】透明導電層280は、一般に、反応性スパ
ッタリング処理を通じて成膜させる。とはいえ、透明導
電層280は、蒸発により成長させることもできる。透
明導電層280が、窒化チタンから形成される場合に
は、一般に、CVD処理またはスパッタリング処理を使
用して、透明導電層280を成膜させなければならな
い。
【0063】前述の通り、保護層は、透明導体280の
上に形成されることもある。この保護層は、機械的な保
護、電気的な絶縁を提供し、また何らかの反射防止特性
を提供できる。
【0064】図12は、本発明の実施形態を形成する方
法の工程を示す流れ図である。第1の工程1210は、
基板の上に相互接続構造体を形成する処理を含む。第2
の工程1220は、相互接続構造体の上に画素電極層を
成膜させる工程を含む。第3の工程1230は、電極層
上にフォトレジストを成膜させる工程を含む。第4の工
程1240は、所定のパターンにより、フォトレジスト
層をパターン形成する工程を含む。第5の工程1250
は、フォトレジストが除去された電極層にイオンを注入
する処理を含む。第6の工程1260は、パターン形成
されたフォトレジスト層を除去する処理を含む。第7の
工程1270は、画素電極層の上にI層を成膜させる処
理を含む。第8の工程1280は、I層の上に、P層を
成膜させる処理を含む。最後に、第9の工程1290
は、イメージセンサの外面を相互接続構造体に電気的に
接続する透明導体層を成膜させる工程を含む。
【0065】第3の工程1230、第4の工程124
0、第5の工程1250は、I層及びP層の両方がI層
イオン注入領域とP層イオン注入領域を形成するように
繰り返される。
【0066】本発明の特定の実施形態が説明され、例示
されてきたが、本発明は、このように説明され、例示さ
れた部分の特定の形式や配置構成には限定されない。本
発明は、本発明のクレームによってのみ限定される。
【0067】上述の実施形態に即して本発明を説明する
と、本発明によれば、基板200と、基板200に近接
する相互接続構造体210と、該相互接続構造体210
に近接して設けられ、該相互接続構造体210に電気的
に接続されたイメージセンサのアレイの陰極を画成する
画素電極領域230の間に、物理的な隔離を提供する電
極イオン注入領域240を含むアモルファスシリコン電
極層250と、イメージセンサのそれぞれの内側層を形
成する、アモルファスシリコン電極層250に近接する
アモルファスシリコンI層260と、内面がイメージセ
ンサの陽極と相互接続構造体210に電気的に接続され
た、イメージセンサに近接して形成された透明電極層2
80と、を備えることを特徴とするイメージセンサアレ
イ装置が提供される。
【0068】好ましくは、前記アモルファスシリコンI
層260には、前記イメージセンサの前記内側層間に物
理的な隔離を提供する、前記電極イオン注入領域240
と整列したI層イオン注入領域320が含められる。
【0069】好ましくは、前記イメージセンサのそれぞ
れの外側層を形成する、前記アモルファスシリコンI層
260に近接したアモルファスシリコンP層270をさ
らに含む。
【0070】好ましくは、前記アモルファスシリコンP
層270には、前記イメージセンサの前記外側層間に物
理的な隔離を提供するP層イオン注入領域420が含め
られる。
【0071】好ましくは、前記アモルファスシリコン電
極層250には、N層が含められる。
【0072】好ましくは、前記相互接続構造体210
が、前記画素電極領域230を基板200に電気的に相
互接続する。
【0073】好ましくは、前記透明電極層280の内面
が、タングステンプラグ502を経て、前記相互接続構
造体210に電気的に接続される。
【0074】好ましくは、前記透明電極層280が、酸
化すずインジウムを含む。
【0075】好ましくは、前記イオン注入領域240が
ボロン注入領域を含む。
【0076】好ましくは、前記イオン注入領域240が
窒素注入領域を含む。
【0077】好ましくは、前記イオン注入領域240が
アルゴン注入領域を含む。
【0078】好ましくは、前記イオン注入領域240が
酸化物注入領域を含む。
【図面の簡単な説明】
【図1】従来の技術のイメージセンサアレイの断面図を
示した説明図である。
【図2】本発明の実施形態を示した説明図である。
【図3】本発明の他の実施形態を示した説明図である。
【図4】本発明の他の実施形態を示した説明図である。
【図5】本発明の他の実施形態を示した説明図である。
【図6】図2と図5に示される本発明の実施形態の製造
に使用できる処理工程を示した説明図で、第1の工程を
示す図である。
【図7】図2と図5に示される本発明の実施形態の製造
に使用できる処理工程を示した説明図で、第2の工程を
示す図である。
【図8】図2と図5に示される本発明の実施形態の製造
に使用できる処理工程を示した説明図で、第3の工程を
示す図である。
【図9】図2と図5に示される本発明の実施形態の製造
に使用できる処理工程を示した説明図で、第4の工程を
示す図である。
【図10】図2と図5に示される本発明の実施形態の製
造に使用できる処理工程を示した説明図で、第5の工程
を示す図である。
【図11】図2と図5に示される本発明の実施形態の製
造に使用できる処理工程を示した説明図で、第6の工程
を示す図である。
【図12】本発明の実施形態を形成する方法の工程を示
した流れ図である。
【符号の説明】
200 基板 210 相互接続構造体 230 画素電極領域 240 電極イオン注入領域 250 アモルファスシリコン電極層 260 アモルファスシリコンI層 270 アモルファスシリコンP層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A. (72)発明者 ジェレミー・エー・テイル アメリカ合衆国カリフォルニア州マウンテ ンビュー ローラ・レーン662 (72)発明者 ガリー・ダブリュ・レイ アメリカ合衆国カリフォルニア州マウンテ ンビュー ブレントン コート131エー (72)発明者 ダイエットリッチ・ダブリュ・ヴック アメリカ合衆国カリフォルニア州メンロパ ーク ローブル アヴェニュー960−シー

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】基板と、 該基板に近接する相互接続構造体と、 該相互接続構造体に近接して設けられ、該相互接続構造
    体に電気的に接続されたイメージセンサのアレイの陰極
    を画成する画素電極領域の間に物理的な隔離を提供する
    電極イオン注入領域を含むアモルファスシリコン電極層
    と、 前記イメージセンサのそれぞれの内側層を形成する、前
    記アモルファスシリコン電極層に近接するアモルファス
    シリコンI層と、 内面が前記イメージセンサの陽極と前記相互接続構造体
    に電気的に接続された、前記イメージセンサに近接して
    形成された透明電極層と、を備えることを特徴とするイ
    メージセンサアレイ装置。
  2. 【請求項2】前記アモルファスシリコンI層には、前記
    イメージセンサの前記内側層間に物理的な隔離を提供す
    る、前記電極イオン注入領域と整列したI層イオン注入
    領域が含められることを特徴とする請求項1記載のイメ
    ージセンサアレイ装置。
  3. 【請求項3】前記イメージセンサのそれぞれの外側層を
    形成する、前記アモルファスシリコンI層に近接したア
    モルファスシリコンP層をさらに含むことを特徴とする
    請求項1記載のイメージセンサアレイ装置。
  4. 【請求項4】前記アモルファスシリコンP層には、前記
    イメージセンサの前記外側層間に物理的な隔離を提供す
    るP層イオン注入領域が含められることを特徴とする請
    求項3記載のイメージセンサアレイ装置。
  5. 【請求項5】前記アモルファスシリコン電極層には、N
    層が含められることを特徴とする請求項1記載のイメー
    ジセンサアレイ装置。
  6. 【請求項6】前記相互接続構造体が、前記画素電極領域
    を前記基板に電気的に相互接続することを特徴とする請
    求項1記載のイメージセンサアレイ装置。
  7. 【請求項7】前記透明電極層の内面が、タングステンプ
    ラグを経て、相互接続構造体に電気的に接続されること
    を特徴とする請求項1記載のイメージセンサアレイ装
    置。
  8. 【請求項8】前記透明電極層が、酸化すずインジウムを
    含むことを特徴とする請求項1記載のイメージセンサア
    レイ装置。
  9. 【請求項9】前記イオン注入領域がボロン注入領域を含
    むことを特徴とする請求項1記載のイメージセンサアレ
    イ装置。
  10. 【請求項10】前記イオン注入領域が窒素注入領域を含
    むことを特徴とする請求項1記載のイメージセンサアレ
    イ装置。
  11. 【請求項11】前記イオン注入領域がアルゴン注入領域
    を含むことを特徴とする請求項1記載のイメージセンサ
    アレイ装置。
  12. 【請求項12】前記イオン注入領域が酸化物注入領域を
    含むことを特徴とする請求項1記載のイメージセンサア
    レイ装置。
JP2000106873A 1999-04-13 2000-04-07 アモルファスシリコンダイオードによるイメージセンサアレイ装置 Pending JP2000340780A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/290,443 US6586812B1 (en) 1999-04-13 1999-04-13 Isolation of alpha silicon diode sensors through ion implantation
US290443 2002-11-08

Publications (1)

Publication Number Publication Date
JP2000340780A true JP2000340780A (ja) 2000-12-08

Family

ID=23116024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106873A Pending JP2000340780A (ja) 1999-04-13 2000-04-07 アモルファスシリコンダイオードによるイメージセンサアレイ装置

Country Status (4)

Country Link
US (2) US6586812B1 (ja)
EP (1) EP1045450B1 (ja)
JP (1) JP2000340780A (ja)
DE (1) DE60033722T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378693B2 (en) 2004-03-10 2008-05-27 Samsung Electronics Co., Ltd. CMOS image device with polysilicon contact studs
JP2008227448A (ja) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2008235854A (ja) * 2007-03-19 2008-10-02 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2008270715A (ja) * 2007-04-23 2008-11-06 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2008288550A (ja) * 2007-05-17 2008-11-27 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2009158930A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2010093071A (ja) * 2008-10-08 2010-04-22 Hitachi Ltd 半導体放射線検出器および核医学診断装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016011A (en) * 1999-04-27 2000-01-18 Hewlett-Packard Company Method and apparatus for a dual-inlaid damascene contact to sensor
US20040113220A1 (en) * 2000-12-21 2004-06-17 Peter Rieve Optoelectronic component for conversion electromagnetic radiation into an intensity-dependent photocurrent
US7053457B2 (en) 2001-03-01 2006-05-30 Stmicroelectronics Nv Opto-electronic component
EP1438750A1 (de) * 2001-10-26 2004-07-21 STMicroelectronics N.V. Verfahren zum herstellen eines tfa-bildsensors sowie tfa-bildsensor
US7282382B2 (en) * 2001-10-29 2007-10-16 Stmicroelectronics N.V. Method for producing a photodiode contact for a TFA image sensor
WO2003038908A2 (de) * 2001-10-29 2003-05-08 Stmicroelectronics Nv Verfahren zur herstellung einer photodiodenkontaktierung für einen tfa-bildsensor
JP2005520346A (ja) * 2002-03-03 2005-07-07 インテロン・エイエス 画素センサーのアレーとその製造方法
AU2003250051A1 (en) * 2002-07-16 2004-02-02 Stmicroelectronics Nv Tfa image sensor with stability-optimized photodiode
GB2392308B (en) 2002-08-15 2006-10-25 Detection Technology Oy Packaging structure for imaging detectors
DE10323584B4 (de) * 2003-05-20 2006-05-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung zur Detektion von Röntgenstrahlung und Verfahren zu deren Herstellung
US7768500B2 (en) * 2003-06-16 2010-08-03 Humanscale Corporation Ergonomic pointing device
IL158345A0 (en) 2003-10-09 2004-05-12 Interon As Pixel detector and method of manufacture and assembly thereof
US7557799B2 (en) * 2004-06-17 2009-07-07 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. System for determining pointer position, movement, and angle
EP1677364A1 (fr) * 2004-12-30 2006-07-05 St Microelectronics S.A. Capteur de lumière situé au-dessus d'un circuit intégré
TWI282171B (en) * 2005-12-28 2007-06-01 Powerchip Semiconductor Corp Image sensor and fabricating method thereof
KR100872719B1 (ko) * 2007-04-17 2008-12-05 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
KR100922935B1 (ko) * 2007-11-05 2009-10-22 주식회사 동부하이텍 이미지센서 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047574A (ja) * 1983-08-26 1985-03-14 Toshiba Corp 固体撮像装置
JPS6292365A (ja) * 1985-10-18 1987-04-27 Fuji Photo Film Co Ltd 半導体装置およびその製造方法
JPS62122268A (ja) * 1985-11-22 1987-06-03 Fuji Photo Film Co Ltd 固体撮像素子
JPH01261863A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol 固体撮像装置
JPH0513748A (ja) * 1991-07-03 1993-01-22 Canon Inc 固体撮像素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58154961A (ja) 1982-03-10 1983-09-14 Fujitsu Ltd 秘匿通話方法
JPH02192166A (ja) 1989-01-20 1990-07-27 Fujitsu Ltd 半導体装置の製造方法
JPH04137664A (ja) * 1990-09-28 1992-05-12 Canon Inc 光電変換装置
JP2765635B2 (ja) 1991-01-11 1998-06-18 キヤノン株式会社 光電変換装置
JPH06151801A (ja) * 1992-11-13 1994-05-31 Canon Inc 光電変換装置及び光電変換装置の製造方法
US5605856A (en) * 1995-03-14 1997-02-25 University Of North Carolina Method for designing an electronic integrated circuit with optical inputs and outputs
WO1998047181A1 (de) * 1997-04-14 1998-10-22 Boehm Markus Elektromagnetischer strahlungssensor mit hohem lokalkontrast
SE511570C2 (sv) 1997-07-11 1999-10-25 Flaekt Ab Anordning vid renrumsfilter
US5936261A (en) * 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047574A (ja) * 1983-08-26 1985-03-14 Toshiba Corp 固体撮像装置
JPS6292365A (ja) * 1985-10-18 1987-04-27 Fuji Photo Film Co Ltd 半導体装置およびその製造方法
JPS62122268A (ja) * 1985-11-22 1987-06-03 Fuji Photo Film Co Ltd 固体撮像素子
JPH01261863A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol 固体撮像装置
JPH0513748A (ja) * 1991-07-03 1993-01-22 Canon Inc 固体撮像素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378693B2 (en) 2004-03-10 2008-05-27 Samsung Electronics Co., Ltd. CMOS image device with polysilicon contact studs
JP2008227448A (ja) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2008235854A (ja) * 2007-03-19 2008-10-02 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2008270715A (ja) * 2007-04-23 2008-11-06 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2008288550A (ja) * 2007-05-17 2008-11-27 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2009158930A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2010093071A (ja) * 2008-10-08 2010-04-22 Hitachi Ltd 半導体放射線検出器および核医学診断装置

Also Published As

Publication number Publication date
EP1045450A3 (en) 2002-05-29
EP1045450B1 (en) 2007-03-07
US20030107100A1 (en) 2003-06-12
DE60033722T2 (de) 2008-01-24
US6759724B2 (en) 2004-07-06
US6586812B1 (en) 2003-07-01
EP1045450A2 (en) 2000-10-18
DE60033722D1 (de) 2007-04-19

Similar Documents

Publication Publication Date Title
JP2000340780A (ja) アモルファスシリコンダイオードによるイメージセンサアレイ装置
US5936261A (en) Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6018187A (en) Elevated pin diode active pixel sensor including a unique interconnection structure
US6215164B1 (en) Elevated image sensor array which includes isolation between uniquely shaped image sensors
US6373117B1 (en) Stacked multiple photosensor structure including independent electrical connections to each photosensor
US6229191B1 (en) Conductive guard rings for elevated active pixel sensors
US6548352B1 (en) Multi-layered gate for a CMOS imager
US7196365B2 (en) Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same
US6841411B1 (en) Method of utilizing a top conductive layer in isolating pixels of an image sensor array
US7683408B2 (en) Image sensor
US6114739A (en) Elevated pin diode active pixel sensor which includes a patterned doped semiconductor electrode
US6396118B1 (en) Conductive mesh bias connection for an array of elevated active pixel sensors
KR101515697B1 (ko) Bsi 이미지 센서를 위한 금속 실드 구조 및 방법
US6902946B2 (en) Simplified upper electrode contact structure for PIN diode active pixel sensor
US20090159943A1 (en) Image Sensor and Method for Manufacturing the Same
JP2008270715A (ja) イメージセンサ及びその製造方法
US6384460B1 (en) Self-aligned metal electrode structure for elevated sensors
US7786545B2 (en) Image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080604

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100714

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110506

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122