JP2000334096A

JP2000334096A - 遊技機制御回路

Info

Publication number: JP2000334096A
Application number: JP2000127984A
Authority: JP
Inventors: Kichihei Niiyama; 吉平新山; Koji Ito; 広司伊東
Original assignee: Sophia Co Ltd
Current assignee: Sophia Co Ltd
Priority date: 2000-01-01
Filing date: 2000-04-27
Publication date: 2000-12-05

Abstract

(57)【要約】【課題】品質の高い乱数の生成や記憶が行える遊技機制
御回路を提供する。【解決手段】遊技機における遊技の制御を行うととも
に、遊技に用いる乱数を生成する遊技機制御回路におい
て、予め設定された複数個の任意値を初期値として記憶
する初期値記憶手段と、初期値記憶手段に記憶された複
数個の初期値に対して所定の演算を施して乱数を生成す
る乱数生成手段と、を備え、乱数を取り込む条件となる
前記遊技機の始動口への遊技球の入賞を検出処理する入
賞検出処理手段より前に乱数生成手段を配して割込処理
部を構成し、乱数生成手段により生成された乱数を新た
な初期値として初期値記憶手段に順次記憶させるととも
に、割込処理部の一連の割込処理を所定時間毎に実行し
て、乱数生成手段により、初期値記憶手段に記憶された
複数個の初期値に基づいて新たな乱数を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技機制御回路に
係り、特に、遊技において利用される乱数を生成する遊
技機制御回路に関する。

【０００２】〔発明の背景〕近年、遊技機、例えば、パ
チンコ遊技機等においては、遊技領域の略中央に配置さ
れる特別図柄表示装置での可変表示ゲームにより遊技の
興趣が高められている。

【０００３】この可変表示ゲームは、例えば、所定の遊
技条件が成立した場合（通常、始動口への入賞時等）
に、特別図柄表示装置中に表示される図柄が変動表示を
開始するとともに、所定時間後に変動が停止し、停止時
の図柄が特定図柄で揃っていた場合を大当たりとするも
のが一般的であり、このような可変表示ゲームにおいて
は、大当たりの決定や、停止時の図柄（以下、停止図柄
という）の決定等は、確率的要素が盛り込まれ、偶然性
を伴うことにより、遊技に対する興趣を盛り上げてい
る。

【０００４】このため、大当たりの決定や、停止図柄の
決定等には、一様性及び不規則性を伴う乱数（大当たり
決定用の乱数、停止図柄決定用の乱数）が用いられ、こ
のような乱数は、遊技機制御回路によって生成される。

【０００５】

【従来の技術】従来、このような乱数を生成する遊技機
制御回路としては、図８に示すようなケタ上がり方式の
カウンタを備えた大当たり判定装置がある。

【０００６】図８は、大当たり判定装置の動作を説明す
るための図である。

【０００７】図８に示す大当たり判定装置は、“００”
〜“２３４”までの値が規則的に１つずつ常時高速移動
しているケタ上がり方式のカウンタによって大当たりが
制御されており、大当たりとなるのは、所定のタイミン
グでセレクトされた値が、予め決められた１つの当選値
（この場合、“０３”）となった場合であり、これによ
り、大当たりの確率は２３５分の１となっている。

【０００８】ちなみに、この大当たり判定が行われるタ
イミングは、一般に、遊技球の始動口入賞時であるが、
ケタ上がり方式のカウンタの１コマ移動する時間は、例
えば、０．００４０９６秒といったごく短い期間であ
り、また、一巡周期も０．９６２５６秒（＝０．００４
０９６×２３５）と十分に短いことから、乱数として用
いられている。

【０００９】

【発明が解決しようとする課題】乱数というのは、値の
変移の仕方に何ら法則性を持たない変数であり、次に続
く値を予測することができない数列というのが、本来の
意味である。

【００１０】しかしながら、前述したケタ上がり方式の
カウンタにより生成される乱数というのは、カウンタの
値をセレクトするタイミング（例えば、始動口入賞時
等）がランダムであり、かつ、カウンタの一巡周期が短
いために、乱数として利用されているが、ケタ上がり方
式のカウンタによって生成される値は、ある一定の値で
加算（前述の例では、１つずつ加算）された規則性のあ
る等差数列となっているため、厳密には乱数とは呼べな
い。

【００１１】すなわち、可変表示ゲームでの遊技に対す
る興趣を盛り上げる偶然性の元となっている乱数は、統
計的に独立な数であることが好ましい。

【００１２】〔目的〕本発明は、上記問題点に鑑み成さ
れたもので、品質の高い乱数の生成や記憶が行える遊技
機制御回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】請求項１に記載する発明
は、図１に示すように、遊技機における遊技の制御を行
うとともに、該遊技に用いる乱数を生成する遊技機制御
回路１において、予め設定された複数個の任意値を初期
値として記憶する初期値記憶手段２と、該初期値記憶手
段２に記憶された複数個の初期値に対して所定の演算を
施して乱数を生成する乱数生成手段３と、を備え、前記
乱数を取り込む条件となる前記遊技機の始動口（第１始
動口１５）への遊技球の入賞を検出処理する入賞検出処
理手段（ステップＳ１５）より前に前記乱数生成手段を
配して割込処理部（ステップＳ１０）を構成し、前記乱
数生成手段により生成された乱数を新たな初期値として
前記初期値記憶手段に順次記憶させるとともに、前記割
込処理部の一連の割込処理を所定時間毎に実行して、前
記乱数生成手段により、前記初期値記憶手段に記憶され
た複数個の初期値に基づいて新たな乱数を生成すること
により、上記目的を達成している。

【００１４】この場合、請求項１に記載する発明に加え
て、請求項２に記載するように、自然数ｐ，ｑは、１＜
ｑ＜ｐの条件を満たし、生成すべき乱数のビット数をＬ
ビットとした場合、前記初期値記憶手段は、前記ｐ，Ｌ
に基づいて乱数生成の元となる初期値の個数ｎ（ｎ＜
ｐ）を決定する初期値数決定部と、前記ｐ個分の格納領
域Ａ₀，Ａ₁，・・・，Ａ_p-1を有するとともに、該初期
値数決定部により決定されたｎ個分の予め設定されたＬ
ビットの任意値を初期値Ｘ ₀，Ｘ₁，・・・，Ｘ_n-1とし
て該格納領域Ａ₀，Ａ₁，・・・，Ａ_n-1に格納する初期
値格納部と、を有し、前記乱数生成手段は、前記ｎ，
Ｌ，ｐに基づいて演算に必要な演算補助数ｍを予め算出
する第一演算部と、該第一演算部により算出された演算
補助数ｍと、前記初期値格納部における格納領域Ａ₀，
Ａ₁，・・・，Ａ_n-1に格納された初期値Ｘ₀，Ｘ₁，・・
・，Ｘ_n-1とに基づいて予め初期値Ｘn_-1を再計算する再
計算部と、前記ｎ，ｐ，ｍに基づいて初期値Ｘ_n，
Ｘ_n+1，・・・，Ｘ_p-1を予め算出し、算出結果を前記初
期値格納部における格納領域Ａ_n，Ａ_n+1，・・・，Ａ
_p-1に格納する第二演算部と、前記第一演算部、前記再
計算部、前記第二演算部により初期値Ｘ₀，Ｘ₁，・・
・，Ｘｐ_-1が確定した後、前記初期値格納部における格
納領域Ａ₀，Ａ₁，・・・，Ａ_p-1に格納された初期値
Ｘ₀，Ｘ₁，・・・，Ｘ_p-1 と、前記ｐ，ｑとに基づいて
生成すべき乱数を算出する第三演算部と、を有すること
が有効であり、さらにこの場合、請求項２に記載する発
明に加えて、請求項３に記載するように、前記初期値数
決定部４により決定されるｎは、ｐ／Ｌの値以上の最小
の自然数であり、前記第一演算部６は、ｍ＝ｎ×Ｌ−ｐ
によりｍを算出し、前記再計算部７は、ｍ≠０の場合、

【数４】により、初期値Xn_-1 を再計算し、前記第二演算部８
は、

【数５】により、初期値Xn ，X_n+1 ，・・・，X_p-1 を算出し、
前記第三演算部９は、

【数６】により、生成すべき乱数X_p ，X_p+1 ，・・・を算出する
ことが好ましい。

【００１５】この場合、請求項２または請求項３に記載
する発明に加えて、請求項４に記載するように、前記第
三演算部９により算出された乱数X_p ，X_p+1 ，・・・
を、新たな初期値として前記初期値格納部５の格納領域
Ａ₀ から格納領域Ａ₁ ，・・・，Ａ_p-1 に順次格納し、
格納領域Ａ_p-1 に格納した後は、格納領域Ａ₀ から再度
順次格納することが有効である。

【００１６】請求項１記載の発明によれば、初期値記憶
手段に記憶された複数の初期値に基づいて乱数生成手段
により所定の演算を施して乱数が生成されるとともに，
生成された乱数が新たな初期値として初期値記憶手段に
順次記憶されることにより、従来のケタ上がり方式のカ
ウンタと比較して、ランダム性の高い高品位な乱数が生
成される。また、入賞検出処理手段より前に乱数生成手
段を配したので、割込処理部の実行に基づいて、生成さ
れた新たな乱数を当該割込処理部の実行中に記憶するこ
とができる。言い換えれば，割込処理部の実行で生成し
た乱数を，次回の割込処理部の実行時に取得（保管）し
ないので、入賞タイミングに合わせて乱数を取得するこ
とができる（入賞に対する乱数の取得タイミングのずれ
がない）。また、乱数を品質の高い状態で取得できる。

【００１７】この場合、請求項２記載の発明によれば、
初期値数決定部により決定されるｎ個分の予め設定され
た初期値と、ｎ個分の初期値に基づいて第一演算部、再
計算部、第二演算部により生成されるｐ−ｎ個分の初期
値との合計ｐ個の初期値が初期値格納部に格納され、初
期値格納部に格納されるｐ個の初期値に基づいて第三演
算部により乱数が生成されることにより、請求項１記載
の発明に加えて、容易に高品位な乱数が生成される。

【００１８】さらにこの場合、請求項３記載の発明によ
れば、初期値数決定部により決定されるｎは、ｐ／Ｌの
値以上の最小の自然数で、第一演算部により、ｍ＝ｎ×
Ｌ−ｐの式に基づいてｍが算出され、ｍ≠０の場合、再
計算部により、上記〔数４〕の式に基づいて初期値X_n-1
が再計算され、第二演算部により、上記〔数５〕の式
に基づいて初期値X_n ，X_n+1 ，・・・，X_p-1が算出さ
れ、第三演算部により、上記〔数６〕の式に基づいて乱
数X_p ，X_p+1 ，・・・が生成されることにより、前記第
一演算部、前記再計算部、前記第二演算部により最初に
ｐ個の初期値が求められた後、最終的な乱数の生成時に
は、排他的論理和演算が実行されるだけとなるため、請
求項２記載の発明に加えて、品質の高い乱数が高速に生
成される。

【００１９】また、請求項４記載の発明によれば、第三
演算部により算出された乱数X_p ，X_p+1 ，・・・を、新
たな初期値として初期値格納部の格納領域Ａ₀ から格納
領域Ａ₁ ，・・・，Ａ_p-1 に順次格納し、格納領域Ａ
_p-1 に格納した後は、格納領域Ａ₀ から再度順次格納す
ることにより、乱数生成の元となる複数の初期値が更新
されるため、前述の請求項２または請求項３に記載する
発明に加えて、より品質の高い乱数が生成される。

【００２０】

【発明の実施の形態】以下、本発明の好適な実施の形態
を、図２〜図７を参照して説明する。なお、図２〜図７
において、図１と同一部分には同一の符号を付す。

【００２１】まず、本実施の形態の構成を説明する。

【００２２】図２は、本実施の形態の遊技機制御回路１
を用いたパチンコ遊技機における遊技盤１０の正面図で
ある。

【００２３】本実施の形態におけるパチンコ遊技機の遊
技盤１０面には、図２に示すように、ガイドレール１１
によって囲まれた遊技領域１２が形成されており、遊技
領域１２の略中央部位置に可変表示ゲームを行うための
特別図柄表示装置１３が設けられ、特別図柄表示装置１
３の下方位置には、特別図柄表示装置１３での可変表示
ゲームにおいて、大当たり発生時に特別遊技を行わせる
ための変動入賞装置（大入賞口）１４が設けられてい
る。

【００２４】また、変動入賞装置（大入賞口）１４の上
方位置には第１種始動口（始動口）１５が設けられてい
る。

【００２５】特別図柄表示装置１３における可変表示ゲ
ームは、遊技球発射装置（図示せず）により遊技領域１
２内に導かれた遊技球が第１種始動口１５に入賞するこ
とを条件として、特別図柄表示装置１３中に表示されて
いる、左図柄、中図柄、右図柄の３図柄が変動表示を開
始するとともに、所定時間後（５秒以上経過後）に左図
柄、右図柄、中図柄の順に変動が停止し、停止時に３図
柄が特定図柄で揃っていた場合に大当たりとするもので
あり、大当たりの決定や、停止図柄の決定等は、遊技機
制御回路１によって生成される乱数に基づいて行われる
ことにより、可変表示ゲームに偶然性を伴った確率的要
素を盛り込み、遊技に対する興趣を盛り上げるものであ
る。

【００２６】図３は、本実施の形態における遊技機制御
回路１を含むパチンコ遊技機の要部構成を示すブロック
図である。

【００２７】図３において、本実施の形態におけるパチ
ンコ遊技機は、遊技機制御回路１、第１種始動スイッチ
２１、継続スイッチ２２、カウントスイッチ２３、ロー
パスフィルタ２４、バッファゲート２５、出力ポート２
６、ドライバ２７、変動入賞装置（大入賞口）１４を備
えている。なお、図３中、Ｂはバスである。

【００２８】遊技機制御回路１は、所定の確率（本実施
の形態の場合、２４５分の１の確率）の一様乱数を生成
するためのものであり、乱数生成ブロック１ａ、ＣＰＵ
（Central Processing Unit ）１ｂ、分周回路１ｃ、Ｒ
ＯＭ（Read Only Memory）１ｄ、ＲＡＭ（Random Acces
s Memory）１ｅから構成されている。

【００２９】ここで、乱数生成ブロック１ａは、初期値
記憶手段２、乱数生成手段３（図６のステップＳ１０）
からなり、初期値記憶手段２は、初期値数決定部４と、
初期値格納部５とから構成され、乱数生成手段３は、第
一演算部６と、再計算部７と、第二演算部８と、第三演
算部９とから構成されている。また、遊技機制御回路１
は、ホール（遊技店）の管理装置に対して、例えば、第
１種始動口１５への入賞、可変表示ゲームの開始、可変
表示ゲームにおける大当たり等の各種情報を出力する機
能も有している。本実施の形態により生成される乱数
では、２つのパラメータｐ，ｑを用意する必要がある。
この２つの値ｐ，ｑは、正の数で、かつ、１＜ｑ＜ｐの
条件を満たす数であれば、どのような数でもよいが、以
下の説明では、バラつきのよい乱数を出すのに経験的に
知られているｐ，ｑの組み合わせである、（ｐ，ｑ）＝（８９，３８）（ｐ，ｑ）＝（２５０，１０３）（ｐ，ｑ）＝（５２１，３２）の中から（ｐ，ｑ）＝（８９，３８）を選択し、本実施
の形態における大当たり確率は１／２４５であり、２４
５＜２５６であることから“０”〜“２４４”までの数
字を８ビットで表せるため、生成すべき乱数のビット数
をＬ（＝８）ビットとした場合について説明する。

【００３０】初期値記憶手段２は、本実施の形態におけ
る乱数生成のための初期値を複数（この場合、ｎ個）記
憶するためのものであり、初期値数決定部４は、ｐ＝８
９，Ｌ＝８に基づいてｐ／Ｌの値以上の最小の自然数、
すなわち、８９／８＝１１．１２５から“１２”を乱数
生成の元となる初期値の個数ｎ＝１２として決定し、初
期値格納部５は、８９個分の格納領域Ａ₀ ，Ａ₁ ，・・
・，Ａ₈₈を有し、初期値数決定部４により決定された１
２個分の各格納領域Ａ₀ ，Ａ₁ ，・・・，Ａ₁₁に、予め
設定された８ビットの任意値を初期値X₀ ，X₁ ，・・
・，X₁₁としてそれぞれ格納するものである。この場
合、初期値格納部５に格納される初期値としては、起動
時にＣＰＵ１ｂにより８ビットカウンタが駆動されると
ともに、このカウンタ値が所定タイミングで１２回読み
出され、読み出された値をそれぞれ１２個分、初期値X0
，X₁ ，・・・，X₁₁として記憶するものであり、以下
では、初期値X₀ ，X₁ ，・・・，X₁₁に“１”，
“３”，“５”，“７”，“１１”，“１３”，“１
７”，“１９”，“２３”，“２９”，“３１”，“３
７”がそれぞれ格納されているものとして説明する。

【００３１】乱数生成手段３は、初期値格納部５に格納
された１２個の初期値X₀ ，X₁ ，・・・，X₁₁に基づい
て新たな初期値及び乱数を生成するものであり、具体的
には、第一演算部６によりｍ＝ｎ×Ｌ−ｐの式に基づい
て演算補助数ｍ＝７（＝１２×８−８９）を予め算出
し、再計算部７により演算補助数ｍがｍ≠０の場合にだ
け、乱数周期を最大周期２^P-1（この場合、２⁸⁸）とす
るために与えた初期値の足りないビット数を補足するた
めの計算である〔数７〕の式に基づいて初期値X₁ ₁を再
計算するものであり、これによって、初期値X11の値
は、初期の“３７”から“１５９”（＝（（１ＳＨＲ
７）XＯＲ３１）ＯＲ（３７ＳＨＬ７））に書き換えら
れる。

【数７】そして、第二演算部８は、初期値X₀ 〜X₁₁と〔数８〕と
に基づいて初期値X₁₂，X₁₃，・・・，X₈₈を算出し、初
期値格納部５の格納領域Ａ₀ ，Ａ₁ ，・・・，Ａ_p-1 に
格納する。

【数８】第三演算部９は、初期値格納部５の格納領域Ａ₀ ，Ａ
₁ ，・・・，Ａ_p-1 に格納された初期値X₀ ，・・・，X
₈₈と〔数９〕とに基づいて生成すべき乱数を算出するも
のであり、この場合、第三演算部９は、８ビット値に基
づく値（すなわち、最大２５６）の乱数を生成するた
め、本実施の形態における大当たり確率に基づく値
“０”〜“２４４”を得るために、最終出力段階で“２
４５”の剰余を乱数値として出力する。

【数９】ＣＰＵ１ｂは、他の各種回路を制御する遊技機制御回路
１の中枢をなす８ビットのマイクロプロセッサであり、
後述するリセット信号に基づいてリセット割込処理（割
込処理部に相当）により、１シーケンス単位でＲＯＭ１
ｄ内に格納されたプログラム処理手順に基づいて各種プ
ログラム処理を実行するものである。また、遊技に用い
る乱数を必要とする場合、乱数生成ブロック１ａを制御
することにより、乱数を得るものである。

【００３２】分周回路１ｃは、クロックオシレータから
出力されるクロックパルスを分周して２ｍｓｅｃ毎のリ
セット信号を生成し、このリセット信号をＣＰＵ１ｂに
供給するものである。

【００３３】ＲＯＭ１ｄは、ＣＰＵ１ｂによって利用さ
れる各種制御プログラムやデータ等を格納する半導体メ
モリであり、ＲＡＭ１ｅは、ＣＰＵ１ｂにおけるプログ
ラム処理実行中に利用されるプログラムデータ等を格納
したり、遊技に関連するデータを一時的に記憶し、作業
領域として利用される半導体メモリである。

【００３４】変動入賞装置（大入賞口）１４は、第１種
始動口１５への入賞タイミングに基づいた可変表示ゲー
ムの大当たり発生時に開放され、遊技者に対して特別遊
技の機会を与え、遊技者に多くの賞球獲得の機会を与え
るものである。

【００３５】第１種始動スイッチ２１は、第１種始動口
１５内に設けられ、遊技球の入賞を検出するスイッチで
ある。

【００３６】継続スイッチ２２及びカウントスイッチ２
３は、共に変動入賞装置（大入賞口）１４内に設けられ
た近接スイッチにより構成され、継続スイッチ２２は、
変動入賞装置（大入賞口）１４内の特定領域（Ｖゾー
ン）を通過する通過球を検出するものであり、カウント
スイッチ２３は、変動入賞装置（大入賞口）１４内に入
賞するすべての入賞球を検出するものである。これらの
スイッチ２２，２３からの検出信号に基づいて１０カウ
ント不正防止処理がなされる。

【００３７】ローパスフィルタ２４は、第１種始動スイ
ッチ２１、継続スイッチ２２、カウントスイッチ２３か
らの出力信号が入力されるとともに、遊技球の排出を制
御する排出制御回路（図示せず）から出力される要求信
号が入力され、これら各信号をパルス波として整形して
出力するものであり、バッファゲート２５は、ローパス
フィルタ２４により整形されたパルス波を増幅してバス
Ｂに出力するものである。

【００３８】出力ポート２６は、バスＢを介して入力さ
れる各種信号をドライバ２７に出力するものであり、ド
ライバ２７は、出力ポート２６から入力される各種信号
に基づいて例えば、変動入賞装置（大入賞口）１４を駆
動するための駆動制御信号を出力したり、また、例え
ば、ホール側の管理装置等に出力する大当たり信号，特
図回動信号，始動口入賞信号や、特別図柄表示装置１３
の制御回路に出力するデータ信号，制御コード信号，ス
トローブ信号、また、排出制御回路（図示せず）に出力
する送信クロック信号，賞球データ信号等のその他制御
信号を出力するものである。

【００３９】図４は、図３に代わる遊技機制御回路１を
含むパチンコ遊技機の要部構成を示すブロック図であ
る。

【００４０】すなわち、図３に示す例では、乱数生成ブ
ロック１ａとして、初期値記憶手段２、乱数生成手段３
をそれぞれ独立して設けた構成となっていたが、図４に
示す例のように、ＣＰＵ１ｂに初期値記憶手段２、乱数
生成手段３の各機能を持たせるように構成してもよく、
この場合、ＣＰＵ１ｂは、起動時に内部カウンタを駆動
し、このカウンタ値を所定タイミングで読み出すととも
に、読み出した値を１２個分、初期値として内部レジス
タ等に記憶し、これらの初期値に対して上記〔数７〕〜
〔数９〕に基づいて乱数となる８ビット値を求め、“２
４５”で割った余りを乱数値として出力することで、一
様乱数を生成する。

【００４１】次に、本実施の形態の動作（作用）を説明
する。

【００４２】上記構成において、まず、ハンドル操作に
より遊技球発射装置（図示せず）から発射された遊技球
は、ガイドレール１１に案内されて遊技盤１０中の遊技
領域１２に発射される。

【００４３】遊技機制御回路１では、第１種始動スイッ
チ２１の入力の有無を監視しており、遊技球が第１種始
動口１５に入賞した場合、第１種始動スイッチ２１にお
いて遊技球の入賞が検出されるとともに、検出信号のチ
ャタリングの除去や論理変換等が行われて入力処理が行
われる。また、第１種始動口１５に遊技球の入賞が検出
された場合には、所定の記憶領域（以下、保留エリアと
いう）に、入賞した遊技球の数が４つ分まで記憶される
とともに、可変表示ゲームに用いられる入賞時の乱数の
値も保留エリアに一時的に保管される（入賞検出処理手
段としての図６のステップＳ１５）。ちなみに、可変表
示ゲームにおける大当たりを決定するための乱数は、遊
技機制御回路１中の乱数生成ブロック１ａにより生成さ
れる。

【００４４】そして、第１種始動口１５への遊技球の入
賞の記憶、すなわち、保留エリアに保管されたデータに
基づいて特別図柄表示装置１３において可変表示ゲーム
が開始される。

【００４５】可変表示ゲーム処理において、遊技機制御
回路１は、例えば、通常動作処理、自動停止時間の
終了監視処理、第一図柄の停止監視処理、第二図柄
の停止監視及びリーチ判定処理、第三図柄の停止監視
処理、図柄判定処理、動作の終了監視処理、ハズ
レ動作処理、大当たり動作処理等の各処理を実行す
る。

【００４６】この場合、前述の大当たりの決定と同様
に、可変表示ゲームにおける停止図柄も、遊技機制御回
路１中の乱数生成ブロック１ａにより生成される乱数に
よって確定される。

【００４７】図５は、特別図柄表示装置１３における各
図柄表示領域Ａ，Ｂ，Ｃを示す図である。

【００４８】前述の保留エリアは、遊技機制御回路１の
ＲＡＭ１ｅ内に設けられており、この保留エリアは、図
５に示すように、特別図柄表示装置１３における各図柄
表示領域Ａ，Ｂ，Ｃに対応する停止図柄の記憶領域とし
て、リセット割り込み毎に順次更新される。そして、各
図柄のデータは、ＣＰＵ１ｂによって大当りの図柄であ
るか、あるいは、ハズレ図柄であるかが判断され、大当
り図柄であると判断されたときには前記ＲＡＭ１ｅの大
当り格納領域に記憶され、ハズレ図柄であるときには前
記ＲＡＭ１ｅのハズレ格納領域に記憶される。

【００４９】一方、遊技機制御回路１では、前述したよ
うに、大当り決定の乱数に基づいて当りかハズレかを判
断し、当りの場合には、大当り格納領域に記憶されてい
る当り図柄により停止図柄を確定するとともに、ハズレ
の場合には、ハズレ格納領域に記憶されているハズレ図
柄により停止図柄を確定する。

【００５０】そして、可変表示ゲーム処理において設定
される特別図柄表示装置１３に関するデータは、表示器
制御処理によって表示器制御回路（図示せず）に出力さ
れるようになっている。

【００５１】図６，７は、遊技機制御回路１によるパチ
ンコ遊技機の制御処理手順を示すフローチャートであ
る。

【００５２】制御処理が開始されると、まず、初期情報
の設定（例えば、スタックポインタの設定、ＲＡＭ１ｅ
に対するアクセス許可、リセット信号のクリア等）が行
われるとともに（ステップＳ１）、ＣＰＵ１ｂによって
内部カウンタの値が所定タイミングで読み出され、この
カウンタ値を“２４５”で割った余りが初期値として１
２個分、初期値格納部５における格納領域Ａ₀ ，Ａ₁ ，
・・・，Ａ_n-1 に格納される。

【００５３】次いで、パチンコ遊技機に対する最初の電
源投入か否かがチェックされ（ステップＳ２）、ここ
で、電源スイッチの操作によりパチンコ遊技機に電力が
供給されたことが検出された場合、ＣＰＵ１ｂにより使
用されるレジスタやＲＡＭ１ｅが初期化されるととも
に、電源投入時におけるメモリ内容を確認するために必
要な時間であるウエイト時間を設定した後（ステップＳ
３）、ウエイト時間処理によりウエイト時間が更新され
（ステップＳ４）、ＣＰＵ１ｂは割り込み待ちの状態と
なる。

【００５４】一方、上記ステップＳ２の処理において、
電源投入が検出されない場合、ＲＡＭ１ｅを含むメモリ
の検査、すなわち、メモリに対する異常の有無がチェッ
クされ（ステップＳ５）、メモリに異常が検出される
と、上記ステップＳ３，Ｓ４の処理を経てＣＰＵ１ｂは
割り込み待ちの状態となる。

【００５５】そして、上記ステップＳ５の処理におい
て、メモリに異常が検出されない場合は、遊技機制御回
路１は排出制御回路（図示せず）との間で賞球データに
関する通信処理による賞球制御が行われるとともに（ス
テップＳ６）、可変表示ゲームにおける大当たり確率を
設定する確率設定処理が行われる（ステップＳ７）。

【００５６】次いで、上記ステップＳ３で設定された電
源投入時のウエイト時間が終了したか否かがチェックさ
れ（ステップＳ８）、ウエイト時間が終了していない場
合は、上記ステップＳ４の処理を経てＣＰＵ１ｂは割り
込み待ちの状態となり、ウエイト時間が終了している場
合は、各種サブルーチン処理でセットされた出力データ
を出力する出力処理が行われ（ステップＳ９）、可変表
示ゲームにおける当たり・ハズレを決定するために、乱
数生成ブロック１ａによって初期値格納部５に格納され
た初期値X₀ ，X₁ ，・・・，X_p-1 に基づいて新たな乱
数が生成され、乱数更新処理により乱数の更新が行われ
るとともに（ステップＳ１０）、入力処理が行われる
（ステップＳ１１）。

【００５７】以下、ランプ電源やソレノイド電源等の電
源電圧の監視を行うパワーフェール監視処理（ステップ
Ｓ１２）、カウントスイッチ入賞監視処理（ステップＳ
１３）、継続スイッチ入賞監視処理（ステップＳ１
４）、第１種始動口１５内の特別図柄作動スイッチ入賞
監視処理（ステップＳ１５）、不正監視処理（ステップ
Ｓ１６）が行われた後、各シーケンスを効率良く処理す
るためのイベントカウンタの値に基づいて分岐処理が行
われる（ステップＳ１７）。

【００５８】すなわち、カウンタ値が「０」の場合、音
声合成処理（ステップＳ１８）、カウンタ値が「１」の
場合、ＬＥＤ編集処理（ステップＳ１９）、カウンタ値
が「２」の場合、ランプ編集処理（ステップＳ２０）、
カウンタ値が「３」の場合、可変表示ゲーム処理（ステ
ップＳ２１）、カウンタ値が「４」の場合、図柄制御編
集処理（ステップＳ２２）、カウンタ値が「５」の場
合、データ転送処理（ステップＳ２３）、カウンタ値が
「６」の場合、外部情報編集処理（ステップＳ２４）、
カウンタ値が「７」の場合、入力情報制御処理（ステッ
プＳ２５）が、それぞれ行われる。

【００５９】次いで、表示器制御回路に対する表示デー
タの設定処理が行われ（ステップＳ２６）、上記ステッ
プＳ２１の処理において利用された乱数データが新たな
初期値として初期値格納部５の所定の格納領域に格納さ
れ（ステップＳ２７）、音編集出力処理が行われて（ス
テップＳ２８）、ＣＰＵ１ｂは割り込み待ちの状態とな
る。

【００６０】そして、前述したリセット信号に基づいて
ＣＰＵ１ｂは割込待ちの状態から復帰するようになって
いる。

【００６１】以下では、本実施の形態における具体的な
乱数の生成を説明する。

【００６２】前述のように、初期値記憶手段２では、初
期値数決定部４により、乱数を生成するために必要な初
期値の数ｎ（この場合、ｎ＝１２）が求められ、この個
数分の初期値X₀ ，X₁ ，・・・，X₁₁として、例えば、
“１”，“３”，“５”，“７”，“１１”，“１
３”，“１７”，“１９”，“２３”，“２９”，“３
１”，“３７”が初期値格納部５の格納領域Ａ₀ ，Ａ
₁ ，・・・，Ａ_n-1 に格納される。

【００６３】次に、乱数生成手段３の第一演算部６によ
り演算補助数ｍ（この場合、ｍ＝７）が算出され、ｍ≠
０であるため、再計算部７により、上記〔数７〕に基づ
いて初期値X₁₁の値が再計算されるとともに、X₁₁＝“３
７”からX₁₁＝“１５９”に書き換えられ、第二演算部
８により上記〔数８〕に基づいて初期値X₁₂，X₁₃，・・
・，X₈₈が算出され、乱数生成に必要な初期値X₀ 〜X₈₈
が求められる。

【００６４】以下乱数の生成は、第三演算部９により初
期値格納部５の格納領域Ａ₀ ，Ａ₁，・・・，Ａ_p-1 に
格納される８９個の初期値X₀ ，，X₁ ，・・・，X_p-1
と上記〔数９〕とに基づいて生成すべき乱数が算出さ
れ、最終出力段階で“２４５”の剰余を乱数値として出
力される。

【００６５】そして、第三演算部９によって算出される
乱数X₈₉，X₉₀，・・・は、新たな初期値として、例え
ば、X₈₉はX₀ として格納領域Ａ₀ に、また、X₉₀はX₁ と
して格納領域Ａ1 に順次格納され、すなわち、ｔ＝１２
７のときに上記〔数９〕に必要となる初期値X₈₉は格納
領域Ａ₀ に初期値X₀ として格納されることになる。こ
の場合、格納領域Ａ₈₈に値が格納された後は、再度格納
領域Ａ₀ から格納することにより、格納領域を無制限に
確保しなくてもよい。

【００６６】パチンコ遊技機において、従来のケタ上が
り方式のカウンタにより得られる乱数は、遊技球が始動
口に入賞するタイミングで得られたカウンタ値であった
が、本実施の形態では、１回目の入賞時に乱数X₈₉が算
出され、以後２回目の入賞時に乱数X₉₀、３回目の入賞
時に乱数X₉₁、・・・が算出されるといった形で順次乱
数が生成される。

【００６７】すなわち、図８に示す従来のケタ上がり方
式のカウンタで得られる乱数列は、規則正しい等差数列
であったが、本実施の形態では、複数の初期値に基づい
て乱数列が生成されるため、ランダムな乱数列を生成す
ることができる。

【００６８】また、本実施の形態では、複数の初期値を
求めるために初めの計算量は多いが、乱数を取り出す際
の第三演算部９の計算は、ｔ＝８９の場合を例に採る
と、初期値X0 と初期値X51との排他的論理和（XＯＲ：
エクスクルーシブオア）による論理演算を１回行うだけ
でよいため、乱数生成が高速に行われる。

【００６９】以上説明したように、本実施の形態では、
初期値記憶手段２に記憶された複数の初期値に基づいて
乱数生成手段３により所定の演算を施して乱数が生成さ
れるとともに、生成された乱数が新たな初期値として初
期値記憶手段２に順次記憶されることにより、従来のケ
タ上がり方式のカウンタと比較して、ランダム性の高い
高品位な乱数を高速に生成することができる。

【００７０】したがって、本実施の形態では、遊技機
（パチンコ遊技機）における確率的な偶然性をより高め
ることができる。

【００７１】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００７２】例えば、２つのパラメータｐ，ｑの値の組
み合わせは、本実施の形態に例示したもの以外にも任意
に設定可能であり、また、同様に、初期値X₀ ，X₁ ，・
・・，X_n-1 として格納される数字も、すべてが“０”
でなければ、求める乱数のビット数と同一ビット数とい
う条件内で任意に設定してもよい。

【００７３】また、特定のＣＰＵには、ダイナミックメ
モリのリフレッシュを行うためのリフレッシュレジスタ
と呼ばれるレジスタを有するものがあり、このリフレッ
シュレジスタ内に保持されるデータは、所定時間毎にデ
クリメントされている。

【００７４】このようなリフレッシュレジスタを有する
ＣＰＵにおいて、乱数の再現性を考慮しなくてもよい場
合は、第三演算部９により得られた値と、リフレッシュ
レジスタの値との排他的論理和を新たな初期値として利
用してもよい。

【００７５】また、以上の説明では主として発明者によ
ってなされた発明を、その背景となった利用分野である
パチンコ遊技機における遊技機制御回路に適用した場合
について説明したが、それに限定されるものではない。

【００７６】例えば、パチスロや可変表示ゲームの始動
率を常に一定に維持しているゲーム機（パチコン）等の
制御にも適用できる。

【００７７】

【発明の効果】請求項１記載の発明では、初期値記憶手
段に記憶された複数の初期値に基づいて乱数生成手段に
より所定の演算を施して乱数を生成するとともに、生成
された乱数を新たな初期値として初期値記憶手段に順次
記憶されることで、従来のケタ上がり方式のカウンタと
比較して、ランダム性の高い高品位な乱数を生成するこ
とができる。

【００７８】また、入賞検出処理手段より前に乱数生成
手段を配置したので、割込処理部の実行に基づいて、生
成された新たな乱数を当該割込処理部の実行中に記憶す
ることができる。その結果、生成された品質の高い乱数
をその状態で入賞に対応して保持（保管）できる。

【００７９】この場合、請求項２記載の発明では、初期
値数決定部により決定されるｎ個分の予め設定された初
期値と、ｎ個分の初期値に基づいて第一演算部、再計算
部、第二演算部により生成されるｐ−ｎ個分の初期値と
の合計ｐ個の初期値を初期値格納部に格納し、初期値格
納部に格納されるｐ個の初期値に基づいて第三演算部に
より乱数を生成することで、請求項１記載の発明に加え
て、容易に高品位な乱数を生成することができる。

【００８０】さらにこの場合、請求項３記載の発明で
は、初期値数決定部により決定されるｎは、ｐ／Ｌの値
以上の最小の自然数で、第一演算部により、ｍ＝ｎ×Ｌ
−ｐの式に基づいてｍを算出し、ｍ≠０の場合、再計算
部により、上記〔数４〕の式に基づいて初期値Xn-1 を
再計算し、第二演算部により、上記〔数５〕の式に基づ
いて初期値Xn ，X_n+1 ，・・・，X_p-1 を算出し、第三
演算部により、上記〔数６〕の式に基づいて乱数X_p ，X
_p+1 ，・・・を生成することで、前記第一演算部、前記
再計算部、前記第二演算部により最初にｐ個の初期値を
求めた後、最終的な乱数の生成時には、排他的論理和演
算を実行するだけとなるため、請求項２記載の発明に加
えて、品質の高い乱数を高速に生成することができる。

【００８１】また、請求項４記載の発明では、第三演算
部により算出された乱数X_p ，X_p+1 ，・・・を、新たな
初期値として初期値格納部の格納領域Ａ₀ から格納領域
Ａ₁ ，・・・，Ａ_p-1 に順次格納する場合、格納領域Ａ
_p-1 に格納した後は、格納領域Ａ₀ から再度順次格納す
ることで、乱数生成の元となる複数の初期値を順次更新
できるため、前述の請求項２または請求項３に記載する
発明に加えて、より品質の高い乱数を生成することがで
きる。

【図面の簡単な説明】

【図１】本発明に係る遊技機制御回路の原理図である。

【図２】本実施の形態の遊技機制御回路を用いたパチン
コ遊技機における遊技盤の正面図である。

【図３】本実施の形態における遊技機制御回路を含むパ
チンコ遊技機の要部構成を示すブロック図である。

【図４】図３に代わる遊技機制御回路を含むパチンコ遊
技機の要部構成を示すブロック図である。

【図５】特別図柄表示装置における各図柄表示領域を示
す図である。

【図６】遊技機制御回路によるパチンコ遊技機の制御処
理手順を示すフローチャートである。

【図７】図６に続く、遊技機制御回路によるパチンコ遊
技機の制御処理手順を示すフローチャートである。

【図８】従来例の全体構成を示すブロック図である。

【符号の説明】

１遊技機制御回路１ａ乱数生成ブロック１ｂＣＰＵ１ｃ分周回路１ｄＲＯＭ１ｅＲＡＭ２初期値記憶手段３乱数生成手段４初期値数決定部５初期値格納部６第一演算部７再計算部８第二演算部９第三演算部１０遊技盤１１ガイドレール１２遊技領域１３特別図柄表示装置１４変動入賞装置（大入賞口）１５第１種始動口（始動口）２１第１種始動スイッチ２２継続スイッチ２３カウントスイッチ２４ローパスフィルタ２５バッファゲート２６出力ポート２７ドライバＢバス

Claims

【特許請求の範囲】

【請求項１】遊技機における遊技の制御を行うととも
に、該遊技に用いる乱数を生成する遊技機制御回路にお
いて、予め設定された複数個の任意値を初期値として記憶する
初期値記憶手段と、該初期値記憶手段に記憶された複数個の初期値に対して
所定の演算を施して乱数を生成する乱数生成手段と、を備え、前記乱数を取り込む条件となる前記遊技機の始動口への
遊技球の入賞を検出処理する入賞検出処理手段より前に
前記乱数生成手段を配して割込処理部を構成し、前記乱数生成手段により生成された乱数を新たな初期値
として前記初期値記憶手段に順次記憶させるとともに、
前記割込処理部の一連の割込処理を所定時間毎に実行し
て、前記乱数生成手段により、前記初期値記憶手段に記
憶された複数個の初期値に基づいて新たな乱数を生成す
ることを特徴とする遊技機制御回路。
【請求項２】自然数ｐ，ｑは、１＜ｑ＜ｐの条件を満
たし、生成すべき乱数のビット数をＬビットとした場
合、前記初期値記憶手段は、前記ｐ，Ｌに基づいて乱数生成の元となる初期値の個数
ｎ（ｎ＜ｐ）を決定する初期値数決定部と、前記ｐ個分の格納領域Ａ₀，Ａ₁，・・・，Ａ_p-1を有す
るとともに、該初期値数決定部により決定されたｎ個分
の予め設定されたＬビットの任意値を初期値Ｘ ₀，Ｘ₁，
・・・，Ｘ_n-1として該格納領域Ａ₀，Ａ₁，・・・，Ａ
_n-1に格納する初期値格納部と、を有し、前記乱数生成手段は、前記ｎ，Ｌ，ｐに基づいて演算に必要な演算補助数ｍを
予め算出する第一演算部と、該第一演算部により算出された演算補助数ｍと、前記初
期値格納部における格納領域Ａ₀，Ａ₁，・・・，Ａ_n-1
に格納された初期値Ｘ₀，Ｘ₁，・・・，Ｘ_n-1とに基づ
いて予め初期値Ｘn_-1を再計算する再計算部と、前記ｎ，ｐ，ｍに基づいて初期値Ｘ_n，Ｘ_n+1，・・・，
Ｘ_p-1を予め算出し、算出結果を前記初期値格納部にお
ける格納領域Ａ_n，Ａ_n+1，・・・，Ａ_p-1に格納する第
二演算部と、前記第一演算部、前記再計算部、前記第二演算部により
初期値Ｘ₀，Ｘ₁，・・・，Ｘｐ_-1が確定した後、前記初
期値格納部における格納領域Ａ₀，Ａ₁，・・・，Ａ_p-1
に格納された初期値Ｘ₀，Ｘ₁，・・・，Ｘ_p-1 と、前記
ｐ，ｑとに基づいて生成すべき乱数を算出する第三演算
部と、を有することを特徴とする請求項１に記載の遊技機制御
回路。
【請求項３】前記初期値数決定部により決定されるｎ
は、ｐ／Ｌの値以上の最小の自然数であり、前記第一演算部は、ｍ＝ｎ×Ｌ−ｐによりｍを算出し、前記再計算部は、ｍ≠０の場合、【数１】により、初期値Xn_-1 を再計算し、前記第二演算部は、【数２】により、初期値Xn ，X_n+1 ，・・・，X_p-1 を算出し、前記第三演算部は、【数３】により、生成すべき乱数X_p ，X_p+1 ，・・・を算出する
ことを特徴とする請求項２記載の遊技機制御回路。
【請求項４】前記第三演算部により算出された乱数X
_p ，X_p+1 ，・・・を、新たな初期値として前記初期値
格納部の格納領域Ａ₀ から格納領域Ａ₁ ，・・・，Ａ
_p-1 に順次格納し、格納領域Ａ_p-1 に格納した後は、格
納領域Ａ₀ から再度順次格納することを特徴とする請求
項２または３記載の遊技機制御回路。