JP2000329827A - Test board and manufacture thereof - Google Patents
Test board and manufacture thereofInfo
- Publication number
- JP2000329827A JP2000329827A JP11142585A JP14258599A JP2000329827A JP 2000329827 A JP2000329827 A JP 2000329827A JP 11142585 A JP11142585 A JP 11142585A JP 14258599 A JP14258599 A JP 14258599A JP 2000329827 A JP2000329827 A JP 2000329827A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- switch
- test board
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テストボードに関
し、特にＩＣのテスト評価時に用いられるテストボード
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test board, and more particularly to a test board used for test evaluation of an IC.
【０００２】[0002]
【従来の技術】従来のテストボードにおける内部配線を
図２の概念図に基づいて説明する。図２に示されるよう
に、従来のテストボードにおいては、基板内における配
線は、各信号ピンからの配線に対してポゴピン対応部が
１つ形成される、すなわち、ポゴピン対応部と各信号信
号ピンの端子とが１：１という関係で構成されている。2. Description of the Related Art Internal wiring in a conventional test board will be described with reference to a conceptual diagram of FIG. As shown in FIG. 2, in the conventional test board, the wiring in the board has one pogo pin corresponding portion formed with respect to the wiring from each signal pin, that is, the pogo pin corresponding portion and each signal signal pin. 1: 1.
【０００３】上述のように構成された従来のテストボー
ドは、通常、ピン数や属性等の変更が利かないので、様
々な仕様に対応するため、各ＩＣに対応するように対応
毎にテストボードが新規作成されるという手法が用いら
れている。In the conventional test board configured as described above, since the number of pins, attributes, and the like are not usually changed, the test board is adapted for each IC so as to correspond to various specifications in order to support various specifications. Is newly created.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来例に示されるテストボードにおいては、それぞれのＩ
Ｃに対応するようにテストボードを新規作成するにあた
り、作製工数や時間及び費用が嵩み、ＩＣの迅速なテス
ト評価に対応することが難しく、ＩＣ作製の短ＴＡＴ化
が図れないという問題がある。However, in the test board shown in the above-mentioned conventional example, each I
When a test board is newly created to correspond to C, the number of manufacturing steps, time and cost are increased, it is difficult to respond to a quick test evaluation of an IC, and there is a problem that the TAT of the IC manufacturing cannot be shortened. .
【０００５】本発明の第１の目的は、１枚のテストボー
ドでＰＫＧ・ピン数が同じ多品種のＩＣに対応すること
ができるテストボード及びその製造方法を提供すること
にある。A first object of the present invention is to provide a test board capable of coping with various kinds of ICs having the same PKG and the same number of pins with one test board, and a method of manufacturing the same.
【０００６】本発明の第２の目的は、ボード作成に費や
す工数や時間、経費を削減し、テスト評価完了までのＴ
ＡＴを短縮することのできるテストボード及びその製造
方法を提供することにある。A second object of the present invention is to reduce the man-hours, time, and cost spent on making a board, and to reduce the time required to complete the test evaluation.
An object of the present invention is to provide a test board capable of shortening the AT and a method of manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、ＩＣのテスト評価時に用い
られるテストボードにおいて、ＩＣにおける複数の信号
ピンからの配線毎に設けられたポゴピン対応部と、ポゴ
ピン対応部からの配線を電源供給配線またはＧＮＤ供給
配線へと切り替えるスイッチと、を有して構成されるこ
とを特徴とする。According to an aspect of the present invention, there is provided a test board used for test evaluation of an IC, the test board being provided for each wiring from a plurality of signal pins in the IC. It is characterized by comprising a pogo pin corresponding portion and a switch for switching a wiring from the pogo pin corresponding portion to a power supply wiring or a GND supply wiring.
【０００８】請求項２記載の発明は、請求項１記載の発
明において、スイッチは、複数の信号ピンにおける任意
の信号ピンからの配線を電源供給配線へと切り替える第
１のスイッチと、複数の信号ピンにおける任意の信号ピ
ンからの配線をＧＮＤ供給配線へと切り替える第２のス
イッチと、を有して構成されることを特徴とする。According to a second aspect of the present invention, in the first aspect of the present invention, the switch includes a first switch for switching a wiring from an arbitrary signal pin among the plurality of signal pins to a power supply wiring, and a plurality of signal switches. And a second switch for switching a line from an arbitrary signal pin to a GND supply line.
【０００９】請求項３記載の発明は、請求項１または２
記載の発明において、電源供給配線は、複数の電源端子
を備え、該複数の電源端子を切り替えるための電源切り
替えスイッチを有して構成されることを特徴とする。The invention described in claim 3 is the first or second invention.
In the invention described above, the power supply wiring includes a plurality of power terminals and a power switch for switching the plurality of power terminals.
【００１０】請求項４記載の発明は、請求項１から３の
いずれか１項に記載の発明において、電源切り替えスイ
ッチは、複数の電源端子毎に設けられていることを特徴
とする。According to a fourth aspect of the present invention, in the first aspect of the present invention, the power supply switch is provided for each of a plurality of power supply terminals.
【００１１】請求項５記載の発明は、請求項１から４の
いずれか１項に記載の発明において、テストボードは、
複数層により形成されることを特徴とする。According to a fifth aspect of the present invention, the test board according to any one of the first to fourth aspects,
It is characterized by being formed of a plurality of layers.
【００１２】請求項６記載の発明は、ＩＣのテスト評価
時に用いられるテストボードの製造方法において、ＩＣ
における複数の信号ピンからの配線毎に対応するポゴピ
ン対応部を形成するポゴピン対応部形成工程と、ポゴピ
ン対応部形成工程により形成されたポゴピン対応部から
の配線を電源供給配線またはＧＮＤ供給配線へと切り替
えるスイッチを形成するスイッチ形成工程と、を有して
構成されることを特徴とする。According to a sixth aspect of the present invention, there is provided a method of manufacturing a test board used for test evaluation of an IC.
A pogo pin corresponding portion forming step of forming a pogo pin corresponding portion corresponding to each wiring from a plurality of signal pins, and wiring the pogo pin corresponding portion formed in the pogo pin corresponding portion forming step to a power supply wiring or a GND supply wiring. And a switch forming step of forming a switch for switching.
【００１３】請求項７記載の発明は、請求項６記載の発
明において、スイッチ形成工程により形成されるスイッ
チは、複数の信号ピンにおける任意の信号ピンからの配
線を電源供給配線へと切り替える第１のスイッチと、複
数の信号ピンにおける任意の信号ピンからの配線をＧＮ
Ｄ供給配線へと切り替える第２のスイッチと、を有して
構成されることを特徴とする。According to a seventh aspect of the present invention, in the sixth aspect of the present invention, the switch formed in the switch forming step switches a wiring from an arbitrary signal pin among a plurality of signal pins to a power supply wiring. Switch and a wire from an arbitrary signal pin among a plurality of signal pins
And a second switch for switching to the D supply wiring.
【００１４】請求項８記載の発明は、請求項６または７
記載の発明において、電源供給配線を複数の電源端子か
ら形成する電源端子形成工程と、電源端子形成工程によ
り形成された複数の電源端子を切り替えるための電源切
り替えスイッチを形成する電源切り替えスイッチ形成工
程と、を有することを特徴とする。The invention according to claim 8 is the invention according to claim 6 or 7.
In the described invention, a power supply terminal forming step of forming a power supply wiring from a plurality of power supply terminals, and a power supply switch forming step of forming a power supply changeover switch for switching the plurality of power supply terminals formed in the power supply terminal forming step , Is characterized by having.
【００１５】請求項９記載の発明は、請求項８記載の発
明において、電源切り替えスイッチは、複数の電源端子
毎に設けられていることを特徴とする。A ninth aspect of the present invention is characterized in that, in the eighth aspect of the present invention, the power switch is provided for each of a plurality of power terminals.
【００１６】[0016]
【発明の実施の形態】次に、添付図面を参照して本発明
の実施形態であるテストボード及びその製造方法を詳細
に説明する。図１は、本発明の実施形態であるテストボ
ードの内部配線を示す概念平面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a test board and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a conceptual plan view showing internal wiring of a test board according to an embodiment of the present invention.
【００１７】図１において、本発明の実施形態であるテ
ストボードは、各信号ピンからの配線が接続されるポゴ
ピン対応部Ａ〜Ｉと、ポゴピン対応部Ａ〜Ｉからのそれ
ぞれの配線をＧＮＤ配線へと切り替えるスイッチａ〜
ｂ，ｄ’〜ｆ’，ｇ〜ｉと、ポゴピン対応部Ａ〜Ｉから
のそれぞれの配線を電源配線へと切り替えるスイッチ
ａ’〜ｃ’，ｄ〜ｆ，ｇ’〜ｉ’と、電源配線に設けら
れた複数の電源端子ＢＳ１〜ＢＳ３と、各電源端子ＢＳ
１〜ＢＳ３のそれぞれの電源端子に設けられた電源切り
替えスイッチ４と、を有して構成される。In FIG. 1, a test board according to an embodiment of the present invention has a pogo pin corresponding portion A to I to which a wire from each signal pin is connected, and a GND wire for each wire from the pogo pin corresponding portion A to I. Switch a to switch to
b, d 'to f', g to i, switches a 'to c', d to f, g 'to i' for switching respective wirings from the pogo pin corresponding parts A to I to power wiring, and power wiring And a plurality of power terminals BS1 to BS3 provided in
And a power switch 4 provided at each of the power terminals 1 to BS3.
【００１８】上述されるように構成された本発明の実施
形態であるテストボードは、ポゴピン対応部Ａ〜Ｉを２
層により構成するものであり、上層部分の配線は、各ス
イッチａ〜ｉ，ａ’〜ｉ’を介して電源配線またはＧＮ
Ｄ配線へと接続され、下層部分の配線は、信号ピン（Ｉ
Ｃのソケット部）へと接続されている。The test board according to the embodiment of the present invention configured as described above has two pogo pin corresponding parts A to I.
The upper layer wiring is connected to a power supply wiring or a GN through switches a to i and a 'to i'.
D wiring, and the lower wiring is a signal pin (I
C socket section).
【００１９】本発明の実施例として、例えば、ポゴピン
対応部Ａからの配線において、スイッチａをＯＮとし、
スイッチａ’をＯＦＦとした場合に、ＧＮＤ配線へと接
続する。また、ポゴピン対応部Ｂからの配線において、
スイッチｂをＯＦＦとし、スイッチｂ’をＯＮとした場
合に、電源配線へと接続する。また、ポゴピン対応部Ｃ
からの配線において、スイッチｃをＯＦＦとし、スイッ
チｃ’もＯＦＦとした場合に、信号ピンへと接続する。As an embodiment of the present invention, for example, in the wiring from the pogo pin corresponding portion A, the switch a is turned ON,
When the switch a 'is turned off, the connection is made to the GND wiring. In the wiring from the pogo pin corresponding portion B,
When the switch b is turned off and the switch b 'is turned on, connection is made to the power supply wiring. Pogo pin corresponding part C
When the switch c is turned off and the switch c ′ is also turned off in the wiring from, the connection to the signal pin is made.
【００２０】以上のように、各ポゴピン対応部Ａ〜Ｉに
おける属性を自由に変更可能に構成することにより、多
種多様な電源あるいはＧＮＤの設定が成されているＩＣ
に対して、従来では個別に作成していたテストボード
を、本発明においては、１枚のテストボードで対応する
ことが可能となる。As described above, by configuring the attributes of each of the pogo pin corresponding parts A to I so as to be freely changeable, an IC in which various power supplies or GND settings are made.
On the other hand, in the present invention, a single test board can be used instead of a test board that has been individually prepared in the past.
【００２１】また、図１に示されるように、電源配線と
して設けられた複数の電源端子ＢＳ１〜ＢＳ３を切り替
えるための電源切り替えスイッチ４を設けて構成するこ
とにより、各種電源に対応することができ、例えば、電
源分離しているＩＣのテスト評価時においても対応する
ことができる。Further, as shown in FIG. 1, a power supply switch 4 for switching a plurality of power supply terminals BS1 to BS3 provided as power supply wiring is provided so that various power supplies can be supported. For example, it is possible to cope with the test evaluation of an IC whose power supply is separated.
【００２２】上述される実施形態は、本発明の好適な実
施形態であり、本発明の要旨を逸脱しない範囲内におい
て種々変形実施することが可能である。例えば、本発明
の実施形態においては、ＩＣ評価時におけるテストボー
ドとして用いたものであるが、プローブカードやＢＴ板
として用いることも可能である。The embodiment described above is a preferred embodiment of the present invention, and various modifications can be made without departing from the gist of the present invention. For example, in the embodiment of the present invention, the test board is used as a test board at the time of IC evaluation, but may be used as a probe card or a BT board.
【００２３】また、本実施形態においてポゴピン対応部
における内部配線を２層構造により構成したが、複数層
で構成することにより、さらに多電源によるＩＣ評価時
にも対応することが可能である。この場合に、各種電源
端子を増加して構成することも可能である。In the present embodiment, the internal wiring in the pogo pin corresponding portion has a two-layer structure. However, by configuring the internal wiring with a plurality of layers, it is possible to cope with an IC evaluation with a multi-power supply. In this case, it is possible to increase the number of various power supply terminals.
【００２４】[0024]
【発明の効果】以上の説明より明らかなように、本発明
のテストボードによれば、ポゴピン対応部からの配線の
属性を信号ピン、電源、ＧＮＤのいずれかに切り替える
ためのスイッチを設けて構成しているので、多種多様な
ＩＣの評価時において、ＰＫＧ及びピン数が同じであれ
ば、その属性に左右されることなく、１枚のテストボー
ドで評価することができる。As is clear from the above description, according to the test board of the present invention, a switch for switching the attribute of the wiring from the pogo pin corresponding portion to one of a signal pin, a power supply, and GND is provided. Therefore, when various kinds of ICs are evaluated, if the PKG and the number of pins are the same, the evaluation can be performed with one test board regardless of the attribute.
【００２５】従って、従来のテストボードのように、Ｉ
Ｃの各ピンの属性に合わせてテストボードを作成すると
いった工数を削減できると共に、ボードの作成時間や作
成費を低減するといった効果を得ることができ、ＩＣ評
価における大幅なＴＡＴ化を図ることができる。Therefore, like a conventional test board, I
It is possible to reduce the number of steps for creating a test board in accordance with the attribute of each pin of C, and to obtain the effect of reducing the time and cost for creating a board, thereby achieving a large TAT in IC evaluation. it can.
【００２６】さらに、本発明のテストボードによれば、
複数層により構成されることにより、多電源によるＩＣ
の評価にも対応することができる。Further, according to the test board of the present invention,
IC with multiple power supplies by being composed of multiple layers
Can also be evaluated.
【図１】本発明の実施形態であるテストボードの概念平
面図である。FIG. 1 is a conceptual plan view of a test board according to an embodiment of the present invention.
【図２】従来のテストボードの概念平面図である。FIG. 2 is a conceptual plan view of a conventional test board.
Ａ〜Ｉ ポゴピン対応部 ａ〜ｉ、ａ’〜ｉ’ スイッチ ＢＳ１〜ＢＳ３ 電源端子 ４ 電源切り替えスイッチ A to I Pogo pin corresponding parts a to i, a 'to i' switches BS1 to BS3 Power supply terminals 4 Power supply changeover switches
Claims (9)
ボードにおいて、 前記ＩＣにおける複数の信号ピンからの配線毎に設けら
れたポゴピン対応部と、 前記ポゴピン対応部からの配線を電源供給配線またはＧ
ＮＤ供給配線へと切り替えるスイッチと、 を有して構成されることを特徴とするテストボード。1. A test board used for test evaluation of an IC, comprising: a pogo pin corresponding portion provided for each wiring from a plurality of signal pins in the IC; and a power supply wiring or G connected to the wiring from the pogo pin corresponding portion.
And a switch for switching to an ND supply wiring.
おける任意の信号ピンからの配線を前記電源供給配線へ
と切り替える第１のスイッチと、 前記複数の信号ピンにおける任意の信号ピンからの配線
を前記ＧＮＤ供給配線へと切り替える第２のスイッチ
と、 を有して構成されることを特徴とする請求項１記載のテ
ストボード。2. The switch comprises: a first switch for switching a wiring from an arbitrary signal pin in the plurality of signal pins to the power supply wiring; and a wiring from an arbitrary signal pin in the plurality of signal pins. The test board according to claim 1, further comprising: a second switch configured to switch to the GND supply line.
備え、該複数の電源端子を切り替えるための電源切り替
えスイッチを有して構成されることを特徴とする請求項
１または２記載のテストボード。3. The test according to claim 1, wherein the power supply wiring comprises a plurality of power terminals and a power switch for switching the plurality of power terminals. board.
の電源端子毎に設けられていることを特徴とする請求項
３記載のテストボード。4. The test board according to claim 3, wherein the power switch is provided for each of the plurality of power terminals.
されることを特徴とする請求項１から４のいずれか１項
に記載のテストボード。5. The test board according to claim 1, wherein the test board is formed of a plurality of layers.
ボードの製造方法において、 前記ＩＣにおける複数の信号ピンからの配線毎に対応す
るポゴピン対応部を形成するポゴピン対応部形成工程
と、 前記ポゴピン対応部形成工程により形成された前記ポゴ
ピン対応部からの配線を電源供給配線またはＧＮＤ供給
配線へと切り替えるスイッチを形成するスイッチ形成工
程と、 を有して構成されることを特徴とするテストボードの製
造方法。6. A method of manufacturing a test board for use in test evaluation of an IC, wherein: a pogo pin corresponding portion forming step of forming a pogo pin corresponding portion corresponding to each wiring from a plurality of signal pins in the IC; A switch forming step of forming a switch for switching a wiring from the pogo pin corresponding portion formed in the forming step to a power supply wiring or a GND supply wiring, the method comprising: .
前記スイッチは、 前記複数の信号ピンにおける任意の信号ピンからの配線
を前記電源供給配線へと切り替える第１のスイッチと、 前記複数の信号ピンにおける任意の信号ピンからの配線
を前記ＧＮＤ供給配線へと切り替える第２のスイッチ
と、 を有して構成されることを特徴とする請求項６記載のテ
ストボードの製造方法。7. The switch formed in the switch forming step, wherein: a first switch for switching a wiring from an arbitrary signal pin of the plurality of signal pins to the power supply wiring; 7. The test board manufacturing method according to claim 6, further comprising: a second switch for switching a line from an arbitrary signal pin to the GND supply line.
形成する電源端子形成工程と、 前記電源端子形成工程により形成された前記複数の電源
端子を切り替えるための電源切り替えスイッチを形成す
る電源切り替えスイッチ形成工程と、 を有することを特徴とする請求項６または７記載のテス
トボードの製造方法。8. A power supply terminal forming step for forming the power supply wiring from a plurality of power supply terminals, and a power supply switch for forming a power supply switch for switching the plurality of power supply terminals formed in the power supply terminal forming step. The method of manufacturing a test board according to claim 6, further comprising: forming a test board.
の電源端子毎に設けられていることを特徴とする請求項
８記載のテストボードの製造方法。9. The method according to claim 8, wherein the power switch is provided for each of the plurality of power terminals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11142585A JP2000329827A (en) | 1999-05-24 | 1999-05-24 | Test board and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11142585A JP2000329827A (en) | 1999-05-24 | 1999-05-24 | Test board and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000329827A true JP2000329827A (en) | 2000-11-30 |
Family
ID=15318740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11142585A Pending JP2000329827A (en) | 1999-05-24 | 1999-05-24 | Test board and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000329827A (en) |
-
1999
- 1999-05-24 JP JP11142585A patent/JP2000329827A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002064142A (en) | Semiconductor integrated circuit | |
| JPS61222148A (en) | Manufacture of one-chip microcomputer | |
| KR100402868B1 (en) | An integrated circuit die having an optional pad-to-pad bypass of internal circuitry | |
| JP2000329827A (en) | Test board and manufacture thereof | |
| JP2001044284A (en) | Design method of semiconductor device | |
| JP3119631B2 (en) | Semiconductor integrated circuit device and design method thereof | |
| JP3179211B2 (en) | Semiconductor integrated circuit device | |
| JP2004318640A (en) | Terminal-positioning device and method | |
| JPS594138A (en) | Master slice integrated circuit device | |
| JP2001210926A (en) | Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate | |
| JP2792460B2 (en) | Master slice LSI | |
| JP3048046B2 (en) | Semiconductor integrated circuit wiring method | |
| JP3070663B2 (en) | LSI wiring method | |
| JPS5839424Y2 (en) | Test printed board | |
| JP3621333B2 (en) | Semiconductor device | |
| JPH06209045A (en) | Analog semiconductor integrated circuit device | |
| JPH08125025A (en) | Microcomputer core and its layout method | |
| JPH0991166A (en) | One-chip microcomputer and development supporting device using the same | |
| JPH01128462A (en) | Manufacture of integrated circuit device | |
| JPH05290125A (en) | Automatic designing system for analog circuit board | |
| JPH0816649A (en) | Layout method for semiconductor integrated circuit | |
| JPH08288460A (en) | Externally controllable bonding method for semiconductor device | |
| JPH04214668A (en) | Master slice method semiconductor integrated circuit device | |
| JPH05102310A (en) | Input/output buffer cell in semiconductor integrated circuit | |
| JPH11328240A (en) | Terminal layout device for integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021105 |