JP2000307943A - Electronic zoom device - Google Patents

Electronic zoom device

Info

Publication number
JP2000307943A
JP2000307943A JP11112394A JP11239499A JP2000307943A JP 2000307943 A JP2000307943 A JP 2000307943A JP 11112394 A JP11112394 A JP 11112394A JP 11239499 A JP11239499 A JP 11239499A JP 2000307943 A JP2000307943 A JP 2000307943A
Authority
JP
Japan
Prior art keywords
coefficient
signal
read
electronic zoom
interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11112394A
Other languages
Japanese (ja)
Inventor
Nobuyuki Yano
修志 矢野
Takeshi Hamazaki
岳史 浜崎
Takashi Sakaguchi
隆 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11112394A priority Critical patent/JP2000307943A/en
Publication of JP2000307943A publication Critical patent/JP2000307943A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic zoom device which can output an enlarge image of high picture quality corresponding to a video signal of a sequential scanning system and a video signal of an interlaced scanning system and which consumes less power. SOLUTION: The electronic zoom device is equipped with a magnifying power setting circuit 107 for electronic zoom, a coefficient generating circuit 108 which generates a coefficient according to magnification, an interpolative operation circuit 105 which performs interpolative operation corresponding to the coefficient, a series-parallel converting means 101 which parallelizes input signals, field memories 102 and 103 which store the resultant signals, a signal selecting circuit 104 which selects an input to the interpolative operation circuit 105, and a memory control circuit 106 for the field memories 102 and 103. The choice of the selecting circuit 104 is changed according to the coefficient to control the memory control circuit 106.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、インタレース走査
方式、または順次走査方式の映像信号を任意の倍率で拡
大し、インタレース走査方式で出力する電子ズーム装置
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic zoom apparatus for enlarging a video signal of an interlaced scanning system or a progressive scanning system at an arbitrary magnification and outputting the signal in an interlaced scanning system.

【0002】[0002]

【従来の技術】従来の電子ズーム装置としては、例えば
特開平2−109474号公報「画像メモリ装置」など
に示されているものがある。これらは入力映像信号とし
てインタレース走査方式の映像信号を想定している。し
かし、近年、順次走査方式の映像信号を出力できる固体
撮像素子(以下、CCD)などがデジタルカメラなどで
用いられるようになり、順次走査方式の映像信号をズー
ムさせた後、テレビジョンに表示させるためにインタレ
ース方式の映像信号に変換して出力させる電子ズーム装
置も考案されている。そのような電子ズーム装置を搭載
した装置としては、例えば特開平5−260447号公
報「テレビジョン受像機」などがある。以下に順次走査
方式の映像信号を入力、インタレース方式の映像信号を
出力とした、従来の電子ズーム装置について、図面を参
照しながら説明する。
2. Description of the Related Art As a conventional electronic zoom device, there is one disclosed in, for example, Japanese Patent Application Laid-Open No. 2-109474, "Image Memory Device". These assume an interlaced scanning video signal as an input video signal. However, in recent years, a solid-state imaging device (hereinafter, referred to as a CCD) or the like that can output a progressive scanning video signal has been used in digital cameras and the like, and the progressive scanning video signal is zoomed and then displayed on a television. For this purpose, an electronic zoom device for converting the video signal into an interlaced video signal and outputting the video signal has been devised. As a device equipped with such an electronic zoom device, there is, for example, Japanese Patent Application Laid-Open No. 5-26047 "Television Receiver". Hereinafter, a conventional electronic zoom apparatus in which a progressive scanning video signal is input and an interlaced video signal is output will be described with reference to the drawings.

【0003】図16は、従来の垂直方向に拡大ズームを
行う電子ズーム装置の基本的な構成を示すブロック図で
ある。入力映像信号S1はまず、順次走査方式映像信号
の1フィールド分、すなわちインタレース走査方式映像
信号の1フレーム分の画像を記憶できるフレームメモリ
1601に書き込まれる。ここで上記入力映像信号S1
は、例えば順次走査CCDから出力された順次走査方式
アナログ映像信号が、アナログ−ディジタル変換器(以
下A/D変換器)などで変換されたディジタル映像信号
である。フレームメモリ1601から読み出された信号
は、補間演算回路1603および1ライン周期(以下1
H)の遅延時間を有する複数のラインメモリ1602の
うちの初段のラインメモリに入力される。各ラインメモ
リ1602それぞれからの出力も補間演算回路1603
に入力される。補間演算回路1603は、倍率設定回路
1607が設定する倍率mを基に補間係数発生回路16
06が発生させた補間係数wを用いて、入力信号に対し
て補間演算を行い、映像信号S2を出力する。インタレ
ース変換回路1604は、順次走査方式映像信号S2を
インタレース走査方式映像信号S3に変換して出力す
る。メモリ制御回路1605は係数wの値に応じて、フ
レームメモリ1601への信号の読み出しおよび書き込
みの際のアドレスを制御し、さらに各ラインメモリ16
02へ出力する読み出し制御信号CTRLを制御する。
また、クロック発生器1608はラインメモリ160
2、補間演算回路1603、インタレース変換回路16
04、メモリ制御回路1605、補間係数発生回路16
06、倍率設定回路1607に入力されるクロックCL
K1、インタレース変換回路1604のみに入力される
クロックCLK2を発生させる。
FIG. 16 is a block diagram showing a basic configuration of a conventional electronic zoom apparatus for performing an enlarged zoom in the vertical direction. First, the input video signal S1 is written into a frame memory 1601 that can store an image for one field of a progressive scanning video signal, that is, one frame of an interlaced scanning video signal. Here, the input video signal S1
Is a digital video signal obtained by converting, for example, a progressive scanning analog video signal output from a progressive scanning CCD by an analog-digital converter (hereinafter, A / D converter) or the like. The signal read from the frame memory 1601 is supplied to an interpolation operation circuit 1603 and a one-line cycle (hereinafter referred to as 1
The data is input to the first-stage line memory of the plurality of line memories 1602 having the delay time of H). The output from each line memory 1602 is also calculated by the interpolation arithmetic circuit 1603.
Is input to The interpolation calculation circuit 1603 is provided with an interpolation coefficient generation circuit 16 based on the magnification m set by the magnification setting circuit 1607.
Interpolation operation is performed on the input signal using the interpolation coefficient w generated by 06, and a video signal S2 is output. The interlace conversion circuit 1604 converts the progressive scanning video signal S2 into an interlaced scanning video signal S3 and outputs it. The memory control circuit 1605 controls addresses for reading and writing signals to and from the frame memory 1601 according to the value of the coefficient w.
02 to control the read control signal CTRL to be output to the control signal 02.
The clock generator 1608 is connected to the line memory 160
2, interpolation operation circuit 1603, interlace conversion circuit 16
04, memory control circuit 1605, interpolation coefficient generation circuit 16
06, the clock CL input to the magnification setting circuit 1607
K1 generates a clock CLK2 input only to the interlace conversion circuit 1604.

【0004】ここで、クロックCLK1の周波数は順次
走査方式である入力映像信号S1の水平画素サンプリン
グ周波数に等しく、クロックCLK2の周波数はインタ
レース走査方式の出力映像信号S3の水平画素サンプリ
ング周波数と等しくなる。1フィールド期間内のライン
数を比較すると、順次走査方式がインタレース方式の倍
のライン数となるため、クロックCLK1の周波数はク
ロックCLK2の周波数の2倍となる。
Here, the frequency of the clock CLK1 is equal to the horizontal pixel sampling frequency of the input video signal S1 of the progressive scanning system, and the frequency of the clock CLK2 is equal to the horizontal pixel sampling frequency of the output video signal S3 of the interlaced scanning system. . Comparing the number of lines in one field period, the frequency of the clock CLK1 is twice the frequency of the clock CLK2 because the number of lines in the progressive scanning method is twice that in the interlacing method.

【0005】また、補間演算回路1603で行う補間演
算は、補間関数としてサンプリング定理で現れるsin
πx/πxを用いて、かつ無限個の画素に基づき補間す
ることが望ましいが、そのためにはラインメモリが無限
個必要となるなど不可能であるため、実際には簡単化し
た補間演算方法として、例えば線形補間法や3次畳み込
み内挿法などが用いられる。線形補間法は、補間画素を
y、yの前後の画素をxi ,xi+1 、補間係数をwとす
ると、補間関数L(x)は、 L(x)=1−|x| ただし、0≦|x|<1 L(x)=0 ただし、|x|≧1 …(数1) として、この補間関数L(x)から上記補間画素yは次
式で表される。
[0005] The interpolation operation performed by the interpolation operation circuit 1603 is represented by sin which appears in the sampling theorem as an interpolation function.
It is desirable to interpolate using πx / πx and based on an infinite number of pixels. However, since it is not possible to use an infinite number of line memories, it is actually impossible to perform interpolation. For example, a linear interpolation method or a cubic convolution interpolation method is used. In the linear interpolation method, if an interpolation pixel is y, pixels before and after y are x i , x i + 1 , and an interpolation coefficient is w, the interpolation function L (x) is L (x) = 1− | x | , 0 ≦ | x | <1 L (x) = 0, where | x | ≧ 1 (Equation 1), and the interpolation pixel y is expressed by the following equation from the interpolation function L (x).

【0006】 y=L(w)xi +L(1−w)xi+1 …(数2) 3次畳み込み内挿法では補間関数q(x)としてsin
πx/πxの近似3次式 q(x)=1−2|x|2 +|x|3 ただし、0≦|x|<1 q(x)=4−8|x|+5|x|2 −|x|3 ただし、1≦|x|<2 q(x)=0 ただし、 |x|≧2 …(数3) を用いて、補間画素をy、この補間画素yの前後に位置
する4個の画素をxi-1,xi ,xi+1 ,xi+2 、補間
係数をwとすると、 y=q(1+w)xi-1 +q(w)xi +q(1−w)xi+1 +q(2−w)xi+2 …(数4) で表される。
Y = L (w) x i + L (1-w) x i + 1 (Equation 2) In the cubic convolution interpolation method, sin is used as an interpolation function q (x).
Approximate cubic expression of πx / πx q (x) = 1-2 | x | 2 + | x | 3 where 0 ≦ | x | <1 q (x) = 4-8 | x | +5 | x | 2 − | X | 3 where 1 ≦ | x | <2 q (x) = 0, where | x | ≧ 2 (Equation 3) and the interpolation pixel is located at y and before and after the interpolation pixel y. the four pixels x i-1, x i, x i + 1, x i + 2, the interpolation coefficients a w, y = q (1 + w) x i-1 + q (w) x i + q (1- w) x i + 1 + q (2-w) x i + 2 (Expression 4)

【0007】図16の構成の電子ズーム装置が行うズー
ム動作を、4/3倍に拡大する場合を例にして、図17
および図18を用いて説明する。まず図17は補間演算
方法として線形補間法を用いたときの拡大ズーム動作を
示している。この場合、拡大前画像の4つのラインk,
k+1,k+2,k+3から5つの補間ラインk’,
(k+1)’,(k+2)’,(k+3)’,(k+
4)’を生成することにより拡大前のライン間隔を1と
すると拡大後のライン間隔は3/4となり、画像は拡大
前に比べて拡大後は4/3倍になる。拡大前画像は順次
走査方式の入力映像信号S1としてフレームメモリ16
01に書き込まれており、それからメモリ制御回路16
05の制御によって、倍率4/3に対応して4回に1回
二度読みするように水平ラインが読み出される。また、
ラインメモリ1602もメモリ制御回路1605が出力
する信号CTRLによってフレームメモリ1601から
の二度読みのタイミングに合わせて、4回に1回、書き
込み停止と二度読みを行う。補間演算回路1603はフ
レームメモリ1601から読み出したラインとラインメ
モリ1602で遅らせたラインに対し、補間係数発生回
路1606が倍率に応じて0,3/4,1/2,1/4
と発生する補間係数wを用いて線形補間演算を行い、補
間ラインが順次走査方式の映像信号S2として出力され
る。
FIG. 17 shows an example in which the zoom operation performed by the electronic zoom apparatus having the configuration shown in FIG. 16 is enlarged to 4/3 times.
This will be described with reference to FIG. First, FIG. 17 shows an enlarged zoom operation when the linear interpolation method is used as the interpolation calculation method. In this case, the four lines k,
From k + 1, k + 2, k + 3, five interpolation lines k ′,
(K + 1) ', (k + 2)', (k + 3) ', (k +
4) ′, if the line interval before enlargement is set to 1, the line interval after enlargement becomes 3/4, and the image becomes 4/3 times larger than before enlargement. The pre-enlargement image is stored in a frame memory 16 as an input video signal S1 of a progressive scanning method.
01, and then the memory control circuit 16
By the control of 05, the horizontal line is read out twice in four times corresponding to the magnification of 4/3. Also,
The line memory 1602 also performs write stop and read twice, once every four times, according to the signal CTRL output from the memory control circuit 1605 at the timing of read twice from the frame memory 1601. The interpolation calculation circuit 1603 allows the interpolation coefficient generation circuit 1606 to apply 0, 3/4, 1/2, 1/4 to the line read from the frame memory 1601 and the line delayed by the line memory 1602 in accordance with the magnification.
Is performed using the generated interpolation coefficient w, and the interpolation line is output as the video signal S2 of the progressive scanning method.

【0008】インタレース変換回路1604は映像信号
S2のうち、奇数フィールドではk’、(k+2)’、
(k+4)’、(k+6)’,(k+8)’のライン
を、偶数フィールドでは(k+1)’,(k+3)’,
(k+5)’,(k+7)’のラインを出力することに
より、順次走査方式の入力映像信号S1を垂直方向に拡
大した、インタレース走査方式の映像信号S3が得られ
る。
[0008] The interlace conversion circuit 1604 outputs k ', (k + 2)',
The lines of (k + 4) ', (k + 6)', (k + 8) ', and (k + 1)', (k + 3) ',
By outputting the (k + 5) 'and (k + 7)' lines, an interlaced scanning video signal S3 in which the progressive scanning input video signal S1 is enlarged in the vertical direction is obtained.

【0009】ここで、拡大ズーム動作のうちラインの補
間演算というのは垂直フィルタリングに等しいが、一般
に順次走査方式映像信号の垂直ラインのサンプリング周
波数は、インタレース走査方式映像信号の垂直ラインの
サンプリング周波数の倍であるため、順次走査方式入力
信号に対して拡大ズームを行う従来の電子ズーム装置に
よる拡大画像は、インタレース走査方式入力映像信号に
対して拡大ズームを行う電子ズーム装置の拡大画像に比
べ、より高い周波数成分を残した高画質な拡大画像とな
る。
Here, the interpolation operation of the line in the enlargement zoom operation is equivalent to the vertical filtering. In general, however, the sampling frequency of the vertical line of the progressive scanning video signal is the same as the sampling frequency of the vertical line of the interlaced scanning video signal. Therefore, the enlarged image by the conventional electronic zoom device that performs the enlargement zoom on the input signal of the progressive scanning method is larger than the enlarged image of the electronic zoom device that performs the enlargement zoom on the input video signal of the interlace scanning method , A high-quality enlarged image with higher frequency components left.

【0010】また、上記の従来例では入力を順次走査方
式の映像信号としたが、インタレース走査方式の映像信
号についても、奇数フィールド画像と偶数フィールド画
像とを同時化し、倍速変換を施すことで順次走査方式に
変換することができる。その場合、インタレース走査方
式入力映像信号が、奇数偶数フィールド間で動きがない
画像、例えば静止画像や、2フィールド毎に動きが生じ
る静止画連写画像であれば、入力が順次走査方式の場合
と同等画質の拡大画像を得ることができる。
In the above conventional example, the input is a progressive scanning video signal. However, an interlaced scanning video signal is also obtained by synchronizing an odd field image and an even field image and performing double speed conversion. It can be converted to a progressive scanning method. In such a case, if the input video signal of the interlaced scanning method is an image in which there is no motion between odd and even fields, for example, a still image or a still image continuously shot image in which movement occurs every two fields, the input is a sequential scanning method. It is possible to obtain an enlarged image having the same image quality as.

【0011】一方、図18は補間演算法として3次畳み
込み内挿法を用いた時のズーム動作を示している。線形
補間法ではある1ラインを補間するのにその前後合わせ
て2ラインから補間するのに対し、この場合は前後合わ
せて4ラインから補間する。例えば、(k+2)’ライ
ンは、k,k+1,k+2,k+3ラインを用いて(数
4)のような3次畳み込み内挿法で補間される。その他
の動作は、線形補間法の使用時と同様なので省略する。
FIG. 18 shows a zoom operation when the cubic convolution interpolation method is used as the interpolation operation method. In the linear interpolation method, one line is interpolated from two lines before and after it, whereas in this case, four lines are interpolated before and after. For example, the (k + 2) ′ line is interpolated by the cubic convolution interpolation method as shown in (Equation 4) using the k, k + 1, k + 2, and k + 3 lines. Other operations are the same as those in the case of using the linear interpolation method, and a description thereof will be omitted.

【0012】3次畳み込み内挿法を用いた補間は、線形
補間法による補間に比べ高域成分のレベル低下が低いた
め、本補間法を用いた電子ズーム装置では、より高画質
な拡大画像を得ることができる。
[0012] In the interpolation using the cubic convolution interpolation method, the level of the high-frequency component is lower than that in the interpolation using the linear interpolation method. Obtainable.

【0013】[0013]

【発明が解決しようとする課題】しかしながら上記の従
来の電子ズーム装置には、次のような問題点がある。す
なわち、順次走査方式の入力映像信号S1に対してはそ
のままの方式で、インタレース走査方式の入力映像信号
に対しては順次走査方式に変換した後でそれぞれ拡大ズ
ームを行い、順次走査方式の拡大後画像S2を得た後で
インタレース走査方式に変換するため、順次走査入力か
ら拡大後画像S2を得るまでの回路は全てクロックCL
K1で動作しており、仮にインタレース走査方式の入力
映像信号に対してその方式のままで拡大ズームを行う場
合はクロックCLK2で動作させればよいのに対し、倍
の周波数のクロックを用いる必要がある。
However, the above-mentioned conventional electronic zoom apparatus has the following problems. That is, the input video signal S1 of the progressive scanning system is converted to the progressive scanning system after converting the input video signal of the interlaced scanning system into the progressive scanning system. In order to convert to the interlaced scanning method after obtaining the post-image S2, all circuits from the sequential scanning input to obtaining the enlarged image S2 are clock CL.
If the input video signal of the interlaced scanning system is operated at K1 and the enlargement zoom is to be performed without changing the system, it is only necessary to operate with the clock CLK2, but it is necessary to use a clock having a double frequency. There is.

【0014】一般にディジタル回路で消費される電力
は、その回路を駆動するクロックの周波数と、回路規模
に比例するため、上記記載の電子ズーム装置はインタレ
ース走査方式の映像信号に対しズーム処理を行う電子ズ
ーム装置に比べ、消費電力が大幅に増加する。
In general, the power consumed by a digital circuit is proportional to the frequency of a clock for driving the circuit and the circuit scale. Therefore, the above-described electronic zoom apparatus performs zoom processing on an interlaced scanning video signal. The power consumption is greatly increased as compared with the electronic zoom device.

【0015】本発明は上記従来の課題を解決するもので
あり、順次走査方式の映像信号やインタレース走査方式
の映像信号に対し従来の電子ズーム装置と同等な高画質
の拡大画像を出力することができ、なおかつ、従来に比
べ消費電力を大幅に減らすことのできる電子ズーム装置
を提供することを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems and to output a high-quality enlarged image equivalent to a conventional electronic zoom device for a video signal of a progressive scanning system or a video signal of an interlaced scanning system. It is an object of the present invention to provide an electronic zoom device that can reduce power consumption significantly compared to the related art.

【0016】[0016]

【課題を解決するための手段】請求項1記載の電子ズー
ム装置は、電子ズームの拡大の倍率を与える倍率設定手
段と、倍率に応じて係数を発生させる係数発生手段と、
入力する信号に対し係数発生手段の発生する係数に応じ
た補間演算を行う補間演算手段と、順次入力される入力
信号に対し並列化を行う直列並列変換手段と、この直列
並列変換手段からの信号を記憶する記憶手段と、補間演
算手段への入力を記憶手段の出力から選択する信号選択
手段と、記憶手段への書き込みと読み出しを制御する読
み書き制御手段とを備え、係数発生手段の発生する係数
に応じて、信号選択手段の選択する信号を変更するとと
もに読み書き制御手段が読み書き制御を行うことを特徴
とするものである。
According to a first aspect of the present invention, there is provided an electronic zoom apparatus comprising: a magnification setting means for providing a magnification for enlarging an electronic zoom; a coefficient generation means for generating a coefficient according to the magnification;
Interpolation operation means for performing an interpolation operation according to a coefficient generated by a coefficient generation means on an input signal, serial-to-parallel conversion means for performing parallelization on an input signal sequentially input, and a signal from the serial-to-parallel conversion means And a signal selecting means for selecting an input to the interpolation operation means from an output of the storage means, and a read / write control means for controlling writing and reading to and from the storage means, wherein a coefficient generated by the coefficient generating means is provided. The signal selected by the signal selection means is changed in accordance with the above, and the read / write control means performs read / write control.

【0017】請求項1記載の電子ズーム装置によれば、
例えば順次走査方式の入力映像信号に対して、順次の各
ラインとその隣接するラインを用いて補間ラインを出力
する、すなわち拡大画像を出力することができるため、
順次走査方式の映像信号を入力とする電子ズーム装置と
同等の高画質な拡大画像を得ることができ、なおかつ装
置内の回路の大半が従来に比べ半分の周波数のクロック
で動作できるため、大幅に消費電力を削減することがで
きる。
According to the electronic zoom device of the first aspect,
For example, for an input video signal of a progressive scanning method, an interpolation line is output using each line and its adjacent line, that is, an enlarged image can be output.
It is possible to obtain a high-quality enlarged image equivalent to an electronic zoom device that inputs a progressive scanning video signal, and since most of the circuits in the device can operate with a clock that is half the frequency of the conventional one, there is a great deal of Power consumption can be reduced.

【0018】請求項2記載の電子ズーム装置は、請求項
1において、記憶手段が、それぞれが独立した読み出し
書き込み制御を行える2つの記憶手段を備えるものであ
る。
According to a second aspect of the present invention, in the electronic zoom apparatus according to the first aspect, the storage means includes two storage means capable of performing independent read / write control.

【0019】請求項2記載の電子ズーム装置によれば、
請求項1と同様な効果がある。
According to the electronic zoom device of the second aspect,
This has the same effect as the first aspect.

【0020】請求項3記載の電子ズーム装置は、請求項
1または請求項2において、信号選択手段の選択する信
号が、係数発生手段が発生する係数がある値a(ただ
し、0≦a<1)を超える時に選択する信号を変更し、
読み書き制御手段が行う読み書き制御は、係数発生手段
が発生する係数が増加から減少に転じた時やある値aを
超えた時に変更するものである。
According to a third aspect of the present invention, in the electronic zoom apparatus according to the first or second aspect, the signal selected by the signal selecting means is a value a (where 0 ≦ a <1) having a coefficient generated by the coefficient generating means. Change the signal to select when exceeds
The read / write control performed by the read / write control means changes when the coefficient generated by the coefficient generation means changes from increasing to decreasing or when the coefficient exceeds a certain value a.

【0021】請求項3記載の電子ズーム装置によれば、
請求項1または請求項2と同様な効果がある。
According to the electronic zoom device of the third aspect,
There is an effect similar to that of claim 1 or claim 2.

【0022】請求項4記載の電子ズーム装置は、電子ズ
ームの拡大の倍率を与える倍率設定手段と、倍率に応じ
て係数を発生させる係数発生手段と、入力する信号に対
し係数発生手段の発生する係数に応じた補間演算を行う
補間演算手段と、順次入力される入力信号を複数の出力
部に順次切り換える第1の信号選択手段と、この第1の
信号選択手段で選択された各信号を記憶する記憶手段
と、補間演算手段への入力を記憶手段の出力から選択す
る第2の信号選択手段と、記憶手段への書き込みと読み
出しを制御する読み書き制御手段とを備え、係数発生手
段の発生する係数に応じて、第2の信号選択手段の選択
する信号を変更するとともに読み書き制御手段が読み書
き制御を行うことを特徴とするものである。
According to a fourth aspect of the present invention, there is provided an electronic zoom apparatus, wherein a magnification setting means for providing a magnification of the electronic zoom, a coefficient generation means for generating a coefficient according to the magnification, and a coefficient generation means for generating an input signal. Interpolation operation means for performing an interpolation operation according to a coefficient, first signal selection means for sequentially switching input signals sequentially input to a plurality of output units, and storing each signal selected by the first signal selection means Memory means, a second signal selection means for selecting an input to the interpolation operation means from an output of the storage means, and a read / write control means for controlling writing and reading to and from the storage means. The signal selected by the second signal selection means is changed according to the coefficient, and the read / write control means performs read / write control.

【0023】請求項4記載の電子ズーム装置によれば、
例えば入力映像信号が奇数偶数フィールド間で動きがな
い画像、例えば静止画像や、2フィールド毎に動きが生
じる静止画連写画像である場合など、請求項1記載の電
子ズーム装置と同等な高画質の拡大画像を得ることがで
きるとともに、消費電力を削減できる。
According to the electronic zoom device of the fourth aspect,
2. A high image quality equivalent to that of the electronic zoom apparatus according to claim 1, for example, when the input video signal is an image in which there is no motion between odd and even fields, for example, a still image or a still image continuously shot image in which motion occurs every two fields. Can be obtained, and the power consumption can be reduced.

【0024】請求項5記載の電子ズーム装置は、請求項
4において、記憶手段が、それぞれが独立した読み出し
書き込み制御が行える2つの記憶手段を備えるものであ
る。
According to a fifth aspect of the present invention, in the electronic zoom device according to the fourth aspect, the storage means includes two storage means capable of performing independent read / write control.

【0025】請求項5記載の電子ズーム装置によれば、
請求項4と同様な効果がある。
According to the electronic zoom device of the fifth aspect,
There is an effect similar to that of the fourth aspect.

【0026】請求項6記載の電子ズーム装置は、請求項
4または請求項5において、第2の信号選択手段の選択
する信号が、係数発生手段が発生する係数がある値a
(ただし、0≦a<1)を超える時に選択する信号を変
更し、読み書き制御手段が行う読み書き制御は、係数発
生手段が発生する係数が増加から減少に転じた時やある
値aを超えた時に変更するものである。
According to a sixth aspect of the present invention, in the electronic zoom device according to the fourth or fifth aspect, the signal selected by the second signal selection means is a value a having a coefficient generated by the coefficient generation means.
(However, the signal to be selected when the value exceeds 0 ≦ a <1) is changed, and the read / write control performed by the read / write control unit is performed when the coefficient generated by the coefficient generation unit changes from increasing to decreasing or exceeds a certain value a. It changes from time to time.

【0027】請求項6記載の電子ズーム装置によれば、
請求項4または請求項5と同様な効果がある。
According to the electronic zoom device of the sixth aspect,
There is an effect similar to that of claim 4 or claim 5.

【0028】請求項7記載の電子ズーム装置は、電子ズ
ームの拡大の倍率を与える倍率設定手段と、倍率に応じ
て係数を発生させる係数発生手段と、入力する信号に対
し係数発生手段の発生する係数に応じた補間演算を行う
補間演算手段と、順次入力される入力信号に対し並列化
を行う直列並列変換手段と、この直列並列変換手段から
の信号を記憶する記憶手段と、この記憶手段からの信号
を一定期間遅延する複数の遅延手段と、補間演算手段へ
の入力を記憶手段の出力および遅延手段の出力から選択
する信号選択手段と、記憶手段および遅延手段への書き
込みと読み出しを制御する読み書き制御手段とを備え、
係数発生手段の発生する係数に応じて、信号選択手段の
選択する信号を変更するとともに読み書き制御手段が読
み書き制御を行うことを特徴とするものである。
According to a seventh aspect of the present invention, there is provided an electronic zoom apparatus, wherein a magnification setting means for providing a magnification of the electronic zoom, a coefficient generation means for generating a coefficient in accordance with the magnification, and a coefficient generation means for generating an input signal. An interpolation operation means for performing an interpolation operation according to a coefficient, a serial-to-parallel conversion means for performing parallelization on input signals sequentially input, a storage means for storing a signal from the serial-to-parallel conversion means, A plurality of delay means for delaying the signal of the predetermined period, a signal selection means for selecting an input to the interpolation operation means from an output of the storage means and an output of the delay means, and controlling writing and reading to and from the storage means and the delay means. Read / write control means,
According to another feature of the present invention, the signal selected by the signal selection unit is changed according to the coefficient generated by the coefficient generation unit, and the read / write control unit performs read / write control.

【0029】請求項7記載の電子ズーム装置によれば、
例えば順次走査方式の入力映像信号に対して、順次の各
ラインとその隣接する3ラインの計4ラインを用いて3
次畳み込み内挿法を用いて補間ラインを出力することが
でき、より一層高画質な拡大画像を得ることができるほ
か、請求項1と同様な効果がある。
According to the electronic zoom device of the seventh aspect,
For example, for an input video signal of the progressive scanning method, three lines are used using a total of four lines of each line and three adjacent lines.
The interpolation line can be output using the next convolution interpolation method, so that an enlarged image with higher image quality can be obtained.

【0030】請求項8記載の電子ズーム装置は、請求項
7において、記憶手段が、それぞれが独立した読み出し
書き込み制御が行える2つの記憶手段を備えるものであ
る。
According to an eighth aspect of the present invention, in the electronic zoom device according to the seventh aspect, the storage means includes two storage means capable of performing independent read / write control.

【0031】請求項8記載の電子ズーム装置によれば、
請求項7と同様な効果がある。
According to the electronic zoom device of the eighth aspect,
There is an effect similar to that of the seventh aspect.

【0032】請求項9記載の電子ズーム装置は、請求項
7または請求項8において、信号選択手段の選択する信
号が、係数発生手段が発生する係数がある値a(ただ
し、0≦a<1)を超える時に選択する信号を変更し、
読み書き制御手段が行う読み書き制御は、係数発生手段
が発生する係数が増加から減少に転じた時やある値aを
超えた時に変更するものである。
According to a ninth aspect of the present invention, in the electronic zoom apparatus according to the seventh or eighth aspect, the signal selected by the signal selecting means is a value a (where 0 ≦ a <1) where a coefficient generated by the coefficient generating means is present. Change the signal to select when exceeds
The read / write control performed by the read / write control means changes when the coefficient generated by the coefficient generation means changes from increasing to decreasing or when the coefficient exceeds a certain value a.

【0033】請求項9記載の電子ズーム装置によれば、
請求項7または請求項8と同様な効果がある。
According to the electronic zoom device of the ninth aspect,
There is an effect similar to that of the seventh or eighth aspect.

【0034】請求項10記載の電子ズーム装置は、電子
ズームの拡大の倍率を与える倍率設定手段と、倍率に応
じて係数を発生させる係数発生手段と、入力する信号に
対し係数発生手段の発生する係数に応じた補間演算を行
う補間演算手段と、順次入力される入力信号を複数の出
力部に順次切り換える第1の信号選択手段と、この第1
の信号選択手段から選択された各信号を記憶する記憶手
段と、この記憶手段からの信号を一定期間遅延する複数
の遅延手段と、補間演算手段への入力を記憶手段の出力
および遅延手段の出力から選択する第2の信号選択手段
と、記憶手段および遅延手段への書き込みと読み出しを
制御する読み書き制御手段とを備え、係数発生手段の発
生する係数に応じて、第2の信号選択手段の選択する信
号を変更するとともに読み書き制御手段が読み書き制御
を行うことを特徴とするものである。
According to a tenth aspect of the present invention, there is provided an electronic zoom apparatus, wherein a magnification setting means for providing a magnification of the electronic zoom, a coefficient generation means for generating a coefficient in accordance with the magnification, and a coefficient generation means for generating an input signal. Interpolation calculating means for performing an interpolation calculation according to a coefficient, first signal selecting means for sequentially switching input signals sequentially input to a plurality of output units,
Storage means for storing each signal selected from the signal selection means, a plurality of delay means for delaying the signal from the storage means for a certain period, and an input to the interpolation operation means, an output of the storage means and an output of the delay means And a read / write control unit that controls writing and reading to and from the storage unit and the delay unit, and the second signal selection unit is selected according to the coefficient generated by the coefficient generation unit. And the read / write control means performs read / write control.

【0035】請求項10記載の電子ズーム装置によれ
ば、例えば入力映像信号が奇数偶数フィールド間で動き
がない画像、例えば静止画像や、2フィールド毎に動き
が生じる静止画連写画像である場合など、請求項7記載
の電子ズーム装置と同等な高画質の拡大画像を得ること
ができるとともに、消費電力を削減できる。
According to the tenth aspect of the present invention, for example, when the input video signal is an image in which there is no motion between odd and even fields, for example, a still image, or a still image continuously shot in which motion occurs every two fields For example, it is possible to obtain a high-quality enlarged image equivalent to that of the electronic zoom device according to claim 7 and reduce power consumption.

【0036】請求項11記載の電子ズーム装置は、請求
項10において、記憶手段が、それぞれが独立した読み
出し書き込み制御が行える2つの記憶手段を備えるもの
である。
According to an eleventh aspect of the present invention, in the electronic zoom device according to the tenth aspect, the storage means includes two storage means capable of performing independent read / write control.

【0037】請求項11記載の電子ズーム装置によれ
ば、請求項10と同様な効果がある。
According to the electronic zoom device of the eleventh aspect, the same effect as that of the tenth aspect can be obtained.

【0038】請求項12記載の電子ズーム装置は、請求
項10または請求項11において、第2の信号選択手段
の選択する信号が、係数発生手段が発生する係数がある
値a(ただし、0≦a<1)を超える時に選択する信号
を変更し、読み書き制御手段が行う読み書き制御は、係
数発生手段が発生する係数が増加から減少に転じた時や
ある値aを超える時に変更するものである。
According to a twelfth aspect of the present invention, in the electronic zoom device according to the tenth or eleventh aspect, the signal selected by the second signal selection means is a value a (where 0 ≦ 0) having a coefficient generated by the coefficient generation means. The signal selected when a <1) is exceeded is changed, and the read / write control performed by the read / write control means is changed when the coefficient generated by the coefficient generation means changes from increasing to decreasing or exceeds a certain value a. .

【0039】請求項12記載の電子ズーム装置によれ
ば、請求項10または請求項11と同様な効果がある。
According to the electronic zoom apparatus of the twelfth aspect, the same effect as that of the tenth or eleventh aspect can be obtained.

【0040】[0040]

【発明の実施の形態】以下、本発明にかかる実施の形態
を図面に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0041】(第1の実施の形態)図1は、本発明の第
1の実施の形態に係る電子ズーム装置を適用した画像処
理装置の基本的な要部構成を例示するブロック図であ
る。図1において、101は順次走査方式の入力映像信
号S1に対して2ライン単位で並列化して出力する直列
並列変換手段としての直列/並列変換回路、102、1
03は並列化された映像信号S2a,S2bをそれぞれ
記憶する記憶手段としてのフィールドメモリ、104は
補間演算回路105への信号S4a,S4bを、それぞ
れ、フィールドメモリ102,103の出力信号S3
a,S3bから選択する信号選択手段としての信号選択
回路である。105は信号選択回路104からの出力信
号S4a,S4bから補間演算を行う補間演算手段とし
ての補間演算回路、106はフィールドメモリ102,
103への信号の書き込みおよび読み出しを制御する読
み書き制御手段としてのメモリ制御回路、107は電子
ズームの倍率mを設定する倍率設定手段としての倍率設
定回路、108は107で設定された倍率mに基づいて
制御係数kを発生させる係数発生手段としての制御係数
発生回路、109は制御係数kから補間演算回路105
が補間演算を行う際の補間係数wを算出する補間係数算
出回路、110は本装置の各々の回路に供給されるクロ
ックCLK1およびクロックCLK2を発生させるクロ
ック発生器である。
(First Embodiment) FIG. 1 is a block diagram illustrating a basic configuration of an image processing apparatus to which an electronic zoom apparatus according to a first embodiment of the present invention is applied. In FIG. 1, reference numeral 101 denotes a serial / parallel conversion circuit as serial / parallel conversion means for parallelizing and outputting a two-line unit with respect to an input video signal S1 of a progressive scanning method.
Reference numeral 03 denotes a field memory as storage means for storing the parallelized video signals S2a and S2b, 104 denotes signals S4a and S4b to the interpolation operation circuit 105, and output signals S3 from the field memories 102 and 103, respectively.
a signal selection circuit as signal selection means for selecting from a and S3b. Reference numeral 105 denotes an interpolation calculation circuit as interpolation calculation means for performing interpolation calculation from output signals S4a and S4b from the signal selection circuit 104;
A memory control circuit as read / write control means for controlling writing and reading of signals to and from 103, a magnification setting circuit 107 as magnification setting means for setting a magnification m of the electronic zoom, and 108 based on the magnification m set at 107 A control coefficient generating circuit as a coefficient generating means for generating a control coefficient k by using
Is an interpolation coefficient calculation circuit that calculates an interpolation coefficient w when performing an interpolation operation, and 110 is a clock generator that generates a clock CLK1 and a clock CLK2 supplied to each circuit of the present apparatus.

【0042】図2は図1に示した直列/並列変換回路1
01の具体的な構成例を示すブロック図である。同図に
おいて、202,203はラインメモリ、201は入力
映像信号S1をライン毎にラインメモリ202または2
03に振り分けるセレクタ、204はラインメモリ20
2,203の書き込みを制御する書き込み制御回路、2
05はラインメモリ202,203の読み出しを制御す
る読み出し制御回路である。ラインメモリ202,20
3の書き込みはクロックCLK1に同期して、読み出し
はクロックCLK2に同期して行われる。
FIG. 2 shows the serial / parallel conversion circuit 1 shown in FIG.
It is a block diagram which shows the specific example of a structure of No. 01. In the figure, reference numerals 202 and 203 denote line memories, and 201 denotes an input video signal S1 for each line by a line memory 202 or 2
03, a selector for distributing to the line memory 204;
A write control circuit for controlling the writing of
A read control circuit 05 controls reading of the line memories 202 and 203. Line memories 202 and 20
3, writing is performed in synchronization with the clock CLK1, and reading is performed in synchronization with the clock CLK2.

【0043】図3は図1に示した補間演算回路105の
具体的な構成例を示すブロック図である。同図におい
て、301は補間係数算出回路109から与えられる補
間係数wに基づき乗算器302a,302bで乗ずる係
数を演算する係数演算回路、302a,302bは信号
選択回路104からの出力信号S4a,S4bに係数演
算回路301が演算する係数を乗じる乗算器、303は
乗算器302a,302bからの出力信号を加算し、そ
の結果を出力映像信号S5として出力する加算器であ
る。
FIG. 3 is a block diagram showing a specific configuration example of the interpolation operation circuit 105 shown in FIG. In the figure, reference numeral 301 denotes a coefficient calculation circuit for calculating a coefficient to be multiplied by the multipliers 302a and 302b based on the interpolation coefficient w given from the interpolation coefficient calculation circuit 109, and reference numerals 302a and 302b denote output signals S4a and S4b from the signal selection circuit 104. A multiplier 303 multiplies the coefficient calculated by the coefficient calculation circuit 301. An adder 303 adds the output signals from the multipliers 302a and 302b and outputs the result as an output video signal S5.

【0044】入力映像信号S1は順次走査されたデジタ
ル映像信号であり、例えば順次走査CCDからのアナロ
グ映像信号をA/D変換器によってデジタル信号に変換
した映像信号などが考えられる。また、クロックCLK
1の周波数は順次走査方式であるディジタル映像信号S
1の水平画素サンプリング周波数と等しく、クロックC
LK2の周波数は本装置の出力であるインタレース走査
方式のディジタル映像信号S5の水平画素サンプリング
周波数に等しい。1フィールド期間内のライン数を比較
すると、順次走査方式がインタレース方式の倍のライン
数となるため、クロックCLK1の周波数はクロックC
LK2の周波数の2倍となる。
The input video signal S1 is a digital video signal scanned sequentially, for example, a video signal obtained by converting an analog video signal from a progressive scanning CCD into a digital signal by an A / D converter can be considered. Also, the clock CLK
The frequency 1 is a digital video signal S which is a progressive scanning system.
1 horizontal pixel sampling frequency and clock C
The frequency of LK2 is equal to the horizontal pixel sampling frequency of the interlaced scanning digital video signal S5 output from the apparatus. Comparing the number of lines in one field period, the number of lines in the progressive scanning method is twice that in the interlacing method.
It is twice the frequency of LK2.

【0045】以上のように構成された第1の実施の形態
の電子ズーム装置について、以下その動作について説明
する。
The operation of the electronic zoom device of the first embodiment configured as described above will be described below.

【0046】まず入力映像信号S1は、直列/並列変換
回路101に入力され、2ライン単位で並列化変換され
信号S2a、S2bとして出力される。図4は直列/並
列変換回路101の動作を表す模式図である。順次走査
水平同期信号HD1に同期して入力される映像信号S1
の各ライン0,1,2,3,4、5は直列/並列変換回
路101内のセレクタ201によってライン毎に振り分
けられ、奇数ライン1,3,5はラインメモリ202
に、偶数ライン0,2,4はラインメモリ203に書き
こまれる。そして、読み出し制御回路205の読み出し
制御によって、ライン0と1、次にライン2と3、そし
てライン4と5がそれぞれ同時に出力されるように制御
され、インタレース走査水平同期信号HD2に同期した
信号S2a,S2bとして出力される。すなわち、奇数
ライン1,3,5は信号S2a,偶数ライン0,2,4
は信号S2bとなる。この際、信号のラインメモリへの
書き込みはクロックCLK1に同期して、読み出しはク
ロックCLK2に同期して行われる。
First, the input video signal S1 is input to the serial / parallel conversion circuit 101, and is converted into parallel signals in units of two lines and output as signals S2a and S2b. FIG. 4 is a schematic diagram illustrating the operation of the serial / parallel conversion circuit 101. Video signal S1 input in synchronization with progressive scanning horizontal synchronization signal HD1
, Lines 0, 1, 2, 3, 4, and 5 are sorted for each line by a selector 201 in the serial / parallel conversion circuit 101, and odd lines 1, 3, and 5 are assigned to a line memory 202.
The even lines 0, 2, and 4 are written to the line memory 203. Then, under the read control of the read control circuit 205, the lines 0 and 1, the lines 2 and 3, and the lines 4 and 5 are controlled so as to be output simultaneously, and the signal synchronized with the interlace scanning horizontal synchronization signal HD2 It is output as S2a and S2b. That is, the odd lines 1, 3, 5 are the signal S2a and the even lines 0, 2, 4,
Is the signal S2b. At this time, the writing of the signal to the line memory is performed in synchronization with the clock CLK1, and the reading is performed in synchronization with the clock CLK2.

【0047】変換された映像信号S2a,S2bはそれ
ぞれフィールドメモリ102,103に書きこまれる。
そしてメモリ制御回路106が制御係数発生回路108
が発生させる制御係数kを元に、フィールドメモリ10
2および103に対して独立した読み出し制御を行って
映像信号S3aおよびS3bを読み出す。ここで制御係
数kは、倍率設定回路107の設定する倍率をmとする
と制御係数発生回路108の内部において、ある初期値
a(a≧0)に1−1/mを1H毎に加算していった結
果として出力されるものである。そして、あるタイミン
グにおける制御係数kが1H前のkと比較して減少して
いた場合、メモリ制御回路106はフィールドメモリ1
03に対して二度読みの制御を行い、また、あるタイミ
ングにおける制御係数kが0.5以上であり、1H前の
kが0.5未満であった場合、メモリ制御回路106は
フィールドメモリ102に対して二度読みの制御を行
う。
The converted video signals S2a and S2b are written in the field memories 102 and 103, respectively.
The memory control circuit 106 controls the control coefficient generation circuit 108
Is generated based on the control coefficient k generated by the
Video signals S3a and S3b are read out by performing independent readout control on 2 and 103. Here, assuming that the magnification set by the magnification setting circuit 107 is m, the control coefficient k adds 1-1 / m to a certain initial value a (a ≧ 0) every 1H inside the control coefficient generation circuit 108. Is output as a result of If the control coefficient k at a certain timing is smaller than k before 1H, the memory control circuit 106
If the control coefficient k at a certain timing is 0.5 or more and k before 1H is less than 0.5, the memory control circuit 106 controls the field memory 102 Is controlled twice.

【0048】信号選択回路104は、上記制御係数kに
応じて2通りの信号選択状態をとる。図5は信号選択回
路104のとる信号選択状態を表した図である。
The signal selection circuit 104 has two signal selection states according to the control coefficient k. FIG. 5 is a diagram illustrating a signal selection state taken by the signal selection circuit 104.

【0049】信号選択状態1ではフィールドメモリ10
2から読み出された映像信号S3aが補間演算回路10
5の入力S4aに、フィールドメモリ103から読み出
された映像信号S3bが補間演算回路105の入力S4
bになるように信号の選択を行う。信号選択状態2では
フィールドメモリ102から読み出された映像信号S3
aが補間演算回路105の入力S4bに、フィールドメ
モリ103から読み出された映像信号S3bが補間演算
回路105の入力S4aになるように信号の選択を行
う。
In the signal selection state 1, the field memory 10
The video signal S3a read out from the second
5, the video signal S3b read from the field memory 103 is input to the input S4a of the interpolation arithmetic circuit 105.
The signal is selected so as to be b. In the signal selection state 2, the video signal S3 read from the field memory 102
Signal selection is performed so that “a” becomes the input S4b of the interpolation arithmetic circuit 105 and the video signal S3b read from the field memory 103 becomes the input S4a of the interpolation arithmetic circuit 105.

【0050】信号選択回路104は上記制御係数kの値
が0.5未満の場合には選択状態1、0.5以上の場合
には選択状態2となる。
The signal selection circuit 104 enters the selection state 1 when the value of the control coefficient k is less than 0.5, and enters the selection state 2 when the value of the control coefficient k is 0.5 or more.

【0051】そして補間演算回路105では、入力信号
S4a,S4bに対し線形補間演算を行う。すなわち、
信号S4a,S4bが乗算器302a,302bに入力
され、補間係数算出回路109が出力した補間係数w
(0≦w<1)をもとに係数演算回路203が求めた係
数w,1−wが掛けられ、その乗算結果は加算器303
で加算され出力映像信号S5として出力される。補間係
数算出回路109は入力される制御係数kを2倍し、そ
の小数部を補間係数wとして出力する。
Then, the interpolation operation circuit 105 performs a linear interpolation operation on the input signals S4a and S4b. That is,
Signals S4a and S4b are input to multipliers 302a and 302b, and interpolation coefficient w output from interpolation coefficient calculation circuit 109.
The coefficients are multiplied by the coefficients w and 1-w obtained by the coefficient calculation circuit 203 based on (0 ≦ w <1), and the multiplication result is added to the adder 303.
And output as an output video signal S5. The interpolation coefficient calculation circuit 109 doubles the input control coefficient k, and outputs the decimal part as an interpolation coefficient w.

【0052】以下、本装置の行う電子ズーム動作に関し
て、さらに詳しく図を用いて説明する。
Hereinafter, the electronic zoom operation performed by the present apparatus will be described in more detail with reference to the drawings.

【0053】図6は倍率m=5/3倍の場合を例にし
て、本装置が行うズーム動作を模式的に示したものであ
る。まず、奇数フィールド時のズーム動作について述べ
る。
FIG. 6 schematically shows the zoom operation performed by the present apparatus, taking as an example a case where the magnification m = 5/3. First, a zoom operation in an odd field will be described.

【0054】図7はズーム動作のうち、フィールドメモ
リ102,103から読み出されるライン、制御係数k
および補間係数wの発生、補間演算についてまとめたも
のである。奇数フィールド時、制御係数発生回路108
は初期値a=0に(1−1/m)=2/5を加算してい
き、制御係数kを0,2/5,4/5,1/5,3/
5,0のように発生する。また補間係数算出回路107
は制御係数kから、補間係数wを0,4/5,3/5,
2/5,1/5,0のように発生させる。
FIG. 7 shows a line read from the field memories 102 and 103 and a control coefficient k during the zoom operation.
It summarizes the generation of the interpolation coefficient w and the interpolation calculation. At the time of an odd field, the control coefficient generation circuit 108
Adds (1-1 / m) = 2/5 to the initial value a = 0, and sets the control coefficient k to 0, 2/5, 4/5, 1/5, 3 /
It occurs like 5,0. The interpolation coefficient calculation circuit 107
Calculates the interpolation coefficient w from 0, 4/5, 3/5, and the control coefficient k.
It is generated as 2/5, 1/5, 0.

【0055】入力映像信号S1は、直列/並列変換回路
101によってS2a,S2bに変換され、それぞれフ
ィールドメモリ102,103に同時に書きこまれる。
書き込まれた映像信号を読み出す際に、メモリ制御回路
106の制御によってまず、信号S3aとしてライン
を、信号S3bとしてライン’を読み出す。この時制
御係数kは0であるので、信号選択回路104は選択状
態1となり、信号S4aとしてラインを、信号S4b
としてライン’を出力する。そして、補間演算回路1
05は信号S4a,S4bから補間係数w=0を用い
て、(1−0)×+0×’=の補間演算を行い、
補間後ライン(a)を出力映像信号S5として出力す
る。
The input video signal S1 is converted into S2a and S2b by the serial / parallel conversion circuit 101, and is simultaneously written into the field memories 102 and 103, respectively.
When reading the written video signal, first, a line is read as the signal S3a and a line ′ is read as the signal S3b under the control of the memory control circuit 106. At this time, since the control coefficient k is 0, the signal selection circuit 104 is in the selected state 1, and the line is set to the signal S4b as the signal S4a.
Output line '. And an interpolation operation circuit 1
05 performs an interpolation operation of (1-0) × + 0 × ′ = from the signals S4a and S4b using the interpolation coefficient w = 0,
The interpolated line (a) is output as an output video signal S5.

【0056】次にメモリ制御回路106の制御により、
ライン、’を読み出す。制御係数k=2/5<1/
2であるため、信号選択回路104は信号選択状態1の
ままであり、補間演算回路105は補間係数w=4/5
を用いて、(1−4/5)×+(4/5)×’=
(1/5)×+(4/5)×’の補間演算を行い、
補間後ライン(b)を出力する。
Next, under the control of the memory control circuit 106,
Read line, '. Control coefficient k = 2/5 <1 /
2, the signal selection circuit 104 remains in the signal selection state 1 and the interpolation operation circuit 105 outputs the interpolation coefficient w = 4/5
Using (1/4/5) × + (4/5) × ′ =
(1/5) × + (4/5) × '
Output the interpolated line (b).

【0057】次にフィールドメモリから信号を読み出す
際には制御係数k=4/5となっており、1H前はk=
2/5であるから、メモリ制御回路106はフィールド
メモリ102に対して二度読みの制御を行い、ライン
を再び読み出す。フィールドメモリ103に対しては通
常の読み出し制御を行い、ライン’を読み出す。制御
係数k=4/5≧1/2であるため、信号選択回路10
4は信号選択状態2となり、補間演算回路105は補間
係数w=3/5を用いて、(3/5)×+(1−3/
5)×’=(3/5)×+(2/5)×’の補間
演算を行い、補間後ライン(c)を出力する。
Next, when a signal is read from the field memory, the control coefficient k = 4/5, and k = 1/5 before 1H.
Since it is 2/5, the memory control circuit 106 controls the field memory 102 to read twice, and reads the line again. Normal read control is performed on the field memory 103 to read the line '. Since the control coefficient k = 4/5 ≧ 1/2, the signal selection circuit 10
4 becomes the signal selection state 2, and the interpolation calculation circuit 105 uses the interpolation coefficient w = 3/5 to obtain (3/5) × + (1-3 /
5) Perform an interpolation operation of x '= (3/5) x + (2/5) x', and output the interpolated line (c).

【0058】次にフィールドメモリから信号を読み出す
際には制御係数k=1/5となっており、1H前のk=
4/5であるから、メモリ制御回路106はフィールド
メモリ103に対して二度読みの制御を行い、ライン
’を再び読み出す。フィールドメモリ102に対して
は通常の読み出し制御を行い、ラインを読み出す。制
御係数k=1/5<1/2であるため、信号選択回路1
04は再び信号選択状態1となり、補間演算回路105
は補間係数w=2/5を用いて、(1−2/5)×+
(1/5)×’=(3/5)×+(2/5)×’
の補間演算を行い、補間後ライン(d)を出力する。以
下、同様な動作を繰り返すことにより、補間ライン
(e),(f),(g)が出力される。
Next, when a signal is read from the field memory, the control coefficient k becomes 1/5, and k = 1H before.
Since it is 4/5, the memory control circuit 106 controls the field memory 103 to read twice, and reads the line ′ again. Normal read control is performed on the field memory 102 to read a line. Since the control coefficient k = 1/5 <1/2, the signal selection circuit 1
04 again becomes the signal selection state 1 and the interpolation operation circuit 105
Is obtained by using an interpolation coefficient w = 2, and (1-2 / 5) × +
(1/5) × '= (3/5) × + (2/5) ×'
And outputs the interpolated line (d). Hereinafter, by repeating the same operation, interpolation lines (e), (f), and (g) are output.

【0059】次に偶数フィールド時の動作について述べ
る。図8は偶数フィールド時の動作における、フィール
ドメモリから読み出されるライン、制御係数kおよび補
間係数wの発生、補間演算についてまとめたものであ
る。この場合、制御係数発生回路108は初期値a’=
(1−1/m)/2+1/2=7/10を用いて、制御
係数kを図8に示したように発生する。また補間係数算
出回路109は制御係数kから、補間係数wを図8に示
したように発生させる。これらの制御係数kおよび、補
間係数wを用いて補間ライン(a)’,(b)’,
(c)’,(d)’,(e)’,(f)’,(g)’を
出力する動作については奇数フィールド時と同様なので
省略する。このようにして出力された偶数フィールド時
の補間ラインは、奇数フィールド時の補間ライン
(a),(b),(c),(d),(e),(f),
(g)とインターレースの関係になる。さらに奇数フィ
ールドおよび偶数フィールドを合わせた補間ラインの間
隔は、順次走査方式である入力映像信号S1のライン間
隔を1とすると、3/5となり、画像は拡大前に比べ5
/3倍に、しかも、入力が順次走査方式の映像信号だっ
たのに対し、出力映像信号S5はインタレース走査方式
の映像信号となる。
Next, the operation in the even field will be described. FIG. 8 summarizes the lines read from the field memory, the generation of the control coefficient k and the interpolation coefficient w, and the interpolation calculation in the operation in the even field. In this case, the control coefficient generation circuit 108 sets the initial value a ′ =
Using (1-1 / m) / 2 + 1/2 = 7/10, the control coefficient k is generated as shown in FIG. Further, the interpolation coefficient calculation circuit 109 generates an interpolation coefficient w from the control coefficient k as shown in FIG. Using these control coefficients k and interpolation coefficients w, interpolation lines (a) ′, (b) ′,
The operation of outputting (c) ', (d)', (e) ', (f)', and (g) 'is the same as in the case of the odd-numbered field, and will not be described. The interpolation lines in the even field output in this manner are the interpolation lines (a), (b), (c), (d), (e), (f),
(G) and interlace relationship. Further, if the line interval of the input video signal S1 of the progressive scanning method is 1, the interval between the interpolated lines combining the odd and even fields is 3/5, and the image is 5 times larger than before the enlargement.
The output video signal S5 is a video signal of the interlaced scanning system, whereas the input is a video signal of the progressive scanning system.

【0060】以上のような動作によって、順次走査方式
の入力映像信号S1に対して、順次の各ラインとその隣
接するラインを用いて補間ラインを出力、すなわち拡大
画像を出力することになるため、従来の順次走査方式の
映像信号を入力とする電子ズーム装置と同等の高画質な
拡大画像が得られる。さらに本装置においては、直列/
並列変換回路101以降の回路は全てクロックCLK2
で動作するため、CLK2の2倍の周波数であるクロッ
クCLK1でほとんどの回路が動作する従来の電子ズー
ム装置に比べ、大幅に消費電力を削減することができ
る。
By the above operation, an interpolation line is output using the sequential lines and the adjacent lines, that is, an enlarged image is output with respect to the input video signal S1 of the sequential scanning method. It is possible to obtain a high-quality enlarged image equivalent to that of an electronic zoom device that receives a conventional progressive-scan video signal. Furthermore, in this device, the series /
All circuits after the parallel conversion circuit 101 are clock CLK2.
, The power consumption can be significantly reduced as compared with a conventional electronic zoom apparatus in which most circuits operate at a clock CLK1 having a frequency twice as high as CLK2.

【0061】(第2の実施の形態)図9は、本発明の第
2の実施の形態に係る電子ズーム装置の基本的な要部構
成を例示するブロック図である。図9において、第1の
実施の形態の図1と同じ機能ブロックについては同じ符
号を記載してあるので、そのブロックに対する詳しい説
明は省略する。また、901はインタレース走査された
入力映像信号S1に対し、1フィールド毎に映像信号S
2aまたは、映像信号S2bとして出力させる信号選択
手段としてのセレクタ、902は本装置の各々の回路に
供給されるクロックCLKを発生させるクロック発生器
である。
(Second Embodiment) FIG. 9 is a block diagram illustrating a basic configuration of a main part of an electronic zoom apparatus according to a second embodiment of the present invention. In FIG. 9, the same reference numerals are given to the same functional blocks as those in FIG. 1 of the first embodiment, so that detailed description of the blocks will be omitted. Reference numeral 901 denotes a video signal S1 for each field with respect to the interlaced input video signal S1.
A selector 902 as a signal selecting means for outputting the signal 2a or the video signal S2b, and a clock generator 902 for generating a clock CLK supplied to each circuit of the present apparatus.

【0062】入力映像信号S1はインタレース走査され
たデジタル映像信号であり、例えばCCDからのアナロ
グ映像信号をA/D変換器によってデジタル信号に変換
した映像信号や、順次走査ディジタル信号をインタレー
ス変換回路によってインタレース走査信号に変換した映
像信号などが考えられる。また、クロックCLKの周波
数は上記第1の実施の形態におけるクロックCLK2の
周波数、すなわち本装置の出力であるインタレース走査
方式のディジタル映像信号S5の水平画素サンプリング
周波数に等しい。
The input video signal S1 is a digital video signal that has been interlaced and scanned. For example, a video signal obtained by converting an analog video signal from a CCD into a digital signal by an A / D converter or a progressively scanned digital signal is subjected to interlace conversion. A video signal or the like converted into an interlaced scanning signal by a circuit can be considered. The frequency of the clock CLK is equal to the frequency of the clock CLK2 in the first embodiment, that is, the horizontal pixel sampling frequency of the interlaced scanning digital video signal S5 output from the apparatus.

【0063】次にこの第2の実施の形態が行う電子ズー
ム動作について説明する。入力映像信号S1はセレクタ
901に入力され、奇数フィールド時には映像信号S2
a、偶数フィールド時には映像信号S2bとして出力さ
れ、それぞれフィールドメモリ102、103に書きこ
まれる。これによってフィールドメモリ102には奇数
フィールドの画像が、フィールドメモリ103には偶数
フィールドの画像が書きこまれる。
Next, an electronic zoom operation performed by the second embodiment will be described. The input video signal S1 is input to the selector 901.
a, In the case of an even field, it is output as a video signal S2b and written into the field memories 102 and 103, respectively. As a result, an odd field image is written in the field memory 102 and an even field image is written in the field memory 103.

【0064】次に、フィールドメモリ102,103に
書き込まれた画像が、映像信号S3a,S3bとして読
み出され、信号選択回路104、補間演算回路105を
通った後、出力映像信号S5として出力されるのだが、
この際のメモリ制御回路106の行う読み出し制御、並
びに、信号選択回路104、補間演算回路105、倍率
設定回路107、制御係数発生回路108、および補間
係数算出回路109の動作は上記第1の実施の形態と同
じであるので、説明を省略する。
Next, the images written in the field memories 102 and 103 are read out as video signals S3a and S3b, passed through a signal selection circuit 104 and an interpolation operation circuit 105, and output as an output video signal S5. However,
At this time, the read control performed by the memory control circuit 106 and the operations of the signal selection circuit 104, the interpolation calculation circuit 105, the magnification setting circuit 107, the control coefficient generation circuit 108, and the interpolation coefficient calculation circuit 109 are the same as those in the first embodiment. Since this is the same as the embodiment, the description is omitted.

【0065】以上のような動作によって、入力映像信号
S1が奇数偶数フィールド間で動きがない画像、例えば
静止画像や、2フィールド毎に動きが生じる静止画連写
画像である場合は、第1の実施の形態と同等な高画質の
拡大画像を得ることができ、かつ、全ての回路は第1の
実施の形態におけるクロックCLK2と等しい周波数の
クロックCLKで動作するため、第1の実施の形態より
もさらに消費電力を削減できる。
According to the above operation, if the input video signal S1 is an image in which there is no motion between odd and even fields, for example, a still image or a still image continuous shot image in which motion occurs every two fields, the first Since a high-quality enlarged image equivalent to that of the embodiment can be obtained, and all circuits operate with the clock CLK having the same frequency as the clock CLK2 in the first embodiment, the first embodiment is different from the first embodiment. Can further reduce power consumption.

【0066】なお、第1の実施の形態および第2の実施
の形態では、補間演算回路105で用いる補間法として
線形補間法を用いているがこれに限定されるものではな
く、要は隣接する2ラインを用いた補間法であればよ
い。
In the first and second embodiments, the linear interpolation method is used as the interpolation method used in the interpolation operation circuit 105. However, the present invention is not limited to this. Any interpolation method using two lines may be used.

【0067】(第3の実施の形態)図10は、本発明の
第3の実施の形態に係る電子ズーム装置の基本的な要部
構成を例示するブロック図である。図10において、第
1の実施の形態の図1と同じ機能ブロックについては同
じ符号を記載してあるので、そのブロックに対する詳し
い説明は省略する。また、1001a,1001bは入
力信号をそれぞれ1H期間遅延させる遅延手段としての
ラインメモリ(1HDL)、1002は補間演算回路1
003への信号S4a,S4b,S4c,S4dを、そ
れぞれ、フィールドメモリ102,103の出力信号S
3a,S3bおよびラインメモリ1001a,1001
bの出力信号S3c,S3dから選択する信号選択手段
としての信号選択回路である。
(Third Embodiment) FIG. 10 is a block diagram illustrating a basic configuration of a main part of an electronic zoom apparatus according to a third embodiment of the present invention. In FIG. 10, the same reference numerals are given to the same functional blocks as those in FIG. 1 of the first embodiment, so that detailed description of the blocks will be omitted. Reference numerals 1001a and 1001b denote line memories (1HDL) as delay means for delaying input signals by 1H period, respectively, and 1002 denotes an interpolation operation circuit 1.
003 are converted to output signals S4a, S4b, S4c, and S4d of the field memories 102 and 103, respectively.
3a, S3b and line memories 1001a, 1001
A signal selection circuit as signal selection means for selecting from the output signals S3c and S3d of b.

【0068】そして、1003は信号選択回路1002
からの出力信号S4a,S4b,S4c,S4dに対し
補間演算を行う補間演算手段としての補間演算回路、1
004はフィールドメモリ102,103への信号の書
き込みおよび読み出し制御に加え、ラインメモリ100
1a,1001bの読み書き制御信号CTRLも発生さ
せる読み書き制御手段としてのメモリ制御回路である。
Reference numeral 1003 denotes a signal selection circuit 1002
Calculation circuit as interpolation calculation means for performing interpolation calculation on output signals S4a, S4b, S4c, S4d from
004 controls writing and reading of signals to and from the field memories 102 and 103;
This is a memory control circuit as read / write control means that also generates read / write control signals CTRL of 1a and 1001b.

【0069】図11は図10に示した補間演算回路10
03の具体的な構成例を示すブロック図である。同図に
おいて、1101は補間係数算出回路109から与えら
れる補間係数wに基づき乗算器1102a,1102
b,1102c,1102dで乗ずる係数を演算する係
数演算回路、1102a,1102b,1102c,1
102dは信号選択回路1002からの出力信号S4
a,S4b,S4c,S4dに係数演算回路1101が
演算する係数を乗じる乗算器、1103は乗算器110
2a,1102b,1102c,1102dからの出力
信号を加算する加算器である。この構成により、補間演
算回路1003は入力信号S4a,S4b,S4c,S
4dに対し、3次畳み込み内挿演算を行い映像信号S5
を出力する。
FIG. 11 shows the interpolation operation circuit 10 shown in FIG.
It is a block diagram which shows the example of a specific structure of 03. In the figure, reference numeral 1101 denotes multipliers 1102 a and 1102 based on an interpolation coefficient w given from an interpolation coefficient calculation circuit 109.
b, 1102c, 1102d, a coefficient calculation circuit for calculating a coefficient multiplied by 1102d, 1102c, 1102c, 1
102d is an output signal S4 from the signal selection circuit 1002.
Multipliers for multiplying a, S4b, S4c, and S4d by the coefficients calculated by the coefficient calculation circuit 1101;
This is an adder for adding output signals from 2a, 1102b, 1102c, and 1102d. With this configuration, the interpolation operation circuit 1003 outputs the input signals S4a, S4b, S4c, S
For the 4d, a cubic convolution interpolation operation is performed and the video signal S5
Is output.

【0070】入力映像信号S1およびクロックCLK
1,CLK2については、上記第1の実施の形態におけ
る同名信号、および同名クロックと同じであるため、説
明は省略する。
Input video signal S1 and clock CLK
1 and CLK2 are the same as the same-named signal and the same-named clock in the first embodiment, and therefore, the description is omitted.

【0071】次に、この第3の実施の形態が行う電子ズ
ーム動作について説明する。
Next, an electronic zoom operation performed by the third embodiment will be described.

【0072】まず入力映像信号S1は、上記第1の実施
の形態と同様、直列/並列変換回路101によって並列
化変換され信号S2a、S2bとしてそれぞれフィール
ドメモリ102、103に書きこまれる。そしてメモリ
制御回路1004が制御係数発生回路108が発生させ
る制御係数kを元に、フィールドメモリ102および1
03に対して独立した読み出し制御を行って映像信号S
3aおよびS3bを読み出す。ここでメモリ制御回路1
004がフィールドメモリ102,103に対して行う
読み出し制御は、上記第1の実施の形態と異なり、ある
タイミングにおける制御係数kが1H前のkと比較して
減少していた場合、フィールドメモリ102に対して二
度読みの制御を行い、また、あるタイミングにおける制
御係数kが0.5以上であり、1H前のkが0.5未満
であった場合、フィールドメモリ103に対して二度読
みの制御を行うというものである。
First, the input video signal S1 is converted to parallel by the serial / parallel conversion circuit 101 and written into the field memories 102 and 103 as signals S2a and S2b, respectively, as in the first embodiment. Then, based on the control coefficient k generated by the control coefficient generation circuit 108 by the memory control circuit 1004, the field memories 102 and 1
03 for the video signal S
Read 3a and S3b. Here, the memory control circuit 1
Unlike the first embodiment, the read control performed by the 004 on the field memories 102 and 103 is different from the first embodiment when the control coefficient k at a certain timing is smaller than k before 1H. When the control coefficient k at a certain timing is 0.5 or more and k before 1H is less than 0.5, the double reading is performed on the field memory 103. It is to control.

【0073】そして読み出された信号S3a,S3bは
信号選択回路1002に入力されると同時に、ラインメ
モリ1001a,1001bに書きこまれる。メモリ制
御回路1004はフィールドメモリ102,103の読
み出し制御と連動して、これらラインメモリ1001
a,1001bに対しても制御信号CTRL1,CTR
L2によって読み書きの制御を行う。すなわち、通常ラ
インメモリ1001a,1001bはそれぞれ入力信号
S3a,S3bの1H遅れの信号をS3c,S3dとし
て出力するが、メモリ制御回路1004がフィールドメ
モリ102に対して二度読みの制御を行う際には、ライ
ンメモリ1001aへの書き込み停止と二度読みも行
い、結果としてラインメモリ1001aからは1H前と
同じ信号が出力される。また、フィールドメモリ103
に対して二度読みの制御を行う際には、ラインメモリ1
001bへの書き込み停止と二度読みを行うため、ライ
ンメモリ1001bは1H前と同じ信号が出力される。
信号選択回路1002は、制御係数kに応じて2通りの
信号選択状態をとる。図12は信号選択回路1002の
とる信号選択状態を表した図である。
The read signals S3a and S3b are input to the signal selection circuit 1002 and simultaneously written into the line memories 1001a and 1001b. The memory control circuit 1004 operates in conjunction with the read control of the field memories 102 and 103 to
a, 1001b also have control signals CTRL1, CTR
Reading and writing are controlled by L2. That is, the normal line memories 1001a and 1001b output signals 1H delayed from the input signals S3a and S3b as S3c and S3d, respectively. When the memory control circuit 1004 controls the field memory 102 to read twice, Then, the writing to the line memory 1001a is stopped and read twice, and as a result, the same signal as before 1H is output from the line memory 1001a. Also, the field memory 103
When performing twice-reading control on the
Since writing to 001b is stopped and reading is performed twice, the line memory 1001b outputs the same signal as before 1H.
The signal selection circuit 1002 has two types of signal selection states according to the control coefficient k. FIG. 12 is a diagram illustrating a signal selection state taken by the signal selection circuit 1002.

【0074】信号選択状態1ではフィールドメモリ10
2から読み出された映像信号S3aが補間演算回路10
5の入力S4cに、ラインメモリ1001aの出力信号
S3cが補間演算回路105の入力S4aに、フィール
ドメモリ103から読み出された映像信号S3bが補間
演算回路105の入力S4dに、ラインメモリ1001
bの出力信号S3dが補間演算回路105の入力S4b
になるように信号の選択を行う。
In the signal selection state 1, the field memory 10
The video signal S3a read out from the second
5, the input signal S3c of the line memory 1001a is input to the input S4a of the interpolation arithmetic circuit 105, the video signal S3b read from the field memory 103 is input to the input S4d of the interpolation arithmetic circuit 105, and the line memory 1001
b is the input signal S4b of the interpolation arithmetic circuit 105.
Select the signal so that

【0075】信号選択状態2ではフィールドメモリ10
2から読み出された映像信号S3aが補間演算回路10
5の入力S4dに、ラインメモリ1001aの出力信号
S3cが補間演算回路105の入力S4bに、フィール
ドメモリ103から読み出された映像信号S3bが補間
演算回路105の入力S4cに、ラインメモリ1001
bの出力信号S3dが補間演算回路105の入力S4a
になるように信号の選択を行う。
In the signal selection state 2, the field memory 10
The video signal S3a read out from the second
5, the input signal S3c of the line memory 1001a is input to the input S4b of the interpolation arithmetic circuit 105, the video signal S3b read from the field memory 103 is input to the input S4c of the interpolation arithmetic circuit 105, and the line memory 1001
b output signal S3d is the input S4a of the interpolation arithmetic circuit 105.
Select the signal so that

【0076】信号選択回路1002は上記制御係数kの
値が0.5未満の場合には選択状態1、0.5以上の場
合には選択状態2となる。
The signal selection circuit 1002 enters the selection state 1 when the value of the control coefficient k is less than 0.5, and enters the selection state 2 when the value of the control coefficient k is 0.5 or more.

【0077】そして補間演算回路1003では、入力信
号S4a,S4b,S4c,S4dに対し3次畳み込み
内挿法を用いた補間演算を行う。すなわち、信号S4
a,S4b,S4c,S4dが乗算器1102a,11
02b,1102c,1102dに入力され、補間係数
算出回路109が出力した補間係数w(0≦w<1)を
もとに係数演算回路1101が求めた係数q(2−
w),q(1−w),q(w),q(1+w)が掛けら
れ、その乗算結果は加算器1103で加算され出力映像
信号S5として出力される。ここで関数qは上記(数
3)で示された補間関数である。補間係数算出回路10
9の動作は上記第1の実施の形態と同じであるため説明
は省略する。
The interpolation operation circuit 1003 performs an interpolation operation on the input signals S4a, S4b, S4c, and S4d using the third-order convolution interpolation method. That is, the signal S4
a, S4b, S4c, S4d are multipliers 1102a, 112
02b, 1102c, and 1102d, and the coefficient q (2-) obtained by the coefficient calculation circuit 1101 based on the interpolation coefficient w (0 ≦ w <1) output from the interpolation coefficient calculation circuit 109.
w), q (1-w), q (w), q (1 + w), and the multiplication result is added by the adder 1103 and output as an output video signal S5. Here, the function q is the interpolation function shown in the above (Equation 3). Interpolation coefficient calculation circuit 10
The operation of No. 9 is the same as that of the first embodiment, and the description is omitted.

【0078】以下、本装置の行う電子ズーム動作に関し
て、さらに詳しく図を用いて説明する。
Hereinafter, the electronic zoom operation performed by the present apparatus will be described in more detail with reference to the drawings.

【0079】図13は倍率m=5/3倍の場合を例にし
て、本装置が行うズーム動作を模式的に示したものであ
る。まず、奇数フィールド時のズーム動作について述べ
る。
FIG. 13 schematically shows the zoom operation performed by the present apparatus, taking as an example the case where the magnification m = 5/3. First, a zoom operation in an odd field will be described.

【0080】図14はズーム動作のうち、フィールドメ
モリ102,103から読み出されるライン、ラインメ
モリ1001a,1001bの出力ライン、制御係数k
および補間係数wの発生、補間演算についてまとめたも
のである。制御係数kおよび補間係数wは、前記第1の
実施の形態と同様な動作で発生されるため、説明は省略
する。
FIG. 14 shows the lines read from the field memories 102 and 103, the output lines of the line memories 1001a and 1001b, and the control coefficient k during the zoom operation.
It summarizes the generation of the interpolation coefficient w and the interpolation calculation. Since the control coefficient k and the interpolation coefficient w are generated by the same operation as in the first embodiment, the description is omitted.

【0081】入力映像信号S1は、直列/並列変換回路
101によってS2a,S2bに変換され、それぞれフ
ィールドメモリ102,103に同時に書きこまれる。
次にメモリ制御回路106の制御により、まず、信号S
3aとしてライン、を、信号S3bとしてライン
’,’を続けて読み出す。フィールドメモリ10
2,103からライン,’が読み出された時、ライ
ンメモリ1001a,1001bからは1H前のライン
、’が出力され、それぞれ信号S3c,S3dとし
て信号選択回路1002に入力される。この時制御係数
kは0であるので、信号選択回路1002は選択状態1
となり、信号S4aとしてライン、信号S4bとして
ライン’、信号S4cとしてライン、信号S4dと
してライン’を出力する。そして、補間演算回路10
03は信号S4a,S4b,S4c,S4dから補間係
数w=0を用いて、q(2)×+q(1)×’+q
(0)×+q(1)×’の3次畳み込み内挿法によ
る補間演算を行い、補間後ライン(a)を出力映像信号
S5として出力する。
The input video signal S1 is converted by the serial / parallel conversion circuit 101 into S2a and S2b, and is simultaneously written into the field memories 102 and 103, respectively.
Next, under the control of the memory control circuit 106, first, the signal S
The line 3a is continuously read, and the lines ',' are successively read as the signal S3b. Field memory 10
When the line and ′ are read out from the lines 2 and 103, the line and the line 1H before are output from the line memories 1001a and 1001b and input to the signal selection circuit 1002 as signals S3c and S3d, respectively. At this time, since the control coefficient k is 0, the signal selection circuit 1002 sets the selected state 1
Thus, a line is output as the signal S4a, a line 'is output as the signal S4b, a line is output as the signal S4c, and a line' is output as the signal S4d. Then, the interpolation operation circuit 10
03 uses the interpolation coefficient w = 0 from the signals S4a, S4b, S4c, and S4d, and uses q (2) × + q (1) × '+ q
Interpolation is performed by the cubic convolution interpolation method of (0) × + q (1) × ′, and the interpolated line (a) is output as an output video signal S5.

【0082】次にメモリ制御回路106の制御により、
フィールドメモリ102,103からライン、’を
読み出す。ラインメモリ1001a,1001bからは
1H前の信号S2a,S2bとなるライン、’が出
力される。制御係数k=2/5<1/2であるため、信
号選択回路104は信号選択状態1のままであり、補間
演算回路1003は補間係数w=4/5を用いて、q
(6/5)×+q(1/5)×’+q(4/5)×
+q(9/5)×’の補間演算を行い、補間後ライ
ン(b)を出力する。
Next, under the control of the memory control circuit 106,
The line and 'are read from the field memories 102 and 103. From the line memories 1001a and 1001b, a line ′ which becomes the signal S2a and S2b 1H earlier is output. Since the control coefficient k = 2/5 <1/2, the signal selection circuit 104 remains in the signal selection state 1, and the interpolation calculation circuit 1003 uses the interpolation coefficient w = 4/5 to obtain q
(6/5) × + q (1/5) × '+ q (4/5) ×
An interpolation operation of + q (9/5) × 'is performed, and the interpolated line (b) is output.

【0083】次にフィールドメモリ102,103から
信号を読み出す際には制御係数k=4/5となってお
り、1H前はk=2/5であるから、メモリ制御回路1
004はフィールドメモリ103に対しては二度読み、
ラインメモリ1001bに対しては書き込み停止と二度
読みの制御を行い、ライン’,’を再び読み出す。
フィールドメモリ102に対しては通常の読み出し制御
を行いラインを読み出す。ラインメモリ1001aは
1H前の信号S2aとなる、ラインを出力する。制御
係数k=4/5≧1/2であるため、信号選択回路10
4は信号選択状態2となり、補間演算回路105は補間
係数w=3/5を用いて、q(7/5)×’+q(2
/5)×+q(3/5)×’+q(8/5)×の
補間演算を行い、補間後ライン(c)を出力する。
Next, when a signal is read from the field memories 102 and 103, the control coefficient k is 4/5, and k is 2/5 before 1H.
004 is read twice to the field memory 103,
For the line memory 1001b, writing stop and twice reading control are performed, and the lines 'and' are read again.
Normal read control is performed on the field memory 102 to read the line. The line memory 1001a outputs a line serving as the signal S2a one hour before. Since the control coefficient k = 4/5 ≧ 1/2, the signal selection circuit 10
4 becomes the signal selection state 2, and the interpolation calculation circuit 105 uses the interpolation coefficient w = 3/5 to obtain q (7/5) × '+ q (2
/ 5) × + q (3/5) × '+ q (8/5) ×, and outputs the interpolated line (c).

【0084】次にフィールドメモリから信号を読み出す
際には制御係数k=1/5となっており、1H前のk=
4/5であるから、メモリ制御回路1004はフィール
ドメモリ102に対しては二度読み、ラインメモリ10
01aに対しては書き込み停止と二度読みの制御を行
い、ライン,を再び読み出す。フィールドメモリ1
03に対しては通常の読み出し制御を行いライン’を
読み出す。ラインメモリ1001bは1H前の信号S2
aとなる、ライン’を出力する。制御係数k=1/5
<1/2であるため、信号選択回路104は再び信号選
択状態1となり、補間演算回路105は補間係数w=2
/5を用いて、q(8/5)×+q(3/5)×’
+q(2/5)×+q(7/5)×’の補間演算を
行い、補間後ライン(d)を出力する。以下、同様な動
作を繰り返すことにより、補間ライン(e),(f),
(g)が出力される。
Next, when reading a signal from the field memory, the control coefficient k becomes 1/5, and k = 1H before.
4/5, the memory control circuit 1004 reads the field memory 102 twice,
With respect to 01a, writing stop and twice reading control are performed, and the line is read again. Field memory 1
For line 03, normal read control is performed to read line '. The line memory 1001b stores the signal S2 before 1H.
a, which becomes a. Control coefficient k = 1/5
<1/2, the signal selection circuit 104 is again in the signal selection state 1, and the interpolation operation circuit 105 determines that the interpolation coefficient w = 2.
Using / 5, q (8/5) × + q (3/5) × ′
An interpolation operation of + q (2/5) × + q (7/5) × ′ is performed, and the interpolated line (d) is output. Hereinafter, by repeating the same operation, the interpolation lines (e), (f),
(G) is output.

【0085】偶数フィールド時の動作については、発生
される制御係数kおよび補間係数wが前記第1の実施の
形態と同じであり、これらの制御係数kおよび、補間係
数wを用いて補間ライン(a)’,(b)’,
(c)’,(d)’,(e)’,(f)’,(g)’を
出力する動作については奇数フィールド時と同様なので
省略する。このようにして出力された偶数フィールド時
の補間ラインは、奇数フィールド時の補間ライン
(a),(b),(c),(d),(e),(f),
(g)とインターレースの関係になる。さらに奇数フィ
ールドおよび偶数フィールドを合わせた補間ラインの間
隔は、順次走査方式である入力映像信号S1のライン間
隔を1とすると、3/5となり、画像は拡大前に比べ5
/3倍に、しかも、入力が順次走査方式の映像信号だっ
たのに対し、出力映像信号S5はインタレース走査方式
の映像信号となる。
In the operation in the even field, the generated control coefficient k and interpolation coefficient w are the same as those in the first embodiment, and an interpolation line (interpolation line) using these control coefficient k and interpolation coefficient w is used. a) ', (b)',
The operation of outputting (c) ', (d)', (e) ', (f)', and (g) 'is the same as in the case of the odd-numbered field, and will not be described. The interpolation lines in the even field output in this manner are the interpolation lines (a), (b), (c), (d), (e), (f),
(G) and interlace relationship. Furthermore, if the line interval of the input video signal S1 of the progressive scanning method is 1, the interval between the interpolation lines combining the odd field and the even field is 3/5, and the image is 5 times larger than before the enlargement.
The output video signal S5 is a video signal of the interlaced scanning system, whereas the input is a video signal of the progressive scanning system.

【0086】以上のような動作によって、順次走査方式
の入力映像信号S1に対して、順次の各ラインとその隣
接する3ラインの計4ラインを用いて3次畳み込み内挿
法を用いて補間ラインを出力するため、上記第1の実施
の形態に比べさらに高域の成分を損なわない高画質な拡
大画像を得ることができる。また、上記第1の実施の形
態と同様、直列/並列変換回路101以降の回路は全て
クロックCLK2で動作するため、CLK2の2倍の周
波数であるクロックCLK1でほとんどの回路が動作す
る従来の電子ズーム装置に比べ、大幅に消費電力を削減
できる。
With the above operation, the input video signal S1 of the progressive scanning system is interpolated using the tertiary convolution interpolation method using a total of four lines of each line and three adjacent lines. Is output, it is possible to obtain a high-quality enlarged image that does not impair the higher-frequency components as compared with the first embodiment. Also, as in the first embodiment, all the circuits subsequent to the serial / parallel conversion circuit 101 operate with the clock CLK2. Therefore, a conventional electronic device in which most circuits operate with the clock CLK1 which is twice the frequency of CLK2. Power consumption can be significantly reduced as compared to a zoom device.

【0087】(第4の実施の形態)図15は、本発明の
第4の実施の形態に係る電子ズーム装置の基本的な要部
構成を例示するブロック図である。図15において、第
3の実施の形態の図10と同じ機能ブロックについては
同じ符号を記載してあるので、そのブロックに対する詳
しい説明は省略する。また、1501はインタレース走
査された入力映像信号S1に対し、1フィールド毎に映
像信号S2aまたは、映像信号S2bとして出力させる
信号選択手段としてのセレクタ、1502は本装置の各
々の回路に供給されるクロックCLKを発生させるクロ
ック発生器である。
(Fourth Embodiment) FIG. 15 is a block diagram illustrating a basic configuration of a main part of an electronic zoom apparatus according to a fourth embodiment of the present invention. In FIG. 15, the same functional blocks as those in FIG. 10 according to the third embodiment are denoted by the same reference numerals, and a detailed description thereof will be omitted. Reference numeral 1501 denotes a selector as signal selection means for outputting an interlaced input video signal S1 as a video signal S2a or a video signal S2b for each field, and 1502 is supplied to each circuit of the present apparatus. This is a clock generator that generates a clock CLK.

【0088】入力映像信号S1はインタレース走査され
たデジタル映像信号であり、例えばCCDからのアナロ
グ映像信号をA/D変換器によってデジタル信号に変換
した映像信号や、順次走査ディジタル信号をインタレー
ス変換回路によってインタレース走査信号に変換した映
像信号などが考えられる。また、クロックCLKの周波
数は上記第3の実施の形態におけるクロックCLK2の
周波数、すなわち本装置の出力であるインタレース走査
方式のディジタル映像信号S5の水平画素サンプリング
周波数に等しい。
The input video signal S1 is an interlaced digital video signal. For example, a video signal obtained by converting an analog video signal from a CCD into a digital signal by an A / D converter, or a progressively scanned digital signal is subjected to interlace conversion. A video signal or the like converted into an interlaced scanning signal by a circuit can be considered. The frequency of the clock CLK is equal to the frequency of the clock CLK2 in the third embodiment, that is, the horizontal pixel sampling frequency of the interlaced scanning digital video signal S5 output from the apparatus.

【0089】次にこの第4の実施の形態が行う電子ズー
ム動作について説明する。入力映像信号S1はセレクタ
1501に入力され、奇数フィールド時には映像信号S
2a、偶数フィールド時には映像信号S2bとして出力
され、それぞれフィールドメモリ102、103に書き
こまれる。これによってフィールドメモリ102には奇
数フィールドの画像が、フィールドメモリ103には偶
数フィールドの画像が書きこまれる。
Next, an electronic zoom operation performed by the fourth embodiment will be described. The input video signal S1 is input to the selector 1501.
In the case of 2a and the even field, it is output as a video signal S2b and written to the field memories 102 and 103, respectively. As a result, an odd field image is written in the field memory 102 and an even field image is written in the field memory 103.

【0090】次に、フィールドメモリ102,103に
書き込まれた画像が、映像信号S3a,S3bとして読
み出され、ラインメモリ1001a,1001b、信号
選択回路1002、補間演算回路1003を通った後、
出力映像信号S5として出力されるのだが、この際のメ
モリ制御回路1004の行う読み出し制御、および、ラ
インメモリ1001a,1001b、信号選択回路10
02、補間演算回路1003、制御係数発生回路10
8、補間係数算出回路109の動作は上記第3の実施の
形態と同じであるので、説明を省略する。
Next, the images written in the field memories 102 and 103 are read out as video signals S3a and S3b, and after passing through the line memories 1001a and 1001b, the signal selection circuit 1002 and the interpolation operation circuit 1003,
It is output as the output video signal S5. At this time, the read control performed by the memory control circuit 1004, the line memories 1001a and 1001b,
02, interpolation operation circuit 1003, control coefficient generation circuit 10
8. The operation of the interpolation coefficient calculation circuit 109 is the same as that of the third embodiment, and the description is omitted.

【0091】以上のような動作によって、入力映像信号
S1が奇数偶数フィールド間で動きがない画像、例えば
静止画像や、2フィールド毎に動きが生じる静止画連写
画像である場合は、第3の実施の形態と同等な高画質の
拡大画像を得ることができ、かつ、全ての回路は第3の
実施の形態におけるクロックCLK2と等しい周波数の
クロックCLKで動作するため、第3の実施の形態より
もさらに消費電力を削減できる。
According to the above operation, if the input video signal S1 is an image in which there is no motion between the odd and even fields, for example, a still image or a still image in which a motion occurs every two fields, the third image is obtained. Since a high-quality enlarged image equivalent to that of the third embodiment can be obtained, and all circuits operate with the clock CLK having the same frequency as the clock CLK2 in the third embodiment, the third embodiment is different from the third embodiment. Can further reduce power consumption.

【0092】なお、第3の実施の形態および第4の実施
の形態では、補間演算回路105で用いる補間法として
3次畳み込み内挿法を用いているがこれに限定されるも
のではなく、要は隣接する4ラインを用いた補間法であ
ればよい。
In the third and fourth embodiments, the third-order convolution interpolation method is used as the interpolation method used in the interpolation operation circuit 105, but the present invention is not limited to this. May be any interpolation method using four adjacent lines.

【0093】なお、第1、第2、第3および第4の実施
の形態では、フィールドメモリを2つ使用しているが、
これに限るものではなく、フィールドメモリ2つ分以上
の記憶容量を持ち、さらに同時に2ラインの書き込みお
よび読み出しが行え、なおかつそれらの書き込みおよび
読み出しが独立して行えるような1つのメモリを用いて
もよいことはいうまでもない。
In the first, second, third and fourth embodiments, two field memories are used.
However, the present invention is not limited to this, and it is also possible to use one memory which has a storage capacity equal to or more than two field memories, and can simultaneously perform writing and reading of two lines and independently perform writing and reading thereof. It goes without saying that it is good.

【0094】[0094]

【発明の効果】請求項1記載の電子ズーム装置によれ
ば、例えば順次走査方式の入力映像信号に対して、順次
の各ラインとその隣接するラインを用いて補間ラインを
出力する、すなわち拡大画像を出力することができるた
め、順次走査方式の映像信号を入力とする電子ズーム装
置と同等の高画質な拡大画像を得ることができ、なおか
つ装置内の回路の大半が従来に比べ半分の周波数のクロ
ックで動作できるため、大幅に消費電力を削減すること
ができる。
According to the electronic zoom apparatus of the first aspect, for example, for an input video signal of a progressive scanning system, an interpolation line is output using each successive line and its adjacent line, that is, an enlarged image. Can be obtained, it is possible to obtain a high-quality enlarged image equivalent to an electronic zoom device that receives a video signal of a progressive scanning system as an input, and most of the circuits in the device have half the frequency of the conventional one. Since operation can be performed with a clock, power consumption can be significantly reduced.

【0095】請求項2記載の電子ズーム装置によれば、
請求項1と同様な効果がある。
According to the electronic zoom device of the second aspect,
This has the same effect as the first aspect.

【0096】請求項3記載の電子ズーム装置によれば、
請求項1または請求項2と同様な効果がある。
According to the electronic zoom device of the third aspect,
There is an effect similar to that of claim 1 or claim 2.

【0097】請求項4記載の電子ズーム装置によれば、
例えば入力映像信号が奇数偶数フィールド間で動きがな
い画像、例えば静止画像や、2フィールド毎に動きが生
じる静止画連写画像である場合など、請求項1記載の電
子ズーム装置と同等な高画質の拡大画像を得ることがで
きるとともに、消費電力を削減できる。
According to the electronic zoom device of the fourth aspect,
2. A high image quality equivalent to that of the electronic zoom apparatus according to claim 1, for example, when the input video signal is an image in which there is no motion between odd and even fields, for example, a still image or a still image continuously shot image in which motion occurs every two fields. Can be obtained, and the power consumption can be reduced.

【0098】請求項5記載の電子ズーム装置によれば、
請求項4と同様な効果がある。
According to the electronic zoom device of the fifth aspect,
There is an effect similar to that of the fourth aspect.

【0099】請求項6記載の電子ズーム装置によれば、
請求項4または請求項5と同様な効果がある。
According to the electronic zoom device of the sixth aspect,
There is an effect similar to that of claim 4 or claim 5.

【0100】請求項7記載の電子ズーム装置によれば、
例えば順次走査方式の入力映像信号に対して、順次の各
ラインとその隣接する3ラインの計4ラインを用いて3
次畳み込み内挿法を用いて補間ラインを出力することが
でき、より一層高画質な拡大画像を得ることができるほ
か、請求項1と同様な効果がある。
According to the electronic zoom device of the seventh aspect,
For example, for an input video signal of the progressive scanning method, three lines are used using a total of four lines of each line and three adjacent lines.
The interpolation line can be output using the next convolution interpolation method, so that an enlarged image with higher image quality can be obtained.

【0101】請求項8記載の電子ズーム装置によれば、
請求項7と同様な効果がある。
According to the electronic zoom device of the eighth aspect,
There is an effect similar to that of the seventh aspect.

【0102】請求項9記載の電子ズーム装置によれば、
請求項7または請求項8と同様な効果がある。
According to the electronic zoom device of the ninth aspect,
There is an effect similar to that of the seventh or eighth aspect.

【0103】請求項10記載の電子ズーム装置によれ
ば、例えば入力映像信号が奇数偶数フィールド間で動き
がない画像、例えば静止画像や、2フィールド毎に動き
が生じる静止画連写画像である場合など、請求項7記載
の電子ズーム装置と同等な高画質の拡大画像を得ること
ができるとともに、消費電力を削減できる。
According to the electronic zoom device of the tenth aspect, for example, when the input video signal is an image in which there is no motion between odd and even fields, for example, a still image or a still image continuous shot image in which motion occurs every two fields For example, it is possible to obtain a high-quality enlarged image equivalent to that of the electronic zoom device according to claim 7 and reduce power consumption.

【0104】請求項11記載の電子ズーム装置によれ
ば、請求項10と同様な効果がある。
According to the eleventh aspect of the present invention, the same effects as those of the tenth aspect are obtained.

【0105】請求項12記載の電子ズーム装置によれ
ば、請求項10または請求項11と同様な効果がある。
According to the electronic zoom apparatus of the twelfth aspect, the same effect as that of the tenth or eleventh aspect can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る電子ズーム装
置の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an electronic zoom device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態における直列/並列
変換回路の具体的な構成例を示すブロック図である。
FIG. 2 is a block diagram illustrating a specific configuration example of a serial / parallel conversion circuit according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態における補間演算回
路の具体的な構成例を示すブロック図である。
FIG. 3 is a block diagram illustrating a specific configuration example of an interpolation operation circuit according to the first embodiment of the present invention.

【図4】本発明の第1の実施の形態における直列/並列
変換回路の動作を表す模式図である。
FIG. 4 is a schematic diagram illustrating an operation of the serial / parallel conversion circuit according to the first embodiment of the present invention.

【図5】本発明の第1の実施の形態における信号選択回
路のとる信号選択状態を表す模式図である。
FIG. 5 is a schematic diagram illustrating a signal selection state taken by a signal selection circuit according to the first embodiment of the present invention.

【図6】本発明の第1の実施の形態における拡大ズーム
動作を説明するための説明図である。
FIG. 6 is an explanatory diagram for explaining an enlarged zoom operation according to the first embodiment of the present invention.

【図7】本発明の第1の実施の形態における各回路の奇
数フィールド時の動作を説明するための説明図である。
FIG. 7 is an explanatory diagram for explaining an operation in an odd field of each circuit according to the first embodiment of the present invention.

【図8】本発明の第1の実施の形態における各回路の偶
数フィールド時の動作を説明するための説明図である。
FIG. 8 is an explanatory diagram for explaining an operation of each circuit in an even field in the first embodiment of the present invention.

【図9】本発明の第2の実施の形態に係る電子ズーム装
置の構成を示すブロック図である。
FIG. 9 is a block diagram illustrating a configuration of an electronic zoom device according to a second embodiment of the present invention.

【図10】本発明の第3の実施の形態に係る電子ズーム
装置の構成を示すブロック図である。
FIG. 10 is a block diagram showing a configuration of an electronic zoom device according to a third embodiment of the present invention.

【図11】本発明の第3の実施の形態における補間演算
回路の具体的な構成例を示すブロック図である。
FIG. 11 is a block diagram illustrating a specific configuration example of an interpolation calculation circuit according to a third embodiment of the present invention.

【図12】本発明の第3の実施の形態における信号選択
回路のとる信号選択状態を表す模式図である。
FIG. 12 is a schematic diagram illustrating a signal selection state taken by a signal selection circuit according to a third embodiment of the present invention.

【図13】本発明の第3の実施の形態における拡大ズー
ム動作を説明するための説明図である。
FIG. 13 is an explanatory diagram for describing an enlarged zoom operation according to a third embodiment of the present invention.

【図14】本発明の第3の実施の形態における各回路の
奇数フィールド時の動作を説明するための説明図であ
る。
FIG. 14 is an explanatory diagram for explaining an operation in an odd field of each circuit according to the third embodiment of the present invention.

【図15】本発明の第4の実施の形態に係る電子ズーム
装置の構成を示すブロック図である。
FIG. 15 is a block diagram illustrating a configuration of an electronic zoom device according to a fourth embodiment of the present invention.

【図16】従来の順次走査方式入力映像信号に対し拡大
ズームを行う電子ズーム装置の構成を示すブロック図で
ある。
FIG. 16 is a block diagram illustrating a configuration of a conventional electronic zoom device that performs enlarged zoom on a progressive scan input video signal.

【図17】従来例における線形補間による拡大ズーム動
作を表す模式図である。
FIG. 17 is a schematic diagram illustrating an enlarged zoom operation by linear interpolation in a conventional example.

【図18】従来例における3次畳み込み内挿法による拡
大ズーム動作を表す模式図である。
FIG. 18 is a schematic diagram illustrating an enlarged zoom operation by a third-order convolution interpolation method in a conventional example.

【符号の説明】[Explanation of symbols]

101 直列/並列変換回路 102,103 フィールドメモリ 104 信号選択回路 105 補間演算回路 106 メモリ制御回路 107 倍率設定回路 108 制御係数発生回路 109 補間係数算出回路 110 クロック発生器 201 セレクタ 202, 203 ラインメモリ 204 書き込み制御回路 205 読み出し制御回路 301 係数演算回路 302a,302b 乗算器 303 加算器 901 セレクタ 902 クロック発生器 1001a,1001b ラインメモリ 1002 信号選択回路 1003 補間演算回路 1004 メモリ制御回路 1101 係数演算回路 1102a,1102b,1102c,1102d 乗
算器 1103 加算器 1501 セレクタ 1502 クロック発生器 1601 フレームメモリ 1602 ラインメモリ 1603 補間演算回路 1604 インタレース変換回路 1605 メモリ制御回路 1606 補間係数発生回路 1607 倍率設定回路 1608 クロック発生器
Reference Signs List 101 serial / parallel conversion circuit 102, 103 field memory 104 signal selection circuit 105 interpolation calculation circuit 106 memory control circuit 107 magnification setting circuit 108 control coefficient generation circuit 109 interpolation coefficient calculation circuit 110 clock generator 201 selector 202, 203 line memory 204 writing Control circuit 205 Readout control circuit 301 Coefficient operation circuit 302a, 302b Multiplier 303 Adder 901 Selector 902 Clock generator 1001a, 1001b Line memory 1002 Signal selection circuit 1003 Interpolation operation circuit 1004 Memory control circuit 1101 Coefficient operation circuit 1102a, 1102b, 1102c , 1102d multiplier 1103 adder 1501 selector 1502 clock generator 1601 frame memory 1602 line memory 603 interpolation calculation circuit 1604 interlace converting circuit 1605 memory control circuit 1606 interpolation coefficient generation circuit 1607 magnification setting circuit 1608 clock generator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂口 隆 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C023 AA02 CA01 DA04 DA06 EA03 EA06 EA13  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Sakaguchi 1006 Kazuma Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. F-term (reference) 5C023 AA02 CA01 DA04 DA06 EA03 EA06 EA13

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 電子ズームの拡大の倍率を与える倍率設
定手段と、 前記倍率に応じて係数を発生させる係数発生手段と、 入力する信号に対し係数発生手段の発生する係数に応じ
た補間演算を行う補間演算手段と、 順次入力される入力信号に対し並列化を行う直列並列変
換手段と、 この直列並列変換手段からの信号を記憶する記憶手段
と、 前記補間演算手段への入力を前記記憶手段の出力から選
択する信号選択手段と、 前記記憶手段への書き込みと読み出しを制御する読み書
き制御手段とを備え、 前記係数発生手段の発生する係数に応じて、前記信号選
択手段の選択する信号を変更するとともに前記読み書き
制御手段が読み書き制御を行なうことを特徴とする電子
ズーム装置。
1. A magnification setting means for providing an enlargement magnification of an electronic zoom, a coefficient generation means for generating a coefficient according to the magnification, and an interpolation operation for an input signal according to a coefficient generated by the coefficient generation means. Interpolating means for performing, serial-to-parallel converting means for performing parallelization on sequentially input signals, storage means for storing signals from the serial-to-parallel converting means, and storage means for inputting to the interpolating means. And a read / write control means for controlling writing and reading to and from the storage means, wherein a signal selected by the signal selection means is changed according to a coefficient generated by the coefficient generation means. And a read / write control means for performing read / write control.
【請求項2】 記憶手段は、それぞれが独立した読み出
し書き込み制御を行える2つの記憶手段を備える請求項
1記載の電子ズーム装置。
2. The electronic zoom apparatus according to claim 1, wherein the storage unit includes two storage units that can perform independent read / write control.
【請求項3】 信号選択手段の選択する信号は、係数発
生手段が発生する係数がある値a(ただし、0≦a<
1)を超える時に選択する信号を変更し、読み書き制御
手段が行う読み書き制御は、前記係数発生手段が発生す
る係数が増加から減少に転じた時や前記ある値aを超え
た時に変更する請求項1または請求項2記載の電子ズー
ム装置。
3. The signal selected by the signal selecting means has a value a (where 0 ≦ a <) where a coefficient generated by the coefficient generating means is present.
The signal to be selected when the value exceeds 1) is changed, and the read / write control performed by the read / write control unit is changed when the coefficient generated by the coefficient generation unit changes from increasing to decreasing or when the value exceeds a certain value a. The electronic zoom device according to claim 1 or 2.
【請求項4】 電子ズームの拡大の倍率を与える倍率設
定手段と、 前記倍率に応じて係数を発生させる係数発生手段と、 入力する信号に対し係数発生手段の発生する係数に応じ
た補間演算を行う補間演算手段と、 順次入力される入力信号を複数の出力部に順次切り換え
る第1の信号選択手段と、 この第1の信号選択手段で選択された各信号を記憶する
記憶手段と、 前記補間演算手段への入力を前記記憶手段の出力から選
択する第2の信号選択手段と、 前記記憶手段への書き込みと読み出しを制御する読み書
き制御手段とを備え、 前記係数発生手段の発生する係数に応じて、前記第2の
信号選択手段の選択する信号を変更するとともに前記読
み書き制御手段が読み書き制御を行なうことを特徴とす
る電子ズーム装置。
4. A magnification setting means for providing a magnification for enlarging an electronic zoom, a coefficient generation means for generating a coefficient according to the magnification, and an interpolation operation for an input signal according to a coefficient generated by the coefficient generation means. Interpolation calculating means for performing; first signal selecting means for sequentially switching an input signal to be sequentially input to a plurality of output units; storage means for storing each signal selected by the first signal selecting means; A second signal selection unit that selects an input to the arithmetic unit from an output of the storage unit; and a read / write control unit that controls writing and reading to and from the storage unit, according to a coefficient generated by the coefficient generation unit. An electronic zoom device wherein the signal selected by the second signal selection means is changed and the read / write control means performs read / write control.
【請求項5】 記憶手段は、それぞれが独立した読み出
し書き込み制御が行える2つの記憶手段を備える請求項
4記載の電子ズーム装置。
5. The electronic zoom apparatus according to claim 4, wherein the storage unit includes two storage units that can perform independent read / write control.
【請求項6】 第2の信号選択手段の選択する信号は、
係数発生手段が発生する係数がある値a(ただし、0≦
a<1)を超える時に選択する信号を変更し、読み書き
制御手段が行う読み書き制御は、前記係数発生手段が発
生する係数が増加から減少に転じた時やある値aを超え
た時に変更する請求項4または請求項5記載の電子ズー
ム装置。
6. The signal selected by the second signal selecting means is:
A value a where the coefficient generated by the coefficient generating means is a (where 0 ≦
The signal to be selected when the value exceeds a <1) is changed, and the read / write control performed by the read / write control unit is changed when the coefficient generated by the coefficient generation unit changes from increasing to decreasing or when the coefficient exceeds a certain value a. An electronic zoom apparatus according to claim 4 or claim 5.
【請求項7】 電子ズームの拡大の倍率を与える倍率設
定手段と、 前記倍率に応じて係数を発生させる係数発生手段と、 入力する信号に対し前記係数発生手段の発生する係数に
応じた補間演算を行う補間演算手段と、 順次入力される入力信号に対し並列化を行う直列並列変
換手段と、 この直列並列変換手段からの信号を記憶する記憶手段
と、 この記憶手段からの信号を一定期間遅延する複数の遅延
手段と、 前記補間演算手段への入力を前記記憶手段の出力および
前記遅延手段の出力から選択する信号選択手段と、 前記記憶手段および前記遅延手段への書き込みと読み出
しを制御する読み書き制御手段とを備え、 前記係数発生手段の発生する係数に応じて、前記信号選
択手段の選択する信号を変更するとともに前記読み書き
制御手段が読み書き制御を行うことを特徴とする電子ズ
ーム装置。
7. A magnification setting means for providing a magnification for enlarging an electronic zoom, a coefficient generation means for generating a coefficient according to the magnification, and an interpolation operation for an input signal according to a coefficient generated by the coefficient generation means. Interpolation serializing means for performing parallelization on input signals sequentially input; storage means for storing signals from the serial-to-parallel converting means; delaying a signal from the storage means for a certain period of time A plurality of delay units, a signal selection unit that selects an input to the interpolation operation unit from an output of the storage unit and an output of the delay unit, and a read / write that controls writing and reading to and from the storage unit and the delay unit. Controlling means for changing a signal selected by the signal selecting means in accordance with a coefficient generated by the coefficient generating means, and reading and writing by the read / write controlling means. Electronic zoom unit and performs can control.
【請求項8】 記憶手段は、それぞれが独立した読み出
し書き込み制御が行える2つの記憶手段を備える請求項
7記載の電子ズーム装置。
8. The electronic zoom apparatus according to claim 7, wherein the storage unit includes two storage units that can perform independent read / write control.
【請求項9】 前記信号選択手段の選択する信号は、前
記係数発生手段が発生する係数がある値a(ただし、0
≦a<1)を超える時に選択する信号を変更し、前記読
み書き制御手段が行う読み書き制御は、前記係数発生手
段が発生する係数が増加から減少に転じた時やある値a
を超えた時に変更する請求項7または請求項8記載の電
子ズーム装置。
9. A signal selected by said signal selecting means has a value a (where 0 is a coefficient) generated by said coefficient generating means.
≤ a <1), the signal to be selected is changed, and the read / write control performed by the read / write control means is performed when the coefficient generated by the coefficient generation means changes from increasing to decreasing or when a certain value a
The electronic zoom device according to claim 7, wherein the electronic zoom device is changed when the value exceeds the value.
【請求項10】 電子ズームの拡大の倍率を与える倍率
設定手段と、 前記倍率に応じて係数を発生させる係数発生手段と、 入力する信号に対し前記係数発生手段の発生する係数に
応じた補間演算を行う補間演算手段と、 順次入力される入力信号を複数の出力部に順次切り換え
る第1の信号選択手段と、 この第1の信号選択手段から選択された各信号を記憶す
る記憶手段と、 この記憶手段からの信号を一定期間遅延する複数の遅延
手段と、 前記補間演算手段への入力を前記記憶手段の出力および
前記遅延手段の出力から選択する第2の信号選択手段
と、 前記記憶手段および前記遅延手段への書き込みと読み出
しを制御する読み書き制御手段とを備え、 前記係数発生手段の発生する係数に応じて、前記第2の
信号選択手段の選択する信号を変更するとともに前記読
み書き制御手段が読み書き制御を行うことを特徴とする
電子ズーム装置。
10. A magnification setting means for providing a magnification for enlarging an electronic zoom, a coefficient generation means for generating a coefficient in accordance with the magnification, and an interpolation operation for an input signal according to a coefficient generated by the coefficient generation means. Interpolating means for performing the following; first signal selecting means for sequentially switching an input signal sequentially input to a plurality of output units; storage means for storing each signal selected from the first signal selecting means; A plurality of delay units for delaying a signal from the storage unit for a predetermined period; a second signal selection unit for selecting an input to the interpolation operation unit from an output of the storage unit and an output of the delay unit; A read / write control unit that controls writing and reading to and from the delay unit, and changes a signal selected by the second signal selection unit according to a coefficient generated by the coefficient generation unit. Electronic zoom unit the read-write control means while, characterized in that the reading and writing control.
【請求項11】 記憶手段は、それぞれが独立した読み
出し書き込み制御が行える2つの記憶手段を備える請求
項10記載の電子ズーム装置。
11. The electronic zoom apparatus according to claim 10, wherein the storage unit includes two storage units that can perform independent read / write control.
【請求項12】 第2の信号選択手段の選択する信号
は、係数発生手段が発生する係数がある値a(ただし、
0≦a<1)を超える時に選択する信号を変更し、読み
書き制御手段が行う読み書き制御は、前記係数発生手段
が発生する係数が増加から減少に転じた時やある値aを
超える時に変更する請求項10または請求項11記載の
電子ズーム装置。
12. The signal selected by the second signal selection means has a value a (where the coefficient generated by the coefficient generation means)
The signal to be selected when 0 ≦ a <1) is changed, and the read / write control performed by the read / write control means is changed when the coefficient generated by the coefficient generation means changes from increasing to decreasing or exceeds a certain value a. The electronic zoom device according to claim 10.
JP11112394A 1999-04-20 1999-04-20 Electronic zoom device Pending JP2000307943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11112394A JP2000307943A (en) 1999-04-20 1999-04-20 Electronic zoom device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11112394A JP2000307943A (en) 1999-04-20 1999-04-20 Electronic zoom device

Publications (1)

Publication Number Publication Date
JP2000307943A true JP2000307943A (en) 2000-11-02

Family

ID=14585577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11112394A Pending JP2000307943A (en) 1999-04-20 1999-04-20 Electronic zoom device

Country Status (1)

Country Link
JP (1) JP2000307943A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002238061A (en) * 2001-02-08 2002-08-23 Mega Chips Corp Image processing unit and image processing method
JP2010119081A (en) * 2008-10-15 2010-05-27 Ricoh Co Ltd Moving image processing apparatus and video camera apparatus using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002238061A (en) * 2001-02-08 2002-08-23 Mega Chips Corp Image processing unit and image processing method
JP4682380B2 (en) * 2001-02-08 2011-05-11 株式会社メガチップス Image processing apparatus and image processing method
JP2010119081A (en) * 2008-10-15 2010-05-27 Ricoh Co Ltd Moving image processing apparatus and video camera apparatus using the same

Similar Documents

Publication Publication Date Title
WO1993014592A1 (en) Digital image interpolation system for zoom and pan effects
US4951125A (en) Image pickup apparatus
JPS6318394B2 (en)
JPH07143455A (en) Video picture decoder and its signal processing method
JP3133702B2 (en) Digital still camera
JP2584138B2 (en) Television system converter
JPH0767154B2 (en) Imaging device
JP2000307943A (en) Electronic zoom device
JP2003018552A (en) Scanning line conversion circuit
KR950011530B1 (en) Digital zooming system
JP4697094B2 (en) Image signal output apparatus and control method thereof
JP3681940B2 (en) Image reduction device
US20040135925A1 (en) Deinterlacing apparatus and method capable of outputting two consecutive deinterlaced frames
JP4424097B2 (en) Electronic zoom device
EP1606954B1 (en) Arrangement for generating a 3d video signal
US20090046176A1 (en) Video signal processing apparatus
JP2004297314A (en) Pixel density converter
JP3237527B2 (en) High-speed camera system
JP4367193B2 (en) Scanning line converter
JP2664578B2 (en) Video signal playback method
JPH02135880A (en) Image pickup device
JP2006003481A (en) Image size conversion apparatus and image pickup apparatus
JP2004165828A (en) Processing apparatus for graphics data
JP2001057654A (en) High sensitivity image pickup device
JP3152641B2 (en) Displaying the playback screen

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050712