JP4682380B2

JP4682380B2 - Image processing apparatus and image processing method

Info

Publication number: JP4682380B2
Application number: JP2001032433A
Authority: JP
Inventors: 元佐々木
Original assignee: MegaChips Corp
Current assignee: MegaChips Corp
Priority date: 2001-02-08
Filing date: 2001-02-08
Publication date: 2011-05-11
Anticipated expiration: 2021-02-08
Also published as: JP2002238061A

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル・カメラなどに搭載される撮像センサで撮像した画像データのサイズを変更する画像処理装置に関する。
【０００２】
【従来の技術】
ディジタル・ビデオ・カメラなどで撮像した画像信号は、デジタル信号に変換された後、画素補間、色空間変換、輪郭強調およびフィルタリングなどの種々の画像処理を施されて液晶モニターなどの表示装置に表示される。表示装置にその画像を縮小表示する場合、その画像信号から所定数の水平ラインおよび垂直ラインを間引いた画像が表示されるが、表示装置にその画像を拡大表示する場合は、画像信号の各フレームを構成する水平ラインもしくは垂直ラインの間に補間ラインが内挿される。
【０００３】
一般に、ＮＴＳＣ（National Television System Committee）規格のテレビ信号のようにインターレース（飛越し走査）形式で表示される画像データを垂直方向に拡大する場合、１フレーム内の偶数番目の水平ライン（偶数ライン）からなる第１フィールドと奇数番目の水平ライン（奇数ライン）からなる第２フィールドとをフレーム・メモリに格納しておく。そして、そのフレーム・メモリからプログレッシブ（順次走査）形式で各水平ラインの画素データを読出し、線形補間法などにより水平ライン間に補間ラインを内挿するフレーム内補間を実行して拡大後の画像データを創り出しそれを一旦フレーム・メモリに格納し、当該メモリから拡大後の画像データをインターレース形式で読み出すことで拡大画像が表示される。例えば、図１１に示すように、ｎ番目（ｎ≧０）の水平ラインＬ_Xとｎ＋１番目の水平ラインＬ_Yとの間に補間ラインＬ_Iを内挿する場合、その補間ラインＬ_I上の補間画素値Ｚ１は、当該補間画素の上下のライン上の画素値Ｘ１，Ｙ１を参照し、Ｚ１＝α・Ｘ１＋（１−α）・Ｙ１（０＜α＜１：内挿比率）で算出される。尚、図１１において記号「○」は第１フィールド内の画素、「□」は第２フィールド内の画素、「△」は補間画素を示している。
【０００４】
しかしながら、前記フレーム内補間は、拡大後の画像データを一旦記憶する領域を必要とするためフレーム・メモリのサイズを増大させ、高消費電力とコスト高を招くという問題がある。そこで、独立したフレーム・メモリを使用せずに画像データを垂直方向に拡大する場合は、第１フィールドおよび第２フィールドの各フィールド内で水平ライン間に補間ラインを内挿するフィールド内補間が実行される。すなわち、図１２（ａ）に示すように、第１フィールド内の水平ラインＬ_X1，Ｌ_X2間に補間ラインＬ_IXを内挿し、次に、同図（ｂ）に示すように第２フィールドＬ_Y1，Ｌ_Y2間に補間ラインＬ_IYを内挿することで、１フレームの拡大画像が各フィールド毎に生成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記フィールド内補間による拡大画像では、上記フレーム内補間の場合と比べると、垂直解像度が低下して輪郭線がぼやけたり、水平ラインを横断する斜線がギザギザ状に見えたりするという画質劣化が生じ易いという問題があった。
【０００６】
以上の問題に鑑みて本発明が解決しようとするところは、画像サイズを拡大しても上記画質劣化、特に水平ラインを横断する斜線がギザギザ状に見える不具合を抑制し得る画像処理装置および画像処理方法を提供する点にある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、偶数番目ラインおよび奇数番目ラインの一方のラインからなる第１フィールドと他方のラインからなる第２フィールドとで構成される画像データの画像サイズを変更する画像処理装置であって、所定の規則により、前記第１及び第２フィールドにそれぞれ対応する第１及び第２補間係数を出力する補間係数算出部と、前記第１フィールドの２本の入力ライン上の画素データから前記第１補間係数を用いて、前記画像サイズ変更後の前記画像データの前記第１フィールドの第１補間画素値を算出し、前記第２フィールドの２本の入力ライン上の画素データから前記第２補間係数を用いて、前記画像サイズ変更後の前記画像データの前記第２フィールドの第２補間画素値を算出する画素補間部と、を備え、前記補間係数算出部は、前記所定の規則により、互いに異なる値をもつ前記第１及び第２補間係数を算出することを特徴とするものである。
【０００８】
請求項２に係る発明は、請求項１記載の画像処理装置であって、前記所定の規則は、前記第１及び第２補間係数の初期値を互いに異なる値に設定し且つ前記第１及び第２補間係数のそれぞれを前記初期値を起点として入力ライン毎に順次変化させて算出するものである。
【０００９】
請求項３に係る発明は、請求項１または２記載の画像処理装置であって、前記補間係数算出部は、前記第１フィールドの先頭ラインが入力する度に前記第１補間係数の初期値を選択し、前記第２フィールドの先頭ラインが入力する度に前記第２補間係数の初期値を選択する選択手段と、前記選択手段で選択された前記第１補間係数の前記初期値を起点とし、前記画像サイズの拡大率に対応した値を当該初期値に前記入力ライン毎に加算して前記第１補間係数を算出し、前記選択手段で選択された前記第２補間係数の前記初期値を起点とし、前記画像サイズの拡大率に対応した値を当該初期値に前記入力ライン毎に加算して前記第２補間係数を算出する加算手段と、前記加算手段から出力された前記第１補関係数が前記各フィールドのライン間隔に対応する単位長を超えた場合に、前記第１補間係数から前記単位長を減算した値を前記第１補間係数として出力し、前記加算手段から出力された前記第２補関係数が前記単位長を超えた場合に、前記第２補間係数から前記単位長を減算した値を前記第２補間係数として出力する減算手段と、前記補間係数算出部への前記第１フィールドの前記各入力ライン上の全画素データについて前記第１補間画素値を算出する度に前記第１フィールドの前記入力ラインを次に切り換えさせ、前記補間係数算出部への前記第２フィールドの前記各入力ライン上の全画素データについて前記第２補間画素値を算出する度に前記第２フィールドの前記入力ラインを次に切り換えさせる入力ライン切換手段と、を備えるものである。
【００１０】
請求項４に係る発明は、請求項１〜３の何れか１項に記載の画像処理装置であって、前記入力ラインとして前記画像データの水平方向のラインを用いるものである。
【００１１】
そして請求項５に係る発明は、請求項１〜４の何れか１項に記載の画像処理装置であって、前記画像サイズの拡大率をＥｘ、前記第１補間係数の初期値をＧ１、前記第２補間係数の初期値をＧ２、前記拡大率に対応する値をＶ_RATIO、前記ライン間隔に対応する単位長をＰ_BASEで表すとき、前記値Ｖ_RATIOおよび前記初期値Ｇ２が次式、
Ｇ２＝Ｖ_RATIO／２±Ｇ１／２（１）
Ｖ_RATIO＝Ｐ_BASE／Ｅｘ（２）
に従って算出されるものである。
【００１２】
次に、請求項６に係る発明は、偶数番目ラインおよび奇数番目ラインの一方のラインからなる第１フィールドと他方のラインからなる第２フィールドとで構成される画像データの画像サイズを変更する画像処理方法であって、（ａ）所定の規則により、前記第１及び第２フィールドにそれぞれ対応し、互いに異なる値をもつ第１及び第２補間係数を算出する工程と、（ｂ）前記第１フィールドの２本の入力ライン上の画素データから前記第１補間係数を用いて、前記画像サイズ変更後の前記画像データの前記第１フィールドの第１補間画素値を算出し、前記第２フィールドの２本の入力ライン上の画素データから前記第２補間係数を用いて、前記画像サイズ変更後の前記画像データの前記第２フィールドの第２補間画素値を算出する工程と、を備えることを特徴とするものである。
【００１３】
請求項７に係る発明は、請求項６記載の画像処理方法であって、前記工程（ａ）において、前記所定の規則により、前記第１及び第２補間係数の初期値を互いに異なる値に設定し、且つ前記第１及び第２補間係数のそれぞれを前記初期値を起点として入力ライン毎に順次変化させて算出するものである。
【００１４】
請求項８に係る発明は、請求項６または請求項７記載の画像処理方法であって、前記工程（ａ）は、（ａ−１）前記第１フィールドの先頭ラインが入力する度に前記第１補間係数の初期値を選択し、前記第２フィールドの先頭ラインが入力する度に前記第２補間係数の初期値を選択する工程と、（ａ−２）前記工程（ａ−１）で選択された前記第１補間係数の前記初期値を起点とし、前記画像サイズの拡大率に対応した値を当該初期値に前記入力ライン毎に順次加算して前記第１補間係数を算出し、前記工程（ａ−１）で選択された前記第２補間係数の前記初期値を起点とし、前記画像サイズの拡大率に対応した値を当該初期値に前記入力ライン毎に順次加算して前記第２補間係数を算出する工程と、（ａ−３）前記工程（ａ−２）で算出された前記第１補関係数が前記各フィールドのライン間隔に対応する単位長を超えた場合には前記第１補間係数から前記単位長を減算した値を前記第１補間係数として出力し、前記工程（ａ−２）で算出された前記第２補関係数が前記単位長を超えた場合には前記第２補間係数から前記単位長を減算した値を前記第２補間係数として出力する工程と、（ａ−４）前記工程（ｂ）において、前記第１フィールドの前記各入力ライン上の全画素データについて前記第１補間画素値を算出する度に前記第１フィールドの前記入力ラインを次に切り換え、前記工程（ｂ）において、前記第２フィールドの前記各入力ライン上の全画素データについて前記第２補間画素値を算出する度に前記第２フィールドの前記入力ラインを次に切り換える工程と、を備えものである。
【００１５】
請求項９に係る発明は、請求項６〜８の何れか１項に記載の画像処理方法であって、前記工程（ａ）において、前記入力ラインとして前記画像データの水平方向のラインを用いるものである。
【００１６】
そして請求項１０に係る発明は、請求項６〜９の何れか１項に記載の画像処理方法であって、前記工程（ａ）において、前記画像サイズの拡大率をＥｘ、前記第１補間係数の初期値をＧ１、前記第２補間係数の初期値をＧ２、および前記拡大率に対応する値をＶ_RATIO、前記ライン間隔に対応する単位長をＰ_BASEで表すとき、前記値Ｖ_RATIOおよび前記初期値Ｇ２を次式、
Ｇ２＝Ｖ_RATIO／２±Ｇ１／２（１）
Ｖ_RATIO＝Ｐ_BASE／Ｅｘ（２）
に従って算出するものである。
【００１７】
【発明の実施の形態】
以下、本発明の種々の実施の形態について説明する。
【００１８】
＜全体構成＞図１は、本発明の実施の形態に係る画像処理装置１の全体構成図である。この画像処理装置１は、第１フィールド内または第２フィールド内で垂直方向に隣接する第１入力ライン上および第２入力ライン上の画素データを用いて補間ライン上の補間画素値を算出する画素補間部２と、垂直方向へ画像サイズを拡大する補間処理に利用される補間係数α（０＜α＜単位長；αは実数）および補間係数β（β＝単位長−α）を算出する補間係数算出部３とを備えて構成される。
【００１９】
この画像処理装置１は、フレーム・メモリ（図示せず）に格納されたビデオ信号を第１フィールドおよび第２フィールドの各フィールド毎に読み込んで画像処理を実行する。尚、第１フィールドとは、奇数番目ラインからなる奇数フィールドと偶数番目ラインからなる偶数フィールドとの一方のフィールド、第２フィールドは他方のフィールドである。本実施の形態では、ビデオ信号は、「Ｒ（赤）」，「Ｇ（緑）」，「Ｂ（青）」の３原色成分からなるＲＧＢ成分から、輝度信号Ｙと色差信号Ｃｂ，ＣｒとからなるＹＣｂＣｒ成分へ色空間変換されている。
【００２０】
前記画素補間部２には、フレーム・メモリから転送された２本の水平ライン（以下、単に「ライン」と呼ぶ。）上の画素データがそれぞれ、第１入力ライン上および第２入力ライン上の画素データとして同期して入力する。このために２本のライン・メモリ（図示せず）が設けられている。すなわち、ｐ番目（ｐ：２以上の整数）ライン上の画素データが第１入力ライン上のデータとして画素補間部２に入力する場合、その画素データは第１のライン・メモリにも転送され記憶される。そして、次のｐ＋１番目ライン上の画素データが第１入力ライン上のデータとして入力する時に、その第１のライン・メモリに記憶された画素データが読み出されて第２入力ライン上のデータとして入力する。この時、更に第１のライン・メモリから読み出された画素データを第２のライン・メモリに記憶しておくと、第１のライン・メモリに記憶された画素データを第１入力ライン上のデータとし、第２のライン・メモリに記憶された画素データを第２入力ライン上のデータとして読出し、画素補間部２に入力させることができる。
【００２１】
上記補間係数算出部３から画素補間部２に出力される補間係数αは第１入力ラインに対応付けされ、補間係数βは、第２入力ラインに対応付けされる数値である。すなわち、図２に示すように第１入力ラインＬ１上の画素値をＰ１、第２入力ラインＬ２上の画素値をＰ２で示すとき、補間画素値Ｐ_IはＰ_I＝α・Ｐ１＋β・Ｐ２で算出される。尚、図２中、記号「○」は第１フィールド内の画素、記号「△」は補間画素を示しており、第２フィールド内の画素に対しても同様にして補間画素値が生成される。
【００２２】
図３は、上記補間係数算出部３の回路構成の一例を示す図である。尚、図３中、セレクタＳＥＬ１〜ＳＥＬ４の入力端子のうち、「０」を付した端子は当該セレクタに「Ｌ（Low）」レベルの制御信号が入力した時に選択される端子、「１」を付した端子は当該セレクタに「Ｈ（High）」レベルの制御信号が入力した時に選択される端子である。
【００２３】
図３に示すように、補間係数算出部３は、第１フィールドの先頭ラインに対応する補間係数の初期値（８ビット値）を記憶するレジスタＲＥＧ１と、第２フィールドの先頭ラインに対応する補間係数の第２の初期値（８ビット値）を記憶するレジスタＲＥＧ２とを備えている。尚、本実施の形態では、第１フィールドもしくは第２フィールドのライン間隔に対応する値を１２８（０ｘ８０）に設定し、この値を単位長Ｐ_BASEとして扱う。ここで「０ｘ」は１６進法表記を指す接頭記号である。
【００２４】
またレジスタＲＥＧ３には、画像データの垂直方向への拡大率Ｅｘに対応した、０〜１２８の範囲内の値（ピッチ）Ｖ_RATIO（８ビット値）が記憶される。本実施の形態では、レジスタＲＥＧ１には初期値Ｇ１として単位長Ｐ_BASE（＝１２８＝０ｘ８０）の値が記憶され、レジスタＲＥＧ２には次式（１）に従って算出される初期値Ｇ２が記憶される。
【００２５】
Ｇ２＝Ｖ_RATIO／２±Ｇ１／２（１）
上式（１）中の値Ｖ_RATIOは次式（２）に従って算出される。
【００２６】
Ｖ_RATIO＝Ｐ_BASE／Ｅｘ（２）
本実施の形態では、図３に示す回路構成と適合するように上式（１）として次式（１ａ）が採用される。
【００２７】
Ｇ２＝Ｖ_RATIO／２＋Ｇ１／２（１ａ）
例えば、拡大率Ｅｘとして１．０，１．５，２．０が指定されたとき、上式（２）に従ってＶ_RATIOは、それぞれ１２８（０ｘ８０），８５（０ｘ５５），６４（０ｘ４０）に算出される。但し、小数点以下の数値は切り捨てられる。よって拡大率Ｅｘが１．０，１．５，２．０のとき、初期値Ｇ２は、上式（１ａ）を用いてそれぞれ１２８（０ｘ８０）、１０７（０ｘ６ｂ）、９６（０ｘ６０）に自動的に設定される。従って、上式（１），（２）を用いることで拡大率（Ｅｘ）を指定すれば自動的にレジスタＲＥＧ２，ＲＥＧ３に記憶する値を算出することが可能となる。
【００２８】
前記セレクタＳＥＬ１は、タイミングジェネレータ（図示せず）またはＣＰＵ（中央処理装置）から伝達される選択制御信号ＣＳ１に従って、レジスタＲＥＧ１に記憶された初期値とレジスタＲＥＧ２に記憶された初期値との一方を選択して出力する。選択制御信号ＣＳ１が「Ｌ」レベルにあるとき、セレクタＳＥＬ１はレジスタＲＥＧ１に格納された初期値を選択してセレクタＳＥＬ２に出力し、他方、選択制御信号ＣＳ１が「Ｈ」レベルにあるとき、セレクタＳＥＬ１はレジスタＲＥＧ２に格納された初期値を選択してセレクタＳＥＬ２に出力する。
【００２９】
また加算器Ｐ１は、レジスタＲＥＧ３に格納された設定値Ｖ_RATIOと、セレクタＳＥＬ３から出力された値とを加算した加算値をセレクタＳＥＬ２および比較回路ＣＭＰ１に出力する。前記比較回路ＣＭＰ１は、加算器Ｐ１から出力された加算値と単位長（０ｘ８０）とを比較し、当該加算値が単位長未満の間は「Ｈ」レベル、当該加算値が単位長以上になった時は「Ｌ」レベルのライン信号ＳＬＮをＤＭＡ（ダイレクト・メモリ・アクセス）コントローラなどに出力する。ＤＭＡコントローラなどは、ライン信号ＳＬＮのレベルに基づいて上記第１および第２入力ラインを次のラインの組に切り換えるか、再度同じラインの組を使用するかを制御する。
【００３０】
前記セレクタＳＥＬ２は、タイミングジェネレータまたはＣＰＵから伝達されるリセット信号Ｖ_RSTの信号レベルが「Ｈ」レベルにあるときにセレクタＳＥＬ１から出力される初期値を選択してフリップ・フロップＦ／Ｆに出力する。他方、リセット信号Ｖ_RSTの信号レベルが「Ｌ」レベルにあるとき、すなわち画素補間部２に同一フィールド内の画素データが入力する間は、加算器Ｐ１から出力される加算値を選択してフリップ・フロップＦ／Ｆに出力する。
【００３１】
前記フリップ・フロップＦ／Ｆは、クロック信号ＣＬＫと同期して動作し、論理積素子１０を介して入力するイネーブル信号Ｌ_ENによりセレクタＳＥＬ２から伝達される値を入力ライン毎に保持してセレクタＳＥＬ３、セレクタＳＥＬ４、減算器Ｓ２および比較回路ＣＭＰ２に出力する。またその値は、前記第１および第２入力ラインの属するフィールドが第１フィールドと第２フィールドとの一方から他方への切換時に出力されるリセット信号Ｖ_RSTを受けてリセットされる。尚、インバータ１５には、画素補間部２への第１および第２入力ライン上の画素データの入力を停止させる時に「Ｈ」レベルの停止信号Ｄ_Aが入力し、その時以外には「Ｌ」レベルの信号が入力する。よってインバータ１５は前記停止信号Ｄ_Aをレベル反転した反転信号を論理積素子１０に出力し、論理積素子１０はその反転信号とイネーブル信号Ｌ_ENとを論理積演算した信号をフリップ・フロップＦ／Ｆのイネーブル端子に出力する。
【００３２】
比較回路ＣＭＰ２は、前記フリップ・フロップＦ／Ｆから伝達された値と単位長（０ｘ８０）とを比較し、その値が単位長を超えている場合は「Ｈ」レベル信号を、その値が単位長以下の場合は「Ｌ」レベル信号を論理和素子１４，１６に出力する。また比較回路ＣＭＰ３は、前記フリップ・フロップＦ／Ｆから出力された値が単位長に一致した時点で「Ｈ」レベル信号を論理和素子１４，１６に出力する。論理和素子１４，１６は、前記比較回路ＣＭＰ２，ＣＭＰ３の双方から出力された信号を論理和演算して得られる選択信号をセレクタＳＥＬ３，ＳＥＬ４に出力し、セレクタＳＥＬ３は、その選択信号が「Ｌ」レベルにある場合は、フリップ・フロップＦ／Ｆから直接伝達される値を選択して加算器Ｐ１に出力し、他方、その選択信号が「Ｈ」レベルにある場合は、減算器Ｓ２から伝達される値を選択して加算器Ｐ１に出力する。
【００３３】
またセレクタＳＥＬ４は、論理和素子１６から入力する選択信号が「Ｈ」レベルの場合は、減算器Ｓ２から伝達された値を選択し、当該値を上記補間係数αとして画素補間部２に出力し、他方、比較回路ＣＭＰ２から出力された信号レベルが「Ｌ」の場合は、フリップ・フロップＦ／Ｆから直接伝達された値を選択し、当該値を上記補間係数αとして画素補間部２に出力する。減算器Ｓ１は、単位長（０ｘ８０）から前記補間係数αを減算して補間係数βを生成し、画素補間部２に出力する。このようにして補間係数α，βが画素補間部２に出力される。
【００３４】
次に図４は、画素補間部２の回路構成の例を示す図であり、画素補間部２における処理は次の通りである。画素補間部２は、上記フレーム・メモリから読み出されたＹＣｂＣｒ成分（２４ビット値）の輝度信号Ｙ、色差信号Ｃｂ，Ｃｒの各色成分（８ビット値）について画素補間（解像度変換）を実行する。そのため画素補間部２は、Ｙ成分について画素補間処理を実行するＹチャンネル２０と、Ｃｂ成分およびＣｒ成分についてそれぞれＹ成分と同様に画素補間処理を実行するＣｂチャンネル２１およびＣｒチャンネル２２とを備えている。Ｙチャンネル２０は、論理積素子１１を介して入力する第２入力ライン上の画素データのＹ成分に補間係数βを乗算する乗算器Ｍ２と、論理積素子１２を介して入力する第１入力ライン上の画素データのＹ成分に補間係数αを乗算する乗算器Ｍ１と、乗算器Ｍ１，Ｍ２の双方から伝達された各値を加算して得られる補間画素値を出力する加算器Ｐ２とから構成される。尚、本実施の形態では、画像データをＲＧＢ成分からＹＣｂＣｒ成分に変換したためＹＣｂＣｒ成分の画素補間処理を実行しているが、他の色空間成分、例えば、ＲＧＢ成分や、ＮＴＳＣ（National Television System Commitee）方式で採用されているＹＵＶ成分やＹＩＱ成分などの各色成分について補間画素値を算出しても構わない。また、上述したように、ＣＰＵなどからインバータ１５に「Ｈ」レベルの停止信号Ｄ_Aが入力すると、論理積素子１１，１２に「Ｌ」レベル信号が入力し画素補間部２への画素データの入力は停止して、画素補間処理は停止する。
【００３５】
＜動作＞以上の構成を有する画像処理装置１の動作例について以下に詳述する。図５および図６は、垂直方向に２倍に拡大された画像データを示す説明図であり、図５は、ｋ＝０，…，２ｎ（ｎ：１以上の自然数）を付した入力ラインからなる第１フィールド（偶数フィールド）を、図６は、ｋ＝１，…，２ｎ＋１を付した入力ラインからなる第２フィールド（奇数フィールド）をそれぞれ拡大した時の補間データを示す図である。尚、図５と図６において、補間ラインの右側における括弧中の数値は当該第１入力ライン上の画素データに重み付けする補間係数αを示している。
【００３６】
先ず、画像データの拡大率が指定される。以下、画像データを垂直方向に２倍に拡大する場合を想定し、垂直方向の拡大率ＥｘをＥｘ＝２．０に設定する。
【００３７】
次にＣＰＵは上式（１ａ），（２）を用いてレジスタＲＥＧ２，ＲＥＧ３に格納する初期値Ｇ２とピッチＶ_RATIOとを算出する。これにより第１フィールドに対応する補間係数の初期値Ｇ１、ピッチＶ_RATIO、および第２フィールドに対応する補間係数の初期値Ｇ２は、（Ｇ１，Ｖ_RATIO，Ｇ２）＝（１２８，６４，９６）に設定される。これら値はＣＰＵからレジスタＲＥＧ１〜ＲＥＧ３に転送され記憶される。
【００３８】
次に、ＤＭＡ転送などによりフレーム・メモリから画素補間部２に上記第１入力ライン上の画素データとして、第１フィールドの先頭ライン（０番目ライン；ｋ＝０）上の画素データが順次入力する。上記第２入力ライン上の画素データは全画素値が零値からなる仮想ライン（ｋ＝−２）上のデータとして扱われる。この時、セレクタＳＥＬ１は前記タイミングジェネレータまたはＣＰＵなどから「Ｈ」レベルの選択制御信号ＣＳ１を受けることでレジスタＲＥＧ１に記憶した初期値Ｇ１（＝１２８）を選択して読み込み、セレクタＳＥＬ２に出力する。またセレクタＳＥＬ２は上記リセット信号Ｖ_RSTを受けると、セレクタＳＥＬ１から伝達された初期値Ｇ１を選択してフリップ・フロップＦ／Ｆに出力する。フリップ・フロップＦ／Ｆは、画素補間部２に同一ライン上の画素データが入力している間、その値（１２８）を保持して出力する。
【００３９】
次いで、比較回路ＣＭＰ２は、前記フリップ・フロップＦ／Ｆから伝達された初期値Ｇ１（＝０ｘ８０）と単位長（０ｘ８０）とを比較し、「Ｌ」レベル信号をセレクタＳＥＬ４に出力すると同時に論理和素子１４，１６に出力する。他方、比較回路ＣＭＰ３は、前記フリップ・フロップＦ／Ｆから伝達された初期値Ｇ１と単位長とを比較し、双方が一致するため「Ｈ」レベル信号を発する。よって、論理和素子１４，１６は「Ｈ」レベルの選択信号を出力するから、セレクタＳＥＬ３，ＳＥＬ４は共に、減算器Ｓ２から出力される値（零値）を「１」側端子から選択して出力する。よって、セレクタＳＥＬ４は補間係数αとして零値を出力し、減算器Ｓ１は補間係数βとして１２８（＝単位長−α）を出力する。
【００４０】
そして、画素補間部２は、図５に示すように、上述した手順で第１入力ライン（０番目ライン；ｋ＝０）上の画素データに補間係数α（＝零）を乗算（重み付け）し、仮想ライン（ｋ＝−２）上の画素データに補間係数β（＝１２８）を乗算して平均化した補間データからなる補間ラインＥ０ａを出力する。図５中、各補間ラインの右側に付した括弧内の数値は、当該第１入力ライン上の画素データに重み付ける補間係数αの値である。ここで、図５中の補間ラインは、２本の入力ライン間において（補間係数β）：（補間係数α）の比率で内分した位置に引かれる。すなわち、ｋ番目ラインに対応する補間係数がα、ｋ＋２番目ラインに対応する補間係数がβである場合、これら２本の入力ラインから生成される補間ラインは、ｋ番目ラインとｋ＋２番目ラインとの間にβ：αの比率の内分線となる。従って、入力ラインに重み付ける補間係数の値が大きい程、当該補間ラインはその入力ライン近くに配置される。図６〜図１０でも以下、同様である。
【００４１】
このように画素補間部２に０番目ライン上と仮想ライン上との画素データが入力して両ライン間の補間画素データが算出される間、比較回路ＣＭＰ１には、加算器Ｐ１から、セレクタＳＥＬ３から伝達された補間係数α（＝零）とレジスタＲＥＧ３内のピッチ（６４）とを加算した加算値（６４）が入力するから、比較回路ＣＭＰ１は「Ｈ」レベルのライン信号ＳＬＮを出力する。
【００４２】
尚、ＤＭＡコントローラなどは、原則処理として、前記ライン信号ＳＬＮのレベルが「Ｈ」の場合、次に画素補間部２に入力させるラインの組として、ライン番号が同じ現在の入力ラインの組を再度選択させ、他方、ライン信号ＳＬＮのレベルが「Ｌ」の場合、次に画素補間部２に入力させるラインの組として、ライン番号が１段増加した新たな入力ラインの組を選択させるように制御する。但し、例外処理として、偶数フィールドの先頭ラインが第１入力ラインとして入力している場合、ライン信号ＳＬＮのレベルが「Ｈ」でも、次の補間ラインを算出する際、入力ラインの組として新たなラインの組が選択される。今、ライン信号ＳＬＮのレベルは「Ｈ」であるが、第１入力ラインとして偶数フィールドの先頭ライン（ｋ＝０）が入力しているから、次の補間ラインを算出する際には２番目ライン（第１入力ライン）と０番目ライン（第２入力ライン）との組が選択される。
【００４３】
従って、上記補間ラインＥ０ａ上の全ての補間画素値が算出された後、次の第１入力ラインとして２番目ライン（ｋ＝２）上の画素データ、第２入力ラインとして０番目ライン（ｋ＝０）上の画素データがそれぞれ画素補間部２に入力する。
【００４４】
他方、セレクタＳＥＬ２は、加算器Ｐ１から出力された加算値（６４）を選択してフリップ・フロップＦ／Ｆに出力し、フリップ・フロップＦ／Ｆはその値（６４）を保持して比較回路ＣＭＰ２，ＣＭＰ３に出力する。比較回路ＣＭＰ２，ＣＭＰ３は共に、フリップ・フロップＦ／Ｆから伝達された値（６４）と単位長（１２８）とを比較して「Ｌ」レベル信号を論理和素子１４，１６とに出力するから、セレクタＳＥＬ３，ＳＥＬ４は共に「０」側端子から入力する値（６４）を選択し、補間係数αとして画素補間部２および減算器Ｓ１に出力する。また減算器Ｓ１は、補間係数βとして６４の値を画素補間部２に出力する。
【００４５】
従って、図５に示すように、画素補間部２は、２番目ラインに補間係数α（＝６４）を重み付けし，０番目ラインに補間係数β（＝６４）を重み付けして得られる補間ラインＥ２ａを出力する。図５中、補間ラインＥ２ａは、０番目ラインと２番目ラインとの間の１：１の内分位置に引かれている。
【００４６】
また画素補間部２に２番目ライン上と０番目ライン上の画素データが入力して両ライン間の補間画素データが算出される間、比較回路ＣＭＰ１には、加算器Ｐ１から加算値（１２８）が入力するから、比較回路ＣＭＰ１は「Ｌ」レベルのライン信号ＳＬＮを出力する。従って、上述の原則処理が適用されることで、次の入力ラインの組として４番目ライン（第１入力ライン）と２番目ライン（第２入力ライン）とが選択される。
【００４７】
続いて、図５に示す補間ラインＥ４ａ，Ｅ４ｂ，…が上述と同様の手順で入力ライン毎に順次算出された後に、第１フィールドに対する画素補間処理が終了する。
【００４８】
次に、上記第１フィールドの場合と同様に、第２フィールドに補間処理を施した結果を図６に示す。図６に示すように、画素補間部２は、第１入力ラインである１番目ライン（ｋ＝１）に補間係数α（＝９６）を重み付けし、第２入力ラインであって全画素値が零値からなる仮想ライン（ｋ＝−１）に補間係数β（＝３２）を重み付けして得られる補間ラインＯ１ａを出力する。次に、第１入力ラインとして入力する３番目ライン（ｋ＝３）に補間係数α（＝３２）を重み付けし、第２入力ラインとして入力する１番目ラインに補間係数β（＝９６）を重み付けして得られる補間ラインＯ３ａを出力する。以下、第１入力ラインとして入力する２ｍ＋３番目ライン（ｍ：０以上の整数）に補間係数α（＝３２）を重み付けし、第２入力ラインとして入力する２ｍ＋１番目ラインに補間係数β（＝９６）を重み付けして得られる補間ラインＯ３ａ，Ｏ５ａ，Ｏ７ａ，…と、第１入力ラインとして入力する２ｍ＋３番目ラインに補間係数α（＝９６）を重み付けし、第２入力ラインとして入力する２ｍ＋１番目ラインに補間係数β（＝３２）を重み付けして得られる補間ラインＯ３ｂ，Ｏ５ｂ，Ｏ７ｂ，…とが画素補間部２から算出される。
【００４９】
図７は、図５および図６に示した各補間ラインを合成した補間フレームを示す説明図である。同図に示す通り、補間フレームでは、破線で示される偶数ラインＥ２ａ，Ｅ４ａ，Ｅ４ｂ，…と、一点鎖線で示される奇数ラインＯ１ａ，Ｏ３ａ，Ｏ３ｂ，…とが重なること無く、位相が１８０°ずれた状態で交互に配置される。これは、第１フィールドに対応する補間係数の初期値（１２８）と、第２フィールドに対応する補間係数の初期値（９６）とを異なる値に設定したため、補間後の第１フィールドに対する補間後の第２フィールドの先頭ラインの位置がオフセットされたからである。このような補間フィールドにより、画像を表示する際にラインを横断する斜線や境界線がギザギザ状に見える画質劣化は改善され、良質な拡大画像を表示することが可能となる。
【００５０】
次に、上記画像処理装置１を用いて画像データを垂直方向に１．５倍に拡大する場合について説明する。
【００５１】
先ず、画像データの拡大率が１．５倍（Ｅｘ＝１．５）に設定され、次いで、ＣＰＵは上式（１ａ），（２）を用いてレジスタＲＥＧ２，ＲＥＧ３に格納する初期値Ｇ２とピッチＶ_RATIOとが算出される。これにより第１フィールドに対応する補間係数の初期値Ｇ１、ピッチＶ_RATIO、および第２フィールドに対応する補間係数の初期値Ｇ２は、（Ｇ１，Ｖ_RATIO，Ｇ２）＝（１２８，８５，１０７）に設定される。これら値はＣＰＵからレジスタＲＥＧ１〜ＲＥＧ３に転送され記憶される。これ以後の処理は、画像データを垂直方向に２倍に拡大した場合の上述の処理と同様である。
【００５２】
図８〜図１０は、垂直方向に１．５倍に拡大された画像データの補間ラインを示す説明図であり、図８は、ｌ＝０，…，２ｎ（ｎ：１以上の整数）を付した入力ラインからなる第１フィールド（偶数フィールド）を、図９は、ｌ＝１，…，２ｎ＋１を付した入力ラインからなる第２フィールド（奇数フィールド）をそれぞれ拡大した時の補間フィールドを示す図である。尚、図８および図９中、ｌ＝−２，−１を付したラインは全画素値が零値からなる仮想ラインである。また、上記図５および図６と同様に、補間ラインの右側の括弧中の数値は当該第１入力ラインに対応する補間係数αを示している。
【００５３】
また、図１０は、補間後の第１フィールドおよび第２フィールドを合成して得られる補間フレームを示す図である。同図に示す通り、補間後の第１フィールドに対して補間後の第２フィールドの先頭ラインの位置がオフセットされているため、補間フレームでは、破線で示される偶数ラインＥ２ａ，Ｅ４ａ，Ｅ４ｂ，…と、一点鎖線で示される奇数ラインＯ１ａ，Ｏ３ａ，Ｏ５ａ，Ｏ５ｂ，…とが重なること無く、位相が１８０°ずれた状態で交互に配置される。これにより、画像データを２倍に拡大する場合と同じく、ラインを横断する斜線や境界線がギザギザ状に見えたり、垂直解像度が低下して輪郭線がぼやけたりする画質劣化は改善され、良質な拡大動画像を表示することが可能となる。
【００５４】
以上、画像データの垂直方向への拡大率が１．５と２．０の場合について説明したが、本実施の形態に係る画像処理装置１は１．０〜２．０の範囲内の任意の拡大率に適用できる。
【００５５】
【発明の効果】
以上の如く、本発明の請求項１に係る画像処理装置および請求項６に係る画像処理方法によれば、ラインを横断する斜線や境界線がギザギザ状に見える画質劣化を改善し、良質な拡大画像を表示することが可能となる。
【００５６】
また請求項２および請求項７によれば、上記第１フィールドと上記第２フィールドとで上記補間係数の初期値が異なるため、両者間で全ての補間係数を異なる値で算出することが可能となる。これにより上述の画質劣化を防止することが可能となる。
【００５７】
また請求項３および請求項８によれば、上記第１フィールドおよび第２フィールドに対応する補間係数の初期値を指定すると、それら初期値は各フィールドの先頭ラインが入力する度に読み出される。よって、上記第１フィールドと第２フィールドとの各補間係数の初期値を確実に指定でき、上述の画質劣化を確実に防止することが可能となる。
【００５８】
また請求項４および請求項９によれば、特に水平ラインを横断する斜線や輪郭線がギザギザ状に見える画質劣化を抑制することが可能となる。
【００５９】
また請求項５および請求項１０によれば、画像データの拡大率（Ｅｘ）を指定するだけで、補間係数の初期値Ｇ２や値Ｖ_RATIOを自動的に決定できる。よって、これら値を用いて補間画素値を算出することで、上述の画質劣化を確実に防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る画像処理装置の全体構成を示す回路図である。
【図２】実施の形態に係る画像処理装置における画素補間法の例を示す説明図である。
【図３】実施の形態に係る画像処理装置の補間係数算出部の構成を示す回路図である。
【図４】実施の形態に係る画像処理装置の画素補間部の構成を示す回路図である。
【図５】偶数フィールドを垂直方向に２倍に拡大した補間フィールドを示す説明図である。
【図６】奇数フィールドを垂直方向に２倍に拡大した補間フィールドを示す説明図である。
【図７】図５に示す第１フィールドと図６に示す第２フィールドとを合成した補間フレームを示す説明図である。
【図８】偶数フィールドを垂直方向に１．５倍に拡大した補間フィールドを示す説明図である。
【図９】奇数フィールドを垂直方向に１．５倍に拡大した補間フィールドを示す説明図である。
【図１０】図８に示す第１フィールドと図９に示す第２フィールドとを合成した補間フレームを示す説明図である。
【図１１】プログレッシブ形式の画像データの補間画素値の算出方法の例を示す図である。
【図１２】インターレース形式の画像データの補間画素値の算出方法の例を示す図であり、（ａ）は偶数フィールド内補間の例、（ｂ）は奇数フィールド内補間の例を示す図である。
【符号の説明】
１画像処理装置
２画素補間部
３補間係数算出部
２０Ｙチャンネル
２１Ｃｂチャンネル
２２Ｃｒチャンネル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing apparatus that changes the size of image data captured by an image sensor mounted on a digital camera or the like.
[0002]
[Prior art]
An image signal captured by a digital video camera is converted into a digital signal, and then subjected to various image processing such as pixel interpolation, color space conversion, edge enhancement and filtering, and is displayed on a display device such as a liquid crystal monitor. Is done. When the image is reduced and displayed on the display device, an image obtained by thinning a predetermined number of horizontal lines and vertical lines from the image signal is displayed. When the image is enlarged and displayed on the display device, each frame of the image signal is displayed. Interpolation lines are interpolated between the horizontal lines or the vertical lines constituting the.
[0003]
In general, when image data displayed in interlaced (interlaced scanning) format, such as NTSC (National Television System Committee) standard television signals, is enlarged vertically, even-numbered horizontal lines (even-numbered lines) in one frame And the second field consisting of odd horizontal lines (odd lines) are stored in the frame memory. Then, the pixel data of each horizontal line is read from the frame memory in a progressive (sequential scanning) format, and the image data after enlargement is performed by performing intra-frame interpolation that interpolates interpolation lines between the horizontal lines by a linear interpolation method or the like. Is stored in the frame memory and the enlarged image data is read out from the memory in an interlaced format, so that an enlarged image is displayed. For example, as shown in FIG. 11, the nth (n ≧ 0) horizontal line L _X And n + 1st horizontal line L _Y Interpolation line L between _I The interpolation line L _I The upper interpolation pixel value Z1 refers to the pixel values X1 and Y1 on the upper and lower lines of the interpolation pixel, and Z1 = α · X1 + (1−α) · Y1 (0 <α <1: interpolation ratio). Calculated. In FIG. 11, the symbol “◯” indicates a pixel in the first field, “□” indicates a pixel in the second field, and “Δ” indicates an interpolated pixel.
[0004]
However, since the intra-frame interpolation requires an area for temporarily storing the enlarged image data, there is a problem that the size of the frame memory is increased, resulting in high power consumption and high cost. Therefore, when image data is enlarged vertically without using an independent frame memory, intra-field interpolation is performed in which interpolation lines are interpolated between horizontal lines in each field of the first field and the second field. Is done. That is, as shown in FIG. 12A, the horizontal line L in the first field. _X1 , L _X2 Interpolated line L in between _IX And then the second field L as shown in FIG. _Y1 , L _Y2 Interpolated line L in between _IY Is interpolated to generate an enlarged image of one frame for each field.
[0005]
[Problems to be solved by the invention]
However, in the enlarged image by the intra-field interpolation, the image quality is deteriorated such that the vertical resolution is lowered and the contour line is blurred and the oblique line crossing the horizontal line looks jagged as compared with the intra-frame interpolation. There was a problem that it was likely to occur.
[0006]
In view of the above problems, the present invention intends to solve an image processing apparatus and an image processing capable of suppressing the above-described image quality degradation, in particular, a problem that a diagonal line crossing a horizontal line looks jagged even when the image size is enlarged. The point is to provide a method.
[0007]
[Means for Solving the Problems]
In order to solve the above problem, the invention according to claim 1 is directed to an image size of image data including a first field composed of one of even-numbered lines and odd-numbered lines and a second field composed of the other line. An image processing apparatus for changing , First and second corresponding to the first and second fields, respectively. An interpolation coefficient calculator that outputs an interpolation coefficient; and First field From the pixel data on the two input lines First With interpolation factor The first field of the first field of the image data after the image size change Calculate interpolation pixel value The second interpolation pixel value of the second field of the image data after the image size change is calculated from the pixel data on the two input lines of the second field using the second interpolation coefficient. A pixel interpolation unit that performs the interpolation coefficient calculation unit according to the predetermined rule. Each other Have different values The first and second An interpolation coefficient is calculated.
[0008]
The invention according to claim 2 is the image processing apparatus according to claim 1, wherein the predetermined rule is the first rule. And second The initial value of the interpolation coefficient Each other Set different values and said 1st and 2nd Interpolation factor Each of Is calculated by sequentially changing each input line starting from the initial value.
[0009]
The invention according to claim 3 is the image processing apparatus according to claim 1 or 2, wherein the interpolation coefficient calculation unit is configured to input the first line every time the first line of the first field is input. Of interpolation factor Each time an initial value is selected and the first line of the second field is input, the second value Of interpolation factor Selection means for selecting an initial value and selected by the selection means The first interpolation coefficient; Starting from an initial value, a value corresponding to the enlargement ratio of the image size is added to the initial value for each input line, First Calculate interpolation coefficient Then, starting from the initial value of the second interpolation coefficient selected by the selection means, a value corresponding to the enlargement ratio of the image size is added to the initial value for each input line, and the second interpolation coefficient Calculate Adding means to output the output from the adding means First When the complementary number exceeds the unit length corresponding to the line interval of each field, The first The value obtained by subtracting the unit length from the interpolation coefficient is First Output as interpolation coefficient When the second complementary relation number output from the adding means exceeds the unit length, a value obtained by subtracting the unit length from the second interpolation coefficient is output as the second interpolation coefficient. Subtracting means to perform the interpolation coefficient calculation unit In the first field For all pixel data on each input line First Every time an interpolated pixel value is calculated In the first field Next, switch the input line Each time the second interpolation pixel value is calculated for all pixel data on each input line in the second field to the interpolation coefficient calculation unit, the input line in the second field is switched next. Input line switching means.
[0010]
A fourth aspect of the present invention is the image processing apparatus according to any one of the first to third aspects, wherein a horizontal line of the image data is used as the input line.
[0011]
The invention according to claim 5 is the image processing apparatus according to any one of claims 1 to 4, wherein the enlargement ratio of the image size is Ex, and the first 1 supplement The initial value of the inter-coefficient is G1, 2 supplements The initial value of the interval coefficient is G2, and the value corresponding to the magnification is V _RATIO , P is a unit length corresponding to the line interval. _BASE The value V _RATIO And the initial value G2 is:
G2 = V _RATIO / 2 ± G1 / 2 (1)
V _RATIO = P _BASE / Ex (2)
It is calculated according to
[0012]
Next, the invention according to claim 6 is an image for changing an image size of image data composed of a first field composed of one of even-numbered lines and odd-numbered lines and a second field composed of the other lines. (A) according to a predetermined rule, the first method as well as Second field Corresponding to each other Have different values 1st and 2nd Calculating an interpolation coefficient; and (b) said First field From the pixel data on the two input lines First With interpolation factor The first field of the first field of the image data after the image size change Calculate interpolation pixel value The second interpolation pixel value of the second field of the image data after the image size change is calculated from the pixel data on the two input lines of the second field using the second interpolation coefficient. And a step of performing.
[0013]
The invention according to claim 7 is the image processing method according to claim 6, wherein in the step (a), the predetermined rule is used. , The first And second The initial value of the interpolation coefficient Each other Set different values, and 1 and 2 Interpolation factor Each of Is calculated by sequentially changing each input line starting from the initial value.
[0014]
The invention according to an eighth aspect is the image processing method according to the sixth or seventh aspect, wherein the step (a) includes: (a-1) each time the first line of the first field is input. 1 Of interpolation factor Each time an initial value is selected and the first line of the second field is input, the second value Of interpolation factor A step of selecting an initial value, and (a-2) selected in the step (a-1). Of the first interpolation coefficient Starting from the initial value, a value corresponding to the enlargement ratio of the image size is sequentially added to the initial value for each input line. First Calculate interpolation coefficient Then, starting from the initial value of the second interpolation coefficient selected in the step (a-1), a value corresponding to the enlargement ratio of the image size is sequentially added to the initial value for each input line. Calculate the second interpolation coefficient And (a-3) the step calculated in the step (a-2) First If the number of complementary relations exceeds the unit length corresponding to the line interval of each field The first The value obtained by subtracting the unit length from the interpolation coefficient is First Output as interpolation coefficient When the second complementary relation number calculated in step (a-2) exceeds the unit length, a value obtained by subtracting the unit length from the second interpolation coefficient is output as the second interpolation coefficient. And (a-4) in the step (b), In the first field For all pixel data on each input line First Every time an interpolated pixel value is calculated In the first field Switch the input line to In the step (b), every time the second interpolation pixel value is calculated for all pixel data on each input line in the second field, the input line in the second field is switched next. And a process.
[0015]
The invention according to claim 9 is the image processing method according to any one of claims 6 to 8, wherein, in the step (a), a horizontal line of the image data is used as the input line. It is.
[0016]
The invention according to claim 10 is the image processing method according to any one of claims 6 to 9, wherein in the step (a), the enlargement ratio of the image size is Ex, and the first 1 supplement The initial value of the inter-coefficient is G1, 2 supplements The initial value of the interstitial coefficient is G2, and the value corresponding to the magnification is V _RATIO , P is a unit length corresponding to the line interval. _BASE The value V _RATIO And the initial value G2 as
G2 = V _RATIO / 2 ± G1 / 2 (1)
V _RATIO = P _BASE / Ex (2)
According to the calculation.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, various embodiments of the present invention will be described.
[0018]
<Overall Configuration> FIG. 1 is an overall configuration diagram of an image processing apparatus 1 according to an embodiment of the present invention. The image processing apparatus 1 uses the pixel data on the first input line and the second input line adjacent in the vertical direction in the first field or the second field to calculate an interpolation pixel value on the interpolation line. Interpolation unit 2 and interpolation for calculating interpolation coefficient α (0 <α <unit length; α is a real number) and interpolation coefficient β (β = unit length−α) used for interpolation processing for enlarging the image size in the vertical direction And a coefficient calculation unit 3.
[0019]
The image processing apparatus 1 reads a video signal stored in a frame memory (not shown) for each field of the first field and the second field and executes image processing. The first field is one field of an odd field consisting of odd-numbered lines and the even field consisting of even-numbered lines, and the second field is the other field. In the present embodiment, the video signal is composed of a luminance signal Y and color difference signals Cb and Cr from RGB components including three primary color components “R (red)”, “G (green)”, and “B (blue)”. The color space is converted to a YCbCr component consisting of
[0020]
The pixel interpolation unit 2 receives pixel data on two horizontal lines (hereinafter simply referred to as “lines”) transferred from the frame memory on the first input line and the second input line, respectively. Input as pixel data synchronously. For this purpose, two line memories (not shown) are provided. That is, when pixel data on the p-th (p: integer greater than or equal to 2) line is input to the pixel interpolation unit 2 as data on the first input line, the pixel data is also transferred to and stored in the first line memory. Is done. Then, when the pixel data on the next p + 1th line is input as data on the first input line, the pixel data stored in the first line memory is read and used as data on the second input line. input. At this time, if the pixel data read from the first line memory is further stored in the second line memory, the pixel data stored in the first line memory is stored on the first input line. As pixel data, pixel data stored in the second line memory can be read out as data on the second input line and input to the pixel interpolation unit 2.
[0021]
The interpolation coefficient α output from the interpolation coefficient calculation unit 3 to the pixel interpolation unit 2 is associated with the first input line, and the interpolation coefficient β is a numerical value associated with the second input line. That is, as shown in FIG. 2, when the pixel value on the first input line L1 is indicated by P1 and the pixel value on the second input line L2 is indicated by P2, the interpolation pixel value P _I Is P _I = Α · P1 + β · P2. In FIG. 2, the symbol “◯” indicates the pixel in the first field, and the symbol “Δ” indicates the interpolation pixel, and the interpolation pixel value is generated in the same manner for the pixel in the second field. .
[0022]
FIG. 3 is a diagram illustrating an example of a circuit configuration of the interpolation coefficient calculation unit 3. In FIG. 3, among the input terminals of the selectors SEL1 to SEL4, the terminal given “0” is the terminal selected when the “L (Low)” level control signal is input to the selector, “1”. The attached terminal is a terminal that is selected when a control signal of “H (High)” level is input to the selector.
[0023]
As shown in FIG. 3, the interpolation coefficient calculation unit 3 includes a register REG1 that stores an initial value (8-bit value) of an interpolation coefficient corresponding to the first line of the first field, and an interpolation corresponding to the first line of the second field. And a register REG2 for storing a second initial value (8-bit value) of the coefficient. In this embodiment, a value corresponding to the line interval of the first field or the second field is set to 128 (0x80), and this value is set to the unit length P. _BASE Treat as. Here, “0x” is a prefix indicating the hexadecimal notation.
[0024]
The register REG3 stores a value (pitch) V in the range of 0 to 128 corresponding to the enlargement rate Ex in the vertical direction of the image data. _RATIO (8-bit value) is stored. In the present embodiment, the unit length P is stored in the register REG1 as the initial value G1. _BASE A value of (= 128 = 0x80) is stored, and an initial value G2 calculated according to the following equation (1) is stored in the register REG2.
[0025]
G2 = V _RATIO / 2 ± G1 / 2 (1)
Value V in the above formula (1) _RATIO Is calculated according to the following equation (2).
[0026]
V _RATIO = P _BASE / Ex (2)
In the present embodiment, the following expression (1a) is adopted as the above expression (1) so as to be compatible with the circuit configuration shown in FIG.
[0027]
G2 = V _RATIO / 2 + G1 / 2 (1a)
For example, when 1.0, 1.5, and 2.0 are specified as the enlargement ratio Ex, V according to the above equation (2) _RATIO Are calculated as 128 (0x80), 85 (0x55), and 64 (0x40), respectively. However, numbers after the decimal point are rounded down. Therefore, when the enlargement ratio Ex is 1.0, 1.5, and 2.0, the initial value G2 is automatically set to 128 (0x80), 107 (0x6b), and 96 (0x60) using the above equation (1a), respectively. Set to Therefore, the values stored in the registers REG2 and REG3 can be automatically calculated by specifying the enlargement ratio (Ex) by using the above equations (1) and (2).
[0028]
The selector SEL1 selects one of an initial value stored in the register REG1 and an initial value stored in the register REG2 in accordance with a selection control signal CS1 transmitted from a timing generator (not shown) or a CPU (central processing unit). Select and output. When the selection control signal CS1 is at the “L” level, the selector SEL1 selects the initial value stored in the register REG1 and outputs it to the selector SEL2. On the other hand, when the selection control signal CS1 is at the “H” level, SEL1 selects the initial value stored in the register REG2 and outputs it to the selector SEL2.
[0029]
The adder P1 also has a set value V stored in the register REG3. _RATIO And the value output from the selector SEL3 is output to the selector SEL2 and the comparison circuit CMP1. The comparison circuit CMP1 compares the added value output from the adder P1 with the unit length (0x80), and when the added value is less than the unit length, it becomes “H” level, and the added value is greater than the unit length. When this occurs, an “L” level line signal SLN is output to a DMA (direct memory access) controller or the like. The DMA controller or the like controls whether the first and second input lines are switched to the next set of lines or the same set of lines is used again based on the level of the line signal SLN.
[0030]
The selector SEL2 receives a reset signal V transmitted from a timing generator or CPU. _RST The initial value output from the selector SEL1 when the signal level is at the “H” level is selected and output to the flip-flop F / F. On the other hand, the reset signal V _RST When the signal level is at the “L” level, that is, while pixel data in the same field is input to the pixel interpolator 2, the added value output from the adder P1 is selected and the flip-flop F / F is selected. Output.
[0031]
The flip-flop F / F operates in synchronization with the clock signal CLK, and an enable signal L input via the AND element 10. _EN Holds the value transmitted from the selector SEL2 for each input line and outputs it to the selector SEL3, the selector SEL4, the subtractor S2, and the comparison circuit CMP2. The value is the reset signal V output when the field to which the first and second input lines belong is switched from one of the first field and the second field to the other. _RST Will be reset. The inverter 15 has an “H” level stop signal D when the input of the pixel data on the first and second input lines to the pixel interpolation unit 2 is stopped. _A “L” level signal is input at other times. Therefore, the inverter 15 has the stop signal D _A Is output to the AND element 10, and the AND element 10 outputs the inverted signal and the enable signal L _EN Are output to the enable terminal of the flip-flop F / F.
[0032]
The comparison circuit CMP2 compares the value transmitted from the flip-flop F / F with the unit length (0x80), and if the value exceeds the unit length, it outputs an “H” level signal and the value is the unit. If the length is less than or equal to the length, an “L” level signal is output to the OR elements 14 and 16. The comparison circuit CMP3 outputs an “H” level signal to the OR elements 14 and 16 when the value output from the flip-flop F / F matches the unit length. The OR elements 14 and 16 output to the selectors SEL3 and SEL4 a selection signal obtained by performing an OR operation on the signals output from both of the comparison circuits CMP2 and CMP3. ”Level, the value directly transmitted from the flip-flop F / F is selected and output to the adder P1, while when the selection signal is at the“ H ”level, the value is transmitted from the subtractor S2. The selected value is selected and output to the adder P1.
[0033]
The selector SEL4 selects the value transmitted from the subtractor S2 when the selection signal input from the OR element 16 is at the “H” level, and outputs the value to the pixel interpolation unit 2 as the interpolation coefficient α. On the other hand, when the signal level output from the comparison circuit CMP2 is “L”, the value directly transmitted from the flip-flop F / F is selected, and the value is output to the pixel interpolation unit 2 as the interpolation coefficient α. To do. The subtractor S1 generates the interpolation coefficient β by subtracting the interpolation coefficient α from the unit length (0x80), and outputs it to the pixel interpolation unit 2. In this way, the interpolation coefficients α and β are output to the pixel interpolation unit 2.
[0034]
Next, FIG. 4 is a diagram illustrating an example of the circuit configuration of the pixel interpolation unit 2. The processing in the pixel interpolation unit 2 is as follows. The pixel interpolation unit 2 performs pixel interpolation (resolution conversion) on the YCbCr component (24-bit value) luminance signal Y and the color difference signals Cb and Cr (8-bit value) read from the frame memory. . Therefore, the pixel interpolation unit 2 includes a Y channel 20 that performs pixel interpolation processing for the Y component, and a Cb channel 21 and Cr channel 22 that perform pixel interpolation processing for the Cb component and Cr component in the same manner as the Y component, respectively. Yes. The Y channel 20 includes a multiplier M 2 that multiplies the Y component of the pixel data on the second input line that is input via the AND element 11 by the interpolation coefficient β, and a first input line that is input via the AND element 12. A multiplier M1 that multiplies the Y component of the upper pixel data by an interpolation coefficient α, and an adder P2 that outputs an interpolated pixel value obtained by adding the values transmitted from both multipliers M1 and M2. Is done. In this embodiment, since the image data is converted from the RGB component to the YCbCr component, the pixel interpolation processing of the YCbCr component is executed. However, other color space components such as the RGB component, NTSC (National Television System Commitee) are executed. The interpolation pixel value may be calculated for each color component such as a YUV component and a YIQ component adopted in the method. Further, as described above, the stop signal D of “H” level is sent from the CPU or the like to the inverter 15. _A Is input, the “L” level signal is input to the AND elements 11 and 12, the input of the pixel data to the pixel interpolation unit 2 is stopped, and the pixel interpolation process is stopped.
[0035]
<Operation> An operation example of the image processing apparatus 1 having the above configuration will be described in detail below. 5 and 6 are explanatory diagrams showing image data enlarged twice in the vertical direction. FIG. 5 shows an input line with k = 0,..., 2n (n is a natural number of 1 or more). FIG. 6 is a diagram showing interpolation data when the second field (odd field) consisting of input lines with k = 1,..., 2n + 1 is enlarged. 5 and 6, the numerical value in parentheses on the right side of the interpolation line indicates the interpolation coefficient α for weighting the pixel data on the first input line.
[0036]
First, the enlargement ratio of image data is designated. Hereinafter, assuming that the image data is enlarged twice in the vertical direction, the enlargement ratio Ex in the vertical direction is set to Ex = 2.0.
[0037]
Next, the CPU uses the above equations (1a) and (2) to store the initial value G2 and pitch V stored in the registers REG2 and REG3. _RATIO And calculate. Thereby, the initial value G1 of the interpolation coefficient corresponding to the first field, the pitch V _RATIO , And the initial value G2 of the interpolation coefficient corresponding to the second field is (G1, V _RATIO , G2) = (128, 64, 96). These values are transferred from the CPU to the registers REG1 to REG3 and stored.
[0038]
Next, pixel data on the first line of the first field (0th line; k = 0) is sequentially input from the frame memory to the pixel interpolating unit 2 by the DMA transfer or the like as the pixel data on the first input line. . Pixel data on the second input line is treated as data on a virtual line (k = −2) in which all pixel values are zero. At this time, the selector SEL1 receives and selects the initial value G1 (= 128) stored in the register REG1 by receiving the “H” level selection control signal CS1 from the timing generator or CPU, and outputs it to the selector SEL2. The selector SEL2 is connected to the reset signal V _RST When received, the initial value G1 transmitted from the selector SEL1 is selected and output to the flip-flop F / F. The flip-flop F / F holds and outputs the value (128) while pixel data on the same line is being input to the pixel interpolation unit 2.
[0039]
Next, the comparison circuit CMP2 compares the initial value G1 (= 0x80) transmitted from the flip-flop F / F with the unit length (0x80), and simultaneously outputs an “L” level signal to the selector SEL4. Output to the elements 14 and 16. On the other hand, the comparison circuit CMP3 compares the initial value G1 transmitted from the flip-flop F / F with the unit length, and generates an “H” level signal because they match. Therefore, since the OR elements 14 and 16 output the “H” level selection signal, both the selectors SEL3 and SEL4 select the value (zero value) output from the subtractor S2 from the “1” side terminal. Output. Therefore, the selector SEL4 outputs a zero value as the interpolation coefficient α, and the subtractor S1 outputs 128 (= unit length−α) as the interpolation coefficient β.
[0040]
Then, as shown in FIG. 5, the pixel interpolation unit 2 multiplies (weights) the pixel data on the first input line (0th line; k = 0) by the interpolation coefficient α (= zero) in the above-described procedure. The interpolation line E0a composed of the interpolation data obtained by multiplying the pixel data on the virtual line (k = −2) by the interpolation coefficient β (= 128) and outputting the average is output. In FIG. 5, the numerical value in parentheses attached to the right side of each interpolation line is the value of the interpolation coefficient α for weighting the pixel data on the first input line. Here, the interpolation line in FIG. 5 is drawn at a position internally divided at a ratio of (interpolation coefficient β) :( interpolation coefficient α) between the two input lines. That is, when the interpolation coefficient corresponding to the kth line is α and the interpolation coefficient corresponding to the k + 2nd line is β, the interpolation line generated from these two input lines is the kth line and the k + 2nd line. It becomes an internal dividing line with a ratio of β: α. Therefore, the larger the value of the interpolation coefficient weighted to the input line, the closer the interpolation line is arranged to the input line. The same applies to FIGS. 6 to 10.
[0041]
Thus, while the pixel data on the 0th line and the virtual line are input to the pixel interpolating unit 2 and the interpolated pixel data between the two lines is calculated, the comparator circuit CMP1 receives the selector SEL3 from the adder P1. Since the addition value (64) obtained by adding the interpolation coefficient α (= zero) transmitted from the signal and the pitch (64) in the register REG3 is input, the comparison circuit CMP1 outputs the line signal SLN of “H” level.
[0042]
In principle, the DMA controller or the like, when the level of the line signal SLN is “H”, again sets the current input line set having the same line number as the set of lines to be input to the pixel interpolation unit 2 next time. On the other hand, when the level of the line signal SLN is “L”, control is performed so as to select a new input line set whose line number is increased by one stage as a line set to be input to the pixel interpolation unit 2 next time. To do. However, as an exception process, when the first line of the even field is input as the first input line, even when the level of the line signal SLN is “H”, when calculating the next interpolation line, a new set of input lines is used. A set of lines is selected. Now, the level of the line signal SLN is “H”, but since the first line (k = 0) of the even field is input as the first input line, the second line is used when calculating the next interpolation line. A set of (first input line) and 0th line (second input line) is selected.
[0043]
Accordingly, after all the interpolated pixel values on the interpolation line E0a are calculated, the pixel data on the second line (k = 2) as the next first input line and the 0th line (k =) as the second input line. 0) Each of the upper pixel data is input to the pixel interpolation unit 2.
[0044]
On the other hand, the selector SEL2 selects the addition value (64) output from the adder P1 and outputs it to the flip-flop F / F. The flip-flop F / F holds the value (64) and compares it. Output to CMP2 and CMP3. Since both the comparison circuits CMP2 and CMP3 compare the value (64) transmitted from the flip-flop F / F with the unit length (128), and output the “L” level signal to the OR elements 14 and 16. The selectors SEL3 and SEL4 both select the value (64) input from the “0” side terminal and output it to the pixel interpolation unit 2 and the subtractor S1 as the interpolation coefficient α. The subtractor S1 outputs a value of 64 as the interpolation coefficient β to the pixel interpolation unit 2.
[0045]
Therefore, as shown in FIG. 5, the pixel interpolation unit 2 weights the interpolation coefficient α (= 64) to the second line and weights the interpolation coefficient β (= 64) to the zeroth line. Is output. In FIG. 5, the interpolation line E2a is drawn at an internal division position of 1: 1 between the 0th line and the 2nd line.
[0046]
While the pixel data on the second line and the zeroth line are input to the pixel interpolation unit 2 and the interpolated pixel data between the two lines is calculated, the comparison circuit CMP1 receives the added value (128) from the adder P1. Therefore, the comparison circuit CMP1 outputs the “L” level line signal SLN. Therefore, by applying the above principle processing, the fourth line (first input line) and the second line (second input line) are selected as the next set of input lines.
[0047]
Subsequently, after the interpolation lines E4a, E4b,... Shown in FIG. 5 are sequentially calculated for each input line in the same procedure as described above, the pixel interpolation process for the first field is completed.
[0048]
Next, as in the case of the first field, the result of performing the interpolation process on the second field is shown in FIG. As shown in FIG. 6, the pixel interpolation unit 2 weights the interpolation coefficient α (= 96) to the first line (k = 1) that is the first input line, and the total pixel value is the second input line. An interpolation line O1a obtained by weighting an interpolation coefficient β (= 32) to a virtual line (k = −1) composed of zero values is output. Next, the third line (k = 3) input as the first input line is weighted with the interpolation coefficient α (= 32), and the first line input as the second input line is weighted with the interpolation coefficient β (= 96). The interpolation line O3a obtained in this way is output. Hereinafter, the interpolation coefficient α (= 32) is weighted to the 2m + 3rd line (m is an integer of 0 or more) input as the first input line, and the interpolation coefficient β (= 96) is input to the 2m + 1 line input as the second input line. Are weighted with the interpolation coefficient α (= 96) for the 2m + 3th line input as the first input line and the 2m + 1th line input as the second input line. The interpolation lines O3a, O5a, O7a,. Interpolation lines O3b, O5b, O7b,... Obtained by weighting the interpolation coefficient β (= 32) are calculated from the pixel interpolation unit 2.
[0049]
FIG. 7 is an explanatory diagram showing an interpolation frame obtained by synthesizing the interpolation lines shown in FIGS. 5 and 6. As shown in the figure, in the interpolation frame, the even lines E2a, E4a, E4b,... Shown by broken lines and the odd lines O1a, O3a, O3b,. Alternately arranged. This is because the initial value (128) of the interpolation coefficient corresponding to the first field and the initial value (96) of the interpolation coefficient corresponding to the second field are set to different values, and therefore, after interpolation for the first field after interpolation. This is because the position of the first line of the second field is offset. By such an interpolation field, image quality deterioration in which oblique lines and boundary lines crossing a line appear jagged when an image is displayed is improved, and a high-quality enlarged image can be displayed.
[0050]
Next, a case where image data is enlarged 1.5 times in the vertical direction using the image processing apparatus 1 will be described.
[0051]
First, the enlargement ratio of the image data is set to 1.5 times (Ex = 1.5), and then the CPU uses the above equations (1a) and (2) to store the initial value G2 stored in the registers REG2 and REG3. Pitch V _RATIO And are calculated. Thereby, the initial value G1 of the interpolation coefficient corresponding to the first field, the pitch V _RATIO , And the initial value G2 of the interpolation coefficient corresponding to the second field is (G1, V _RATIO , G2) = (128, 85, 107). These values are transferred from the CPU to the registers REG1 to REG3 and stored. The subsequent processing is the same as the processing described above when the image data is doubled in the vertical direction.
[0052]
8 to 10 are explanatory diagrams showing interpolation lines of image data enlarged by a factor of 1.5 in the vertical direction. FIG. 8 shows l = 0,..., 2n (n is an integer of 1 or more). FIG. 9 shows the interpolation field when the first field (even field) consisting of the input lines to which I = 1,..., 2n + 1 are enlarged, respectively. FIG. In FIG. 8 and FIG. 9, lines with l = −2, −1 are virtual lines in which all pixel values are zero values. Similarly to FIGS. 5 and 6, the numerical value in parentheses on the right side of the interpolation line indicates the interpolation coefficient α corresponding to the first input line.
[0053]
FIG. 10 is a diagram showing an interpolation frame obtained by combining the first field and the second field after interpolation. As shown in the figure, since the position of the first line of the second field after interpolation is offset with respect to the first field after interpolation, even lines E2a, E4a, E4b,. And the odd-numbered lines O1a, O3a, O5a, O5b,... Indicated by the alternate long and short dash lines are alternately arranged with their phases shifted by 180 °. As a result, as in the case of magnifying the image data by a factor of 2, the image quality deterioration in which the oblique lines and the boundary lines that cross the line look jagged, or the vertical resolution is lowered and the contour line is blurred is improved. An enlarged moving image can be displayed.
[0054]
As described above, the case where the enlargement ratio of the image data in the vertical direction is 1.5 and 2.0 has been described. However, the image processing apparatus 1 according to the present embodiment is arbitrary in the range of 1.0 to 2.0. Applicable to magnification.
[0055]
【The invention's effect】
As described above, according to the image processing apparatus according to claim 1 and the image processing method according to claim 6 of the present invention, the image quality deterioration in which the oblique lines and the boundary lines crossing the lines appear jagged is improved, and the high-quality enlargement is performed. An image can be displayed.
[0056]
According to claim 2 and claim 7, since the initial value of the interpolation coefficient is different between the first field and the second field, it is possible to calculate all the interpolation coefficients with different values between them. Become. As a result, it is possible to prevent the above-described image quality deterioration.
[0057]
According to claim 3 and claim 8, when initial values of interpolation coefficients corresponding to the first field and the second field are designated, the initial values are read each time the first line of each field is input. Therefore, the initial values of the interpolation coefficients of the first field and the second field can be reliably specified, and the above-described image quality deterioration can be surely prevented.
[0058]
Further, according to the fourth and ninth aspects, it is possible to suppress deterioration of image quality in which oblique lines and contour lines crossing a horizontal line appear to be jagged.
[0059]
According to the fifth and tenth aspects, the initial value G2 and the value V of the interpolation coefficient can be determined only by specifying the enlargement ratio (Ex) of the image data. _RATIO Can be determined automatically. Therefore, by calculating the interpolated pixel value using these values, it is possible to reliably prevent the above-described image quality deterioration.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an overall configuration of an image processing apparatus according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram illustrating an example of a pixel interpolation method in the image processing apparatus according to the embodiment.
FIG. 3 is a circuit diagram showing a configuration of an interpolation coefficient calculation unit of the image processing apparatus according to the embodiment.
FIG. 4 is a circuit diagram illustrating a configuration of a pixel interpolation unit of the image processing apparatus according to the embodiment.
FIG. 5 is an explanatory diagram showing an interpolation field obtained by enlarging an even field twice in the vertical direction.
FIG. 6 is an explanatory diagram showing an interpolation field obtained by enlarging an odd field twice in the vertical direction.
7 is an explanatory diagram showing an interpolation frame obtained by combining the first field shown in FIG. 5 and the second field shown in FIG. 6;
FIG. 8 is an explanatory diagram showing an interpolation field obtained by enlarging an even field by a factor of 1.5 in the vertical direction.
FIG. 9 is an explanatory diagram showing an interpolation field obtained by enlarging an odd field by a factor of 1.5 in the vertical direction.
10 is an explanatory diagram showing an interpolation frame obtained by combining the first field shown in FIG. 8 and the second field shown in FIG. 9;
FIG. 11 is a diagram illustrating an example of a method for calculating an interpolated pixel value of progressive format image data.
12A and 12B are diagrams illustrating an example of a method for calculating an interpolated pixel value of interlaced image data. FIG. 12A illustrates an example of even-field interpolation, and FIG. 12B illustrates an example of odd-field interpolation. .
[Explanation of symbols]
1 Image processing device
2 Pixel interpolation unit
3 Interpolation coefficient calculator
20 Y channel
21 Cb channel
22 Cr channel

Claims

An image processing apparatus for changing an image size of image data composed of a first field composed of one of an even-numbered line and an odd-numbered line and a second field composed of the other line,
An interpolation coefficient calculator that outputs first and second interpolation coefficients corresponding to the first and second fields, respectively, according to a predetermined rule;
Using two first interpolation coefficients from the pixel data of the input line of the first field, calculating a first interpolation pixel value of the first field of the image data after the image resizing, the first A pixel interpolation unit that calculates a second interpolation pixel value of the second field of the image data after the image size change using the second interpolation coefficient from pixel data on two input lines of two fields ; With
The image processing apparatus, wherein the interpolation coefficient calculation unit calculates the first and second interpolation coefficients having different values according to the predetermined rule.

The image processing apparatus according to claim 1,
Said predetermined rule, each is sequentially changed for each input line as a starting point the initial value of the first and second set to different values the initial values of the interpolation coefficients and the first and second interpolation coefficients An image processing apparatus to be calculated.

The image processing apparatus according to claim 1 or 2,
The interpolation coefficient calculation unit
Selecting means for selecting an initial value of the first interpolation coefficient each time the first line of the first field is input, and selecting an initial value of the second interpolation coefficient each time the first line of the second field is input; ,
Starting from the initial value of the first interpolation coefficient selected by the selection means, a value corresponding to the enlargement ratio of the image size is added to the initial value for each input line to calculate the first interpolation coefficient. Then, starting from the initial value of the second interpolation coefficient selected by the selection means, a value corresponding to the enlargement ratio of the image size is added to the initial value for each input line, and the second interpolation coefficient Adding means for calculating
Wherein when the first auxiliary correlation coefficient output from the addition means exceeds a unit length corresponding to the line spacing of each field, wherein a value obtained by subtracting the unit length from the first interpolation factor first interpolation coefficient And when the second complementary relation number output from the adding means exceeds the unit length, a subtracting unit outputs the value obtained by subtracting the unit length from the second interpolation coefficient. Means,
Each time the first interpolation pixel value is calculated for all the pixel data on each input line of the first field to the interpolation coefficient calculation unit, the input line of the first field is switched next , and the interpolation coefficient and then switched allowed that the input line switching means to said input line of said second field each time to calculate a second interpolation pixel value for all pixel data on each input line of the second field of the calculator,
An image processing apparatus comprising:

The image processing apparatus according to claim 1, wherein a horizontal line of the image data is used as the input line.

An image processing apparatus according to any one of claims 1-4, wherein the magnification of the image size Ex, the first initial value Interpolation coefficients G1, the initial value of the second Interpolation coefficients Is represented by G 2, a value corresponding to the enlargement ratio is represented by V _RATIO , and a unit length corresponding to the line interval is represented by P _BASE , the value V _RATIO and the initial value G 2 are expressed by the following equations:
G2 = V _RATIO / 2 ± G1 / 2 (1)
V _RATIO = P _BASE / Ex (2)
An image processing apparatus calculated according to

An image processing method for changing an image size of image data composed of a first field composed of one of an even-numbered line and an odd-numbered line and a second field composed of the other line,
(A) calculating first and second interpolation coefficients respectively corresponding to the first and second fields and having different values according to a predetermined rule;
(B) using said first interpolation coefficients from the pixel data on the two input lines of the first field, calculating a first interpolation pixel value of the first field of the image data after the image resizing Calculating the second interpolation pixel value of the second field of the image data after the image size change using the second interpolation coefficient from the pixel data on two input lines of the second field ; ,
An image processing method comprising:

An image processing method according to claim 6, wherein in step (a), the by the predetermined rule are set to different values of the initial values of the first and second interpolation coefficients, and wherein the first and second An image processing method for calculating each of the two interpolation coefficients by sequentially changing each input line starting from the initial value.

The image processing method according to claim 6 or 7, wherein the step (a) includes:
(A-1) to select the initial value of the first interpolation factor every time the head line of the first field is inputted, the initial value of the second interpolation coefficients each time the head line of the second field is input A process to select;
(A-2) Starting from the initial value of the first interpolation coefficient selected in the step (a-1), a value corresponding to the enlargement ratio of the image size is sequentially set to the initial value for each input line. The first interpolation coefficient is calculated by addition, and the initial value of the second interpolation coefficient selected in the step (a-1) is used as a starting point, and a value corresponding to the enlargement ratio of the image size is the initial value. Sequentially adding each input line to calculate the second interpolation coefficient ;
(A-3) When the first complementary relation number calculated in the step (a-2) exceeds a unit length corresponding to the line interval of each field, the unit length is calculated from the first interpolation coefficient. The subtracted value is output as the first interpolation coefficient, and when the second complementary relation number calculated in the step (a-2) exceeds the unit length, the unit length is calculated from the second interpolation coefficient. Outputting the subtracted value as the second interpolation coefficient ;
(A-4) wherein In the step (b), the next switches the input line of the first field each time to calculate a first interpolation pixel value for all pixel data on each input line of the first field , wherein in the step (b), and then switched Ru process the input line of the second field each time to calculate a second interpolation pixel value for all pixel data on each input line of the second field,
An image processing method comprising:

The image processing method according to claim 6, wherein a horizontal line of the image data is used as the input line in the step (a).

The image processing method according to any one of claims 6 to 9, wherein in the step (a),
Corresponding the magnification of the image size Ex, the initial value G1 of the first Interpolation coefficients, wherein the initial value G2 of the second Interpolation coefficients, and the corresponding values V _RATIO to the magnification, the line interval when referring unit length to the in P _BASE, the following equation the value V _RATIO and the initial value G2,
G2 = V _RATIO / 2 ± G1 / 2 (1)
V _RATIO = P _BASE / Ex (2)
An image processing method to calculate according to