JP2000307779A - システム装置 - Google Patents
システム装置Info
- Publication number
- JP2000307779A JP2000307779A JP11111568A JP11156899A JP2000307779A JP 2000307779 A JP2000307779 A JP 2000307779A JP 11111568 A JP11111568 A JP 11111568A JP 11156899 A JP11156899 A JP 11156899A JP 2000307779 A JP2000307779 A JP 2000307779A
- Authority
- JP
- Japan
- Prior art keywords
- energy saving
- cpu
- saving mode
- ram
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
- Feedback Control In General (AREA)
Abstract
置を提供することを目的としている。 【解決手段】 システム制御部1をASIC装置で構成
し、省エネモード時には、このASIC装置内のRAM
を用いて、CPUを動作させているので、ASIC装置
の外部のROMを駆動する必要がなく、それにより、消
費電力を大幅に削減することができるという効果を得
る。
Description
消費電力をより少なくする省エネモードを備えたシステ
ム装置に関する。
ため、動作移行条件を検出する機能以外の電源を遮断し
て、いわゆる省エネモードに移行するようにした装置が
実用されている。
は、非操作時間が一定時間を超えると省エネモードに移
行するとともに、省エネモード中にユーザの操作などが
あると、省エネモードを解除して通常動作モードへ移行
するようにしている。
うな従来装置では、装置を制御するシステム装置が省エ
ネモード時の動作も制御しているため、システム装置と
その周辺装置の動作のための電力消費が比較的大きく、
有効な省エネモードを実現することが困難であった。
のであり、有効な省エネモードを実現できるシステム装
置を提供することを目的としている。
ける消費電力をより少なくする省エネモードを備えたシ
ステム装置において、システム装置の動作を制御するC
PUと、上記CPUと同一半導体装置に内蔵されたRA
Mと、上記CPUと同一半導体装置に内蔵され、システ
ム装置に生じた省エネ移行要因を判定するための省エネ
要因検出部と、上記半導体装置の内部要素間のデータ伝
送を行うためのバスと、上記半導体装置の外部に設けら
れ、上記CPUが実行するプログラムデータを記憶した
ROMを備え、上記省エネ要因検出部が省エネ移行要因
を検出すると、上記CPUは、上記ROMから上記RA
Mへ、上記バスを介して所定の省エネモード処理プログ
ラムデータを転送させ、実行環境を上記ROMから上記
RAMへ切り換え、上記省エネモード処理プログラムの
実行状態に移行して、システム装置を省エネモードへ移
行するようにしたものである。
供給するクロック信号の周波数を通常周波数と省エネ用
低周波数に切り換えるクロック切換手段をさらに備え、
上記CPUは、省エネモード時、上記クロック切換手段
により上記クロック信号の周波数を省エネ用低周波数に
切り換えるようにしたものである。また、前記クロック
信号は、前記半導体装置に内蔵される時計回路用のクロ
ック信号である。
がアクセスしないアドレス領域が割り当てられているも
のである。また、前記省エネモード処理プログラムデー
タは、前記ROMに記憶されているプログラムデータの
一部である。
えた時計回路をさらに備え、前記CPUは、前記省エネ
モードに移行する際、上記時計回路に省エネモード解除
時刻をセットした後に、スリープモードへ移行し、上記
時計回路からアラーム信号が出力されると、上記CPU
はスリープモードから復帰して、省エネモードを解除す
るようにしたものである。また、前記時計回路のアラー
ム信号は、前記CPUの割込信号入力端子に加えられ
る。
本発明の実施の形態を詳細に説明する。
プ3ファクシミリ装置を示している。
グループ3ファクシミリ装置の各部の制御処理、ファク
シミリ伝送制御手順処理、および、省エネモード処理な
どの各種処理を行うものであり、ROM(リード・オン
リ・メモリ)2は、システム制御部1が実行する制御処
理プログラムや省エネモード処理プログラムなどの種々
の処理プログラム、および、処理プログラムを実行する
ときに必要な各種データなどを記憶するものであり、R
AM(ランダム・アクセス・メモリ)3は、システム制
御部1のワークエリアを構成するとともに、このグルー
プ3ファクシミリ装置に固有な各種の情報を記憶するた
めのものである。
読み取るためのものであり、プロッタ5は、所定の解像
度で画像を記録出力するためのものであり、電子写真プ
ロセスを用いた画像記録装置(例えば、レーザプリンタ
など)などから構成されている。また、操作表示部6
は、このファクシミリ装置を操作するためのもので、各
種の操作キー、および、各種の表示器からなる。
するとともに、符号化圧縮されている画情報を元の画信
号に復号化するためのものであり、画像蓄積装置8は、
符号化圧縮された状態の画情報を多数記憶するためのも
のである。
ープ3ファクシミリのモデム機能を実現するためのもの
であり、伝送手順信号をやりとりするための低速モデム
機能(V.21モデム)、および、おもに画情報をやり
とりするための高速モデム機能(V.17モデム、V.
34モデム、V.29モデム、V.27terモデムな
ど)を備えている。
シミリ装置を公衆電話回線網に接続するためのものであ
り、自動発着信機能を備えている。
シミリ装置に供給する通常電源P1と省エネモード電源
P2を発生するものであり、電源制御部3は、システム
制御部1からの指令により、電源供給部12から出力さ
れる通常電源P1および省エネモード電源P2を、それ
ぞれ通常電源PA1および省エネモード電源PA2とし
て、グループ3ファクシミリ装置の各要素へ供給するた
めのものである。
力モード時に作動させる要素のみに印加する。また、省
電力モード時に作動させる要素とは、例えば、網制御装
置10の着信検出機能要素、および、操作表示部6のキ
ー入力機能要素である。
時には、通常電源PA1をグループ3ファクシミリ装置
の各要素全てに供給する。
素、および、操作表示部6のキー入力機能要素からは、
それぞれ着信検出信号、および、キー操作検出信号がそ
れぞれシステム制御部1に出力されている。また、操作
表示部6には、省エネモードへ移行指示するための省エ
ネキーが設けられており、この省エネキーの操作信号も
システム制御部1に出力されている。
モリ2、パラメータメモリ3、スキャナ4、プロッタ
5、操作表示部6、符号化復号化部7、画像蓄積装置
8、グループ3ファクシミリモデム9、および、網制御
装置10は、内部バス11に接続されており、これらの
各要素間でのデータのやりとりは、主としてこの内部バ
ス11を介して行われている。
シミリモデム9との間のデータのやりとりは、直接行な
われている。
ている。ここで、このシステム制御部1は、複数の処理
機能ユニットおよびRAMを内蔵したASIC装置から
構成されている。
aは、システム制御部1の機能処理を実行するものであ
り、PLL1bは、外部から加えられるクロック信号C
Kを逓倍してCPU1aの動作クロックCKpを作成す
るものである。また、CPU1aからの指令により、P
LL1bは、動作クロックCKpの周波数を、通常動作
時の高周波数、または、省エネモード動作時の低周波数
のいずれかに切り換える。
現在時刻情報を出力するとともに、アラーム機能を備え
たものであり、そのアラーム信号AMは、CPU1aの
割込信号入力端に加えられる。
クシミリ装置に生じた省エネモード移行要因および省エ
ネモード解除要因を検出するものであり、省エネモード
移行要因を検出すると、CPU1aに対して省エネ移行
信号を出力するとともに、省エネ解除要因を検出する
と、CPU1aに対して省エネ解除信号を出力するもの
である。
作表示部6から出力される省エネキーの操作信号の発生
であり、省エネ解除要因とは、網制御部10からの着信
検出信号の発生、および、操作表示部6からのキー操作
検出信号の発生である。
換や、変倍処理などの種々の画像処理を実行するための
ものであり、画像処理RAM1fは、常時は、画像処理
部1eのワークエリアを構成するものである。
1fを、画像処理部1eまたは内部バス1hのいずれか
に切換接続するためものであり、バス制御部1iは、内
部バス1hを、グループ3ファクシミリ装置の内部バス
11と、相互に接続するためのものである。
時刻データは、CPU1aから内部バス1hを介して、
RTC1cへと出力される。
には、RAM切り替え部1gにより、画像処理RAM1
fを画像処理部1eへ接続している。これにより、画情
報送受信時の画像の変倍処理や解像度変換処理が、画像
処理部1eにより実行される。
るために操作表示部6の省エネキーを操作すると、その
操作信号が省エネ要因検出部1dに印加され、その結
果、省エネ要因検出部1dは、省エネ移行信号をCPU
1aに出力する。
理部1eに対して内蔵RAM1fの使用禁止を指令し、
RAM切り替え部1gにより、画像処理RAM1fを内
部バス1hへ接続する。
実行する省エネモード処理プログラムデータを、内部バ
ス11、バス制御部1i、および、内部バス1hを介し
て、ROM2から画像処理RAM1fへ転送し、その動
作状態を、画像処理RAM1fに転送した省エネモード
処理プログラムを実行する状態に切り替える。
1iにより内部バス11と内部バス1hの接続を切り離
し、それにより、ROM2を切り離し状態に移行する。
まず、PLL1bを省エネモード時の動作に切り替え
て、CPU1aの動作クロックCKpの周波数を下げ
る。これにより、省エネモード時のCPU1aの消費電
力が格段に低下する。
して、省エネモードへ移行するように指令する。それに
より、電源制御部13は、通常モード電源PA1の供給
を停止し、省エネモード電源PA2を、所定の要素に供
給する状態へ切り替える。
は、省エネモードへと移行する。
するために、操作表示部6を操作すると、操作表示部6
は、操作検出信号を省エネ要因検出部1dへ出力する。
エネ解除信号をCPU1aへと出力する。
ると、CPU1aは、電源制御部13に対して、省エネ
モード解除を指令する。それにより、電源制御部13
は、通常モード電源PA1の供給を再開し、その結果、
グループ3ファクシミリ装置の各要素は、通常モードの
動作状態へと移行する。
て、通常動作時へ切り替えるように指令する。それによ
り、PLL1bからCPU1aに供給される動作クロッ
クCKpの周波数が、通常動作時の高周波数へと復帰す
る。
gにより、画像処理RAM1fを内部バス1hから画像
処理部1eへと切換接続させる。それにより、それ以
降、画像処理部1eは、通常の動作を行うことができ
る。
より、内部バス1hと内部バス11との接続を復帰させ
る。それにより、CPU1aおよび画像処理部1eは、
グループ3ファクシミリ装置の各要素との間で適切にデ
ータのやりとりを行える状態となる。
制御部1をASIC装置で構成し、省エネモード時に
は、このASIC装置内のRAMを用いて、CPUを動
作させているので、ASIC装置の外部のROMを駆動
する必要がなく、それにより、消費電力を大幅に削減す
ることができる。
クロックの周波数を下げているので、CPUの消費電力
を大幅に削減でき、より効率のよい省エネモードを実現
することができる。
処理プログラムデータを記憶するRAMは、ASIC装
置に内蔵されている他の機能処理部であって、省エネモ
ード時には動作しないもの(この場合は、画像処理部)
が使用するものを共用するので、省エネモード時にCP
Uが実行する処理プログラムデータを記憶するRAMを
別途も受ける必要がなく、装置コストを抑制することが
できる。
LLは、RTCに供給されるクロックを逓倍して、CP
Uの動作クロックを作成するので、CPUのための特別
なクロック発信源を備える必要がなく、装置コストを低
減することができる。
プログラムは、ROMに記憶されているもののうちの一
部であるので、RAMに必要な容量を抑制することがで
き、また、動作時の消費電力も抑制することができる。
例を示している。
ネモードになっていることを記憶するための省エネモー
ドフラグがセットされているかどうかを調べ(判断10
1)、省エネモードフラグがリセットされている場合で
判断101の結果がNOになるときには、省エネ移行要
因を検出したかどうかを調べ(判断102)、判断10
2の結果がNOになるときには、判断101へ戻る。
判断102の結果がYESになるときには、省エネモー
ドフラグをセットし(処理103)、省エネ移行信号を
CPU1aへ出力して(処理104)、判断101へ戻
る。
いる場合で判断101の結果がYESになるときには、
省エネ解除要因を検出したかどうかを調べ(判断10
5)、判断105の結果がNOになるときには、判断1
01へ戻る。
判断105の結果がYESになるときには、省エネモー
ドフラグをリセットし(処理106)、そのときに検出
した省エネ解除要因の値を、所定の内部レジスタに復帰
要因として保存し(処理107)、省エネ解除信号をC
PU1aへ出力して(処理108)、判断101へ戻
る。
ードの移行および解除について実行する処理の一例を示
している。
dより省エネ移行信号が出力されることを監視している
(判断201のNOループ)。
が出力されて、判断201の結果がYESになると、C
PU1aは、まず、画像処理部1eに対して内蔵RAM
1fの使用禁止を指令し(処理202)、RAM切り替
え部1gにより、画像処理RAM1fを内部バス1hへ
接続する(処理203)。
実行する省エネモード処理プログラムデータを、内部バ
ス11、バス制御部1i、および、内部バス1hを介し
て、ROM2から画像処理RAM1fへ転送し(処理2
04)、その動作状態を、画像処理RAM1fに転送し
た省エネモード処理プログラムを実行する状態に切り替
える(処理205)。
1iにより内部バス11と内部バス1hの接続を切り離
し、それにより、ROM2を切り離し状態に移行する
(処理206)。
に切り替えて、CPU1aの動作クロックCKpの周波
数を下げる(処理207)。次いで、CPU1aは、電
源制御部13に対して、省エネモードへ移行するように
指令する(処理208)。
出部1dより省エネ解除信号が出力されるまで、所定の
省エネモード待機処理(処理209)を実行する(判断
210のNOループ)。
エネ解除信号を受信し、判断210の結果がYESにな
ると、CPU1aは、電源制御部13に対して、省エネ
モード解除を指令する(処理211)。
て、通常動作時へ切り替えるように指令する(処理21
2)。そして、CPU1aは、RAM切り替え部1gに
より、画像処理RAM1fを内部バス1hから画像処理
部1eへと切換接続させる(処理213)。
より、内部バス1hと内部バス11との接続を復帰させ
(処理214)、その動作状態を、ROM2を参照する
状態へと復帰する(処理215)。
より復帰要因を読み出し(処理216)、その復帰要因
に対応した処理を起動して(処理217)、判断201
へと戻る。
は、例えば、復帰要因が着信検出であれば、着信検出時
の処理が実行される。
ード時には、CPU1aが動作制御を行っているが、省
エネモード時にはCPU1aをスリープモードへ移行し
て完全に休止させるようにすると、より省エネ効果が大
きい。
モードへ移行する際に実行する処理の一例を示してい
る。
dより省エネ移行信号が出力されることを監視している
(判断301のNOループ)。
が出力されて、判断301の結果がYESになると、C
PU1aは、まず、画像処理部1eに対して内蔵RAM
1fの使用禁止を指令し(処理302)、RAM切り替
え部1gにより、画像処理RAM1fを内部バス1hへ
接続する(処理303)。
実行する省エネモード処理プログラムデータを、内部バ
ス11、バス制御部1i、および、内部バス1hを介し
て、ROM2から画像処理RAM1fへ転送し(処理3
04)、その動作状態を、画像処理RAM1fに転送し
た省エネモード処理プログラムを実行する状態に切り替
える(処理305)。
1iにより内部バス11と内部バス1hの接続を切り離
し、それにより、ROM2を切り離し状態に移行する
(処理306)。
に切り替えて、CPU1aの動作クロックCKpの周波
数を下げる(処理307)。次いで、CPU1aは、電
源制御部13に対して、省エネモードへ移行するように
指令する(処理308)。
指定送信が設定されていて、RTC1cのアラーム機能
を使用するかどうかを調べる(判断309)。判断30
9の結果がYESになるときには、その指定された時刻
指定送信の指定時刻よりも若干前の時刻(例えば、3分
前)の時刻データを、アラーム時刻データとしてRTC
1cへセットする(処理310)。また、判断309の
結果がNOになるときには、処理310を実行しない。
準備が完了すると、割込許可状態に設定し(処理31
1)、スリープモードへと移行する(処理312)。
に起動割込がかけられたときの処理の一例を示してい
る。なお、CPU1aの起動割込は、RTC1cから出
力されるアラーム信号と、省エネ要因検出部1dから出
力される省エネ解除信号により発生する。
C1cのアラーム信号、および、省エネ要因検出部1d
の省エネ解除信号の割込を禁止し(処理401)、次い
で、電源制御部13に対して、省エネモード解除を指令
する(処理402)。
て、通常動作時へ切り替えるように指令する(処理40
3)。そして、CPU1aは、RAM切り替え部1gに
より、画像処理RAM1fを内部バス1hから画像処理
部1eへと切換接続させる(処理404)。
より、内部バス1hと内部バス11との接続を復帰させ
(処理405)、その動作状態を、ROM2を参照する
状態へと復帰する(処理406)。
より復帰要因を読み出し(処理407)、その復帰要因
に対応した処理を起動して(処理408)、通常の初期
化処理(処理409)を実行し、次の処理へと移行す
る。
ード時には、CPU1aをスリープモードへ移行してい
るので、より消費電力を削減することができる。
Uを起動しているので、CPUは、あらかじめ設定した
時刻に通常動作を開始することができ、時刻指定モード
の動作を適切に行うことができる。
モードへ移行する際に実行する処理の他の例を示してい
る。この処理は、CPU1aがスリープモード時に完全
に動作を停止し、起動割込にのみ応答する場合について
適用できる。
dより省エネ移行信号が出力されることを監視している
(判断501のNOループ)。
が出力されて、判断501の結果がYESになると、C
PU1aは、電源制御部13に対して、省エネモードへ
移行するように指令する(処理502)。
指定送信が設定されていて、RTC1cのアラーム機能
を使用するかどうかを調べる(判断503)。判断50
3の結果がYESになるときには、その指定された時刻
指定送信の指定時刻よりも若干前の時刻(例えば、3分
前)の時刻データを、アラーム時刻データとしてRTC
1cへセットする(処理504)。また、判断503の
結果がNOになるときには、処理504を実行しない。
準備が完了すると、割込許可状態に設定し(処理50
5)、スリープモードへと移行する(処理506)。
に、CPU1aに起動割込がかけられたときの処理の一
例を示している。なお、CPU1aの起動割込は、RT
C1cから出力されるアラーム信号と、省エネ要因検出
部1dから出力される省エネ解除信号により発生する。
C1cのアラーム信号、および、省エネ要因検出部1d
の省エネ解除信号の割込を禁止し(処理601)、次い
で、電源制御部13に対して、省エネモード解除を指令
する(処理602)。
dのレジスタより復帰要因を読み出し(処理603)、
その復帰要因に対応した処理を起動して(処理60
4)、通常の初期化処理(処理605)を実行し、次の
処理へと移行する。
プ3ファクシミリ装置およびシステム制御部に適用した
場合について説明したが、本発明の適用範囲はこれに限
らず、省エネモードを備えた装置については、同様にし
て適用することができる。
システム制御部1をASIC装置で構成し、省エネモー
ド時には、このASIC装置内のRAMを用いて、CP
Uを動作させているので、ASIC装置の外部のROM
を駆動する必要がなく、それにより、消費電力を大幅に
削減することができるという効果を得る。
クロックの周波数を下げているので、CPUの消費電力
を大幅に削減でき、より効率のよい省エネモードを実現
することができるという効果も得る。
処理プログラムデータを記憶するRAMは、ASIC装
置に内蔵されている他の機能処理部であって、省エネモ
ード時には動作しないもの(この場合は、画像処理部)
が使用するものを共用するので、省エネモード時にCP
Uが実行する処理プログラムデータを記憶するRAMを
別途も受ける必要がなく、装置コストを抑制することが
できるという効果も得る。
LLは、RTCに供給されるクロックを逓倍して、CP
Uの動作クロックを作成するので、CPUのための特別
なクロック発信源を備える必要がなく、装置コストを低
減することができるという効果も得る。
プログラムは、ROMに記憶されているもののうちの一
部であるので、RAMに必要な容量を抑制することがで
き、また、動作時の消費電力も抑制することができると
いう効果も得る。
スリープモードへ移行しているので、より消費電力を削
減することができるという効果も得る。
Uを起動しているので、CPUは、あらかじめ設定した
時刻に通常動作を開始することができ、時刻指定モード
の動作を適切に行うことができるという効果も得る。
ミリ装置の構成例を示したブロック図。
図。
ローチャート。
ついて実行する処理の一例を示したフローチャート。
ついて実行する処理の一例を示したフローチャート(続
き)。
する処理の一例を示したフローチャート。
かけられたときの処理の一例を示したフローチャート。
する処理の他の例を示したフローチャート。
かけられたときの処理の一例を示したフローチャート。
Claims (7)
- 【請求項1】 システムにおける消費電力をより少なく
する省エネモードを備えたシステム装置において、 システム装置の動作を制御するCPUと、 上記CPUと同一半導体装置に内蔵され、所定の機能処
理を実行する機能処理ユニットと、 上記CPUと同一半導体装置に内蔵されたRAMと、 上記CPUと同一半導体装置に内蔵され、システム装置
に生じた省エネ移行要因または省エネ解除要因を判定す
るための省エネ要因検出部と、 上記半導体装置の内部要素間のデータ伝送を行うための
バスと、 上記半導体装置の外部に設けられ、上記CPUが実行す
るプログラムデータを記憶したROMを備え、 上記省エネ要因検出部が省エネ移行要因を検出すると、
上記CPUは、上記ROMから上記RAMへ、上記バス
を介して所定の省エネモード処理プログラムデータを転
送させ、実行環境を上記ROMから上記RAMへ切り換
え、上記省エネモード処理プログラムの実行状態に移行
して、システム装置を省エネモードへ移行することを特
徴とするシステム装置。 - 【請求項2】 前記半導体装置には、前記CPUに供給
するクロック信号の周波数を通常周波数と省エネ用低周
波数に切り換えるクロック切換手段をさらに備え、上記
CPUは、省エネモード時、上記クロック切換手段によ
り上記クロック信号の周波数を省エネ用低周波数に切り
換えることを特徴とする請求項1記載のシステム装置。 - 【請求項3】 前記クロック信号は、前記半導体装置に
内蔵される時計回路用のクロック信号であることを特徴
とする請求項2記載のシステム装置。 - 【請求項4】 前記RAMは、通常時は前記CPUがア
クセスしないアドレス領域が割り当てられていることを
特徴とする請求項1または請求項2または請求項3記載
のシステム装置。 - 【請求項5】 前記省エネモード処理プログラムデータ
は、前記ROMに記憶されているプログラムデータの一
部であることを特徴とする請求項1または請求項2また
は請求項3または請求項4記載のシステム装置。 - 【請求項6】 前記半導体装置にアラーム機能を備えた
時計回路をさらに備え、 前記CPUは、前記省エネモードに移行する際、上記時
計回路に省エネモード解除時刻をセットした後に、スリ
ープモードへ移行し、上記時計回路からアラーム信号が
出力されると、上記CPUはスリープモードから復帰し
て、省エネモードを解除することを特徴とする請求項1
または請求項2または請求項3または請求項4または請
求項5記載のシステム装置。 - 【請求項7】 前記時計回路のアラーム信号は、前記C
PUの割込信号入力端子に加えられることを特徴とする
請求項6記載のシステム装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111568A JP2000307779A (ja) | 1999-04-20 | 1999-04-20 | システム装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111568A JP2000307779A (ja) | 1999-04-20 | 1999-04-20 | システム装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307779A true JP2000307779A (ja) | 2000-11-02 |
| JP2000307779A5 JP2000307779A5 (ja) | 2006-03-02 |
Family
ID=14564687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11111568A Pending JP2000307779A (ja) | 1999-04-20 | 1999-04-20 | システム装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307779A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005262586A (ja) * | 2004-03-17 | 2005-09-29 | Kyocera Mita Corp | 画像形成装置 |
| JP2006015700A (ja) * | 2004-07-05 | 2006-01-19 | Canon Inc | 画像形成装置及びその制御方法 |
-
1999
- 1999-04-20 JP JP11111568A patent/JP2000307779A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005262586A (ja) * | 2004-03-17 | 2005-09-29 | Kyocera Mita Corp | 画像形成装置 |
| JP2006015700A (ja) * | 2004-07-05 | 2006-01-19 | Canon Inc | 画像形成装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6950953B2 (en) | Network system provided with multifunctional printer and terminal apparatus connected to the multifunctional printer | |
| US5974552A (en) | Method and apparatus for executing a scheduled operation after wake up from power off state | |
| JP2016082252A (ja) | 画像形成装置、制御方法およびプログラム | |
| JP2002218099A (ja) | 通信システム | |
| JP2002344673A (ja) | 画像形成システム | |
| JP2000307779A (ja) | システム装置 | |
| JP3597385B2 (ja) | 通信システムと通信回線接続装置 | |
| JP2000092254A (ja) | ファクシミリ装置の制御方法 | |
| JP2011025562A (ja) | 画像形成装置、画像形成装置の制御方法及び画像形成装置制御用プログラム | |
| JP3283754B2 (ja) | 電源制御装置およびそれを備えたファクシミリ装置 | |
| JP3647235B2 (ja) | コンピュータインタフェース付き通信端末装置 | |
| JP2002314727A (ja) | 画像処理装置 | |
| JP4046917B2 (ja) | 画像形成装置及びその制御方法 | |
| JP2012019280A (ja) | ファクシミリ装置およびファクシミリ装置の電源制御方法 | |
| JP2001045193A (ja) | データ処理システムおよびその制御方法、および、ネットワークシステムおよびその制御方法 | |
| JP2001309092A (ja) | 画像処理装置 | |
| JP2001111797A (ja) | ファクシミリ装置およびその制御方法 | |
| JP3618899B2 (ja) | ファクシミリ装置、及び該装置の制御方法 | |
| JP3483258B2 (ja) | 情報処理装置 | |
| JPH11327705A (ja) | 情報処理装置 | |
| JP2010146367A (ja) | 電子機器 | |
| JPH09298616A (ja) | 通信端末装置 | |
| JP2001257814A (ja) | ファクシミリ装置 | |
| JP2000341446A (ja) | データ通信装置及びその制御方法 | |
| JP2001268283A (ja) | 省エネルギー機能付きファクシミリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |