JP2000295651A - 無線通信装置 - Google Patents

無線通信装置

Info

Publication number
JP2000295651A
JP2000295651A JP9493399A JP9493399A JP2000295651A JP 2000295651 A JP2000295651 A JP 2000295651A JP 9493399 A JP9493399 A JP 9493399A JP 9493399 A JP9493399 A JP 9493399A JP 2000295651 A JP2000295651 A JP 2000295651A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
information
sector
stored
update
registration information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9493399A
Other languages
English (en)
Inventor
Yuukiyu Shimizu
友休 清水
Original Assignee
Murata Mfg Co Ltd
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from or digital output to record carriers, e.g. RAID, emulated record carriers, networked record carriers
    • G06F3/0601Dedicated interfaces to storage systems
    • G06F3/0602Dedicated interfaces to storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from or digital output to record carriers, e.g. RAID, emulated record carriers, networked record carriers
    • G06F3/0601Dedicated interfaces to storage systems
    • G06F3/0628Dedicated interfaces to storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/064Management of blocks
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from or digital output to record carriers, e.g. RAID, emulated record carriers, networked record carriers
    • G06F3/0601Dedicated interfaces to storage systems
    • G06F3/0668Dedicated interfaces to storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers; Analogous equipment at exchanges
    • H04M1/72Substation extension arrangements; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selecting
    • H04M1/725Cordless telephones
    • H04M1/72519Portable communication terminals with improved user interface to control a main telephone operation mode or to indicate the communication status

Abstract

(57)【要約】 【課題】 位置登録情報の更新に要する時間を短縮す
る。 【解決手段】 フラッシュメモリ2には複数のセクター
3を区分形成し、それらセクター3のうちの2つ以上を
位置登録情報格納用として割り当てる。それら割り当て
られたセクター3のうちの1つに位置登録情報を格納
し、それ以外の少なくとも1つのセクターは情報が格納
されていない空白のセクターとなるように管理する。更
新用の位置登録情報が加えられると、その更新用の位置
登録情報を上記少なくとも1つの空白のセクターに更新
格納し、更新格納が完了した後に、更新前の位置登録情
報が格納されていたセクターの格納情報を消去する。更
新動作を開始してからフラッシュメモリ2へ更新用の位
置登録情報が更新格納し終えるまでに、多くの時間が掛
かるセクターの情報消去を行わなくて済むので、位置登
録情報の更新に要する時間の短縮を図ることができる。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はPHS(Personal H
andyphone System)や携帯電話等の無線通信装置に関す
るものである。

【0002】

【従来の技術】PHSや携帯電話等の携帯タイプの無線
通信装置には、周知のように、基地局との無線通信によ
って、社団法人電波産業会(ARIB)の標準規格によ
って定められている位置登録情報やエリア情報が与えら
れる。上記位置登録情報やエリア情報はそれぞれ例えば
図4に示す無線通信装置1に内蔵されているフラッシュ
メモリ2に格納される。

【0003】上記フラッシュメモリ2は不揮発性記憶部
であり、例えば、無線通信装置1の通信用プログラムが
格納されるプログラム格納領域2aとデータ(情報)が
格納されるデータ格納領域2bとを有している。上記デ
ータ格納領域2bには情報を1つ以上格納し得るセクタ
ー3が複数区分形成されており、それらセクター3のう
ちの1つに、例えば、セクター3aに上記位置登録情報
が格納される。

【0004】

【発明が解決しようとする課題】ところで、例えば、上
記無線通信装置1が持ち運ばれて該装置1に対応する通
信エリアが変わり、位置登録動作を行い、成功すればそ
の移動後の通信エリアの位置登録情報が基地局側から無
線通信装置1に送信され、無線通信装置1では位置登録
情報の登録更新が行われる。つまり、無線通信装置1で
は、位置登録情報をアンテナ5を介して受信すると、そ
の受信した位置登録情報を無線ユニット(RFU)6と
ベースバンドIC(BBIC)7を順に通して制御装置
(CPU)8に送出し、CPU8はフラッシュメモリ2
の位置登録情報を上記受信した更新用の位置登録情報に
更新する。

【0005】しかしながら、フラッシュメモリ2は情報
消去がセクター単位で行われるもので、例えば前記セク
ター3aに格納されている複数の情報の中の位置登録情
報のみを消去することができないものである上に、従来
では、位置登録情報を格納するためのセクター3の数が
前述したように1つであることから、位置登録情報の更
新動作が開始されてから更新が完了するまでに多くの時
間を要するという問題があった。

【0006】それというのは、位置登録情報を格納する
ためのセクター3が唯1つであることから、次に示すよ
うな手順でもって位置登録情報の更新を行わなければな
らないからである。例えば、CPU8に更新用の位置登
録情報が加えられると、まず、CPU8は前記セクター
3aから位置登録情報を含む全ての格納情報を読み出
し、この読み出した情報をRAM10に書き込む(複写
する)。

【0007】そして、上記更新用の位置登録情報に基づ
いて、RAM10上で上記セクター3aから複写された
情報(以下、セクター3aの複写情報と記す)の中の位
置登録情報の変更を行う。一方、上記の如くセクター3
aの格納情報がRAM10に複写された後には、フラッ
シュメモリ2において、セクター3aの格納情報を全て
消去する。

【0008】そして、上記セクター3aの情報消去が完
了しセクター3aが空白状態となった以降に、その空白
状態のセクター3aに前記RAM10から変更後の位置
登録情報を含むセクター3aの複写情報を更新格納し、
位置登録情報の更新が完了する。

【0009】また、次に示すような手順でもって位置登
録情報の更新が行われる場合もある。まず、CPU8に
更新用の位置登録情報が加えられると、一番最初のみ
(つまり、RAM10にセクター3aの格納情報が複写
されていないときのみ)、CPU8は前記のようにセク
ター3aから位置登録情報を含む全ての格納情報を読み
出し、この読み出した情報をRAM10に複写する。そ
して、上記同様に位置登録情報の更新を行う。

【0010】しかし、このようにフラッシュメモリ2に
おける位置登録情報の更新が終了したときにはRAM1
0のセクター3aの複写情報と、フラッシュメモリ2の
セクター3aの格納情報とは同じであることから、上記
のように、一旦、RAM10にセクター3aの格納情報
が複写された以降に位置登録情報の更新を行う際には、
CPU8は、更新用の位置登録情報が加えられると、セ
クター3aから格納情報を読み出してRAM10に複写
する動作は行わずに、最初から上記更新用の位置登録情
報に基づいてRAM10上のセクター3aの複写情報の
中の位置登録情報の更新を行って、前記同様に、フラッ
シュメモリ2の位置登録情報の更新を行う。

【0011】上記のように、従来では、位置登録情報の
更新動作が開始されてからフラッシュメモリ2のセクタ
ー3aに更新用の位置登録情報が更新格納されるまでの
間に、必ず、フラッシュメモリ2のセクター3aの格納
情報の消去を行わなければならず、そのセクターの情報
消去には長い時間が掛かることから、更新動作を開始し
てから更新完了するまでに多くの時間が必要であるとい
う問題があった。CPU8はその長い時間を要する位置
登録情報の更新動作中には他の処理を行うことができな
いので、不都合である。

【0012】本発明は上記課題を解決するために成され
たものであり、その目的は、位置登録情報やエリア情報
等の更新可情報の更新開始から更新終了までに要する時
間の短縮を図ることができる無線通信装置を提供するこ
とにある。

【0013】

【課題を解決するための手段】上記目的を達成するため
に、この発明は次に示す構成をもって前記課題を解決す
るための手段としている。すなわち、第1の発明は、不
揮発性記憶部であるフラッシュメモリを有し、このフラ
ッシュメモリには情報を1つ以上格納し得るセクターが
複数区分形成され、フラッシュメモリは格納されている
情報を上記セクター毎に消去する構成と成し、複数のセ
クターのうちの少なくとも1つのセクターには更新可情
報が格納され、それ以外の少なくとも1つのセクターに
は情報が格納されていない空白状態となるようにセクタ
ーを管理するセクター管理手段が設けられており、更新
可情報の更新指令を受けた以降に、更新用の更新可情報
を指定した空白のセクターに更新格納させる更新制御部
が設けられ、更新可情報の更新格納が完了した以降に、
上記セクター管理手段から発せられた指令に基づいて、
更新前の更新可情報が格納されていたセクターの格納情
報を消去して空白のセクターとする情報消去制御部が設
けられている構成をもって前記課題を解決する手段とし
ている。

【0014】第2の発明は、上記第1の発明の構成を備
え、更新可情報の更新指令を受けた場合に、更新制御部
から発せられた指令に基づいて、更新対象の更新可情報
が格納されているセクターの全ての格納情報を読み出す
情報読み出し部と、その読み出された更新可情報を変更
する情報変更部と、この変更後の更新可情報を含む上記
セクターの格納情報を指定した空白のセクターに更新格
納する情報書き込み部とが設けられていることを特徴と
して構成されている。

【0015】第3の発明は、上記第1又は第2の発明の
構成を備え、更新可情報は無線通信装置の位置登録情報
あるいはエリア情報であることを特徴として構成されて
いる。

【0016】第4の発明は、上記第1又は第2又は第3
の発明の構成を備え、情報消去制御部は、無線通信装置
の処理休止中であるアイドル期間を利用して、情報消去
対象のセクター内の格納情報を消去する構成と成してい
ることを特徴として構成されている。

【0017】上記構成の発明において、セクター管理手
段によって、更新可情報が格納されているセクターの他
に、更新用の更新可情報を更新格納するための空白のセ
クターが用意されていることとなり、例えば、位置登録
情報等の更新可情報の更新指令を受けると、多くの時間
を要するセクターの格納情報の消去動作を行うことな
く、更新制御部によって更新用の更新可情報が空白のセ
クターに更新格納される。

【0018】このように、この発明では、更新可情報の
更新指令を受けてから更新用の更新可情報がフラッシュ
メモリに更新格納されて更新が終了するまでの間に、セ
クターの格納情報を消去する動作を行わなくて済み、そ
の分、更新可情報の更新に要する時間を大幅に短縮する
ことが可能となる。

【0019】

【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づいて説明する。

【0020】図1には第1の実施形態例において特徴的
な制御構成がブロック図により示されている。なお、こ
の第1の実施形態例の説明において、前記図4に示す無
線通信装置と同一構成部分には同一符号を付し、その共
通部分の重複説明は省略する。

【0021】この第1の実施形態例では、フラッシュメ
モリ2への更新可情報である位置登録情報の更新格納お
よび更新前の位置登録情報の消去に関わる構成に特徴が
ある。すなわち、フラッシュメモリ2には前述したよう
に複数のセクター3が区分形成されており、この第1の
実施形態例では、その複数のセクター3のうちの図1に
示す2つのセクター3α,3βが位置登録情報を格納す
ることが可能なセクターとして割り当て設定されてい
る。それらセクター3α,3βのうちの一方に位置登録
情報が格納され、他方には情報が格納されていない空白
状態となるようにセクターを管理し、位置登録情報の更
新指令が発せられると、更新用の位置登録情報を空白の
セクターに更新格納し、その更新完了の後に、更新前の
位置登録情報が格納されているセクターの格納情報の全
てを消去して空白のセクターとする制御構成を備えてい
る。

【0022】以下に、上記フラッシュメモリ2への位置
登録情報の更新格納および更新前の位置登録情報の消去
を行う制御構成の具体例を示す。例えば、図1に示すよ
うに、CPU8は情報更新指令部15と更新制御部16
と情報読み出し部17と情報変更部18と情報書き込み
部19と更新完了監視部20とセクター管理手段21と
情報消去制御部22とアイドル期間監視部23と消去部
24とを有して構成されている。

【0023】上記情報更新指令部15は更新用の位置登
録情報がCPU8に加えられたことを検知すると、位置
登録情報の更新指令を更新制御部16に発する。更新制
御部16は、その位置登録情報の更新指令を受け取る
と、情報読み出し部17と情報変更部18と情報書き込
み部19のそれぞれに予め定められた制御手順に従った
指令を発し、それら情報読み出し部17と情報変更部1
8と情報書き込み部19の各制御動作を制御すること
で、位置登録情報の更新を次に示すように制御する。

【0024】例えば、情報読み出し部17は、更新制御
部16から発せられた情報読み出し指令を受けて、前記
フラッシュメモリ2のセクター3α,3βのうちの位置
登録情報が格納されている方のセクター3(ここでは、
説明を分かり易くするためにセクター3αとする)に格
納されている全ての格納情報を読み出し、この読み出し
た情報をRAM10に書き込む(複写する)。

【0025】情報変更部18は、上記情報読み出し部1
7によってRAM10に複写されたセクター3αの複写
情報のうちの位置登録情報を前記更新用の位置登録情報
に変更する。なお、RAM10では、フラッシュメモリ
2とは異なり、セクター3αの複写情報のうちの位置登
録情報のみを変更することが可能である。

【0026】情報書き込み部19は、上記情報変更部1
8によってRAM10の位置登録情報の変更が成された
後に、その変更された位置登録情報を含むセクター3α
の複写情報をRAM10から読み出し、この読み出した
複写情報をセクター3α,3βのうちの空白のセクター
(ここでは、セクター3β)を指定して該セクター3β
に一括的に更新格納する。

【0027】上記のように、情報更新指令部15と更新
制御部16と情報読み出し部17と情報変更部18と情
報書き込み部19によって位置登録情報の更新が成され
る。

【0028】更新完了監視部20は、上記情報更新指令
部15と更新制御部16と情報書き込み部19のうちの
1つ以上の構成部の動作情報を取り込み、この取り込ん
だ情報に基づいて、位置登録情報の更新指令が発せられ
た後に、その更新指令に応じた位置登録情報の更新が完
了したか否か、つまり、フラッシュメモリ2に更新用の
位置登録情報が更新格納されたか否かを監視する。

【0029】セクター管理手段21は、上記更新完了監
視部20の監視情報を取り込み、該取り込んだ情報に基
づいて、位置登録情報の更新が完了したことを検知した
ときに、セクター情報消去指令を情報消去制御部22に
出力する。

【0030】情報消去制御部22は、上記セクター情報
消去指令を受け取ると、予め定められた制御手順に従っ
た指令を消去部24に発し、消去部24の消去動作によ
って更新前の位置登録情報が格納されていたセクターの
格納情報を消去する。この第1の実施形態例では、情報
消去制御部22は、次に示すアイドル期間監視部23の
監視情報に基づいて、消去対象のセクターの格納情報の
消去を制御する。

【0031】上記アイドル期間監視部23は、CPU8
がアイドル期間(つまり、処理が行われていない期間)
であるか否かを監視する構成を備えているものである。

【0032】情報消去制御部22は、上記アイドル期間
監視部23の監視情報を時々刻々と取り込み、この取り
込んだ監視情報に基づいて、CPU8がアイドル期間で
あるときにのみ、消去対象のセクターの格納情報を消去
部24によって消去させる。

【0033】このように、CPU8のアイドル期間を利
用して、消去対象のセクターの格納情報消去が行われる
ので、アイドル期間が長く連続的に継続する場合には、
1回のアイドル期間で、消去対象のセクターの格納情報
を全て消去することが可能であるが、短いアイドル期間
が断続的に発生する場合には、消去対象のセクターの格
納情報は1回のアイドル期間で消去し切れず、時分割的
に消去されることとなる。

【0034】前記フラッシュメモリ2への位置登録情報
の更新格納および更新前の位置登録情報の消去に関わる
図1に示す制御構成は上記のように構成されている。以
下に、第1の実施形態例において特有なフラッシュメモ
リ2への位置登録情報の更新の動作例を図2のフローチ
ャートに基づいて簡単に説明する。

【0035】まず、ステップ101において、位置登録
情報の更新指令が発せられているか否かを判断し、位置
登録情報の更新指令が発せられていると判断したときに
は、ステップ102において、更新対象の位置登録情報
が格納されているセクターの全ての格納情報をフラッシ
ュメモリ2から読み出してRAM10に複写し、このR
AM10上で、更新用の位置登録情報に基づいて、上記
セクターの複写情報の中の位置登録情報の書き換え変更
を行う。

【0036】次に、ステップ103において、更新用の
位置登録情報を書き込むためのセクターがセクター3α
であるか否かを判断する。つまり、セクター3αは空白
状態であるか否かを判断する。

【0037】そして、セクター3αが空白状態であると
判断した場合には、更新用の位置登録情報を書き込むた
めのセクターはセクター3αであると判断し、書き込み
用のセクターとしてセクター3αを指定する。そして、
ステップ104において、上記変更後の位置登録情報を
含むセクター(つまり、セクター3β)の複写情報をR
AM10から読み出し、この読み出したセクター3βの
複写情報をセクター3αに更新格納する。次に、ステッ
プ105において、更新前の位置登録情報が格納されて
いるセクター(つまり、セクター3β)の格納情報の消
去指令が出力されることとなる。

【0038】また、前記ステップ103の判断動作によ
って、セクター3αには位置登録情報が格納されてお
り、空白状態でないと判断したときには、位置登録情報
を書き込みためのセクターはセクター3αでなく、セク
ター3βであると判断し、書き込み用のセクターとして
セクター3βを指定する。

【0039】そして、ステップ106において、RAM
10から上記変更後の位置登録情報を含むセクター3
(つまり、セクター3α)の複写情報を読み出し、この
読み出した情報をセクター3βに書き込んで位置登録情
報の更新格納が完了する。次に、ステップ107におい
て、更新前の位置登録情報が格納されているセクター3
αの格納情報の消去指令が出力されることとなる。

【0040】以上のような更新動作によって、位置登録
情報の更新が成される。以下に、更新前の位置登録情報
が格納されているセクターの格納情報の消去動作の一例
を図3のフローチャートに基づいて簡単に説明する。

【0041】まず、ステップ201において、CPU8
がアイドル期間であるか否かの判断を行い、アイドル期
間であると判断したときには、ステップ202におい
て、セクター3αの格納情報の消去指令が発せられてい
るか否かの判断を行う。この判断の結果、セクター3α
の格納情報の消去指令が発せられていると判断したとき
には、ステップ203において、セクター3αの情報消
去中か否かを判断する。

【0042】このステップ203の判断動作によって、
セクター3αの情報消去中でないと判断したときには、
ステップ205で、セクター3αの格納情報の消去を開
始する。また、上記ステップ203の判断動作によっ
て、セクター3αの情報消去中であると判断したときに
は、ステップ204において、セクター3αの情報消去
を継続する。次に、ステップ206において、セクター
3αの格納情報が全て消去し終えたか否かの判断を行
う。そして、情報消去が完了したと判断したときには、
ステップ207において、セクター3αの格納情報消去
指令をクリアする。

【0043】また、前記ステップ202の判断動作によ
って、セクター3αの格納情報の消去指令は発せられて
いないと判断したときには、ステップ208において、
セクター3βの格納情報の消去指令が発せられているか
否かを判断する。この判断の結果、セクター3βの格納
情報の消去指令が発せられていると判断したときには、
ステップ209において、セクター3βの格納情報の消
去中であるか否かの判断を行う。

【0044】この判断の結果、セクター3βの格納情報
の消去中でないと判断したときには、ステップ211に
おいて、セクター3βの格納情報の消去を開始する。ま
た、上記ステップ209の判断動作によって、セクター
3βの格納情報の消去が行われている最中であると判断
したときには、ステップ210において、セクター3β
の格納情報の消去を継続して行う。次に、ステップ21
2において、セクター3βの格納情報を消去し終えたか
否かを判断し、格納情報の消去が完了したと判断したと
きには、ステップ213において、セクター3βの消去
指令をクリアする。

【0045】上記の如く、セクター3αあるいはセクタ
ー3βの格納情報の消去中に、アイドル期間が終了した
場合には、セクターの格納情報の消去動作は中断され、
次のアイドル期間に、その消去対象のセクターの格納情
報の消去が再開されることとなる。

【0046】この第1の実施形態例によれば、フラッシ
ュメモリ2の2つのセクター3α,3βを位置登録情報
を格納するためのセクターとして割り当てて、それらセ
クター3α,3βのうちの一方には位置登録情報を含む
情報が格納され、他方のセクターは情報が格納されてい
ない空白のセクターとなるようにセクター3α,3βを
管理し、更新用の位置登録情報が加えられた場合には、
その更新用の位置登録情報を空白のセクターに更新格納
し、その更新格納が完了した後に、更新前の位置登録情
報が格納されていたセクターの格納情報の消去を行う構
成としたので、位置登録情報の更新動作を開始してから
更新用の位置登録情報をフラッシュメモリ2に更新格納
し終えるまでの間に、更新前の位置登録情報が格納され
ていたセクターの格納情報を消去する必要が無くなり、
長い時間を要する上記セクターの格納情報消去を行わな
くて済む分、位置登録情報の更新に要する時間の大幅な
短縮を図ることができる。

【0047】また、フラッシュメモリ2のセクター3に
は書き換え回数に限界があることから、フラッシュメモ
リ2の位置登録情報を更新することが可能な回数にも限
界があるけれども、この第1の実施形態例では、位置登
録情報を2つのセクター3α,3βに交互に書き込むの
で、従来のように位置登録情報を格納できるセクターが
唯1つである場合に比べて、位置登録情報の更新可能回
数をほぼ2倍に増加することができる。

【0048】さらに、従来のように、位置登録情報を格
納することが可能なセクターが唯1つである場合には、
次に示すような情報消失という重大な事態発生の虞があ
ったが、この第1の実施形態例では、その事態発生を防
止することが可能である。

【0049】例えば、従来のように、RAM10上でセ
クター3の複写情報の中の位置登録情報を更新用の位置
登録情報に変更する一方で、位置登録情報が格納されて
いたフラッシュメモリ2のセクター3の格納情報を消去
して空白のセクター3とし、然る後に、RAM10から
変更後の位置登録情報を含むセクター3の複写情報を読
み出して上記空白のセクターに更新格納するという手順
でもって位置登録情報の更新を行う場合に、上記フラッ
シュメモリ2のセクター3の格納情報の消去最中に、例
えば、電源が切れると、上記RAM10では情報が全て
消失してしまうので、このような場合には、位置登録情
報が格納されていたセクター3に保持されるべき格納情
報の一部あるいは殆ど全てが無線通信装置1から消失し
てしまうという事態が生じる。

【0050】これに対して、この第1の実施形態例で
は、位置登録情報を格納するためのセクター3α,3β
を有し、位置登録情報の更新格納が完了した以降に、更
新前の位置登録情報が格納されていたセクターの格納情
報を消去する構成であることから、セクター3α,3β
のうちの何れか一方には、必ず、それらセクターが保持
すべき情報の全てが格納されていることとなり、このこ
とから、上記したような情報消失という重大な事態発生
を防止することができる。

【0051】さらに、第1の実施形態例では、更新前の
位置登録情報が格納されていたセクターの格納情報の消
去は、CPU8のアイドル期間を利用して、行われる構
成であることから、わざわざ上記セクターの格納情報を
消去するための時間を割くことなく、他の処理が行われ
ていない隙間の時間を利用して消去対象のセクター3の
格納情報を消去することができ、このことによって、C
PU8を効率良く稼働させることができる。

【0052】以下に、第2の実施形態例を説明する。こ
の第2の実施形態例が前記第1の実施形態例と異なる特
徴的なことは、位置登録情報を格納するためのセクター
が3つ以上割り当て設定されていることである。それ以
外の構成は前記第1の実施形態例とほぼ同様であり、こ
の第2の実施形態例では、その共通部分の重複説明は省
略する。

【0053】この第2の実施形態例では、上記のよう
に、フラッシュメモリ2の複数のセクター3のうちの3
つ以上が位置登録情報を格納するためのセクターとして
割り当て設定されている。この場合には、例えば、それ
ら位置登録情報格納用として割り当てられた複数のセク
ターの1つに予め定められた順でもって、順次、更新用
の位置登録情報を格納していく構成を備える。

【0054】この第2の実施形態例によれば、位置登録
情報に対応したセクターが3つ以上割り当て設定されて
いるので、前記第1の実施形態例に比べて、位置登録情
報の更新可能回数をさらに延ばすことが可能となる。

【0055】また、前記第1の実施形態例の如く位置登
録情報格納用として2つのセクター3α,3βが割り当
てられた場合には、更新前の位置登録情報が格納されて
いたセクターの格納情報の消去中に、つまり、セクター
3α,3βの何れも空白状態でないときに、次の更新用
の位置登録情報が加えられるという事態発生の虞があ
る。これに対して、この第2の実施形態例に示すよう
に、位置登録情報格納用として3つ以上のセクターを割
り当て設定する場合には、更新用の位置登録情報が加え
られたときに、それら位置登録情報格納用として割り当
て設定された複数のセクターのうちの少なくとも1つは
空白状態としておくことがほぼ可能であり、上記したよ
うな更新用の位置登録情報が加えられたときに空白のセ
クターが無いという事態発生をほぼ回避することができ
る。

【0056】もちろん、前記第1の実施形態例に示すよ
うに、位置登録情報格納用として2つのセクターが割り
当てられている場合に、一方のセクターに更新用の位置
登録情報を格納し、その後に、他方のセクターの格納情
報を消去し終えるまでに、次の更新用の位置登録情報が
加えられることは殆ど無いので、前記第1の実施形態例
に示すように、位置登録情報格納用として2つのセクタ
ーが割り当てられている場合にも、上記事態発生の虞は
殆ど無く、殆ど支障は生じない。

【0057】なお、この発明は上記各実施形態例に限定
されるものではなく、様々な実施の形態を採り得る。例
えば、上記各実施形態例では、位置登録情報の更新を行
う度に、まず、フラッシュメモリ2から位置登録情報が
格納されているセクターの格納情報を読み出してRAM
10に複写するという手順を必ず行っていたが、一番最
初に位置登録情報の更新を行うとき、つまり、RAM1
0上に位置登録情報を含むセクターの複写情報が格納さ
れていないときのみ、上記フラッシュメモリ2から位置
登録情報が格納されているセクターの格納情報を読み出
してRAM10に複写するという動作を行ってフラッシ
ュメモリ2における位置登録情報の更新を行うが、この
ようにして位置登録情報の更新が終了した以降に、つま
り、RAM10上に位置登録情報を含むセクターの複写
情報が格納されている場合には、上記フラッシュメモリ
2からRAM10へのセクターの格納情報の複写動作は
行わずに、最初から、RAM10上での位置登録情報の
変更を行って上記のように空白状態のセクターへの位置
登録情報の更新格納を行ってもよい。

【0058】このような手順でもってフラッシュメモリ
2の位置登録情報の更新を行う際にも、上記各実施形態
例に示したように、空白状態のセクターが用意されてい
ることによって、フラッシュメモリの位置登録情報の更
新動作を開始してから更新完了するまでの間に、長い時
間を要するセクターの格納情報の消去を行う必要が無い
ことから、位置登録情報の更新に要する時間の大幅な短
縮を図ることができる。

【0059】また、上記各実施形態例では、位置登録情
報の更新を例にして説明したが、位置登録情報以外の例
えばエリア情報等の更新可情報に関しても上記各実施形
態例と同様のフラッシュメモリへの更新格納および更新
前の更新可情報の消去を制御することによって、上記各
実施形態例と同様の優れた効果を奏することができる。

【0060】さらに、上記各実施形態例では、RAM1
0を用いて、位置登録情報の更新を行う例を示したが、
RAM10に代えて、CPU8に内蔵されている記憶部
を用いて上記各実施形態例に示すと同様に位置登録情報
の更新を行ってもよい。

【0061】さらに、上記各実施形態例では、更新用の
位置登録情報は1つの空白のセクターに更新格納される
構成であったが、2つ以上の空白のセクターに更新格納
してもよい。

【0062】

【発明の効果】この発明によれば、セクター管理手段が
設けられ、このセクター管理手段によって、フラッシュ
メモリにおける複数のセクターの1つに更新可情報が格
納され、それ以外の少なくとも1つには情報が格納され
ていない空白状態となるようにセクターが管理され、更
新可情報の更新指令を受けた以降には、更新制御部によ
って、更新用の更新可情報を、指定した空白のセクター
に更新格納し、更新可情報の更新格納が完了した後に、
情報消去制御部によって、更新前の更新可情報が格納さ
れていたセクターの格納情報を消去して空白のセクター
とする構成を備えているので、更新可情報の更新指令を
受けてからフラッシュメモリへの更新用の更新可情報の
更新格納が完了するまでの間に、セクターの格納情報を
消去して空白のセクターを用意する必要が無くなり、そ
の長い時間を要するセクターの格納情報の消去を行わな
くて済む分、更新可情報の更新動作を開始してから更新
完了するまでに要する時間を大幅に短縮することができ
る。

【0063】また、フラッシュメモリのセクターには更
新書き込み回数に限界があることから、フラッシュメモ
リの更新可情報を更新することができる回数にも限界が
あるけれども、本発明では、更新可情報を複数のセクタ
ーに順次に更新格納する構成であることから、従来の如
く更新可情報を格納するためのセクターが唯1つしか割
り当てられていない場合に比べて、更新可情報の更新可
能回数を格段に増加させることができる。

【0064】さらに、更新用の更新可情報がフラッシュ
メモリに更新格納し終えた後に、フラッシュメモリの、
更新前の更新可情報が格納されていたセクターの格納情
報を消去する構成であることから、電源が切れる等のハ
プニングによって、フラッシュメモリに保持されている
べき情報の一部が消失してしまうという重大な事態発生
を確実に回避することができる。

【0065】更新可情報が無線通信装置の位置登録情報
あるいはエリア情報であるものにあっては、位置登録情
報やエリア情報は他の情報に比べて更新することが格段
に多い情報であることから、この発明において特有な前
記構成を備えることは非常に有効である。

【0066】情報消去制御部は、無線通信装置のアイド
ル期間を利用して、情報消去対象のセクター内の格納情
報を消去する構成を備えたものにあっては、情報消去対
象のセクター内の格納情報を消去するための時間をわざ
わざ割くことなく、無線通信装置のアイドル期間を利用
して、上記セクター内の格納情報の消去が行われること
となるので、無線通信装置の制御装置を効率良く稼働さ
せることができる。

【図面の簡単な説明】

【図1】上記第1の実施形態例において特徴的な制御構
成を示すブロック構成図である。

【図2】第1の実施形態例において特徴的な更新可情報
の更新動作の一例を示すフローチャートである。

【図3】第1の実施形態例において特徴的な更新前の更
新可情報の消去動作の一例を示すフローチャートであ
る。

【図4】無線通信装置の主要な構成例を示すブロック構
成図である。

【符号の説明】

1 無線通信装置 2 フラッシュメモリ 3 セクター 16 更新制御部 17 情報読み出し部 18 情報変更部 19 情報書き込み部 21 セクター管理手段 22 情報消去制御部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 不揮発性記憶部であるフラッシュメモリ
    を有し、このフラッシュメモリには情報を1つ以上格納
    し得るセクターが複数区分形成され、フラッシュメモリ
    は格納されている情報を上記セクター毎に消去する構成
    と成し、複数のセクターのうちの少なくとも1つのセク
    ターには更新可情報が格納され、それ以外の少なくとも
    1つのセクターには情報が格納されていない空白状態と
    なるようにセクターを管理するセクター管理手段が設け
    られており、更新可情報の更新指令を受けた以降に、更
    新用の更新可情報を、指定した空白のセクターに更新格
    納させる更新制御部が設けられ、更新可情報の更新格納
    が完了した以降に、上記セクター管理手段から発せられ
    た指令に基づいて、更新前の更新可情報が格納されてい
    たセクターの格納情報を消去して空白のセクターとする
    情報消去制御部が設けられていることを特徴とする無線
    通信装置。
  2. 【請求項2】 更新可情報の更新指令を受けた場合に、
    更新制御部から発せられた指令に基づいて、更新対象の
    更新可情報が格納されているセクターの全ての格納情報
    を読み出す情報読み出し部と、その読み出された更新可
    情報を変更する情報変更部と、この変更後の更新可情報
    を含む上記セクターの格納情報を指定した空白のセクタ
    ーに更新格納する情報書き込み部とが設けられているこ
    とを特徴とする請求項1記載の無線通信装置。
  3. 【請求項3】 更新可情報は無線通信装置の位置登録情
    報あるいはエリア情報であることを特徴とする請求項1
    又は請求項2記載の無線通信装置。
  4. 【請求項4】 情報消去制御部は、無線通信装置の処理
    休止中であるアイドル期間を利用して、情報消去対象の
    セクター内の格納情報を消去する構成と成していること
    を特徴とする請求項1又は請求項2又は請求項3記載の
    無線通信装置。
JP9493399A 1999-04-01 1999-04-01 無線通信装置 Pending JP2000295651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9493399A JP2000295651A (ja) 1999-04-01 1999-04-01 無線通信装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9493399A JP2000295651A (ja) 1999-04-01 1999-04-01 無線通信装置
FI20000731A FI20000731A (fi) 1999-04-01 2000-03-30 Langaton tiedonvälityslaite
US09541589 US6510316B2 (en) 1999-04-01 2000-04-03 Wireless communication apparatus

Publications (1)

Publication Number Publication Date
JP2000295651A true true JP2000295651A (ja) 2000-10-20

Family

ID=14123772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9493399A Pending JP2000295651A (ja) 1999-04-01 1999-04-01 無線通信装置

Country Status (3)

Country Link
US (1) US6510316B2 (ja)
JP (1) JP2000295651A (ja)
FI (1) FI20000731A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051909A (ja) * 1999-08-05 2001-02-23 Matsushita Electric Ind Co Ltd 携帯型通信端末機
US20050036387A1 (en) * 2002-04-24 2005-02-17 Seal Brian K. Method of using flash memory for storing metering data
CN103535091B (zh) * 2011-05-04 2017-10-27 爱立信(中国)通信有限公司 用于收集无线电指纹定位数据的方法和服务器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2195513B (en) * 1986-09-18 1990-12-19 Philips Electronic Associated Radio system
US5210854A (en) * 1989-06-14 1993-05-11 Digital Equipment Corporation System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version
JP3407317B2 (ja) 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
US5835933A (en) * 1993-02-19 1998-11-10 Intel Corporation Method and apparatus for updating flash memory resident firmware through a standard disk drive interface
JPH07319752A (ja) 1994-05-20 1995-12-08 Brother Ind Ltd 記憶装置
JPH08195975A (ja) 1995-01-12 1996-07-30 Citizen Watch Co Ltd セルラー移動局およびそれを用いるセルラー通信システム
US6044265A (en) * 1995-06-05 2000-03-28 Bellsouth Corporation Methods and apparatus for cellular set programming
JPH0997206A (ja) 1995-09-28 1997-04-08 Canon Inc フラッシュrom管理方法及び装置及びコンピュータ制御装置
US5978672A (en) * 1996-09-27 1999-11-02 Global Mobility Systems, Inc. Mobility extended telephone application programming interface and method of use
US5946615A (en) * 1996-10-08 1999-08-31 At&T Wireless Mobile network geographic address translation
US6122503A (en) * 1996-10-08 2000-09-19 At&T Wireless Services Inc Method and apparatus for over-the-air programming of telecommunication services
US5937434A (en) * 1997-02-14 1999-08-10 Intel Corporation Method of managing a symmetrically blocked nonvolatile memory having a bifurcated storage architecture

Also Published As

Publication number Publication date Type
FI20000731A0 (fi) 2000-03-30 application
FI20000731A (fi) 2000-10-01 application
US6510316B2 (en) 2003-01-21 grant
FI20000731D0 (ja) grant
US20020068553A1 (en) 2002-06-06 application

Similar Documents

Publication Publication Date Title
US5860083A (en) Data storage system having flash memory and disk drive
US6161163A (en) Method of writing, erasing, and controlling memory for memory device
US6639843B2 (en) Semiconductor memory device with block-unit erase type nonvolatile memory
US6092160A (en) Memory management method
US20020156988A1 (en) Memory device
US6343379B1 (en) Receiver and program updating method
US20050231765A1 (en) Information recording medium, data processing apparatus and data processing method
US20080098192A1 (en) Methods of reusing log blocks in non-volatile memories and related non-volatile memory devices
US20020188814A1 (en) Non-volatile storage device and rewrite control method thereof
US20030210585A1 (en) Non-volatile memory device
US6453365B1 (en) Direct memory access controller having decode circuit for compact instruction format
US20070174579A1 (en) Apparatus for collecting garbage block of nonvolatile memory according to power state and method of collecting the same
US6047128A (en) System for downloading software
US20090049229A1 (en) Nonvolatile memory device, method of writing data,and method of reading out data
US6871259B2 (en) File system including non-volatile semiconductor memory device having a plurality of banks
US20080120488A1 (en) Apparatus and method of managing nonvolatile memory
US6301635B2 (en) Memory device
JP2003015929A (ja) 不揮発性メモリの制御方法
US5819307A (en) Control method in which frequency of data erasures is limited
JPH0528039A (ja) 記憶装置
US20080250188A1 (en) Memory Controller, Nonvolatile Storage, Nonvolatile Storage System, and Memory Control Method
US20070150693A1 (en) Memory apparatus and memory control method
JPH06124175A (ja) 半導体ディスク装置
US20090089489A1 (en) Memory controller, flash memory system with memory controller, and control method of flash memory
US6154808A (en) Method and apparatus for controlling data erase operations of a non-volatile memory device