JP2000295146A - 巡回型ディジタルフィルタの構成方法 - Google Patents
巡回型ディジタルフィルタの構成方法Info
- Publication number
- JP2000295146A JP2000295146A JP11095378A JP9537899A JP2000295146A JP 2000295146 A JP2000295146 A JP 2000295146A JP 11095378 A JP11095378 A JP 11095378A JP 9537899 A JP9537899 A JP 9537899A JP 2000295146 A JP2000295146 A JP 2000295146A
- Authority
- JP
- Japan
- Prior art keywords
- delay unit
- path
- digital filter
- adder
- adders
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 動作周波数を高めた、巡回型ディジタル
フィルタを提供すること。 【解決手段】 複数の加算器，複数の遅延器および複数
の乗算器にて構成される巡回型ディジタルフィルタにお
いて、少なくとも注目する期間内はタップ係数が一定と
みなせる場合に、ある遅延器から別の遅延器あるいは同
一の遅延器までの間に配置される加算器および乗算器の
個数の最大値を最小化する。
フィルタを提供すること。 【解決手段】 複数の加算器，複数の遅延器および複数
の乗算器にて構成される巡回型ディジタルフィルタにお
いて、少なくとも注目する期間内はタップ係数が一定と
みなせる場合に、ある遅延器から別の遅延器あるいは同
一の遅延器までの間に配置される加算器および乗算器の
個数の最大値を最小化する。
Description
【０００１】
【発明の属する技術分野】本発明は巡回型ディジタルフ
ィルタ（以下、ＩＩＲフィルタという）の構成方法に関
する。
ィルタ（以下、ＩＩＲフィルタという）の構成方法に関
する。
【０００２】
【従来の技術】ＩＩＲ（infinite impulse response）
フィルタは、出力が入力にフィードバックされる再帰型
のフィルタである。このＩＩＲフィルタでは、入力信号
を遅延器により必要なクロック数分だけ遅延させ、その
後に乗算器および加算器を用いた処理を行なう。
フィルタは、出力が入力にフィードバックされる再帰型
のフィルタである。このＩＩＲフィルタでは、入力信号
を遅延器により必要なクロック数分だけ遅延させ、その
後に乗算器および加算器を用いた処理を行なう。
【０００３】
【発明が解決しようとする課題】上述したように、ＩＩ
Ｒフィルタでは、入力信号を遅延器により必要なクロッ
ク数分だけ遅延させた後に、乗算器および加算器により
信号処理をまとめて施す構成であるため、１クロックの
間に実行しなければならない演算処理が多くなり、その
結果、ＩＩＲフィルタの動作周波数が抑えられ、システ
ム全体の動作周波数の高速化を妨げとなる場合がある。
Ｒフィルタでは、入力信号を遅延器により必要なクロッ
ク数分だけ遅延させた後に、乗算器および加算器により
信号処理をまとめて施す構成であるため、１クロックの
間に実行しなければならない演算処理が多くなり、その
結果、ＩＩＲフィルタの動作周波数が抑えられ、システ
ム全体の動作周波数の高速化を妨げとなる場合がある。
【０００４】例えば、移動体通信では数十Ｍb/sの高速
伝送が検討されており、プリコーディング用のＩＩＲフ
ィルタには非常に高速な処理が求められので、フィルタ
の動作周波数に制限があることが問題となる。
伝送が検討されており、プリコーディング用のＩＩＲフ
ィルタには非常に高速な処理が求められので、フィルタ
の動作周波数に制限があることが問題となる。
【０００５】なお、プリコーディングとは、高速移動通
信ＴＤＤシステムにおいて、受信時に推定した無線伝送
環境を示すフィルタ係数を、送信信号処理用のフィルタ
にも設定し、送信波が無線伝搬環境で受けるであろう歪
みを予め補償する操作のことであり、この操作によっ
て、受信側では、理想的には、無線伝搬環境上で全く歪
みを受けない所望の信号を得ることができるものであ
る。
信ＴＤＤシステムにおいて、受信時に推定した無線伝送
環境を示すフィルタ係数を、送信信号処理用のフィルタ
にも設定し、送信波が無線伝搬環境で受けるであろう歪
みを予め補償する操作のことであり、この操作によっ
て、受信側では、理想的には、無線伝搬環境上で全く歪
みを受けない所望の信号を得ることができるものであ
る。
【０００６】本発明は、上述の問題点に鑑みてなされた
ものであり、ＩＩＲフィルタの、より高速な動作を可能
とすることを目的とする。
ものであり、ＩＩＲフィルタの、より高速な動作を可能
とすることを目的とする。
【０００７】
【課題を解決するための手段】本発明では、ＩＩＲフィ
ルタの構成手法として、遅延器から別の遅延器まで、あ
るいは同一の遅延器までの間に配置される乗算器，加算
器の最大値を最小化する方法を採る。
ルタの構成手法として、遅延器から別の遅延器まで、あ
るいは同一の遅延器までの間に配置される乗算器，加算
器の最大値を最小化する方法を採る。
【０００８】このような方法により、高速動作を妨げる
クリティカルパス上に配置される乗算器，加算器の最大
値を最小化することができ、これによりＩＩＲフィルタ
の高速動作が可能となる。
クリティカルパス上に配置される乗算器，加算器の最大
値を最小化することができ、これによりＩＩＲフィルタ
の高速動作が可能となる。
【０００９】
【発明の実施の形態】本発明の第１の態様では、少なく
とも注目する期間内においては、各タップの乗算係数が
固定されているとみなすことができる巡回型ディジタル
フィルタの構成を決定するに際し、前記巡回型ディジタ
ルフィルタの構成要素である遅延器，加算器および乗算
器の接続形態を異ならせた、複数の候補を想定し、各候
補毎に、遅延器から別の遅延器に至る経路上に配置され
る加算器と乗算器の個数の合計値と、遅延器から出発し
て前記遅延器に戻る経路上に配置される加算器と乗算器
の個数の合計値とを求め、求められた前記合計値の中の
最も大きな値の大小を各候補間で比較し、最も小さい候
補を選択するようにする。
とも注目する期間内においては、各タップの乗算係数が
固定されているとみなすことができる巡回型ディジタル
フィルタの構成を決定するに際し、前記巡回型ディジタ
ルフィルタの構成要素である遅延器，加算器および乗算
器の接続形態を異ならせた、複数の候補を想定し、各候
補毎に、遅延器から別の遅延器に至る経路上に配置され
る加算器と乗算器の個数の合計値と、遅延器から出発し
て前記遅延器に戻る経路上に配置される加算器と乗算器
の個数の合計値とを求め、求められた前記合計値の中の
最も大きな値の大小を各候補間で比較し、最も小さい候
補を選択するようにする。
【００１０】これにより、クリティカルパス上に配置さ
れる乗算器，加算器の最大値を最小化することができ、
ＩＩＲフィルタの高速動作が可能となる。このようにし
て構成されたＩＩＲフィルタは、移動体通信における等
化器等の、高速動作が求められる処理に用いることがで
きる。
れる乗算器，加算器の最大値を最小化することができ、
ＩＩＲフィルタの高速動作が可能となる。このようにし
て構成されたＩＩＲフィルタは、移動体通信における等
化器等の、高速動作が求められる処理に用いることがで
きる。
【００１１】また、本発明の第２の態様では、ＴＤＭＡ
−ＴＤＤ方式の通信を行なう通信機に搭載される、プリ
コーディング用の巡回型ディジタルフィルタを構成する
に際して、前記巡回型ディジタルフィルタの構成要素で
ある遅延器，加算器および乗算器の接続形態を異ならせ
た、複数の候補を想定し、各候補毎に、遅延器から別の
遅延器に至る経路上に配置される加算器と乗算器の個数
の合計値と、遅延器から出発して前記遅延器に戻る経路
上に配置される加算器と乗算器の個数の合計値とを求
め、求められた前記合計値の中の最も大きな値の大小を
各候補間で比較し、最も小さい候補を選択する。
−ＴＤＤ方式の通信を行なう通信機に搭載される、プリ
コーディング用の巡回型ディジタルフィルタを構成する
に際して、前記巡回型ディジタルフィルタの構成要素で
ある遅延器，加算器および乗算器の接続形態を異ならせ
た、複数の候補を想定し、各候補毎に、遅延器から別の
遅延器に至る経路上に配置される加算器と乗算器の個数
の合計値と、遅延器から出発して前記遅延器に戻る経路
上に配置される加算器と乗算器の個数の合計値とを求
め、求められた前記合計値の中の最も大きな値の大小を
各候補間で比較し、最も小さい候補を選択する。
【００１２】これにより、例えば、数十Ｍb/sの高速伝
送（移動通信）を行なう場合にも使用可能な、プリコー
ディング用のＩＩＲフィルタを実現することができる。
送（移動通信）を行なう場合にも使用可能な、プリコー
ディング用のＩＩＲフィルタを実現することができる。
【００１３】次に、本発明の実施の形態について図面を
参照して説明する。
参照して説明する。
【００１４】本発明のＩＩＲフィルタの構成方法につい
て、図１および図２を用いて説明する。
て、図１および図２を用いて説明する。
【００１５】図２のＩＩＲフィルタは通常の構成のフィ
ルタである。このフィルタは、遅延器１７を経た遅延信
号と、遅延器１７および１８を経た遅延信号と、遅延器
１７，１８，１９を経た遅延信号を得て、それぞれの遅
延信号に係数ｂ１，ｂ２，ｂ３を乗算し、それらを加算
して入力信号にフィードバックする構成となっている。
なお、参照符号２０〜２２は加算器であり、参照符号２
３〜２５は乗算器である。また、遅延器１７〜１９は、
例えば、シフトレジスタで構成される。
ルタである。このフィルタは、遅延器１７を経た遅延信
号と、遅延器１７および１８を経た遅延信号と、遅延器
１７，１８，１９を経た遅延信号を得て、それぞれの遅
延信号に係数ｂ１，ｂ２，ｂ３を乗算し、それらを加算
して入力信号にフィードバックする構成となっている。
なお、参照符号２０〜２２は加算器であり、参照符号２
３〜２５は乗算器である。また、遅延器１７〜１９は、
例えば、シフトレジスタで構成される。
【００１６】この構成では、それぞれの遅延信号に係数
を乗算し、それらを加算してフィードバック信号を形成
し、入力信号と加算処理を行ない、そして、再び遅延器
に入力するという処理を１クロック相当の時間（遅延器
を構成するシフトレジスタの動作クロック１個分の時
間）にすべて終了させなければならない。
を乗算し、それらを加算してフィードバック信号を形成
し、入力信号と加算処理を行ない、そして、再び遅延器
に入力するという処理を１クロック相当の時間（遅延器
を構成するシフトレジスタの動作クロック１個分の時
間）にすべて終了させなければならない。
【００１７】一方、図１のＩＩＲフィルタでは、係数ｂ
１，ｂ２，ｂ３の乗算を同時に実行した後、遅延，加算
を行なう構成としている。つまり、演算の順序が、図２
のフィルタと異なっている。
１，ｂ２，ｂ３の乗算を同時に実行した後、遅延，加算
を行なう構成としている。つまり、演算の順序が、図２
のフィルタと異なっている。
【００１８】なお、図１において、参照符号１は入力端
子であり、参照符号２は出力端子であり、参照符号３，
４，５は遅延器であり、参照符号６，７，８は加算器で
あり、参照符号９，１０，１１は乗算器である。
子であり、参照符号２は出力端子であり、参照符号３，
４，５は遅延器であり、参照符号６，７，８は加算器で
あり、参照符号９，１０，１１は乗算器である。
【００１９】ここで、図１のＩＩＲフィルタにおけるク
リティカルパス上に配置される演算器の個数を調べる
と、以下のようになる。
リティカルパス上に配置される演算器の個数を調べる
と、以下のようになる。
【００２０】すなわち、遅延器３の出力から遅延器３の
入力に戻るまでのパス上には、加算器６，乗算器９，加
算器７が存在する。また、遅延器３の出力から遅延器５
の入力までのパス上には、加算器６，乗算器１０，加算
器８が存在する。また、遅延器４の出力から遅延器３の
入力までのパス上には、加算器６，乗算器１１が存在す
る。また、遅延器５の出力から遅延器４までのパス上に
は加算器８が存在する。これにより、遅延器から別の遅
延器まで、あるいは同一の遅延器までの間に配置される
乗算器および加算器の個数の最大値に着目すると、遅延
器３の出力から遅延器３の入力に戻るパス上、および遅
延器３の出力から遅延器４の入力までのパス上に、加算
器２個および乗算器１個が配置されていることがわか
る。
入力に戻るまでのパス上には、加算器６，乗算器９，加
算器７が存在する。また、遅延器３の出力から遅延器５
の入力までのパス上には、加算器６，乗算器１０，加算
器８が存在する。また、遅延器４の出力から遅延器３の
入力までのパス上には、加算器６，乗算器１１が存在す
る。また、遅延器５の出力から遅延器４までのパス上に
は加算器８が存在する。これにより、遅延器から別の遅
延器まで、あるいは同一の遅延器までの間に配置される
乗算器および加算器の個数の最大値に着目すると、遅延
器３の出力から遅延器３の入力に戻るパス上、および遅
延器３の出力から遅延器４の入力までのパス上に、加算
器２個および乗算器１個が配置されていることがわか
る。
【００２１】同様に、図２のＩＩＲフィルタについて、
クリティカルパス上の演算器（加算器および乗算器）の
個数に着目すると、遅延器１９の出力から遅延器１７の
入力に至るパス上、および遅延器１８の出力から遅延器
１７の入力に至るまでのパス上に、加算器が３個，乗算
器が１個配置されている。
クリティカルパス上の演算器（加算器および乗算器）の
個数に着目すると、遅延器１９の出力から遅延器１７の
入力に至るパス上、および遅延器１８の出力から遅延器
１７の入力に至るまでのパス上に、加算器が３個，乗算
器が１個配置されている。
【００２２】したがって、図２の回路構成に比べて図１
の回路構成の方が、クリティカルパス上の加算器の数が
１個少ないことがわかる。つまり、図１の構成の方が、
クロック１個分の時間における演算処理が少なくて済
む。これにより、同一の回路規模でありながら、遅延器
間の信号処理量を減らして、ＩＩＲフィルタの動作速度
を速くすることが可能となる。
の回路構成の方が、クリティカルパス上の加算器の数が
１個少ないことがわかる。つまり、図１の構成の方が、
クロック１個分の時間における演算処理が少なくて済
む。これにより、同一の回路規模でありながら、遅延器
間の信号処理量を減らして、ＩＩＲフィルタの動作速度
を速くすることが可能となる。
【００２３】ただし、図１の構成の場合、乗算を同時に
行なってから遅延処理を行なう関係上、遅延の次数に応
じて乗算係数（ｂ１〜ｂ３）の値をリアルタイムで変化
させていくようなシステムでは採用できない。したがっ
て、乗算係数（タップ係数）が固定（不変）であるか、
又は、少なくとも注目する期間内においては固定されて
いるとみなすことができるようなシステムにおいて、上
述のフィルタ構成法を採用することができる。
行なってから遅延処理を行なう関係上、遅延の次数に応
じて乗算係数（ｂ１〜ｂ３）の値をリアルタイムで変化
させていくようなシステムでは採用できない。したがっ
て、乗算係数（タップ係数）が固定（不変）であるか、
又は、少なくとも注目する期間内においては固定されて
いるとみなすことができるようなシステムにおいて、上
述のフィルタ構成法を採用することができる。
【００２４】以上のＩＩＲフィルタ構成法の手順をまと
めると、図３のようになる。すなわち、少なくとも注目
する期間内においてはタップ係数が一定値であることを
前提として（ステップ３０）、遅延器から別の遅延器に
至るパス上に配置される加算器および乗算器の個数を求
め（ステップ３１）、遅延器からその遅延器に戻るパス
上に配置される加算器および乗算器の個数を求め（ステ
ップ３２）、ステップ３１およびステップ３２で求めら
れた加算器，乗算器の数の最大値が最も小さい構成を採
用する（ステップ３３）。
めると、図３のようになる。すなわち、少なくとも注目
する期間内においてはタップ係数が一定値であることを
前提として（ステップ３０）、遅延器から別の遅延器に
至るパス上に配置される加算器および乗算器の個数を求
め（ステップ３１）、遅延器からその遅延器に戻るパス
上に配置される加算器および乗算器の個数を求め（ステ
ップ３２）、ステップ３１およびステップ３２で求めら
れた加算器，乗算器の数の最大値が最も小さい構成を採
用する（ステップ３３）。
【００２５】図４は、上述の手法を用いて構成されたＩ
ＩＲフィルタを利用した移動体通信システムを示してい
る。
ＩＲフィルタを利用した移動体通信システムを示してい
る。
【００２６】図４において、移動体端末４０と基地局装
置５０とは、上り回線と下り回線に同一周波数を用いる
ＴＤＭＡ−ＴＤＤ方式の通信を行なう。移動体端末４０
は、アンテナ４１と、アンテナ共用器４２と、無線受信
部４３と、復調器（ＤＥＭ）４４と、変調器（ＭＯ）４
５と、補間フィルタ（ＩＮＰ）４６と、無線送信回路
（ＲＦ）４７とを有している。
置５０とは、上り回線と下り回線に同一周波数を用いる
ＴＤＭＡ−ＴＤＤ方式の通信を行なう。移動体端末４０
は、アンテナ４１と、アンテナ共用器４２と、無線受信
部４３と、復調器（ＤＥＭ）４４と、変調器（ＭＯ）４
５と、補間フィルタ（ＩＮＰ）４６と、無線送信回路
（ＲＦ）４７とを有している。
【００２７】一方、基地局５０は、アンテナ５１と、ア
ンテナ共用器５２と、無線受信部５３と、等化器（Ｅ
Ｑ）５４と、復調器（ＤＥＭ）５５と、変調器５６と、
上述のＩＩＲフィルタを用いた送信信号の歪み補償用フ
ィルタ（ＩＩＲ）５７と、補間フィルタ５８と、無線送
信部５９とを有している。
ンテナ共用器５２と、無線受信部５３と、等化器（Ｅ
Ｑ）５４と、復調器（ＤＥＭ）５５と、変調器５６と、
上述のＩＩＲフィルタを用いた送信信号の歪み補償用フ
ィルタ（ＩＩＲ）５７と、補間フィルタ５８と、無線送
信部５９とを有している。
【００２８】基地局５０では、受信側の等化器５４にお
けるフィルタのタップ係数を、送信側のフィルタ５７に
設定し、このフィルタ５７で、電波伝搬路上で受ける歪
みの逆特性となるような処理を送信信号に施す。つま
り、プリコーディング処理を行なう。これにより、歪み
を受けた後の受信側（移動体端末４１側）では、歪みが
補償された信号を受信することできる。したがって、移
動体端末側では、特別な歪み補償手段（等化器など）を
具備することなしに、良好な品質の受信を行なうことが
できる。また、基地局側の送信処理において、ＩＩＲフ
ィルタからくる動作周波数の制限が緩和されているた
め、システム全体として、高速な移動体通信が可能であ
る。
けるフィルタのタップ係数を、送信側のフィルタ５７に
設定し、このフィルタ５７で、電波伝搬路上で受ける歪
みの逆特性となるような処理を送信信号に施す。つま
り、プリコーディング処理を行なう。これにより、歪み
を受けた後の受信側（移動体端末４１側）では、歪みが
補償された信号を受信することできる。したがって、移
動体端末側では、特別な歪み補償手段（等化器など）を
具備することなしに、良好な品質の受信を行なうことが
できる。また、基地局側の送信処理において、ＩＩＲフ
ィルタからくる動作周波数の制限が緩和されているた
め、システム全体として、高速な移動体通信が可能であ
る。
【００２９】基地局５０側における特徴的な動作の手順
をまとめると、図５のようになる。すなわち、信号を受
信すると（ステップ６０）、受信用等化器における演算
を実行し（ステップ６１）、受信信号を出力すると共に
（ステップ６２）、等化器のトランスバーサルフィルタ
のタップ係数を、送信信号の歪み補償用フィルタに転送
する（ステップ６３）。
をまとめると、図５のようになる。すなわち、信号を受
信すると（ステップ６０）、受信用等化器における演算
を実行し（ステップ６１）、受信信号を出力すると共に
（ステップ６２）、等化器のトランスバーサルフィルタ
のタップ係数を、送信信号の歪み補償用フィルタに転送
する（ステップ６３）。
【００３０】なお、このタップ係数の転送は所定の間隔
で行なわれる。よって、送信信号の歪み補償用フィルタ
にタップ係数が設定されてから次にタップ係数が更新さ
れるまでの期間中、直前に設定されたタップ係数が使用
されるため、その期間中においては、送信信号の歪み補
償用フィルタのタップ係数は一定であるとみなすことが
できる。
で行なわれる。よって、送信信号の歪み補償用フィルタ
にタップ係数が設定されてから次にタップ係数が更新さ
れるまでの期間中、直前に設定されたタップ係数が使用
されるため、その期間中においては、送信信号の歪み補
償用フィルタのタップ係数は一定であるとみなすことが
できる。
【００３１】そして、送信信号を入力し（ステップ６
４）、歪み補償処理を行なった後に（ステップ６５）、
送信を行なう（ステップ６６）。
４）、歪み補償処理を行なった後に（ステップ６５）、
送信を行なう（ステップ６６）。
【００３２】なお、図４では、基地局側に、送信信号の
歪み補償用フィルタを設けているが、同様のフィルタを
移動体端末側に設けてもよい。この場合、基地局側で
は、歪みの少ない良好な受信が可能である。
歪み補償用フィルタを設けているが、同様のフィルタを
移動体端末側に設けてもよい。この場合、基地局側で
は、歪みの少ない良好な受信が可能である。
【００３３】
【発明の効果】以上説明したように本発明は、高速動作
を妨げるクリティカルパス上に配置される演算器の個数
を最小化することにより、巡回型ディジタルフィルタの
処理速度および通信システム全体の処理速度の向上を図
ることができる、これにより、高速伝送が可能な通信シ
ステムを構築することが可能となる。
を妨げるクリティカルパス上に配置される演算器の個数
を最小化することにより、巡回型ディジタルフィルタの
処理速度および通信システム全体の処理速度の向上を図
ることができる、これにより、高速伝送が可能な通信シ
ステムを構築することが可能となる。
【図１】ＩＩＲフィルタの構成の一例を示す図
【図２】ＩＩＲフィルタの構成の他の例を示す図
【図３】本発明の実施の形態にかかるディジタルフィル
タの構成方法の主要な手順を示すフロー図
タの構成方法の主要な手順を示すフロー図
【図４】移動体通信システムの一例を示すブロック図
【図５】図４の移動体通信システムにおける、基地局側
で実行されるプリコーディングを含む送信処理の主要な
手順を示すフロー図
で実行されるプリコーディングを含む送信処理の主要な
手順を示すフロー図
１，１５ 入力端 ２，１６ 出力端 ３，４，５，１７，１８，１９ 遅延器 ６，７，８，２０，２１，２２ 加算器 ９，１０，１１，２３，２４，２５ 乗算器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｇ０６Ｆ 17/50 Ｇ０６Ｆ 15/60 ６５４Ｍ
Claims (3)
- 【請求項１】 少なくとも注目する期間内においては、
各タップの乗算係数が固定されているとみなすことがで
きる巡回型ディジタルフィルタの構成を決定するに際
し、 前記巡回型ディジタルフィルタの構成要素である遅延
器，加算器および乗算器の接続形態を異ならせた、複数
の候補を想定し、 各候補毎に、遅延器から別の遅延器に至る経路上に配置
される加算器と乗算器の個数の合計値と、遅延器から出
発して前記遅延器に戻る経路上に配置される加算器と乗
算器の個数の合計値とを求め、 求められた前記合計値の中の最も大きな値の大小を各候
補間で比較し、最も小さい候補を選択することを特徴と
する巡回型ディジタルフィルタの構成方法。 - 【請求項２】 請求項１記載の巡回型ディジタルフィル
タを用いて構成される等化器を有する移動体通信用の通
信装置。 - 【請求項３】 ＴＤＭＡ−ＴＤＤ方式の通信を行なう通
信機に搭載される、プリコーディング用の巡回型ディジ
タルフィルタを構成するに際して、 前記巡回型ディジタルフィルタの構成要素である遅延
器，加算器および乗算器の接続形態を異ならせた、複数
の候補を想定し、 各候補毎に、遅延器から別の遅延器に至る経路上に配置
される加算器と乗算器の個数の合計値と、遅延器から出
発して前記遅延器に戻る経路上に配置される加算器と乗
算器の個数の合計値とを求め、 求められた前記合計値の中の最も大きな値の大小を各候
補間で比較し、最も小さい候補を選択することを特徴と
する巡回型ディジタルフィルタの構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11095378A JP2000295146A (ja) | 1999-04-01 | 1999-04-01 | 巡回型ディジタルフィルタの構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11095378A JP2000295146A (ja) | 1999-04-01 | 1999-04-01 | 巡回型ディジタルフィルタの構成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000295146A true JP2000295146A (ja) | 2000-10-20 |
Family
ID=14135994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11095378A Pending JP2000295146A (ja) | 1999-04-01 | 1999-04-01 | 巡回型ディジタルフィルタの構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000295146A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008018197A1 (fr) * | 2006-08-08 | 2008-02-14 | Panasonic Corporation | Filtre numérique, son dispositif de synthèse, programme de synthèse, et support d'enregistrement de programme de synthèse |
| US8422814B2 (en) | 2007-01-26 | 2013-04-16 | Nec Display Solutions, Ltd. | Apparatus and method for geometric distortion correction in video signals |
-
1999
- 1999-04-01 JP JP11095378A patent/JP2000295146A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008018197A1 (fr) * | 2006-08-08 | 2008-02-14 | Panasonic Corporation | Filtre numérique, son dispositif de synthèse, programme de synthèse, et support d'enregistrement de programme de synthèse |
| JPWO2008018197A1 (ja) * | 2006-08-08 | 2009-12-24 | パナソニック株式会社 | デジタルフィルタ、その合成装置、合成プログラム、及び合成プログラム記録媒体 |
| KR101008782B1 (ko) | 2006-08-08 | 2011-01-14 | 파나소닉 주식회사 | 디지털필터, 그 합성장치, 및 합성프로그램이 기록된 컴퓨터 판독 가능한 기록매체 |
| US8422814B2 (en) | 2007-01-26 | 2013-04-16 | Nec Display Solutions, Ltd. | Apparatus and method for geometric distortion correction in video signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3375139B2 (ja) | アダプティブアレイ送受信機 | |
| EP2165425B1 (en) | Signal processor for estimating signal parameters using an approximated inverse matrix | |
| TWI604700B (zh) | 用於接收器之發信降噪方法及其裝置 | |
| US9300382B2 (en) | Wireless signal processor and wireless apparatus | |
| EP3295636B1 (en) | Reducing crest factors | |
| US10601455B2 (en) | Mitigating passive intermodulation interference in a MIMO wireless network | |
| US20140010271A1 (en) | Signal processing for diversity combining radio receiver | |
| US20090041094A1 (en) | Signal receiving apparatus including equalizer, terminal apparatus, signal receiving method, and signal receiving program | |
| US6661854B2 (en) | Channel estimation by time multiplexed complementary sequences | |
| US7269202B2 (en) | Radio apparatus, swap detecting method and swap detecting program | |
| JP2000295146A (ja) | 巡回型ディジタルフィルタの構成方法 | |
| KR101065426B1 (ko) | 복잡도가 감소된 슬라이딩 윈도우 기반의 등화기 | |
| JP3505108B2 (ja) | 受信機 | |
| US6587504B1 (en) | Adaptive equalizer and designing method thereof | |
| EP0632604B1 (en) | Method and apparatus for baseband signal combining and clock timing recovery using a constant modulus algorithm | |
| KR950012821B1 (ko) | 디지탈 비순환형 필터 형태의 등화기를 갖는 vhf카 라디오 | |
| WO2015043673A1 (en) | Mechanism for improving receiver sensitivity | |
| EP3050221B1 (en) | Schnorr-euchner expansions and their fast implementations | |
| US20040100403A1 (en) | Normalizing apparatus for adaptive beamforming in smart antenna receiving system | |
| JP2818553B2 (ja) | 干渉補償器及びその制御方法 | |
| WO2004102910A1 (en) | Iterative channel estimation using pilot signals | |
| US20240179033A1 (en) | Interference cancellation circuit and operating method thereof | |
| JP2004260678A (ja) | Ｉｉｒディジタルフィルタ、回り込みキャンセラ及び中継装置 | |
| JPH09307488A (ja) | 受信装置 | |
| JP2000349694A (ja) | 等化処理装置および等化処理方法 |