JP2000294777A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JP2000294777A JP2000294777A JP11101621A JP10162199A JP2000294777A JP 2000294777 A JP2000294777 A JP 2000294777A JP 11101621 A JP11101621 A JP 11101621A JP 10162199 A JP10162199 A JP 10162199A JP 2000294777 A JP2000294777 A JP 2000294777A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- bunching
- semiconductor device
- silicon carbide
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、炭化硅素半導体
材料を用いた半導体装置及びその製造方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a silicon carbide semiconductor material and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】炭化硅素半導体装置において、ＳｉＣ基
板の表面にチャネルが形成される構造のＭＯＳＦＥＴ等
の電界効果型トランジスタでは、従来、高温アニールに
より形成される不規則な凹凸表面がチャネルに用いられ
てきた。例えば、ＳｉＣ及び関連ワイドギャップ半導体
研究会第６回講演予稿集５５ページに示されるように、
イオン注入後の活性化のための高温アニールにより、線
状の突起や、凸凹が形成される。アニール後に、表面粗
さ測定装置で表面の凹凸を測定することにより、アニー
ル温度１４００℃では、平均粗さ１．９ｎｍが、アニー
ル温度１６００℃では、平均粗さ７．１ｎｍが観察され
ている。2. Description of the Related Art In a silicon carbide semiconductor device, in a field-effect transistor such as a MOSFET having a structure in which a channel is formed on the surface of a SiC substrate, an irregular uneven surface formed by high-temperature annealing is conventionally used for the channel. Have been. For example, as shown in the 55th Preliminary Proceedings of the 6th Symposium on SiC and Related Wide Gap Semiconductors,
Linear projections and irregularities are formed by high-temperature annealing for activation after ion implantation. After the annealing, the surface roughness was measured by a surface roughness measuring device, and an average roughness of 1.9 nm was observed at an annealing temperature of 1400 ° C. and an average roughness of 7.1 nm at an annealing temperature of 1600 ° C.
【０００３】図４は、このような凹凸のある表面に絶縁
膜を形成しＭＯＳＦＥＴを構成した断面構造を示す半導
体装置の概念図である。図４において、１はＳｉＣ基
板、２はｎ型の導電性を持つＳｉＣの層、３はイオン注
入により形成したｐ型導電性領域、４はイオン注入によ
り形成したｎ型導電性領域、５は絶縁膜、６はゲート電
極、７はゲート電極６に印加した電圧で形成されるチャ
ネル部分を示し、ゲート電極６に電圧を印加することに
より、ｐ型導電性領域３のチャネル部７にｎ型反転層が
形成され、ｎ型導電性領域４間に電流が導通する。FIG. 4 is a conceptual diagram of a semiconductor device showing a cross-sectional structure in which an insulating film is formed on such an uneven surface to form a MOSFET. In FIG. 4, 1 is a SiC substrate, 2 is an SiC layer having n-type conductivity, 3 is a p-type conductive region formed by ion implantation, 4 is an n-type conductive region formed by ion implantation, and 5 is An insulating film, 6 is a gate electrode, 7 is a channel portion formed by a voltage applied to the gate electrode 6, and when a voltage is applied to the gate electrode 6, an n-type is formed in the channel portion 7 of the p-type conductive region 3. An inversion layer is formed, and current flows between n-type conductive regions 4.
【０００４】[0004]
【発明が解決しようとする課題】アニール時に形成され
た凹凸のある表面に絶縁膜５を形成しＭＯＳＦＥＴを構
成した従来の半導体装置では、チャネル部分７に凹凸が
あり、界面準位の密度が増加することにより、キャリア
の移動度が低下し、チャネル部分の抵抗が増加し特性が
劣化する問題があった。また、チャネル部分の凹凸自体
も、キャリアの散乱を引き起こしキャリアの移動度を低
下させ、同様な問題が生じた。In a conventional semiconductor device in which an insulating film 5 is formed on an uneven surface formed at the time of annealing to form a MOSFET, the channel portion 7 has unevenness and the interface state density increases. As a result, the mobility of carriers is reduced, the resistance of the channel is increased, and the characteristics are degraded. In addition, the unevenness itself in the channel portion also causes carrier scattering and lowers the carrier mobility, causing a similar problem.
【０００５】また、ステップが収束し大きなステップが
形成されたバンチングステップがチャネル部分７に存在
する場合、この領域でのステップを横切る方向のキャリ
アの移動が制限され、チャネル全体の抵抗を増加させる
問題があった。また、上記大きなステップ以外の部分で
非常に平坦な面が得られる領域は、不規則に生じ、意図
的に位置が制御されていないため、この平坦な面が得ら
れる領域だけをチャネル部分に用いることは困難であっ
た。また、高温アニール時には、ＳｉＣ基板の表面に不
純物を含む層が形成され、チャネルのキャリア移動度を
低下させ、素子特性を劣化させるという問題もあった。When a bunching step in which a step converges and a large step is formed is present in the channel portion 7, the movement of carriers in the direction across the step in this region is restricted, and the resistance of the entire channel increases. was there. In addition, a region where a very flat surface is obtained in a portion other than the large step occurs irregularly and the position is not intentionally controlled. Therefore, only the region where the flat surface is obtained is used for the channel portion. It was difficult. In addition, at the time of high-temperature annealing, a layer containing impurities is formed on the surface of the SiC substrate, which causes a problem that carrier mobility of a channel is reduced and device characteristics are deteriorated.
【０００６】この発明は、かかる問題点を解決するため
に成されたもので、高温アニール時に生じるバンチング
ステップの間の平坦な部分をＭＯＳＦＥＴ等の電界効果
型トランジスタのチャネル部分に利用し、高いキャリア
移動度と優れた素子特性を持つ炭化硅素半導体材料を用
いた半導体装置及びその製造方法を提供するものであ
る。また、立体的な凸凹構造を意図的に作製したＳｉＣ
基板をアニールすることにより、ステップバンチングを
制御し、ステップの位置及び平坦な面の位置を決めるこ
とができる半導体装置およびその製造方法を提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and utilizes a flat portion between bunching steps generated during high-temperature annealing as a channel portion of a field-effect transistor such as a MOSFET, so that a high carrier can be obtained. An object of the present invention is to provide a semiconductor device using a silicon carbide semiconductor material having mobility and excellent element characteristics, and a method for manufacturing the same. In addition, SiC which intentionally produced a three-dimensional uneven structure
An object of the present invention is to provide a semiconductor device capable of controlling step bunching by annealing a substrate and determining a position of a step and a position of a flat surface, and a method of manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】この発明に係る半導体装
置は、高温アニール時に形成されたバンチングステップ
間の平坦部分を電界効果型トランジスタのチャネルとす
ることにより、チャネル面が平坦になる作用があり、絶
縁膜を形成した場合の界面準位密度が凹凸のある面に形
成した場合に比べ低減できる。このため、界面準位によ
り制限される、チャネルのキャリア移動度が向上する。
また、キャリアは、チャネル面の凹凸により散乱を受
け、その移動度が制限されるが、チャネル部分の平坦性
を高めることにより、移動度が向上する。A semiconductor device according to the present invention has a function of flattening a channel surface by using a flat portion between bunching steps formed during high-temperature annealing as a channel of a field-effect transistor. In addition, the interface state density when the insulating film is formed can be reduced as compared with the case where the interface state density is formed on a surface having irregularities. Therefore, the carrier mobility of the channel, which is limited by the interface state, is improved.
In addition, the carrier is scattered by the unevenness of the channel surface and its mobility is limited, but the mobility is improved by improving the flatness of the channel portion.
【０００８】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、オフ
方向と垂直な方向に形成される上記バンチングステップ
の段差は、チャネルのキャリア移動方向と平行になる。
このため、電界効果型トランジスタのチャネルのキャリ
アの移動方向が、上記バンチングステップを横切らない
方向である構造となり、ｎ領域間をキャリアが移動する
とき、バンチングステップを横切らず、バンチングステ
ップの高い界面準位密度の領域や凹凸による散乱の多い
領域を通過することがないので、キャリアの移動度が制
限されず、チャネル全体の抵抗も増加しない。In addition, the channel is formed in a direction perpendicular to the off direction by forming a channel so that the off direction and the direction perpendicular to the direction of tilting the crystal axis of the silicon carbide substrate are the moving direction of the carrier. The step of the bunching step is parallel to the carrier moving direction of the channel.
For this reason, the carrier in the channel of the field-effect transistor has a direction in which the carrier does not cross the bunching step. When the carrier moves between the n regions, the carrier does not cross the bunching step and has a high interface state with a high bunching step. Since the light does not pass through a region having a high density or a region having a large amount of scattering due to unevenness, the mobility of carriers is not limited, and the resistance of the entire channel does not increase.
【０００９】また、この発明に係る半導体装置の製造方
法は、炭化硅素半導体材料を用いた半導体装置の製造方
法において、炭化珪素基板表面にイオン注入によりｐ型
導電性領域とｎ型導電性領域を形成した後、高温アニー
ル処理により炭化珪素基板表面にバンチングステップを
形成すると共にバンチングステップ間に平坦部分を形成
し、続いて電界効果型トランジスタの絶縁膜を形成した
後、ゲート電極を形成し、上記平坦部分を電界効果型ト
ランジスタのチャネルとすることにより、イオン注入後
の高温アニール時に生じる、バンチングステップの間の
平坦な部分をＭＯＳＦＥＴ等の電界効果型トランジスタ
のチャネル部分に利用するので、チャネル面が平坦にな
る作用があり、絶縁膜を形成した場合の界面準位密度が
凹凸のある面に形成した場合に比べ低減できる。このた
め、界面準位により制限される、チャネルのキャリア移
動度が向上する。また、キャリアは、チャネル面の凹凸
により散乱を受け、その移動度が制限されるが、チャネ
ル部分の平坦性を高めることにより、移動度が向上す
る。Further, according to a method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device using a silicon carbide semiconductor material, a p-type conductive region and an n-type conductive region are ion-implanted into a silicon carbide substrate surface. After the formation, a bunching step is formed on the surface of the silicon carbide substrate by high-temperature annealing, and a flat portion is formed between the bunching steps. Subsequently, an insulating film of the field-effect transistor is formed, and then a gate electrode is formed. By using the flat portion as the channel of the field effect transistor, the flat portion during the bunching step, which is generated during high-temperature annealing after ion implantation, is used for the channel portion of the field effect transistor such as a MOSFET. It has the effect of flattening, and the interface state density when an insulating film is formed It can be reduced compared with the case of. Therefore, the carrier mobility of the channel, which is limited by the interface state, is improved. In addition, the carrier is scattered by the unevenness of the channel surface and its mobility is limited, but the mobility is improved by improving the flatness of the channel portion.
【００１０】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、上記
高温アニール時にオフ方向と垂直な方向に形成される上
記バンチングステップの段差は、チャネルのキャリア移
動方向と平行になる。このため、電界効果型トランジス
タのチャネルのキャリアの移動方向が、上記バンチング
ステップを横切らない方向である構造を持つようにな
り、ｎ領域間をキャリアが移動するとき、バンチングス
テップを横切らず、バンチングステップの高い界面準位
密度の領域や凹凸による散乱の多い領域を通過すること
がないので、キャリアの移動度が制限されず、チャネル
全体の抵抗も増加しない。Further, by forming a channel so that the direction perpendicular to the off direction of the substrate, which indicates the direction in which the crystal axis of the silicon carbide substrate is inclined, and the direction perpendicular to the direction of carrier movement, are perpendicular to the off direction during the high-temperature annealing. The step of the bunching step formed in the direction becomes parallel to the carrier moving direction of the channel. For this reason, the carrier of the channel of the field-effect transistor has a structure in which the moving direction of the channel does not cross the bunching step. When the carrier moves between n regions, the carrier does not cross the bunching step but does not cross the bunching step. Therefore, the carrier does not pass through a region having a high interface state density or a region where scattering due to unevenness is large, so that the mobility of carriers is not limited and the resistance of the entire channel does not increase.
【００１１】また、上記イオン注入後、上記高温アニー
ル処理前に、上記バンチングステップが形成される部分
が上記チャネルの中央に位置しないように上記バンチン
グステップの両側位置に段差を設けて炭化珪素基板表面
に凸構造を形成し、当該凸構造上にステップフロー成長
を行うことにより、立体的な凸凹構造を意図的に作製し
た炭化珪素基板をアニールして、ステップバンチングを
制御し、大きなステップの位置及び平坦な面の位置を決
めることができ、バンチングステップ部分を除き、バン
チングステップ間の平坦な部分をチャネルに利用できる
ので、チャネルのキャリア移動度が向上する。In addition, after the ion implantation and before the high-temperature annealing, steps are provided at both sides of the bunching step so that the portion where the bunching step is formed is not located at the center of the channel. By forming a convex structure on the convex structure and performing a step flow growth on the convex structure, the silicon carbide substrate intentionally manufactured with the three-dimensional convex / concave structure is annealed to control the step bunching, and the position of the large step and Since the position of the flat surface can be determined and the flat portion between the bunching steps can be used for the channel except for the bunching step portion, the carrier mobility of the channel is improved.
【００１２】さらに、上記高温アニール処理後、上記絶
縁膜を形成する前に、上記平坦部分の平坦性を保存した
ままエッチング処理することにより、アニールに形成さ
れる不純物及び欠陥の多い領域をエッチングで取り除い
た構造となり、チャネル部分に、不純物及び欠陥を原因
として形成される界面準位を低減でき、チャネルのキャ
リア移動度が向上できる。Further, after the high-temperature annealing treatment and before forming the insulating film, the etching treatment is performed while maintaining the flatness of the flat portion, so that a region having many impurities and defects formed in the annealing is etched. In this structure, the interface state formed in the channel portion due to impurities and defects can be reduced, and the carrier mobility of the channel can be improved.
【００１３】[0013]
【発明の実施の形態】以下、この発明における半導体装
置およびその製造方法を詳細に説明する。この発明で
は、高温アニール時に生じるバンチングステップの間の
平坦な部分をＭＯＳＦＥＴ等の電界効果型トランジスタ
のチャネル部分に利用している。また、チャネルのキャ
リアの移動方向がバンチングステップを横切らないよう
なチャネルの方向を持つ構造をし、また、ステップバン
チングの位置を制御するための意図的に作製した立体的
な凸凹構造の表面を持った炭化硅素基板を有し、アニー
ル後に表面部分をエッチングにより取り除く作製を行
う。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail. In the present invention, a flat portion between bunching steps generated during high-temperature annealing is used as a channel portion of a field-effect transistor such as a MOSFET. In addition, it has a structure with a channel direction such that the movement direction of the channel carrier does not cross the bunching step, and has a three-dimensional uneven surface that is intentionally manufactured to control the position of the step bunching. A silicon carbide substrate, and removing the surface portion by etching after annealing.
【００１４】ここで、アニール時のバンチングステップ
と平坦部分が形成される機構の概略は次のようなもので
ある。ＳｉとＣの分圧のある雰囲気でアニールを行った
場合、アニール時に結晶方位の違いによって成長する面
と成長しない面が生じる。例えば、ＳｉＣ基板面に近い
成長しない面と、基板面に対し垂直に近い成長する面が
あるとすると、アニール前に凸凹が存在する場合、凸凹
上には成長する面と成長しない面が存在し、基板面に対
し垂直に近い方向の成長する面の横方向の成長だけが進
む。Here, the outline of the bunching step during annealing and the mechanism for forming the flat portion is as follows. When annealing is performed in an atmosphere having a partial pressure of Si and C, a surface that grows and a surface that does not grow occur due to a difference in crystal orientation during annealing. For example, suppose that there is a non-growth surface close to the SiC substrate surface and a growth surface nearly perpendicular to the substrate surface. If there are irregularities before annealing, there is a growing surface and a non-growing surface on the irregularities. Only the lateral growth of the growing surface in a direction nearly perpendicular to the substrate surface proceeds.
【００１５】成長に伴い様々な位置から始まった成長は
衝突し、ＳｉＣ表面には、不規則な多くのステップとそ
の間のＳｉＣ基板面に近い成長しない面で埋めつくされ
る。その後、各ステップは集積（バンチング）し、間隔
の広い大きなステップとその間のＳｉＣ基板面に近い成
長しない面で構成される構造が形成される。ステップの
間の部分では、結晶面と同様な平坦な面が得られる。As the growth starts, the growth starting from various positions collides, and the surface of the SiC is filled with many irregular steps and a non-growing surface close to the SiC substrate surface therebetween. Thereafter, the steps are integrated (bunched) to form a structure composed of large steps with large intervals and a non-growth surface close to the SiC substrate surface therebetween. In the portion between the steps, a flat surface similar to the crystal plane is obtained.
【００１６】バンチングしたステップの位置は一般に不
規則で制御できないが、適した構造を持つ場合、構造の
ある領域においてはステップのない平坦な面が得られ
る。これは成長にともないステップがバンチングしなが
ら横に移動しその構造の端に行き着くためである。例え
ば、チャネルの領域を他の領域より飛び出したり、凹ん
だり、傾いたりした形状にすることにより、バンチング
したステップの位置がチャネルの領域に重ならないよう
にすることができる。The position of the bunched steps is generally irregular and uncontrollable, but with a suitable structure, a step-free flat surface can be obtained in certain regions of the structure. This is because the steps move laterally with bunching and reach the edge of the structure as they grow. For example, by forming the channel region to have a shape protruding, concave, or inclined from another region, the position of the bunched step can be prevented from overlapping the channel region.
【００１７】以下、具体的な各実施の形態について説明
する。 実施の形態１．図１はこの発明の実施の形態１を示すも
ので、二重イオン注入型ＳｉＣ−ＭＯＳＦＥＴの断面図
である。図１において、１はＳｉＣ基板、２はｎ型の導
電性を持つＳｉＣの層、３はイオン注入により形成した
ｐ型導電性領域、４はイオン注入により形成したｎ型導
電性領域、５は絶縁膜、６はゲート電極、７はゲート電
極６に印加した電圧で形成されるチャネル部分、８はバ
ンチングステップ、９はバンチングステップ８間の平坦
部を示している。Hereinafter, specific embodiments will be described. Embodiment 1 FIG. FIG. 1 shows a first embodiment of the present invention and is a cross-sectional view of a double ion implantation type SiC-MOSFET. In FIG. 1, 1 is a SiC substrate, 2 is an SiC layer having n-type conductivity, 3 is a p-type conductive region formed by ion implantation, 4 is an n-type conductive region formed by ion implantation, and 5 is An insulating film, 6 is a gate electrode, 7 is a channel portion formed by a voltage applied to the gate electrode 6, 8 is a bunching step, and 9 is a flat portion between the bunching steps 8.
【００１８】上記構成において、ゲート電極６に電圧を
印加することにより、ｐ型導電性領域３のチャネル部７
にｎ型反転層が形成され、ｎ型導電性領域４間に電流が
導通する。ｐ型導電性領域はＡｌのイオン注入により、
ｎ型導電性領域４は窒素のイオン注入によりそれぞれ作
製される。イオン注入の後、注入による結晶損傷を回復
し、注入されたドーパントをアクセプタ、もしくは、ド
ナーとして活性化させるためアニールを行う。例えば、
ＳｉＣの容器中で、Ａｒ大気圧で、１６００℃で１時間
の熱処理を行う。このとき、ステップの形成とその集積
によりバンチングステップ８が形成され、そのステップ
間には、平坦なＳｉＣ表面を持つ平坦部９が形成され
る。In the above configuration, by applying a voltage to the gate electrode 6, the channel portion 7 of the p-type conductive region 3 is formed.
An n-type inversion layer is formed at the bottom, and current flows between n-type conductive regions 4. The p-type conductive region is formed by ion implantation of Al.
The n-type conductive regions 4 are respectively formed by ion implantation of nitrogen. After the ion implantation, annealing is performed to recover crystal damage due to the implantation and activate the implanted dopant as an acceptor or a donor. For example,
A heat treatment is performed in an SiC container at 1600 ° C. for 1 hour at an atmospheric pressure of Ar. At this time, a bunching step 8 is formed by forming and integrating the steps, and a flat portion 9 having a flat SiC surface is formed between the steps.
【００１９】続いて、ＭＯＳ構造用絶縁膜５として酸化
膜を形成する。例えばを水蒸気分圧を含んだ酸素を雰囲
気でＳｉＣ表面の熱酸化を行いＳｉＯ2層を形成する。
通常の工程で必要箇所以外のＳｉＯ2層を取り除く。続
いて、ゲート電極６を通常の方法で形成し素子を作製す
る。Subsequently, an oxide film is formed as the MOS structure insulating film 5. For example, the surface of SiC is thermally oxidized in an atmosphere containing oxygen containing a partial pressure of water vapor to form a SiO 2 layer.
The SiO 2 layer other than that required is removed by a normal process. Subsequently, the gate electrode 6 is formed by an ordinary method to manufacture an element.
【００２０】上述した構造の半導体装置は、平坦なＳｉ
Ｃ表面を持つ平坦部９が形成されるため、チャネル部分
７は、平均的には平坦になり、絶縁膜を形成した場合の
界面準位密度が、不規則に凹凸のある面に形成した場合
に比べ、低減できる。このため、界面準位により制限さ
れるチャネルのキャリア移動度が向上する。また、キャ
リアは、チャネル面の凹凸により散乱を受け、その移動
度が制限されるが、チャネル部分７の平坦性を高めるこ
とによっても、移動度が向上する。The semiconductor device having the above-described structure has a flat Si
Since the flat portion 9 having the C surface is formed, the channel portion 7 becomes flat on average, and the interface state density when the insulating film is formed is irregularly formed on the surface having irregularities. Can be reduced as compared with. Therefore, the carrier mobility of the channel limited by the interface state is improved. In addition, the carrier is scattered by the unevenness of the channel surface and its mobility is restricted. However, the mobility is also improved by increasing the flatness of the channel portion 7.
【００２１】実施の形態２．図２はこの発明の実施の形
態２を示すもので、炭化硅素ＭＯＳＦＥＴの鳥瞰した断
面図である。図２において、１はＳｉＣ基板、２はｎ型
の導電性を持つＳｉＣの層、３はイオン注入により形成
したｐ型導電性領域、４はイオン注入により形成したｎ
型導電性領域、５は絶縁膜、６はゲート電極、７はゲー
ト電極６に印加した電圧で形成されるチャネル部分、８
はバンチングステップ、９はバンチングステップ８間の
平坦部を示している。Embodiment 2 FIG. FIG. 2 shows a second embodiment of the present invention and is a bird's-eye sectional view of a silicon carbide MOSFET. In FIG. 2, 1 is a SiC substrate, 2 is an SiC layer having n-type conductivity, 3 is a p-type conductive region formed by ion implantation, and 4 is n formed by ion implantation.
Type conductive region, 5 an insulating film, 6 a gate electrode, 7 a channel portion formed by a voltage applied to the gate electrode 6, 8
Denotes a bunching step, and 9 denotes a flat portion between the bunching steps 8.
【００２２】本実施の形態２では、チャネル７内のｎ型
導電性領域４間を移動するキャリア移動がバンチングス
テップ８を横切らない構造のため、バンチングステップ
８の影響を受けない。このため、高い移動度が得られ、
抵抗が低く特性の優れた半導体装置が得られる。例え
ば、基板の第１の基板方位と基板に垂直な方位が形成す
る面内で、基板に垂直な方位から８度程度結晶軸が傾い
ている基板を用いる場合、アニール時に生じるバンチン
グステップ８の段差部に平行な方向は、第１の基板方位
と垂直に横切る方向に形成される。基板表面の面内で第
１の基板方位に垂直な第２の基板方位がチャネル内のキ
ャリアの移動方向になるようｎ型導電性領域４を形成す
ることにより、本実施の形態２の構造が実現できる。In the second embodiment, since the carrier moving between the n-type conductive regions 4 in the channel 7 does not cross the bunching step 8, it is not affected by the bunching step 8. For this reason, high mobility is obtained,
A semiconductor device having low resistance and excellent characteristics can be obtained. For example, when a substrate whose crystal axis is inclined by about 8 degrees from the direction perpendicular to the substrate is used in a plane where the first substrate direction of the substrate and the direction perpendicular to the substrate are formed, the step of the bunching step 8 generated at the time of annealing is used. The direction parallel to the portion is formed in a direction perpendicular to the first substrate orientation. By forming the n-type conductive region 4 such that the second substrate orientation perpendicular to the first substrate orientation in the plane of the substrate surface is in the direction of movement of carriers in the channel, the structure of the second embodiment is improved. realizable.
【００２３】このように、本実施の形態２により、アニ
ール時に生じるバンチングステップ８が、結晶軸を傾け
る方位を示す基板のオフ方向と垂直な方向に形成される
ため、チャネル内のキャリアはバンチングステップの段
差部を横切って移動しないので、キャリア移動度が上昇
し、特性の優れた炭化硅素半導体装置が得られる。As described above, according to the second embodiment, the bunching step 8 generated at the time of annealing is formed in the direction perpendicular to the off direction of the substrate, which indicates the direction in which the crystal axis is inclined. Since the carrier does not move across the step, the carrier mobility increases, and a silicon carbide semiconductor device having excellent characteristics can be obtained.
【００２４】実施の形態３．図３はこの発明の実施の形
態３を示すもので、炭化硅素ＭＯＳＦＥＴの断面図であ
る。図３において、１はＳｉＣ基板、２はｎ型の導電性
を持つＳｉＣの層、３はイオン注入により形成したｐ型
導電性領域、４はイオン注入により形成したｎ型導電性
領域、５は絶縁膜、６はゲート電極、７はゲート電極６
に印加した電圧で形成されるチャネル部分、８はバンチ
ングステップ、９はバンチングステップ８間の平坦部、
１０はバンチングステップ８の位置を制御するために作
製した段差である。Embodiment 3 FIG. FIG. 3 shows a third embodiment of the present invention and is a cross-sectional view of a silicon carbide MOSFET. In FIG. 3, 1 is a SiC substrate, 2 is an SiC layer having n-type conductivity, 3 is a p-type conductive region formed by ion implantation, 4 is an n-type conductive region formed by ion implantation, and 5 is Insulating film, 6 is a gate electrode, 7 is a gate electrode 6
A channel portion formed by the voltage applied to the bunching step, 8 is a bunching step, 9 is a flat portion between the bunching steps 8,
Reference numeral 10 denotes a step formed for controlling the position of the bunching step 8.
【００２５】本実施の形態３では、イオン注入の後、ア
ニール前に、ドライエッチングで段差１０を形成する。
通常の工程でエッチングマスクを形成し、例えばＣＦ4
ガスと０2ガスの混合ガスを用いた、ＳｉＣ相の反応性
イオンエッチングにより、図３のような二つ段差１０に
より形成される凸構造を形成する。この後、アニールを
行うことにより、バンチングステップ８がチャネル７の
中央に来ないよう制御できる。In the third embodiment, a step 10 is formed by dry etching after ion implantation and before annealing.
An etching mask is formed by a normal process, for example, CF 4
A convex structure formed by two steps 10 as shown in FIG. 3 is formed by reactive ion etching of the SiC phase using a mixed gas of gas and O 2 gas. Thereafter, by performing annealing, it is possible to control the bunching step 8 so that it does not come to the center of the channel 7.
【００２６】バンチングしたステップの位置は一般に不
規則で制御できないが、段差１０の間の凸構造上にステ
ップフロー成長を行うと、凸構造の左端から移動して行
ったステップが凸構造の右端に行き着くことにより、凸
構造上にはステップのない平坦面９が得られる。Although the position of the bunched step is generally irregular and cannot be controlled, when step flow growth is performed on the convex structure between the steps 10, the step moved from the left end of the convex structure is moved to the right end of the convex structure. As a result, a flat surface 9 having no steps on the convex structure is obtained.
【００２７】このため、チャネル７内のｎ型導電性領域
４間を移動するキャリア移動がバンチングステップを通
過しないため、高い移動度が得られ、抵抗が低く特性の
優れた半導体装置が得られる。As a result, since the carrier moving between the n-type conductive regions 4 in the channel 7 does not pass through the bunching step, a high mobility can be obtained, and a semiconductor device having low resistance and excellent characteristics can be obtained.
【００２８】実施の形態４．本実施の形態４は、炭化硅
素基板表面に形成される大きなステップ以外の部分で非
常に平坦な面が得られる領域のうち、表面部分をエッチ
ングにより取り除いた部分を電界効果型トランジスタの
チャネルに用いる構造を示すものである。Embodiment 4 In the fourth embodiment, of a region where a very flat surface is obtained at a portion other than a large step formed on the surface of a silicon carbide substrate, a portion obtained by removing a surface portion by etching is used as a channel of a field effect transistor. 3 shows the structure.
【００２９】上記実施の形態１及び２及び３では、アニ
ール後のＳｉＣの表面を直接に酸化して絶縁膜を形成す
る例を示したが、本実施の形態４では、アニール後に、
ドライエッチングによりアニールにより生じた欠陥、不
純物の多い表面層を取り除く。例えばＣＦ4ガスと０2ガ
スの混合ガスを用いた、反応性イオンエッチングにより
全面のエッチングを行う。アニール時にステップバンチ
ングにより形成された平坦な面の平坦性はそのまま保存
されてエッチングされる。この後、実施の形態１と同様
に絶縁膜を形成する。In the first, second, and third embodiments, the example in which the surface of the annealed SiC is directly oxidized to form an insulating film has been described. In the fourth embodiment, after the annealing,
The surface layer containing many defects and impurities caused by annealing is removed by dry etching. For example, the entire surface is etched by reactive ion etching using a mixed gas of CF 4 gas and O 2 gas. The flatness of the flat surface formed by step bunching during annealing is preserved as it is and etched. Thereafter, an insulating film is formed as in the first embodiment.
【００３０】この実施の形態４によれば、平坦性に優
れ、同時に不純物、欠陥の少ないＳｉＣ表面にＭＯＳ界
面を形成できることから、界面準位を低減でき、特性の
優れたＭＯＳＦＥＴを作製できる。According to the fourth embodiment, since a MOS interface can be formed on the SiC surface having excellent flatness and few impurities and defects, the interface level can be reduced and a MOSFET having excellent characteristics can be manufactured.
【００３１】上述した実施の形態１〜４はいずれも、Ｍ
ＯＳＦＥＴのようなＳｉＣ電界効果トランジスタのチャ
ネルのキャリア移動度を向上させる効果があり、チャネ
ル部分の抵抗を低減させる。これにより、電界効果トラ
ンジスタの特性が大きく向上する。In each of the first to fourth embodiments, M
This has the effect of improving the carrier mobility of the channel of a SiC field effect transistor such as an OSFET, and reduces the resistance of the channel. Thereby, the characteristics of the field effect transistor are greatly improved.
【００３２】[0032]
【発明の効果】以上のように、この発明に係る半導体装
置によれば、高温アニール時に形成されたバンチングス
テップ間の平坦部分を電界効果型トランジスタのチャネ
ルとすることにより、チャネル面が平坦になる作用があ
り、絶縁膜を形成した場合の界面準位密度が凹凸のある
面に形成した場合に比べ低減できる。このため、界面準
位により制限される、チャネルのキャリア移動度が向上
する。また、キャリアは、チャネル面の凹凸により散乱
を受け、その移動度が制限されるが、チャネル部分の平
坦性を高めることにより、移動度が向上する。As described above, according to the semiconductor device of the present invention, the flat portion between the bunching steps formed during the high-temperature annealing is used as the channel of the field-effect transistor, so that the channel surface becomes flat. This has an effect, and the interface state density when the insulating film is formed can be reduced as compared with the case where the interface state density is formed on a surface having irregularities. Therefore, the carrier mobility of the channel, which is limited by the interface state, is improved. In addition, the carrier is scattered by the unevenness of the channel surface and its mobility is limited, but the mobility is improved by improving the flatness of the channel portion.
【００３３】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、オフ
方向と垂直な方向に形成される上記バンチングステップ
の段差は、チャネルのキャリア移動方向と平行になる。
このため、電界効果型トランジスタのチャネルのキャリ
アの移動方向が、上記バンチングステップを横切らない
方向である構造となり、ｎ領域間をキャリアが移動する
とき、バンチングステップを横切らず、バンチングステ
ップの高い界面準位密度の領域や凹凸による散乱の多い
領域を通過することがないので、キャリアの移動度が制
限されず、チャネル全体の抵抗も増加しない。The channel is formed in a direction perpendicular to the off direction by forming a channel so that the off direction and the direction perpendicular to the direction of tilting the crystal axis of the silicon carbide substrate are in the carrier moving direction. The step of the bunching step is parallel to the carrier moving direction of the channel.
For this reason, the carrier in the channel of the field-effect transistor has a direction in which the carrier does not cross the bunching step. When the carrier moves between the n regions, the carrier does not cross the bunching step and has a high interface state with a high bunching step. Since the light does not pass through a region having a high density or a region having a large amount of scattering due to unevenness, the mobility of carriers is not limited, and the resistance of the entire channel does not increase.
【００３４】また、この発明に係る半導体装置の製造方
法によれば、炭化硅素半導体材料を用いた半導体装置の
製造方法において、炭化珪素基板表面にイオン注入によ
りｐ型導電性領域とｎ型導電性領域を形成した後、高温
アニール処理により炭化珪素基板表面にバンチングステ
ップを形成すると共にバンチングステップ間に平坦部分
を形成し、続いて電界効果型トランジスタの絶縁膜を形
成した後、ゲート電極を形成し、上記平坦部分を電界効
果型トランジスタのチャネルとすることにより、イオン
注入後の高温アニール時に生じる、バンチングステップ
の間の平坦な部分をＭＯＳＦＥＴ等の電界効果型トラン
ジスタのチャネル部分に利用するので、チャネル面が平
坦になる作用があり、絶縁膜を形成した場合の界面準位
密度が凹凸のある面に形成した場合に比べ低減できる。
このため、界面準位により制限される、チャネルのキャ
リア移動度が向上する。また、キャリアは、チャネル面
の凹凸により散乱を受け、その移動度が制限されるが、
チャネル部分の平坦性を高めることにより、移動度が向
上する。According to the method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device using a silicon carbide semiconductor material, the p-type conductive region and the n-type conductive After forming the region, a bunching step is formed on the surface of the silicon carbide substrate by a high-temperature annealing treatment, and a flat portion is formed between the bunching steps. Subsequently, an insulating film of the field-effect transistor is formed, and then a gate electrode is formed. By using the flat portion as the channel of the field effect transistor, the flat portion between the bunching steps generated at the time of high-temperature annealing after ion implantation is used as the channel portion of the field effect transistor such as a MOSFET. It has the function of flattening the surface, and the interface state density when an insulating film is formed has irregularities It can be reduced compared with the case of forming a.
Therefore, the carrier mobility of the channel, which is limited by the interface state, is improved. In addition, the carrier is scattered by unevenness of the channel surface, and its mobility is limited.
The mobility is improved by increasing the flatness of the channel portion.
【００３５】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と垂直な方向が、キャリアの移動
方向になるようチャネルを構成することにより、上記高
温アニール時にオフ方向と垂直な方向に形成される上記
バンチングステップの段差は、チャネルのキャリア移動
方向と平行になる。このため、電界効果型トランジスタ
のチャネルのキャリアの移動方向が、上記バンチングス
テップを横切らない方向である構造を持つようになり、
ｎ領域間をキャリアが移動するとき、バンチングステッ
プを横切らず、バンチングステップの高い界面準位密度
の領域や凹凸による散乱の多い領域を通過することがな
いので、キャリアの移動度が制限されず、チャネル全体
の抵抗も増加しない。Further, by forming the channel so that the direction perpendicular to the off direction of the substrate, which indicates the direction in which the crystal axis of the silicon carbide substrate is inclined, is the direction of carrier movement, the direction perpendicular to the off direction during the high-temperature annealing is achieved. The step of the bunching step formed in the above becomes parallel to the carrier moving direction of the channel. For this reason, the carrier of the channel of the field-effect transistor has a structure in which the moving direction of the carrier does not cross the bunching step,
When carriers move between n regions, they do not cross a bunching step and do not pass through a region with a high interface state density of the bunching step or a region with a lot of scattering due to unevenness, so that the mobility of the carrier is not limited, The resistance of the entire channel does not increase.
【００３６】また、上記イオン注入後、上記高温アニー
ル処理前に、上記バンチングステップが形成される部分
が上記チャネルの中央に位置しないように上記バンチン
グステップの両側位置に段差を設けて炭化珪素基板表面
に凸構造を形成し、当該凸構造上にステップフロー成長
を行うことにより、立体的な凸凹構造を意図的に作製し
た炭化珪素基板をアニールして、ステップバンチングを
制御し、大きなステップの位置及び平坦な面の位置を決
めることができ、バンチングステップ部分を除き、バン
チングステップ間の平坦な部分をチャネルに利用できる
ので、チャネルのキャリア移動度が向上する。Further, after the ion implantation and before the high-temperature annealing treatment, steps are provided on both sides of the bunching step so that the portion where the bunching step is formed is not located at the center of the channel. By forming a convex structure on the convex structure and performing a step flow growth on the convex structure, the silicon carbide substrate intentionally manufactured with the three-dimensional convex / concave structure is annealed to control the step bunching, and the position of the large step and Since the position of the flat surface can be determined and the flat portion between the bunching steps can be used for the channel except for the bunching step portion, the carrier mobility of the channel is improved.
【００３７】さらに、上記高温アニール処理後、上記絶
縁膜を形成する前に、上記平坦部分の平坦性を保存した
ままエッチング処理することにより、アニールに形成さ
れる不純物及び欠陥の多い領域をエッチングで取り除い
た構造となり、チャネル部分に、不純物及び欠陥を原因
として形成される界面準位を低減でき、チャネルのキャ
リア移動度が向上できる。Further, after the high-temperature annealing process and before forming the insulating film, an etching process is performed while preserving the flatness of the flat portion, so that a region having many impurities and defects formed in the annealing is etched. In this structure, the interface state formed in the channel portion due to impurities and defects can be reduced, and the carrier mobility of the channel can be improved.
【図１】 この発明の実施の形態１を示すもので、二重
イオン注入型ＳｉＣ-ＭＯＳＦＥＴの断面図である。FIG. 1, showing Embodiment 1 of the present invention, is a cross-sectional view of a double ion implantation type SiC-MOSFET.
【図２】 この発明の実施の形態２を示すもので、炭化
硅素ＭＯＳＦＥＴの鳥瞰した断面図である。FIG. 2, showing Embodiment 2 of the present invention, is a bird's-eye sectional view of a silicon carbide MOSFET.
【図３】 この発明の実施の形態３を示すもので、炭化
硅素ＭＯＳＦＥＴの断面図である。FIG. 3, showing Embodiment 3 of the present invention, is a cross-sectional view of a silicon carbide MOSFET.
【図４】 従来の炭化硅素半導体装置として、凹凸のあ
る表面に絶縁膜を形成しＭＯＳＦＥＴを構成した半導体
装置の概念的な断面図である。FIG. 4 is a conceptual cross-sectional view of a conventional silicon carbide semiconductor device in which an insulating film is formed on an uneven surface to form a MOSFET.
１ ＳｉＣ基板、２ ｎ型の導電性を持つＳｉＣの層、
３ イオン注入により形成したｐ型導電性領域、４ イ
オン注入により形成したｎ型導電性領域、５ 絶縁膜、
６ ゲート電極、７ チャネル部分、８ バンチングス
テップ、９ バンチングステップ間の平坦部、１０ 段
差。1 SiC substrate, 2 n-type conductive SiC layer,
3 p-type conductive region formed by ion implantation, 4 n-type conductive region formed by ion implantation, 5 insulating film,
6 gate electrode, 7 channel portion, 8 bunching step, 9 flat portion between bunching steps, 10 steps.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今泉 昌之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高見 哲也 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F040 DA00 DA05 DC01 EE02 EF01 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masayuki Imaizumi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Tetsuya Takami 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F term in Ryo Denki Co., Ltd. (reference) 5F040 DA00 DA05 DC01 EE02 EF01
Claims (6)
において、高温アニール時に形成されたバンチングステ
ップ間の平坦部分を電界効果型トランジスタのチャネル
としたことを特徴とする半導体装置。1. A semiconductor device using a silicon carbide semiconductor material, wherein a flat portion between bunching steps formed during high-temperature annealing is used as a channel of a field-effect transistor.
炭化珪素基板の結晶軸を傾ける方位を示す基板のオフ方
向と、垂直な方向が、キャリアの移動方向になるような
チャネルの構造を持ち、キャリアの移動方向と上記バン
チングステップは平行になる構成であることを特徴とす
る半導体装置。2. The semiconductor device according to claim 1, wherein
The structure has a channel in which the off direction of the substrate indicating the direction in which the crystal axis of the silicon carbide substrate is tilted and the direction perpendicular to the substrate are in the carrier moving direction, and the carrier moving direction is parallel to the bunching step. A semiconductor device, comprising:
の製造方法において、炭化珪素基板表面にイオン注入に
よりｐ型導電性領域とｎ型導電性領域を形成した後、高
温アニール処理により炭化珪素基板表面にバンチングス
テップを形成すると共にバンチングステップ間に平坦部
分を形成し、続いて電界効果型トランジスタの絶縁膜を
形成した後、ゲート電極を形成し、上記平坦部分を電界
効果型トランジスタのチャネルとすることを特徴とする
半導体装置の製造方法。3. A method of manufacturing a semiconductor device using a silicon carbide semiconductor material, wherein a p-type conductive region and an n-type conductive region are formed on a surface of a silicon carbide substrate by ion implantation, and then the silicon carbide substrate is subjected to high-temperature annealing. A bunching step is formed on the surface and a flat portion is formed between the bunching steps. Subsequently, an insulating film of the field-effect transistor is formed, a gate electrode is formed, and the flat portion is used as a channel of the field-effect transistor. A method for manufacturing a semiconductor device, comprising:
において、炭化珪素基板の結晶軸を傾ける方位を示す基
板のオフ方向と、垂直な方向が、キャリアの移動方向に
なるようチャネルを構成することにより、上記高温アニ
ール時に形成されるバンチングステップは、キャリアの
移動方向と平行に形成されることを特徴とする半導体装
置の製造方法。4. The method for manufacturing a semiconductor device according to claim 3, wherein the channel is formed such that a direction perpendicular to the off-axis direction of the silicon carbide substrate and a direction perpendicular to the crystallographic axis of the silicon carbide substrate corresponds to a carrier moving direction. Thereby, the bunching step formed during the high-temperature annealing is formed in parallel with the moving direction of the carrier.
において、上記イオン注入後、上記高温アニール処理前
に、上記バンチングステップが形成される部分が上記チ
ャネルの中央に位置しないように上記バンチングステッ
プの両側位置に段差を設けて炭化珪素基板表面に凸構造
を形成し、当該凸構造上にステップフロー成長を行うこ
とを特徴とする半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 3, wherein after the ion implantation and before the high-temperature annealing, the bunching step is performed such that a portion where the bunching step is formed is not located at the center of the channel. A method of manufacturing a semiconductor device, comprising: providing a step on both sides of a step to form a convex structure on the surface of a silicon carbide substrate; and performing step flow growth on the convex structure.
導体装置の製造方法において、上記高温アニール処理
後、上記絶縁膜を形成する前に、上記平坦部分の平坦性
を保存したままエッチング処理することを特徴とする半
導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 3, wherein after the high-temperature annealing, before the insulating film is formed, the etching process is performed while maintaining the flatness of the flat portion. A method of manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101621A JP2000294777A (en) | 1999-04-08 | 1999-04-08 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101621A JP2000294777A (en) | 1999-04-08 | 1999-04-08 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294777A true JP2000294777A (en) | 2000-10-20 |
Family
ID=14305481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11101621A Pending JP2000294777A (en) | 1999-04-08 | 1999-04-08 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294777A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234301A (en) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | Semiconductor substrate, semiconductor element and method for manufacturing the same |
| WO2005053034A1 (en) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| US6995396B2 (en) | 2001-10-25 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, semiconductor device and method for fabricating the same |
| US7045879B2 (en) | 2002-12-25 | 2006-05-16 | Denso Corporation | Silicon carbide semiconductor device having enhanced carrier mobility |
| JP2006344942A (en) * | 2005-05-09 | 2006-12-21 | Sumitomo Electric Ind Ltd | Semiconductor device and manufacturing method therefor |
| JP2008109032A (en) * | 2006-10-27 | 2008-05-08 | Sumitomo Electric Ind Ltd | Semiconductor device and semiconductor device manufacturing method |
| WO2008056698A1 (en) | 2006-11-10 | 2008-05-15 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and process for producing the same |
| WO2009063844A1 (en) * | 2007-11-12 | 2009-05-22 | Hoya Corporation | Semiconductor device and semiconductor device manufacturing method |
| JP2009170457A (en) * | 2008-01-10 | 2009-07-30 | Sumitomo Electric Ind Ltd | Surface treatment method for silicon carbide substrate and semiconductor device |
| JP2009188030A (en) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | Semiconductor device and its fabrication process |
| EP2133906A1 (en) * | 2007-04-05 | 2009-12-16 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing the same |
| JP2010062252A (en) * | 2008-09-02 | 2010-03-18 | Kansai Electric Power Co Inc:The | Bipolar semiconductor device |
| DE102012205879A1 (en) | 2011-04-28 | 2012-10-31 | Denso Corporation | The silicon carbide semiconductor device |
-
1999
- 1999-04-08 JP JP11101621A patent/JP2000294777A/en active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234301A (en) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | Semiconductor substrate, semiconductor element and method for manufacturing the same |
| US6995396B2 (en) | 2001-10-25 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, semiconductor device and method for fabricating the same |
| DE10361256B4 (en) * | 2002-12-25 | 2017-03-23 | Denso Corporation | Silicon carbide semiconductor device with increased carrier mobility |
| US7045879B2 (en) | 2002-12-25 | 2006-05-16 | Denso Corporation | Silicon carbide semiconductor device having enhanced carrier mobility |
| US7381993B2 (en) | 2003-11-25 | 2008-06-03 | Matsushita Electric Industrial Co., Ltd. | High-breakdown-voltage insulated gate semiconductor device |
| US7214984B2 (en) | 2003-11-25 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | High-breakdown-voltage insulated gate semiconductor device |
| WO2005053034A1 (en) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| JP2006344942A (en) * | 2005-05-09 | 2006-12-21 | Sumitomo Electric Ind Ltd | Semiconductor device and manufacturing method therefor |
| WO2007125617A1 (en) | 2006-04-28 | 2007-11-08 | Sumitomo Electric Industries, Ltd. | Semiconductor device and process for producing the same |
| US8283674B2 (en) | 2006-04-28 | 2012-10-09 | Sumitomo Electric Industries, Ltd. | Semiconductor device with silicon carbide channel |
| JP2008109032A (en) * | 2006-10-27 | 2008-05-08 | Sumitomo Electric Ind Ltd | Semiconductor device and semiconductor device manufacturing method |
| WO2008056698A1 (en) | 2006-11-10 | 2008-05-15 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and process for producing the same |
| US8138504B2 (en) | 2006-11-10 | 2012-03-20 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing the same |
| EP2133906A4 (en) * | 2007-04-05 | 2011-11-02 | Sumitomo Electric Industries | Semiconductor device and method for manufacturing the same |
| EP2133906A1 (en) * | 2007-04-05 | 2009-12-16 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing the same |
| US8203151B2 (en) | 2007-04-05 | 2012-06-19 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for fabricating the same |
| WO2009063844A1 (en) * | 2007-11-12 | 2009-05-22 | Hoya Corporation | Semiconductor device and semiconductor device manufacturing method |
| JP2009170457A (en) * | 2008-01-10 | 2009-07-30 | Sumitomo Electric Ind Ltd | Surface treatment method for silicon carbide substrate and semiconductor device |
| JP2009188030A (en) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | Semiconductor device and its fabrication process |
| JP2010062252A (en) * | 2008-09-02 | 2010-03-18 | Kansai Electric Power Co Inc:The | Bipolar semiconductor device |
| DE102012205879A1 (en) | 2011-04-28 | 2012-10-31 | Denso Corporation | The silicon carbide semiconductor device |
| US8525223B2 (en) | 2011-04-28 | 2013-09-03 | Denso Corporation | Silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| JP2929291B2 (en) | Method of manufacturing insulated gate field effect transistor | |
| KR100246602B1 (en) | A mosfet and method for fabricating the same | |
| KR101030455B1 (en) | Silicon semiconductor substrate and its manufacturing method | |
| EP1139408A2 (en) | Method of producing a SiGe base heterojunction bipolar device | |
| US4725874A (en) | Semiconductor device having protected edges | |
| JP2006522469A (en) | Method of forming a stress relaxation layer structure on a substrate that has not been lattice matched and the use of such a layer structure in electronic and / or photoconductive devices | |
| JPS5893221A (en) | Semiconductor thin film structure and preparation thereof | |
| JPH11238742A (en) | Manufacture of silicon carbide semiconductor device | |
| JP2000294777A (en) | Semiconductor device and manufacture thereof | |
| US5212112A (en) | Selective epitaxy of silicon in silicon dioxide apertures with suppression of unwanted formation of facets | |
| JPH09260650A (en) | Silicon carbide trench fet and manufacture thereof | |
| JPH11297712A (en) | Formation method for compound film and manufacture of semiconductor element | |
| JP2644028B2 (en) | Silicon carbide MOSFET | |
| JP3600406B2 (en) | SiC semiconductor device and method of manufacturing the same | |
| WO2024050865A1 (en) | Vertical gallium oxide transistor and preparation method therefor | |
| JPH07193233A (en) | Manufacture of transistor having no gate sidewall | |
| JP4541489B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4320810B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JPS5812732B2 (en) | Manufacturing method for semiconductor devices | |
| JPS61208268A (en) | Conductance modulation type semiconductor device | |
| JP3382114B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0350771A (en) | Semiconductor device | |
| WO2009157040A1 (en) | Semiconductor device and process for producing the semiconductor device | |
| JPH07169709A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |