JP2000287229A - 映像記録再生装置におけるビデオヘッドの目詰まり検査方法および映像記録再生装置における記録方法 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、記録動作中においてビデオヘッ
ドの目詰まりを検査できるようになる映像記録再生装置
におけるビデオヘッダの目詰まり検査方法を提供するこ
とを目的とする。 【解決手段】 映像記録再生装置におけるビデオヘッド
の目詰まり検査方法において、入力映像データまたはそ
の圧縮データを、複数フィールド分のデータを含むブロ
ック単位毎にビデオテープに記録させ、１ブロック分の
データがビデオテープに記録される毎にビデオテープの
走行を停止させ、停止状態において、ビデオヘッドを用
いてテストパターンの記録および再生を所定回数行い、
再生出力に基づいて当該記録再生ヘッドの目詰まりを検
査する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、映像記録再生装
置におけるビデオヘッドの目詰まり検査方法および映像
記録再生装置における記録方法に関する。

【０００２】

【従来の技術】監視カメラによって撮像された映像を記
録再生する映像記録再生装置が知られている。このよう
な映像記録再生装置においては、長時間にわたって連続
的に映像の記録動作が行われる。このため、ビデオヘッ
ドに目詰まりが発生したり、ビデオテープが劣化したり
するという問題がある。

【０００３】

【発明が解決しようとする課題】この発明は、記録動作
中においてビデオヘッドの目詰まりを検査できるように
なる映像記録再生装置におけるビデオヘッダの目詰まり
検査方法を提供することを目的とする。

【０００４】また、この発明は、ビデオテープの劣化を
防止でき、ビデオテープの寿命の延長化が図れる映像記
録再生装置における記録方法を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】この発明による映像記録
再生装置におけるビデオヘッドの目詰まり検査方法は、
入力映像データまたはその圧縮データを、複数フィール
ド分のデータを含むブロック単位毎にビデオテープに記
録させ、１ブロック分のデータがビデオテープに記録さ
れる毎にビデオテープの走行を停止させ、停止状態にお
いて、ビデオヘッドを用いてテストパターンの記録およ
び再生を所定回数行い、再生出力に基づいて当該記録再
生ヘッドの目詰まりを検査することを特徴とする。停止
状態において、テストパターンの記録および再生を所定
回数行った後、ビデオテープを弛ませた状態で、次のブ
ロックの記録開始まで待機させることが好ましい。

【０００６】この発明による映像記録再生装置における
記録方法は、入力映像データまたはその圧縮データを、
複数フィールド分のデータを含むブロック単位毎にビデ
オテープに記録させ、１ブロック分のデータがビデオテ
ープに記録される毎にビデオテープの走行を停止させ、
ビデオテープを弛ませた状態で、次のブロックの記録開
始まで待機させることを特徴とする。

【０００７】

【発明の実施の形態】以下、図面を参照して、この発明
を、監視カメラによって撮像された映像を記録再生する
デジタルＶＴＲに適用した場合の実施の形態について説
明する。

【０００８】〔１〕監視システムの全体的な構成の説明

【０００９】図１は、監視システムの全体的な構成を示
している。監視システムは、ビデオカメラ（以下、監視
カメラという）１０１と、監視カメラ１０１によって得
られる映像信号を圧縮して記録するためのデジタルＶＴ
Ｒ１０２と、デジタルＶＴＲ１０２によって再生された
映像を表示するモニタ１０３とを備えている。

【００１０】〔２〕デジタルＶＴＲ１０２の映像信号処
理回路の記録時の動作についての説明

【００１１】図２は、デジタルＶＴＲ１０２の映像信号
処理回路の構成を示している。映像信号処理回路の記録
時の動作について説明する。

【００１２】記録時には、監視カメラ１０１から送られ
てきたアナログの映像信号は、デコーダ１１によってデ
ジタルの映像データに変換される。デコーダ１１によっ
て得られた映像データは、差分ブロック１２に送られ
る。差分ブロック１２は、メモリ３１と、加算減算手段
３２とを備えている。メモリ３１は、第１のＦＰＧＡ１
３（フィールドプログラマブルゲートアレイ）によって
制御される。

【００１３】図３は、差分ブロック１２の記録時の動作
を示している。図３において、数字はフィード番号を示
している。

【００１４】第１のＦＰＧＡ１３は、デコーダ１１から
出力される映像データを、所定フィールド数周期（この
例では、６垂直期間周期）で、基本映像データとしてメ
モリ３１に格納するとともに、それらの映像データを加
算減算手段３２をスルーさせて画像圧縮伸張回路１４に
送る。

【００１５】メモリ３１に格納されたフィールドから次
にメモリ３１に格納されるフィールドまでの間の各フィ
ールドの映像データは、加算減算手段３２に送られ、メ
モリ３１内に格納されている基本映像データとの差分が
とられ、得られた差分データが画像圧縮伸張回路１４に
送られる。

【００１６】図３の例では、フィールド番号”１”、”
７”の映像データ”１”、”７”が、メモリ３１に格納
されるとともに画像圧縮伸張回路１４に送られる。フィ
ールド番号”１”と、”７”の間の各フィールドの映像
データ”２”〜”６”は、加算減算手段３２に送られ、
メモリ３１内に格納されている基本映像データ”１”と
の差分が取られ、得られた差分データが画像圧縮伸張回
路１４に送られる。加算減算手段３２をスルーして画像
圧縮伸張回路１４に送られた映像データ（基本映像デー
タ）をＩ映像データといい、加算減算手段３２によって
基本映像データとの差分が取られた後に画像圧縮伸張回
路１４に送られたデータ（差分データ）をＰ映像データ
ということにする。

【００１７】画像圧縮伸張回路１４では、差分ブロック
１２から送られてきた映像データが、フィールド単位毎
にたとえばＪＰＥＧ方式で圧縮される。画像圧縮伸張回
路１６によって得られた圧縮映像データ（符号化デー
タ）は、付加情報付加／分離部１５に送られる。

【００１８】一方、マイコン４０は、付加情報付加／分
離部１５に送られた圧縮映像データがＩ映像に対するも
のかＰ映像に対するものであるかを示すＩ／Ｐ識別情報
を第１のＦＰＧＡ１３から取得し、記録時刻情報（現在
の年月日分秒の情報）等とともに付加情報付加／分離部
１５に送る。

【００１９】付加情報付加／分離部１５では、画像圧縮
伸張回路１４によって得られた圧縮映像データに、マイ
コン４０から送られてきた当該圧縮映像データに対応す
るＩ／Ｐ識別情報、記録時刻情報等の付加情報が付加さ
れる。付加情報付加／分離部１５によって所定のデータ
が付加されたデータは、第２のＦＰＧＡ１６に送られ
る。

【００２０】第２のＦＰＧＡ１６は、付加情報付加／分
離部１５から送られてきたデータを、複数フィールド分
のデータを含む所定ブロック単位毎に２つのメモリ１
７、１８に交互に書き込み、１ブロック分のデータがメ
モリに書き込まれる毎に、１ブロック分のデータの書き
込みが終了したメモリから、データを読み出して、フォ
ーマッタ１９に送る。１ブロックは、この例では、オー
ディオに関する情報も含めて、２８８トラック分のデー
タからなる。

【００２１】つまり、第２のＦＰＧＡ１６は、付加情報
付加／分離部１５から送られてきたデータを、一方のメ
モリ、たとえば、第１メモリ１７に書き込んでいく。そ
して、第１メモリ１７への１ブロック分のデータの書き
込みが終了すると、データを書き込むメモリが他方の第
２メモリ１８に切り替えられると同時に、第１メモリ１
７から、データの読み出しが開始される。

【００２２】第１メモリ１７から読み出されたデータ
は、フォーマッタ１９に送られる。そして、第１メモリ
１７からの１ブロック分のデータの読み出しが完了する
と、読み出しが停止せしめられる。

【００２３】この後、第２メモリ１８への１ブロック分
のデータの書き込みが終了すると、データを書き込むメ
モリが第１メモリ１７に切り替えられると同時に、第２
メモリ１８から、データの読み出しが開始される。第２
メモリ１８から読み出されたデータは、フォーマッタ１
９に送られる。そして、第２メモリ１８からの１ブロッ
ク分のデータの読み出しが完了すると、読み出しが停止
せしめられる。以後、同様な処理が繰り返される。

【００２４】フォーマッタ１９では、送られてきたデー
タがビテオテープに記録できるデータ構造のデータに変
換される。フォーマッタ１９によって得られたデータ
は、信号記録再生部２０内の記録アンプおよびビデオヘ
ッドを介して、ビデオテープに記録される。つまり、ビ
デオテープには、基本的には、１ブロック（２８８トラ
ック分）単位で、映像データが記録される。１ブロック
単位のデータの記録が終了する毎に、ビデオテープは停
止せしめられる。

【００２５】なお、第２のＦＰＧＡ１６およびフォーマ
ッタ１９は、マイコン４０によって制御される。

【００２６】図４は、ビデオテープに記録される１フィ
ールド分のデータに対するフォーマットを示している。

【００２７】１フィールド分のデータブロックは、ヘッ
ダ部５１、オーディオデータ部５２および映像データ部
５３からなる。

【００２８】ヘッダ部５１には、Ｉ／Ｐ識別情報、記録
時刻情報（年、月、日、時、分、秒）等の付加情報、量
子化テーブル（Ｑテーブル）、音声付加データ等が含ま
れている。Ｉ／Ｐ識別情報としては、たとえば、”ＥＸ
ＦＦｈ”が用いられ、ヘッダ部５１の先頭にフレームヘ
ッダとして挿入されている。ここで、”ＥＸＦＦｈ”
の”ｈ”は”ＥＸＦＦ" が１６進数であることを表
し、”ＥＸＦＦ" 中の" Ｘ"が０であればＩ映像を、"
Ｘ" が１であればＰ映像を表す。映像データ部５３の最
後には、映像データ部の最後であることを示すエンドコ
ード（ＥＯＩ；たとえば、”Ｄ９ＦＦｈ”）が挿入され
ている。

【００２９】〔３〕記録時に行われるビデオヘッドの目
詰まり検査についての説明

【００３０】上述したように、記録時においては、ビデ
オテープに１ブロック分のデータが書き込まれる毎に、
ビデオテープが停止せしめられるが、ビデオテープが停
止している時間を利用して、ビデオヘッドの目詰まり検
査が行われる。ここでは、回転ドラムに１８０度対向し
て２つのビデオヘッドが設けられている場合について説
明する。

【００３１】図５に示すように、１ブロック分のデータ
（図５では、block0のデータ) がビデオテープに記録さ
れると、ダミーデータが６トラック分記録された後、ビ
デオテープが停止せしめられる。そして、停止状態にお
いて、各ビデオヘッドの目詰まり検査が行われる。目詰
まり検査が終了すると、ビデオテープのダメージを防止
するために、キャプスタンを所定量だけ逆回転させるこ
とにより、ビデオテープを少し弛ませて待機させる。こ
の後、次のブロックのデータ（図５では、block1のデー
タ) の記録タイミングになると、まず、ダミーデータが
所定トラック数分記録された後、次のブロックのデータ
のビデオテープへの記録が開始される。

【００３２】各ビデオヘッドの目詰まり検査は、次のよ
うに行われる。図６に示すように、ビデオテープが停止
している状態において、１ヘッドにつき、テストパター
ンの記録再生（REC & PLAY) が３回行われる。なお、各
ビデオヘッドのテストパターンの記録タイミングおよび
再生タイミングは、図６に示すように、スイッチングパ
ルスに基づいて制御される。

【００３３】マイコン４０は、各ビデオヘッド毎に３回
分の再生時のヘッド出力の和を算出し、所定値以下（た
とえば、通常値の１／４以下）である場合には、そのビ
デオヘッドに目詰まりが発生していると判別する。マイ
コン４０は、いずれかのビデオヘッドに目詰まりが発生
していると判別したときには、記録を中止し、その旨を
報知する。

【００３４】〔４〕映像信号処理回路の再生時の動作に
ついての説明

【００３５】再生時には、信号記録再生部２０内のビデ
オヘッドによってビデオテープから１ブロック単位毎に
データが読み取られる。読み取られた映像データは、信
号記録再生部２０内の再生アンプおよびフォーマッタ１
９を介して、第２のＦＰＧＡ１６に送られる。

【００３６】第２のＦＰＧＡ１６は、送られてきたデー
タを、ブロック単位毎に２つのメモリ１７、１８に交互
に書き込んでいき、１ブロック分のデータがメモリに書
き込まれる毎に、１ブロック分のデータの書き込みが終
了したメモリからデータを読み出して付加情報付加／分
離部１５に送る。

【００３７】第２のＦＰＧＡ１６は、フォーマッタ１９
から送られてきたデータをメモリ１７、１８に書き込む
際には、フィールド単位毎にデータの書き込みアドレス
を認識できるようにするために、図７に示すように、各
フィールドデータの先頭にあるフレームヘッダの格納先
先頭アドレスを示すサブバンクをメモリ内に作成する。

【００３８】付加情報付加／分離部１５では、送られて
きた１フィールド分のデータから、Ｉ／Ｐ識別情報、時
刻情報等の付加情報が分離される。分離されたデータ
は、マイコン４０を介して第１のＦＰＧＡ１３に送られ
る。

【００３９】付加情報付加／分離部１５によって所定の
データが分離された後のデータは、画像圧縮伸張回路１
４に送られて、１フィールド単位毎に伸張される。画像
圧縮伸張回路１４によって得られた映像データは、差分
ブロック１２に送られる。

【００４０】図８は、差分ブロック１２の再生時の動作
を示している。

【００４１】第１のＦＰＧＡ１３は、マイコン４０から
送られてくるＩ／Ｐ識別情報に基づいて差分ブロック１
２に入力されるフィールドがＩ映像であるかＰ映像であ
るかを判別する。

【００４２】そして、差分ブロック１２に入力されるフ
ィールドがＩ映像である場合には、メモリ３１にその映
像データを格納するとともに、その映像データを加算減
算手段３２をスルーさせてエンコーダ２１に送る。差分
ブロック１２に入力されるフィールドがＰ映像である場
合には、そのＰ映像データ（差分データ）を加算減算手
段３２に送り、メモリ３１に最新に格納されたＩ映像デ
ータ（基本映像データ）との和をとる。そして、得られ
た映像データをエンコーダ２１に送る。

【００４３】図８の例では、Ｉ画像の映像データ”
１”、”７”が、メモリ３１に格納されるとともにエン
コーダ２１に送られる。また、Ｐ映像”２−１”、”３
−１”、…”６−１”、”８−７”等は、メモリ３１に
最新に格納されたＩ映像データと加算されて、元の映像
データに戻された後、エンコーダ２１に送られる。

【００４４】エンコーダ２２では、送られてきた映像デ
ータがアナログの映像信号に戻された後、モニタ１０３
に送られる。

【００４５】〔５〕特殊再生についての説明 〔５−１〕逆転再生時の動作の説明

【００４６】通常再生が行われている途中に、逆転再生
指令がマイコン４０に入力された場合の動作について説
明する。

【００４７】以下の説明においてＩ／Ｐグループとは、
任意の１つのＩ映像とそのＩ映像との差分が取られたＰ
映像とからなるグループをいうものとする。

【００４８】逆転再生指令がマイコン４０に入力された
時点においては、その直前に通常再生されていた１ブロ
ック分（２８８トラック分）のデータが、第１メモリ１
７または第２メモリ１８に格納されている。また、差分
ブロック１２のメモリ３１には、逆転再生指令がマイコ
ン４０に入力された時点の直前に再生されていたＩ／Ｐ
グループのＩ映像が格納されている。

【００４９】ここでは、説明の便宜上、第１メモリ１７
に格納されている１ブロック分のデータのうち、図９に
示すように、サブバンク（図７参照）のインデックス番
号１〜１２に対応する１２フィールド分のデータが通常
再生された時点で、逆転再生指令がマイコン４０に入力
されたとする。図９において、ＩはＩ映像を示し、Ｐは
Ｐ映像を示している。また、Ｉ１とＰ１１、Ｐ１２、Ｐ
１３とは、同じＩ／Ｐグループを構成し、Ｉ２とＰ２
１、Ｐ２２、Ｐ２３とは、同じＩ／Ｐグループを構成
し、Ｉ３とＰ３１、Ｐ３２、Ｐ３３とは、同じＩ／Ｐグ
ループを構成しているものとする。

【００５０】逆転再生時においては、インデックス番号
１２、１１、１０、…２、１の順で、データを再生して
いく必要があるが、各Ｉ／Ｐグループにおいては、ま
ず、Ｉ映像を再生しておかなければ、Ｐ映像を再生する
ことができない。そこで、逆転再生時においては、第２
のＦＰＧＡ１６、マイコン４０および第１のＦＰＧＡ１
３は、次のような制御を行う。

【００５１】まず、最初に再生すべきＩ／Ｐグループ
（Ｉ３、Ｐ３１、Ｐ３２、Ｐ３３）を逆から再生してい
く。つまり、逆転再生指令が入力されたときには、イン
デックス番号９に対応するＩ映像（Ｉ３）が差分ブロッ
ク１２のメモリ３１に格納されているので、メモリ３１
に格納されているデータＩ３に基づいて、Ｐ３３、Ｐ３
２、Ｐ３１の順番でＰ映像を再生し、その後、Ｉ映像で
あるＩ３を再生する。これにより、インデックス番号１
２〜９までの映像データが逆方向に再生される。

【００５２】インデックス番号８からインデックス番
号が小さくなる順番に、付加情報のみを再生していき、
付加情報中に含まれているＩ／Ｐ識別情報に基づいて、
次に再生すべきＩ／Ｐグループ（Ｉ２、Ｐ２１、Ｐ２
２、Ｐ２３）のＩ映像に対するインデックス番号５を取
得する。

【００５３】インデックス番号５に対応するＩ映像
（Ｉ２）を再生する。これにより、再生されたＩ映像
（Ｉ２）が差分ブロック１２のメモリ３１に格納され
る。ただし、再生されたＩ映像は差分ブロック１２から
出力されないように制御される。

【００５４】インデックス番号５〜８までのＩ／Ｐグ
ループ（Ｉ２、Ｐ２１、Ｐ２２、Ｐ２３）を、上記と
同様に、逆から再生していく。

【００５５】インデックス番号４からインデックス番
号が小さくなる順番に、付加情報のみを再生していき、
付加情報中に含まれているＩ／Ｐ識別情報に基づいて、
次に再生すべきＩ／Ｐグループ（Ｉ１、Ｐ１１、Ｐ１
２、Ｐ１３）のＩ映像に対するインデックス番号１を取
得する。

【００５６】インデックス番号１に対応するＩ映像
（Ｉ１）を再生する。これにより、再生されたＩ映像
（Ｉ１）が差分ブロック１２のメモリ３１に格納され
る。ただし、再生されたＩ映像は差分ブロック１２から
出力されないように制御される。

【００５７】インデックス番号１〜４までのＩ／Ｐグ
ループ（Ｉ１、Ｐ１１、Ｐ１２、Ｐ１３）を、と同様
に、逆から再生していく。

【００５８】以上のようにして、逆転再生指令がマイコ
ン４０に入力された時点において通常再生されていた１
ブロック分のデータのうち、逆転再生指令がマイコン４
０に入力された時点で通常再生されていたデータまでの
データが逆方向に再生される。

【００５９】なお、逆転再生時においては、通常再生時
とは逆に、記録時刻が新しいブロックから古いブロック
の順に、ビデオテープからブロック単位毎にデータが読
み取られていく。上記のようにして逆転再生が行われた
ブロックの１つ前のブロックのデータがメモリ１７、１
８のうち、上記逆転再生されたデータが格納されていた
メモリとは異なる方のメモリに格納されると、上記以
降の処理と同様な処理により、当該ブロックのデータが
逆転再生される。

【００６０】〔５−２〕早送り再生時の動作の説明

【００６１】早送り再生時においては、通常再生時と同
様に、ビデオテープから読み取られたデータが、メモリ
１７、１８にブロック単位で交互に格納されていく。し
かしながら、早送り再生時においては、メモリ１７、１
８に格納されたデータのうち、Ｉ映像に対するデータの
みが読み出されて再生される。

【００６２】〔５−３〕早戻し再生時の動作の説明

【００６３】早戻し再生時においては、逆転再生時と同
様に、ビデオテープから読み取られたデータが、メモリ
１７、１８にブロック単位で交互に格納されていく。し
かしながら、早戻し再生時においては、メモリ１７、１
８に格納されたデータのうち、Ｉ映像に対するデータの
みが逆方向に読み出されて再生される。

【００６４】〔６〕記録時刻指定による検索処理の説明

【００６５】次に、記録時刻を指定することによって、
指定された記録時刻（以下、指定記録時刻という）に記
録された映像を再生するといった検索処理について説明
する。

【００６６】データ記録時において、各記録ブロック毎
に、記録ブロックの先頭の記録時刻（年、月、日、分、
秒）を、ビデオテープのコントロールトラックにＶＡＳ
Ｓデータとして書き込んでおく。

【００６７】図１０は、検索時の動作手順を示してい
る。まず、コントロールトラックに書き込まれているＶ
ＡＳＳデータに基づいて指定記録時刻に対応する記録ブ
ロックを特定し、その記録ブロックのデータをメモリ１
７に取り込む（ステップ１）。

【００６８】つまり、マイコン４０は、ビデオテープを
早送りさせながらコントロールトラックからＶＡＳＳデ
ータを取込んでいく。そして、指定記録時刻を過ぎるＶ
ＡＳＳデータを検出すると、１ブロックだけ巻き戻した
後、再生動作を行うことによって、指定記録時刻を過ぎ
るＶＡＳＳデータに対応するブロックより１つ前の記録
ブロックのデータをメモリ１７に取り込む。

【００６９】第２のＦＰＧＡ１６は、特定した記録ブロ
ックのデータをメモリ１７に取り込む際に、各フィール
ドデータの先頭にあるフレームヘッダの格納先先頭アド
レスを示すサブバンク（図７参照）をメモリ１７内に作
成する。そして、インデックス（index)の総数をマイコ
ン４０に知らせる（ステップ２）。マイコン４０および
第２のＦＰＧＡ１６は、２分検索を開始する。

【００７０】つまり、マイコン４０は、まず、第２のＦ
ＰＧＡ１６に対して、検索範囲の中央のインデックス番
号を指示して、付加情報を要求することにより、検索範
囲の中央のインデックス番号に対応する付加情報を取得
する（ステップ３）。２分検索開始直後においては、検
索範囲は、上記ステップ１で特定された記録ブロック内
の全フィールド（全インデックス）となる。

【００７１】そして、取得した付加情報に含まれている
当該フィールドに対する記録時刻情報と、指定記録時刻
とが一致しているか否かを判別する（ステップ４）。一
致していない場合には、目的とするフィールドが付加情
報を取得したフィールドより前側にあるか後ろ側にある
かを判別し、この判別結果によって、検索範囲を１／２
に絞った後（ステップ５）、ステップ３に戻り、ステッ
プ３以降の処理を行う。

【００７２】ステップ３〜ステップ５の２分検索を繰り
返し行うことによって、指定記録時刻と同じ時刻が付加
情報に含まれているフィールドを探索する。指定記録時
刻と同じ時刻が付加情報に含まれているフィールド（以
下、該当フィールドという）が探索できた場合には（ス
テップ４でＹＥＳ）、マイコン４０は、該当フィールド
の付加情報に含まれているＩ／Ｐ識別情報にもとづい
て、該当フィールドの映像がＩ映像であるかＰ映像であ
るかを判別する（ステップ６）。

【００７３】該当フィールドの映像がＩ映像である場合
には、マイコン４０は、該当フィールドのデータを出力
するように第２のＦＰＧＡ１６に指示する（ステップ
７）。これにより、該当フィールドデータが再生出力さ
れる。

【００７４】上記ステップ６において、該当フィールド
の映像がＰ映像であると判別した場合には、マイコン４
０は、該当フィールドに対応するインデックス番号に基
づいて、該当フィールドがブロックの前半にあるか、後
半にあるかを判別する（ステップ８）。

【００７５】該当フィールドがブロックの前半にある場
合には、マイコン４０は、インデックス番号が大きくな
る方向で付加情報を順次取得し、Ｉ／Ｐ識別情報に基づ
いて、該当フィールドより時間的に後に記録されたフィ
ールドのうちで該当フィールドに最も近いＩ映像のフィ
ールドを探索する（ステップ９）。インデックス番号が
大きくなる方向にＩ映像を探索しているのは、ブロック
内において該当フィールドより前にＩ映像が存在しない
可能性があるからである。

【００７６】ステップ９でＩ映像が見つけられると、見
つけられたＩ映像のデータを出力するように第２のＦＰ
ＧＡ１６に指示する（ステップ１０）。これにより、該
当フィールドより時間的に後に記録されたフィールドの
うちで該当フィールドに最も近いＩ映像が再生出力され
る。

【００７７】該当フィールドがブロックの後半にある場
合には、マイコン４０は、インデックス番号が小さくな
る方向で付加情報を順次取得し、Ｉ／Ｐ識別情報に基づ
いて、該当フィールドより時間的に前に記録されたフィ
ールドのうちで該当フィールドに最も近いＩ映像のフィ
ールドを探索する（ステップ１１）。そして、Ｉ映像が
見つけられると、見つけられたＩ映像のデータを出力す
るように第２のＦＰＧＡ１６に指示する（ステップ１
２）。これにより、該当フィールドより時間的に前に記
録されたフィールドのうちで該当フィールドに最も近い
Ｉ映像が再生出力される。

【００７８】〔７〕停電時のバックアップ機能について
の説明

【００７９】上述したように、記録動作時においては、
１ブロック単位毎にデータがビデオテープに記録され
る。

【００８０】図１１に示すように、block0のデータが記
録されている途中の時点ｔ１で停電が発生すると、メモ
リ１７、１８に停電直前まで蓄積されていたデータが失
われてしまう。

【００８１】時点ｔ１の直前においてメモリ１７からbl
ock0のデータが読み出されているとすると、時点ｔ１の
直前においては、メモリ１８にblock1のデータの一部が
蓄積されている。このデジタルＶＴＲは、このような場
合には、block0を構成するすべてのデータおよびblock1
を構成するすべてのデータがビデオテープに記録される
まで、蓄電池によって記録動作を継続させるバックアッ
プ機能を備えている。

【００８２】図１２は、停電時のバックアップ機能を実
現するための駆動回路を示している。

【００８３】デジタルＶＴＲ１０２内のマイコン４０お
よびその他の各部の電源電力（ＤＣ出力）は、常時は、
商用電源７１に接続された主電源回路７２によって生成
される。電源オフ時においても、マイコン４０には、電
池７８によって電源が供給されるようになっている。停
電検出回路７５は、主電源回路７２からの出力を監視
し、停電が発生したときに、停電検出信号をマイコン４
０に出力する。

【００８４】蓄電池７４は、停電発生時にメモリ１７、
１８に蓄積されていたデータおよびそれらのデータが属
する２つのブロックを構成する全てのデータをビデオテ
ープに記録させるための電源電力を供給するためのバッ
クアップ電源である。蓄電池７４は、デジタルＶＴＲの
電源がオンされている場合には、主電源回路７２に接続
された充電回路７３によって充電される。

【００８５】蓄電池７４は、リレー７６を介して副電源
回路７７に接続されている。リレー７６は、常時は非作
動状態（オフ状態）にあり、停電が発生したときにマイ
コン４０によって作動状態（オン状態）にされる。

【００８６】図１３に示すように、記録動作が行われて
いる途中において、時点ｔ１で停電が発生すると、停電
検出信号がＬレベルとなるので、マイコン４０から出力
されるリレー制御信号がＨレベルとなり、リレー７６が
作動せしめられる。これにより、蓄電池７４から副電源
回路７７にリレー７６を介して電力が供給され、副電源
回路７７によってデジタルＶＴＲ１０２内のマイコン４
０およびその他の各部に電源電力（ＤＣ出力）が供給さ
れる。この結果、記録動作が継続せしめられる。

【００８７】そして、停電発生時にメモリ１７、１８に
蓄積されているデータおよびそれらのデータが属する２
つのブロックを構成する全てのデータのビデオテープへ
の記録が完了すると（時点ｔ２）、マイコン４０によっ
てリレー制御信号がＬレベルとされ、リレー７６がオフ
状態となる。

【００８８】図１１の例でいえば、時点ｔ１で停電が発
生すると、マイコン４０によってリレー制御信号がＨレ
ベルとされ、リレー７６が作動せしめられる。これによ
り、蓄電池７４から副電源回路７７にリレー７６を介し
て電力が供給され、副電源回路７７によってデジタルＶ
ＴＲ１０２内のマイコン４０およびその他の各部に電源
が供給される。

【００８９】この結果、メモリ１７に格納されているbl
ock0のデータのビデオテープへの記録処理が継続せしめ
られるとともに、メモリ１８へのblock1のデータの書き
込み処理が継続せしめられる。メモリ１８へのblock1の
データの書き込みが終了すると、メモリ１８に格納され
たblock1のデータのビデオテープへの記録処理が開始せ
しめられる。そして、block1のデータのビデオテープへ
の記録処理が終了すると、マイコン４０によってリレー
制御信号がＬレベルとされ、リレー７６がオフ状態とな
る。

【００９０】

【発明の効果】この発明によれば、記録動作中において
ビデオヘッドの目詰まりを検査できるようになる。ま
た、この発明によれば、ビデオテープの寿命の延長化が
図れる。

【図面の簡単な説明】

【図１】監視システムの構成を示すブロック図である。

【図２】デジタルＶＴＲの概略構成を示すブロック図で
ある。

【図３】差分ブロックの記録時の動作を示すタイムチャ
ートである。

【図４】ビデオテープに記録される１フィールド分のデ
ータに対するフォーマットを示す模式図である。

【図５】ヘッドの目詰まり検査を行うタイミングを示す
模式図である。

【図６】ビデオテープ停止時において行われるヘッドの
目詰まり検査を説明するためのタイミングチャートであ
る。

【図７】サブバンクの内容を示す模式図である。

【図８】差分ブロックの再生時の動作を示すタイムチャ
ートである。

【図９】逆転再生指令が入力された時点の直前に、通常
再生されていたブロック内のデータうち、通常再生済の
データおよびそのインデックス番号を示す模式図であ
る。

【図１０】記録時刻指定による検索処理手順を示すフロ
ーチャートである。

【図１１】停電時のバックアップ機能を説明するための
模式図である。

【図１２】停電時のバックアップ機能を実現するための
電源回路の構成を示す回路図である。

【図１３】図１２の電源回路の停電発生時の動作を示す
タイムチャートである。

【符号の説明】

１２ 差分ブロック １３ 第１のＦＰＧＡ １４ 画像圧縮伸張回路 １５ 付加情報付加／分離部 １６ 第２のＦＰＧＡ １７、１８ メモリ １９ フォーマッタ ２０ 信号記録再生部 ４０ マイコン ３１ メモリ ３２ 加算減算手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 和彦 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5C018 HA01 HA13 5C061 BB01 CC07

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力映像データまたはその圧縮データ
   を、複数フィールド分のデータを含むブロック単位毎に
   ビデオテープに記録させ、１ブロック分のデータがビデ
   オテープに記録される毎にビデオテープの走行を停止さ
   せ、停止状態において、ビデオヘッドを用いてテストパ
   ターンの記録および再生を所定回数行い、再生出力に基
   づいて当該記録再生ヘッドの目詰まりを検査する映像記
   録再生装置におけるビデオヘッドの目詰まり検査方法。
2. 【請求項２】 停止状態において、テストパターンの記
   録および再生を所定回数行った後、ビデオテープを弛ま
   せた状態で、次のブロックの記録開始まで待機させる請
   求項１に記載の映像記録再生装置におけるビデオヘッド
   の目詰まり検査方法。
3. 【請求項３】 入力映像データまたはその圧縮データ
   を、複数フィールド分のデータを含むブロック単位毎に
   ビデオテープに記録させ、１ブロック分のデータがビデ
   オテープに記録される毎にビデオテープの走行を停止さ
   せ、ビデオテープを弛ませた状態で、次のブロックの記
   録開始まで待機させる映像記録再生装置における記録方
   法。