JP2000286260A - 薄膜トランジスタデバイスおよびその製造方法 - Google Patents

薄膜トランジスタデバイスおよびその製造方法

Info

Publication number
JP2000286260A
JP2000286260A JP11087324A JP8732499A JP2000286260A JP 2000286260 A JP2000286260 A JP 2000286260A JP 11087324 A JP11087324 A JP 11087324A JP 8732499 A JP8732499 A JP 8732499A JP 2000286260 A JP2000286260 A JP 2000286260A
Authority
JP
Japan
Prior art keywords
gas
silicon
mixed gas
sio
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11087324A
Other languages
English (en)
Other versions
JP3736189B2 (ja
Inventor
Kakaado Rameshu
カカード ラメシュ
Hiroshi Ito
浩 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP08732499A priority Critical patent/JP3736189B2/ja
Publication of JP2000286260A publication Critical patent/JP2000286260A/ja
Application granted granted Critical
Publication of JP3736189B2 publication Critical patent/JP3736189B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】本発明では、室温から400℃までの温度でシ
リコン上にSiO2膜を成長する方法を提供する。 【解決手段】酸化ガスに合わせて希ガスを加え、またR
Fパワーを印加することにより酸素原子とラジカルを生
じ、低温酸化を可能にした。この方法をTFTおよびM
OSFETデバイスを製造するために単結晶シリコン、
多結晶シリコン、またはアモルファスシリコンの酸化に
適用することが出来る。この方法は、同基板上にアモル
ファスとポリシリコンTFTを形成するために適用する
ことも出来る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
デバイスおよびその製造方法に関する。
【0002】
【従来の技術】アモルファスシリコン薄膜トランジスタ
(TFT)は、液晶表示装置(LCD)中の素子を切り
替えるものとして用いられている。TFTの特性を決定
する主な面として、半導体とゲート絶縁層の間の界面の
質がある。アモルファスシリコンTFTの場合、SiO
2はアモルファスシリコンに対して質の悪い界面を形成
するので、窒化ケイ素はゲート絶縁層として用いられ
る。また、窒化ケイ素アモルファスシリコンの場合に
は、窒化ケイ素をアモルファスシリコン上に蒸着したも
のと比べて窒化ケイ素上にアモルファスシリコンを蒸着
したものの方が界面の質は高い。これのため、アモルフ
ァスシリコンTFTの場合には、ボトムゲート構造が好
ましい。しかしながら、自己整合性TFTの製造にはト
ップゲート構造がより好ましい。
【0003】半導体シリコンの酸化で得たSiO2
は、蒸着絶縁膜で形成されたものと比べて質が一層高い
界面を形成する。よって、アモルファスシリコンについ
ては、半導体シリコン層の酸化でSiO2を形成するの
が好ましい。また、これはトップゲート構造の形成を可
能にする。ポリシリコンTFTにおいてもトップゲート
構造が普段使われるので、同基板上にピクセルTFT
(アモルファスシリコンTFT)とポリシリコンTFT
を形成することが可能になる。
【0004】
【発明が解決しようとする課題】ところで、アモルファ
スシリコンTFTの場合、最高許容温度は大抵400℃
である、というのはそれ以上の温度では半導体アモルフ
ァス層の質が劣化するからである。よって、400℃以
下の温度でシリコンを酸化し、良い界面特性を得ること
が好ましい。しかし、従来の熱酸化工程は約1000℃
の温度を要する、というのは熱酸化工程に普段使われて
いる酸化分子またはH2Oが実用率で酸化物を成長する
ためにはそのような高温を必要としているからである。
その反面、酸素原子または酸素ラジカルはシリコンと容
易に反応し、SiO2層を形成する。よって、低温でS
iO2膜を形成する重要なステップは、そのような低温
度で酸素原子または酸素ラジカルを生じることである。
【0005】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項1の発明は、希ガスと酸化ガスの混合ガス
を流出し、酸素原子とラジカルを含むプラズマを発生す
るためにRF(無線周波)パワーを加え、それにより酸
素原子とラジカルがシリコンと反応してSiO2を形成
することを特徴とする。
【0006】また、請求項2の発明は、 希ガスと酸化
ガスの混合ガスを流出し、酸素原子とラジカルを含むプ
ラズマを発生するためにRF(無線周波)パワーを加
え、それにより酸素原子とラジカルがシリコンと反応し
てSiO2を形成し、前記SiO2は続いて400℃以下
の炉内アニール、急速熱アニール、またはレーザーアニ
ール処理されてその特性をさらに高めることを特徴とす
る。
【0007】更に、請求項3の発明は、前記請求項2の
発明において、前記アニール処理の環境は水素を含むこ
とを特徴とする。
【0008】また、請求項4の発明は、前記請求項1か
ら請求項3の発明において、前記希ガスがヘリウム、ア
ルゴン、ネオン、クリプトン、キセノン、または複数の
希ガスの混合ガスであることを特徴とする。
【0009】更に、請求項5の発明は、前記請求項1か
ら前記請求項4の発明において、前記酸化ガスが酸素で
あることを特徴とする。
【0010】また、請求項6の発明は、前記請求項1か
ら前記請求項4の発明において、前記酸化ガスがH2
であることを特徴とする。
【0011】更に、請求項7の発明は、前記請求項1か
ら前記請求項4の発明において、前記酸化ガスがN2
であることを特徴とする。
【0012】また、請求項8の発明は、前記請求項1か
ら前記請求項4の発明において、前記酸化ガスがN2
とO2の混合ガス、N2OとH2Oの混合ガス、H2OとO
2の混合ガス、またはO2とH2OとN2Oの混合ガスであ
ることを特徴とする。
【0013】更に、請求項9の発明は、前記請求項1か
ら前記請求項8の発明において、混合ガス中においての
前記酸化ガスの割合が1パーセントから15パーセント
までであることを特徴とする。
【0014】また、請求項10の発明は、前記請求項1
から前記請求項9の発明において、前記RF(無線周
波)密度が0.1W/cm2から1.5W/cm2までである
ことを特徴とする。
【0015】更に、請求項11の発明は、前記請求項1
から前記請求項10の発明において、前記酸化工程にお
いての温度が室温から400℃までであることを特徴と
する。
【0016】また、請求項12の発明は、前記請求項1
から前記請求項10の発明において、酸化処理中の好ま
しい温度が100℃から400℃までであることを特徴
とする。
【0017】更に、請求項13の発明は、前記請求項1
から前記請求項12の発明において、酸化処理中の圧力
が100mトルから4000mトルまでであることを特
徴とする。
【0018】また、請求項14の発明は、前記請求項1
から前記請求項13の発明において、10パーセント以
下の窒素を混合ガスに加えることを特徴とする。
【0019】更に、請求項15の発明は、前記請求項1
から前記請求項13の発明において、フッ素を1パーセ
ント以下含む化合物を混合ガスに加えることを特徴とす
る。
【0020】また、請求項16の発明は、前記請求項1
から前記請求項13の発明において、10パーセント以
下の窒素と、フッ素を1パーセント以下含む化合物とを
混合ガスに加えることを特徴とする。
【0021】更に、請求項17の発明は、前記請求項1
から前記請求項16の発明において、酸化される物質
が、単結晶シリコン、多結晶シリコン、微結晶シリコ
ン、アモルファスシリコン、または水素添加アモルファ
スシリコンであることを特徴とする。
【0022】また、請求項18の発明は、前記請求項1
から前記請求項16の発明において、酸化される物質が
アモルファスシリコンであり、それが酸化後に炉内アニ
ール、急速熱アニール、またはレーザーアニール処理さ
れて結晶化されることを特徴とする。
【0023】更に、請求項19の発明は、前記請求項1
から前記請求項18の発明を用いた金属酸化物半導体電
界効果トランジスタデバイスまたは薄膜トランジスタデ
バイスであることを特徴とする。
【0024】また、請求項20の発明は、前記請求項1
から前記請求項18の発明において、形成されたSiO
2膜が金属酸化物半導体電界効果トランジスタデバイス
または薄膜トランジスタデバイスのゲート誘電材料、ま
たはそのゲート誘電材料の一部として用いられることを
特徴とする。
【0025】更に、請求項21の発明は、前記請求項1
9および前記請求項20に基づいて形成されたTFTを
用いる液晶表示装置であることを特徴とする。
【0026】また、請求項22の発明は、前記請求項1
9および前記請求項20の発明において、液晶表示装置
がアモルファスシリコンTFTおよび多結晶シリコンT
FTを同じ基板上に有するように、形成されたTFTを
用いる液晶表示装置であることを特徴とする。
【0027】更に、請求項23の発明は、液晶表示装置
が微結晶シリコンTFTおよび多結晶シリコンTFTを
同じ基板上に有するように、請求項19と20に基づい
て形成されたTFTを用いる液晶表示装置であることを
特徴とする。
【0028】上記の手段によれば、酸素原子および酸素
ラジカルを発生するために、酸素と希ガス(例えば、H
e、Ne、Ar、Kr、Xe)との混合ガスを使った。
その希ガスは、RF(無線周波)バイアスを加えること
により高エネルギー準位状態に容易に励起できる。この
希ガスの励起状態と基底状態とのエネルギー準位の相違
は、酸素原子と酸素分子とのエネルギー準位の相違より
も大きい。例えば、ヘリウムの励起状態レベルは、その
基底状態レベルよりも19.8eV高い。アルゴンの場
合では、この値が11.6eVである。酸素分子から原
子状態に変化するために必要なエネルギーは、軌道レベ
ルでの配置に従い7eVから11.6eVまでと多様で
ある。よって、励起した希ガス分子がそのエネルギーを
酸素分子に放出すると、酸素原子およびラジカルを発生
することが出来る。
【0029】
【発明の実施の形態】次に、本発明に係る絶縁膜の形成
方法の実施形態について説明する。
【0030】上記概念に基づいて、以下に示す方法でシ
リコンの酸化を行なった。酸化させるシリコン基板を入
れた化学蒸着(CVD)室に希ガスおよび酸素をあらゆ
る割合で導入した。その混合ガス中の酸素の割合を1%
から15%に変化させた。ガス全圧力を100mトルか
ら4000mトルに変化させた。RF(無線周波)パワ
ーを1000cm2の総面積に対して100Wから15
00Wに変化させた。温度を100℃から400℃に変
化させた。実験中には100〜400℃の温度範囲を利
用したが、ある特定の範囲よりも高いまたは低い温度を
利用することが出来る。この方法により、約一時間の酸
化で約100オングストロームの厚さのSiO2膜を形
成することが出来た。
【0031】図1は、上記の条件に基づいてシリコン上
に成長させた酸化膜の典型的なC-V曲線を示す。その
C-V曲線はほぼ理想的であり、ヒステリシスがない。
図2は、本方法でSiO2膜を成長した後、中央ギャッ
プ付近の界面密度を示している。その界面密度の平均値
は、ほぼ6E11/cm2-eVである。実験により10
00℃でシリコン膜を熱酸化することにより形成したS
iO2膜については、界面密度がほぼ2E11/cm2-e
Vであり、それは本発明の方法で形成した膜とかなり近
しいものである。水銀電極を用いて測定した本発明の方
法で形成した膜の破壊強度は、15MV/cm以上であ
り、それはまた熱酸化したものと類似している。図3
は、本発明の方法で形成した膜のESCA特性を示して
いる。SiO2ピークと(基板の)Siピークだけがみ
られる。よって、これらの結果は、高い温度での熱酸化
により形成した膜に匹敵する特性を有するSiO2膜を
400℃またはそれ以下の温度で形成することが出来る
ことを示している。
【0032】上記の方法では、酸素が酸化剤として用い
られているが、例えばN2O、H2O、または各種酸化剤
の混合物など他の酸化剤を用いることも出来る。
【0033】
【発明の効果】本発明の形成方法は酸化剤や希ガスと共
に窒素を加えることにより改善され、成長させた酸化ケ
イ素の信頼度を上げる。
【0034】本発明の形成方法はまたフッ素を含む化合
物(例えば、HF、NF3など)を混合ガスに加えるこ
とにより改善され、酸化特性を一層高める。
【0035】また、SiO2膜を成長した後、膜の特性
をさらに改善するためにガスアニール処理などアニール
処理を行なうことも出来る。
【0036】この酸化概念は、MOSFET(金属酸化
物半導体電界効果トランジスタ)またはTFTに用いら
れる単結晶シリコン、多結晶シリコン、微結晶シリコ
ン、アモルファスシリコン、または水素添加アモルファ
スシリコンに適用することが出来る。この概念は、また
同じ基板上にアモルファスシリコンおよびポリシリコン
TFTを形成するために適用することも出来る。
【0037】ポリシリコンSiO2と微結晶SiO2シス
テムの場合では、ニ通りの方法を取ることが出来る。
【0038】(1)蒸着された多結晶または微結晶シリ
コン膜、または炉中アニール、急速アニールまたはレー
ザーアニールで結晶化されたアモルファスシリコン膜で
始まり、それから上記の方法で酸化する。
【0039】(2)アモルファスシリコンで始まり、そ
れを上記の方法で酸化し、それから炉中アニール、急速
アニールまたはレーザーアニールで結晶化する。
【図面の簡単な説明】
【図1】 本発明の製造方法で成長させたSiO2膜の典
型的C-V曲線である。
【図2】 本発明の製造方法でSiO2膜を成長させた後
のシリコンギャップエネルギーに対する界面密度(DI
T)である。
【図3】 本発明の製造方法で成長させたSiO2膜のE
SCA(化学分析用電子分光法)特性である。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F058 BA01 BB04 BB07 BC02 BF29 BF54 BF58 BF59 BF60 BF73 BH20 BJ01 5F110 FF02 FF23 GG02 GG13 PP01 PP03 PP13 QQ09

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】希ガスと酸化ガスの混合ガスを流出し、酸
    素原子とラジカルを含むプラズマを発生するためにRF
    (無線周波)パワーを加え、それにより酸素原子とラジ
    カルがシリコンと反応してSiO2を形成することを特
    徴とするSiO2膜の製造方法。
  2. 【請求項2】希ガスと酸化ガスの混合ガスを流出し、酸
    素原子とラジカルを含むプラズマを発生するためにRF
    (無線周波)パワーを加え、それにより酸素原子とラジ
    カルがシリコンと反応してSiO2を形成し、前記Si
    2は続いて400℃以下の炉内アニール、急速熱アニ
    ール、またはレーザーアニール処理されてその特性をさ
    らに高めることを特徴とするSiO2膜の製造方法。
  3. 【請求項3】 前記アニール処理の環境は水素を含むこ
    とを特徴とする請求項2に記載の製造方法。
  4. 【請求項4】前記希ガスがヘリウム、アルゴン、ネオ
    ン、クリプトン、キセノン、または複数の希ガスの混合
    ガスであることを特徴とする請求項1から3に記載の製
    造方法。
  5. 【請求項5】前記酸化ガスが酸素であることを特徴とす
    る請求項1から4に記載の製造方法。
  6. 【請求項6】前記酸化ガスがH2Oであることを特徴と
    する請求項1から4に記載の製造方法。
  7. 【請求項7】前記酸化ガスがN2Oであることを特徴と
    する請求項1から4に記載の製造方法。
  8. 【請求項8】前記酸化ガスがN2OとO2の混合ガス、N
    2OとH2Oの混合ガス、H2OとO2の混合ガス、または
    2とH2OとN2Oの混合ガスであることを特徴とする
    請求項1から4に記載の製造方法。
  9. 【請求項9】混合ガス中においての前記酸化ガスの割合
    が1パーセントから15パーセントまでであることを特
    徴とする請求項1から8に記載の製造方法。
  10. 【請求項10】前記RF(無線周波)密度が0.1W/c
    2から1.5W/cm2までであることを特徴とする請求
    項1から9に記載の製造方法。
  11. 【請求項11】前記酸化工程においての温度が室温から
    400℃までであることを特徴とする請求項1から10
    に記載の製造方法。
  12. 【請求項12】酸化処理中の好ましい温度が100℃か
    ら400℃までであることを特徴とする請求項1から1
    0に記載の製造方法。
  13. 【請求項13】酸化処理中の圧力が100mトルから4
    000mトルまでであることを特徴とする請求項1から
    12に記載の製造方法。
  14. 【請求項14】10パーセント以下の窒素を混合ガスに
    加えることを特徴とする請求項1から13に記載の製造
    方法。
  15. 【請求項15】フッ素を1パーセント以下含む化合物を
    混合ガスに加えることを特徴とする請求項1から13に
    記載の製造方法。
  16. 【請求項16】10パーセント以下の窒素と、フッ素を
    1パーセント以下含む化合物とを混合ガスに加えること
    を特徴とする請求項1から13に記載の製造方法。
  17. 【請求項17】酸化される物質が、単結晶シリコン、多
    結晶シリコン、微結晶シリコン、アモルファスシリコ
    ン、または水素添加アモルファスシリコンであることを
    特徴とする請求項1から16に記載の製造方法。
  18. 【請求項18】酸化される物質がアモルファスシリコン
    であり、それが酸化後に炉内アニール、急速熱アニー
    ル、またはレーザーアニール処理されて結晶化されるこ
    とを特徴とする請求項1から16に記載の製造方法。
  19. 【請求項19】請求項1から18の方法を用いた金属酸
    化物半導体電界効果トランジスタデバイスまたは薄膜ト
    ランジスタデバイス。
  20. 【請求項20】形成されたSiO2膜が金属酸化物半導
    体電界効果トランジスタデバイスまたは薄膜トランジス
    タデバイスのゲート誘電材料、またはそのゲート誘電材
    料の一部として用いられることを特徴とする請求項1か
    ら18に記載の製造方法。
  21. 【請求項21】請求項19および20に基づいて形成さ
    れたTFTを用いる液晶表示装置。
  22. 【請求項22】液晶表示装置がアモルファスシリコンT
    FTおよび多結晶シリコンTFTを同じ基板上に有する
    ように、請求項19と20に基づいて形成されたTFT
    を用いる液晶表示装置。
  23. 【請求項23】液晶表示装置が微結晶シリコンTFTお
    よび多結晶シリコンTFTを同じ基板上に有するよう
    に、請求項19と20に基づいて形成されたTFTを用
    いる液晶表示装置。
JP08732499A 1999-03-30 1999-03-30 SiO2膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置 Expired - Fee Related JP3736189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08732499A JP3736189B2 (ja) 1999-03-30 1999-03-30 SiO2膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08732499A JP3736189B2 (ja) 1999-03-30 1999-03-30 SiO2膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置

Publications (2)

Publication Number Publication Date
JP2000286260A true JP2000286260A (ja) 2000-10-13
JP3736189B2 JP3736189B2 (ja) 2006-01-18

Family

ID=13911691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08732499A Expired - Fee Related JP3736189B2 (ja) 1999-03-30 1999-03-30 SiO2膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置

Country Status (1)

Country Link
JP (1) JP3736189B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008208A1 (en) * 1999-07-26 2001-02-01 Tadahiro Ohmi Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法
JP2008177571A (ja) * 1999-07-26 2008-07-31 Foundation For Advancement Of International Science シリコン酸化膜の形成方法、半導体装置及びその製造方法
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法
JP2013077823A (ja) * 2000-03-13 2013-04-25 Foundation For Advancement Of International Science 酸化膜の形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008208A1 (en) * 1999-07-26 2001-02-01 Tadahiro Ohmi Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film
US7268404B2 (en) 1999-07-26 2007-09-11 Tadahiro Ohmi Device having a silicon oxide film containing krypton
US7279066B2 (en) 1999-07-26 2007-10-09 Tadahiro Ohmi Apparatus for forming silicon oxide film
JP2008177571A (ja) * 1999-07-26 2008-07-31 Foundation For Advancement Of International Science シリコン酸化膜の形成方法、半導体装置及びその製造方法
US7491656B2 (en) 1999-07-26 2009-02-17 Foundation For Advancement Of International Science Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film
JP2012160747A (ja) * 1999-07-26 2012-08-23 Foundation For Advancement Of International Science シリコン酸化膜の形成方法、半導体装置及びその製造方法
JP2013077823A (ja) * 2000-03-13 2013-04-25 Foundation For Advancement Of International Science 酸化膜の形成方法
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3736189B2 (ja) 2006-01-18

Similar Documents

Publication Publication Date Title
US6534421B2 (en) Method to fabricate thin insulating film
US6197701B1 (en) Lightly nitridation surface for preparing thin-gate oxides
TWI291235B (en) Low temperature process for TFT fabrication
JPH0878691A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
JPH06244205A (ja) 半導体装置およびその製造方法
US11587789B2 (en) System and method for radical and thermal processing of substrates
WO2001098563A2 (en) Orientation independent oxidation of silicon
JP2000286260A (ja) 薄膜トランジスタデバイスおよびその製造方法
JP2004153256A (ja) シリコン基板の複合面に酸化膜を形成する方法
JP3359794B2 (ja) 半導体装置の作製方法
JP3837938B2 (ja) 薄膜半導体装置の製造方法
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JPH10189449A (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP2000286259A (ja) 絶縁膜の形成方法とそれを用いた半導体装置
JP3221129B2 (ja) 半導体装置の製法
JP3837935B2 (ja) 薄膜半導体装置の製造方法
JP3173757B2 (ja) 半導体装置の作製方法
JPH0878695A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
JP3837934B2 (ja) 半導体装置の製造方法
JP4214989B2 (ja) 半導体装置の製造方法
JP3445573B2 (ja) 半導体装置
JP3837937B2 (ja) 薄膜半導体装置の製造方法
JP2000133634A (ja) 多結晶シリコン薄膜を平坦化する方法
JP3173758B2 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees