JP2000276376A - パイプライン型プロセッサのソフトウエアシミュレータ - Google Patents
パイプライン型プロセッサのソフトウエアシミュレータInfo
- Publication number
- JP2000276376A JP2000276376A JP11080295A JP8029599A JP2000276376A JP 2000276376 A JP2000276376 A JP 2000276376A JP 11080295 A JP11080295 A JP 11080295A JP 8029599 A JP8029599 A JP 8029599A JP 2000276376 A JP2000276376 A JP 2000276376A
- Authority
- JP
- Japan
- Prior art keywords
- hazard
- instruction
- pipeline
- program
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 この発明は、デバック対象のプログラム中の
パイプラインハザードを検出し、可能である場合には、
検出されたパイプラインハザードを回避するようにプロ
グラムを修正することができるパイプライン型プロセッ
サのソフトウエアシミュレータを提供することを目的と
する。 【解決手段】 デバック対象プログラムの命令に基づい
て、パイプラインハザードが発生しているか否かを判定
するハザード検出手段、およびパイプラインハザードが
発生している場合には、パイプラインハザードを回避す
るように命令を修正する修正手段を備えている。
パイプラインハザードを検出し、可能である場合には、
検出されたパイプラインハザードを回避するようにプロ
グラムを修正することができるパイプライン型プロセッ
サのソフトウエアシミュレータを提供することを目的と
する。 【解決手段】 デバック対象プログラムの命令に基づい
て、パイプラインハザードが発生しているか否かを判定
するハザード検出手段、およびパイプラインハザードが
発生している場合には、パイプラインハザードを回避す
るように命令を修正する修正手段を備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、パイプライン型
プロセッサに対するプログラムをデバックするために使
用するパイプライン型プロセッサのソフトウエアシミュ
レータに関する。
プロセッサに対するプログラムをデバックするために使
用するパイプライン型プロセッサのソフトウエアシミュ
レータに関する。
【０００２】
【従来の技術】パイプライン処理は、複数の命令をオー
バーラップさせて、同時実行させる技術である。４段パ
イプラインについて説明する。４段パイプラインでは、
プログラムメモリから命令が読み取られて、実行される
までの処理が、次のような４つの工程に分けられてい
る。
バーラップさせて、同時実行させる技術である。４段パ
イプラインについて説明する。４段パイプラインでは、
プログラムメモリから命令が読み取られて、実行される
までの処理が、次のような４つの工程に分けられてい
る。
【０００３】ＦＥＴＣＨ工程：プログラムメモリから
命令を取得する工程 ＤＥＣＯＤＥ工程：取得した命令を解読する工程 第１のＥＸＥＣＵＴＥ（ＥＸＥＣＵＴＥ１）工程：命
令を実行する工程 第２のＥＸＥＣＵＴＥ（ＥＸＥＣＵＴＥ２）工程：命
令を実行する工程
命令を取得する工程 ＤＥＣＯＤＥ工程：取得した命令を解読する工程 第１のＥＸＥＣＵＴＥ（ＥＸＥＣＵＴＥ１）工程：命
令を実行する工程 第２のＥＸＥＣＵＴＥ（ＥＸＥＣＵＴＥ２）工程：命
令を実行する工程
【０００４】図２は、これらの工程の時間的な流れを示
している。図２において、数字”１００”、”１０１”
および”１０２”は、命令番号（プログラムメモリの番
地）を示している。
している。図２において、数字”１００”、”１０１”
および”１０２”は、命令番号（プログラムメモリの番
地）を示している。
【０００５】図２から、この４段パイプライン処理で
は、１工程単位の１サイクル期間に、第１のＥＸＥＣＵ
ＴＥ工程と、第２のＥＸＥＣＵＴＥ工程が同時に行われ
ることがあることがわかる。このため、１サイクル期間
に実行される第１のＥＸＥＣＵＴＥ工程と、第２のＥＸ
ＥＣＵＴＥ工程の内容によっては、誤動作（パイプライ
ンハザード）が発生する可能性がある。
は、１工程単位の１サイクル期間に、第１のＥＸＥＣＵ
ＴＥ工程と、第２のＥＸＥＣＵＴＥ工程が同時に行われ
ることがあることがわかる。このため、１サイクル期間
に実行される第１のＥＸＥＣＵＴＥ工程と、第２のＥＸ
ＥＣＵＴＥ工程の内容によっては、誤動作（パイプライ
ンハザード）が発生する可能性がある。
【０００６】パイプラインハザードには、たとえば、次
のような種類がある。
のような種類がある。
【０００７】（１）構造ハザード 構造ハザードとは、同時実行する複数の命令が同じハー
ドウエアリソースに同時にアクセスする資源競合によっ
て生じるハザードをいう。
ドウエアリソースに同時にアクセスする資源競合によっ
て生じるハザードをいう。
【０００８】（２）データハザード データハザードとは、ある命令の実行が先行する命令の
実行結果に依存している場合に生じるハザードをいう。
実行結果に依存している場合に生じるハザードをいう。
【０００９】構造ハザードの具体例について説明する。
図２のような４段パイプラインにおいて、第１のＥＸＥ
ＣＵＴＥ工程においてデータメモリからデータリードが
可能であり、第２のＥＸＥＣＵＴＥ工程において加算等
の演算処理が可能であるとする。
図２のような４段パイプラインにおいて、第１のＥＸＥ
ＣＵＴＥ工程においてデータメモリからデータリードが
可能であり、第２のＥＸＥＣＵＴＥ工程において加算等
の演算処理が可能であるとする。
【００１０】１００番地の命令が、ＡＸ＝Ｒ０＋Ｒ１
（レジスタＲ０とＲ１からデータをリードし、それらの
加算結果を、レジスタＡＸにライトする）という演算命
令であり、１０１番地の命令が、ＡＸ＝〔０ｘ２００〕
（データメモリのアドレス”０ｘ２００”のデータをリ
ードしてレジスタＡＸにライトする）というデータメモ
リからのリード命令であるとする。
（レジスタＲ０とＲ１からデータをリードし、それらの
加算結果を、レジスタＡＸにライトする）という演算命
令であり、１０１番地の命令が、ＡＸ＝〔０ｘ２００〕
（データメモリのアドレス”０ｘ２００”のデータをリ
ードしてレジスタＡＸにライトする）というデータメモ
リからのリード命令であるとする。
【００１１】１００番地の命令は演算命令であるため、
第２のＥＸＥＣＵＴＥ工程で実行され、１０１番地の命
令はデータメモリからのリード命令であるので、第１の
ＥＸＥＣＵＴＥ工程で実行される。したがって、これら
の命令は、同じサイクルで同時に実行されることなる。
したがって、この場合には、同じレジスタＡＸに同時に
アクセスすることになるので、構造ハザードが発生す
る。
第２のＥＸＥＣＵＴＥ工程で実行され、１０１番地の命
令はデータメモリからのリード命令であるので、第１の
ＥＸＥＣＵＴＥ工程で実行される。したがって、これら
の命令は、同じサイクルで同時に実行されることなる。
したがって、この場合には、同じレジスタＡＸに同時に
アクセスすることになるので、構造ハザードが発生す
る。
【００１２】ところで、従来は、ハザードの検出および
その回避は、ハード自体によってあるいはソフトウエア
によって行われている。ハザードの検出およびその回避
をソフトウエアで行う場合には、アセンブラまたはアセ
ンブラオプティマイザでハザード検出およびその修正が
行われている。
その回避は、ハード自体によってあるいはソフトウエア
によって行われている。ハザードの検出およびその回避
をソフトウエアで行う場合には、アセンブラまたはアセ
ンブラオプティマイザでハザード検出およびその修正が
行われている。
【００１３】アセンブラとは、プログラマがアセンブリ
言語で記述したプログラムを個々のプロセッサのマシン
語に変換するソフトウエアである。アセンブラとして、
ハザード検出およびその修正機能を備えたものもある。
言語で記述したプログラムを個々のプロセッサのマシン
語に変換するソフトウエアである。アセンブラとして、
ハザード検出およびその修正機能を備えたものもある。
【００１４】アセンブラオプティマイザとは、プログラ
マがアセンブリ言語で記述したプログラムを無駄なくし
かもハザードを回避した最適なプログラムに修正し、続
いてマシン語に変換するソフトウエアである。
マがアセンブリ言語で記述したプログラムを無駄なくし
かもハザードを回避した最適なプログラムに修正し、続
いてマシン語に変換するソフトウエアである。
【００１５】アセンブラまたはアセンブラオプティマイ
ザでは、実行される前のプログラムから、データハザー
ド、構造ハザードが起こっているかどうかが検出され、
修正できるならば修正が行われる。これは、静的なハザ
ードの検出および修正ということができる。
ザでは、実行される前のプログラムから、データハザー
ド、構造ハザードが起こっているかどうかが検出され、
修正できるならば修正が行われる。これは、静的なハザ
ードの検出および修正ということができる。
【００１６】しかしながら、実際のマシン語に変換され
たプログラムをシミュレータで実行している最中にハザ
ードを検出し、可能であれば修正するといった機能、つ
まり、動的なハザードの検出および修正機能を備えたシ
ミュレータは未だ開発されていない。
たプログラムをシミュレータで実行している最中にハザ
ードを検出し、可能であれば修正するといった機能、つ
まり、動的なハザードの検出および修正機能を備えたシ
ミュレータは未だ開発されていない。
【００１７】
【発明が解決しようとする課題】この発明は、アセンブ
ラまたはアセンブラオプティマイザで検出できないよう
な、つまり、マシン語のプログラムを実行するときにな
ってはじめて判明するようなパイプラインハザードの検
出および修正が可能となるパイプライン型プロセッサの
ソフトウエアシミュレータを提供することを目的とす
る。
ラまたはアセンブラオプティマイザで検出できないよう
な、つまり、マシン語のプログラムを実行するときにな
ってはじめて判明するようなパイプラインハザードの検
出および修正が可能となるパイプライン型プロセッサの
ソフトウエアシミュレータを提供することを目的とす
る。
【００１８】
【課題を解決するための手段】この発明によるパイプラ
イン型プロセッサのソフトウエアシミュレータは、デバ
ック対象プログラムの命令に基づいて、パイプラインハ
ザードが発生しているか否かを判定するハザード検出手
段、およびパイプラインハザードが発生している場合に
は、パイプラインハザードを回避するように命令を修正
する修正手段を備えていることを特徴とする。
イン型プロセッサのソフトウエアシミュレータは、デバ
ック対象プログラムの命令に基づいて、パイプラインハ
ザードが発生しているか否かを判定するハザード検出手
段、およびパイプラインハザードが発生している場合に
は、パイプラインハザードを回避するように命令を修正
する修正手段を備えていることを特徴とする。
【００１９】ハザード検出手段としては、たとえば、パ
イプラインハザードが発生すると考えられる全てのリソ
ースについて、各工程でのアクセス状況を調べ、リソー
スのアクセスのされ方によってパイプラインハザードが
発生しているかどうかを判断するものが用いられる。
イプラインハザードが発生すると考えられる全てのリソ
ースについて、各工程でのアクセス状況を調べ、リソー
スのアクセスのされ方によってパイプラインハザードが
発生しているかどうかを判断するものが用いられる。
【００２０】修正手段としては、たとえば、パイプライ
ンハザードの発生原因となっている２つの命令間に何も
しない命令を挿入することにより、命令を修正するもの
が用いられる。修正手段としては、たとえば、パイプラ
インハザードの発生原因となっている命令群のうちの少
なくとも１つの命令を、当該パイプラインハザードの発
生原因となっている命令群の直後の命令とを入れ換える
ことにより、命令を修正するものが用いられる。
ンハザードの発生原因となっている２つの命令間に何も
しない命令を挿入することにより、命令を修正するもの
が用いられる。修正手段としては、たとえば、パイプラ
インハザードの発生原因となっている命令群のうちの少
なくとも１つの命令を、当該パイプラインハザードの発
生原因となっている命令群の直後の命令とを入れ換える
ことにより、命令を修正するものが用いられる。
【００２１】また、修正手段としては、たとえば、パイ
プラインハザードの発生原因となっている命令群のうち
の少なくとも１つの命令を、当該パイプラインハザード
の発生原因となっている命令群の直後の命令とを入れ換
える第１修正手段、および第１修正手段によってパイプ
ラインハザードが回避されない場合には、第１修正手段
による修正をキャンセルした後、パイプラインハザード
の発生原因となっている２つの命令間に何もしない命令
を挿入することにより、命令を修正する第２修正手段を
備えているものが用いられる。
プラインハザードの発生原因となっている命令群のうち
の少なくとも１つの命令を、当該パイプラインハザード
の発生原因となっている命令群の直後の命令とを入れ換
える第１修正手段、および第１修正手段によってパイプ
ラインハザードが回避されない場合には、第１修正手段
による修正をキャンセルした後、パイプラインハザード
の発生原因となっている２つの命令間に何もしない命令
を挿入することにより、命令を修正する第２修正手段を
備えているものが用いられる。
【００２２】
【００２３】以下、図１を参照して、この発明の実施の
形態について説明する。
形態について説明する。
【００２４】〔１〕パイプライン型プロセッサのソフト
ウエアシミュレータの構成の説明 図１は、パイプライン型プロセッサのソフトウエアシミ
ュレータの構成を示している。
ウエアシミュレータの構成の説明 図１は、パイプライン型プロセッサのソフトウエアシミ
ュレータの構成を示している。
【００２５】ソフトウエアシミュレータは、プロセッサ
と同じ動作を行うプログラムからなるシミュレータエン
ジン部１と、プロセッサが内蔵するレジスタ群をソフト
的に実現したレジスタ群モデル２と、プロセッサが内蔵
するデータメモリをソフト的に実現したデータメモリモ
デル３と、プロセッサが内蔵するプログラムメモリをソ
フト的に実現したプログラムメモリモデル４と、プログ
ラムメモリモデル４から出力される命令に基づいてパイ
プラインハザードを検出するハザード検出部５と、ハザ
ード検出部５によってパイプラインハザードが検出され
たときにそのハザードを回避するようにプログラムを修
正するプログラム修正部６とを備えている。プログラム
メモリモデル４には、デバック対象のプログラムが格納
されている。
と同じ動作を行うプログラムからなるシミュレータエン
ジン部１と、プロセッサが内蔵するレジスタ群をソフト
的に実現したレジスタ群モデル２と、プロセッサが内蔵
するデータメモリをソフト的に実現したデータメモリモ
デル３と、プロセッサが内蔵するプログラムメモリをソ
フト的に実現したプログラムメモリモデル４と、プログ
ラムメモリモデル４から出力される命令に基づいてパイ
プラインハザードを検出するハザード検出部５と、ハザ
ード検出部５によってパイプラインハザードが検出され
たときにそのハザードを回避するようにプログラムを修
正するプログラム修正部６とを備えている。プログラム
メモリモデル４には、デバック対象のプログラムが格納
されている。
【００２６】シミュレータエンジン部１に、実行開始命
令（実行すべきプログラムの範囲を指定することも可
能）が入力されると、プログラムメモリから命令が順次
読み出されてハザード検出部５に送られる。ハザード検
出部５は、パイプラインハザードが発生しているか否か
を判断し、パイプラインハザードが発生していない場合
には、正常であることを示す情報とともに、その命令
（ハザードに関係しない命令）をプログラム修正部６に
送る。この場合には、プログラム修正部６は、送られて
きた命令をそのままシミュレータエンジン部１に送る。
令（実行すべきプログラムの範囲を指定することも可
能）が入力されると、プログラムメモリから命令が順次
読み出されてハザード検出部５に送られる。ハザード検
出部５は、パイプラインハザードが発生しているか否か
を判断し、パイプラインハザードが発生していない場合
には、正常であることを示す情報とともに、その命令
（ハザードに関係しない命令）をプログラム修正部６に
送る。この場合には、プログラム修正部６は、送られて
きた命令をそのままシミュレータエンジン部１に送る。
【００２７】ハザード検出部５がパイプラインハザード
を検出した場合には、ハザードに関する情報とともに、
そのハザードに関係する命令群をプログラム修正部６に
送る。プログラム修正部６は、可能であれば、当該ハザ
ードが回避されるように、プログラムの修正した後、修
正後の命令を、シミュレータエンジン部１に送る。な
お、修正が不可能である場合には、プログラム修正部６
は、シミュレーションを中止させるとともに、警告表示
を行う。
を検出した場合には、ハザードに関する情報とともに、
そのハザードに関係する命令群をプログラム修正部６に
送る。プログラム修正部６は、可能であれば、当該ハザ
ードが回避されるように、プログラムの修正した後、修
正後の命令を、シミュレータエンジン部１に送る。な
お、修正が不可能である場合には、プログラム修正部６
は、シミュレーションを中止させるとともに、警告表示
を行う。
【００２８】シミュレータエンジン部１は、プログラム
修正部６から送られてきた命令を実行する。つまり、レ
ジスタ群モデル２の各レジスタモデルのリソース値およ
びデータメモリモデル３のリソース値を実行した命令に
応じて変更させる。
修正部６から送られてきた命令を実行する。つまり、レ
ジスタ群モデル２の各レジスタモデルのリソース値およ
びデータメモリモデル３のリソース値を実行した命令に
応じて変更させる。
【００２９】〔２〕ハザード検出部５によるハザード検
出方法の説明 ここでは、パイプライン型プロセッサが、図２に示すよ
うな４段パイプライン処理を行うようなプロセッサであ
るものとする。
出方法の説明 ここでは、パイプライン型プロセッサが、図２に示すよ
うな４段パイプライン処理を行うようなプロセッサであ
るものとする。
【００３０】ハザード検出部５は、各サイクル毎に、ハ
ザードが発生すると考えられる全てのリソース（データ
メモリ、レジスタ）について、各工程でのアクセス状況
を調べ、リソースのアクセスのされ方（ライト、リー
ド）によってパイプラインハザードが発生しているかど
うかを判断する。
ザードが発生すると考えられる全てのリソース（データ
メモリ、レジスタ）について、各工程でのアクセス状況
を調べ、リソースのアクセスのされ方（ライト、リー
ド）によってパイプラインハザードが発生しているかど
うかを判断する。
【００３１】つまり、図２のようなパイプライン処理を
実行するパイプライン型プロセッサに対するデバック対
象のプログラム中に次のような命令が含まれているとす
る。なお、AX、BX、R0、R1は、レジスタであるとする。
実行するパイプライン型プロセッサに対するデバック対
象のプログラム中に次のような命令が含まれているとす
る。なお、AX、BX、R0、R1は、レジスタであるとする。
【００３２】100 番地命令 AX＝R0＋R1（第２ＥＸＥＣ
ＵＴＥで実行） 101 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 102 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 103 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
ＵＴＥで実行） 101 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 102 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 103 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
【００３３】図２のＴｉサイクルにおいては、各リソー
スについての各工程でのアクセス状況は次の通りとな
る。
スについての各工程でのアクセス状況は次の通りとな
る。
【００３４】１００番地の命令は、Ｔｉサイクルにおい
ては、第２のＥＸＥＣＵＴＥ工程にあるため、このサイ
クルにおいて実行される。したがって、１００番地の命
令により、リソースＲ０、Ｒ１に対するアクセスはリー
ドとなり、リソースＡＸに対するアクセスはライトとな
る。１０１番地の命令は、Ｔｉサイクルにおいては、第
１のＥＸＥＣＵＴＥ工程にあるため、このサイクルにお
いて実行される。したがって、１０１番地の命令によ
り、リソース（データメモリ）に対するアクセスはリー
ドとなり、リソースＡＸに対するアクセスはライトとな
る。１０２番地の命令は、ＴｉサイクルにおいてはＤＥ
ＣＯＤＥ工程にあるため、リソースに対するアクセスは
ない。１０３番地の命令は、ＴｉサイクルにおいてはＦ
ＥＴＣＨ工程にあるため、リソースに対するアクセスは
ない。この結果、このＴｉサイクルにおいて、同じリソ
ースＡＸへの２つの同時アクセスが存在することが判明
するので、パイプラインハザードが発生していることが
検出される。
ては、第２のＥＸＥＣＵＴＥ工程にあるため、このサイ
クルにおいて実行される。したがって、１００番地の命
令により、リソースＲ０、Ｒ１に対するアクセスはリー
ドとなり、リソースＡＸに対するアクセスはライトとな
る。１０１番地の命令は、Ｔｉサイクルにおいては、第
１のＥＸＥＣＵＴＥ工程にあるため、このサイクルにお
いて実行される。したがって、１０１番地の命令によ
り、リソース（データメモリ）に対するアクセスはリー
ドとなり、リソースＡＸに対するアクセスはライトとな
る。１０２番地の命令は、ＴｉサイクルにおいてはＤＥ
ＣＯＤＥ工程にあるため、リソースに対するアクセスは
ない。１０３番地の命令は、ＴｉサイクルにおいてはＦ
ＥＴＣＨ工程にあるため、リソースに対するアクセスは
ない。この結果、このＴｉサイクルにおいて、同じリソ
ースＡＸへの２つの同時アクセスが存在することが判明
するので、パイプラインハザードが発生していることが
検出される。
【００３５】〔３〕プログラム修正部６によるプログラ
ム修正方法の説明
ム修正方法の説明
【００３６】ここでは、パイプライン型プロセッサが、
図２に示すような４段パイプライン処理を行うようなプ
ロセッサであるものとする。
図２に示すような４段パイプライン処理を行うようなプ
ロセッサであるものとする。
【００３７】デバック対象のプログラム中に次のような
命令が存在する場合を想定する。なお、AX、BX、R0、R1
は、レジスタであるとする。
命令が存在する場合を想定する。なお、AX、BX、R0、R1
は、レジスタであるとする。
【００３８】100 番地命令 AX＝R0＋R1（第２ＥＸＥＣ
ＵＴＥで実行） 101 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 102 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 103 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
ＵＴＥで実行） 101 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 102 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 103 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
【００３９】上記〔２〕で説明したように、100 番地の
命令と101 番地の命令との間において、パイプラインハ
ザードが発生している。このような場合、プログラム修
正部６は、ハザードが発生している２つの命令との間に
何もしない命令(NOP命令) を挿入することにより、ハザ
ードを回避させる。つまり、上記命令は、次のように修
正される。
命令と101 番地の命令との間において、パイプラインハ
ザードが発生している。このような場合、プログラム修
正部６は、ハザードが発生している２つの命令との間に
何もしない命令(NOP命令) を挿入することにより、ハザ
ードを回避させる。つまり、上記命令は、次のように修
正される。
【００４０】100 番地命令 AX＝R0＋R1（第２ＥＸＥＣ
ＵＴＥで実行） 101 番地命令 NOP 102 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 103 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 104 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
ＵＴＥで実行） 101 番地命令 NOP 102 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 103 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 104 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
【００４１】これにより、100 番地の命令と、102 番地
( 元の101 番地の命令) とは、同時に実行されなくなる
ので、ハザードが回避される。
( 元の101 番地の命令) とは、同時に実行されなくなる
ので、ハザードが回避される。
【００４２】なお、ハザードが発生している２つの命令
のうち、後の命令とその次にくる命令とを入れ替えるよ
うにしてもよい。つまり、次のように、101 番地の命令
と102 番地の命令を入れ替える。
のうち、後の命令とその次にくる命令とを入れ替えるよ
うにしてもよい。つまり、次のように、101 番地の命令
と102 番地の命令を入れ替える。
【００４３】100 番地命令 AX＝R0＋R1（第２ＥＸＥＣ
ＵＴＥで実行） 101 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 102 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 103 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
ＵＴＥで実行） 101 番地命令 BX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行） 102 番地命令 AX＝[0x200] （第１ＥＸＥＣＵＴＥで実
行） 103 番地命令 AX＝R0＋R1（第２ＥＸＥＣＵＴＥで実
行）
【００４４】ハザードが発生している２つの命令との間
に何もしない命令(NOP命令) を挿入する方法( 以下、第
１修正方法という) は、確実にハザードを回避すること
ができるが、処理時間が長くなるという決定がある。一
方、ハザードが発生している２つの命令のうち、後の命
令とその次にくる命令とを入れ替える方法( 以下、第２
修正方法という) は、処理時間が長くなることはない
が、これにより、入替え後においてもハザードが生じる
場合がある。そこで、まず、第２修正方法による修正を
試みて、ハザードが回避できなかった場合にのみ第１修
正方法によって修正を行うことが好ましい。
に何もしない命令(NOP命令) を挿入する方法( 以下、第
１修正方法という) は、確実にハザードを回避すること
ができるが、処理時間が長くなるという決定がある。一
方、ハザードが発生している２つの命令のうち、後の命
令とその次にくる命令とを入れ替える方法( 以下、第２
修正方法という) は、処理時間が長くなることはない
が、これにより、入替え後においてもハザードが生じる
場合がある。そこで、まず、第２修正方法による修正を
試みて、ハザードが回避できなかった場合にのみ第１修
正方法によって修正を行うことが好ましい。
【００４５】
【発明の効果】この発明によれば、アセンブラまたはア
センブラオプティマイザで検出できないような、つま
り、マシン語のプログラムを実行するときになってはじ
めて判明するようなパイプラインハザードの検出および
修正が可能となる。
センブラオプティマイザで検出できないような、つま
り、マシン語のプログラムを実行するときになってはじ
めて判明するようなパイプラインハザードの検出および
修正が可能となる。
【図１】パイプライン型プロセッサのソフトウエアシミ
ュレータの構成を示すブロック図である。
ュレータの構成を示すブロック図である。
【図２】４段パイプライン処理の時間的な流れを示す模
式図である。
式図である。
１ シミュレータエンジン部 ２ レジスタ群モデル ３ データメモリモデル ４ プログラムメモリモデル ５ ハザード検出部 ６ プログラム修正部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 秀紀 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5B013 CC01 EE09 5B042 GA14 HH07 HH39
Claims (5)
- 【請求項１】 デバック対象プログラムの命令に基づい
て、パイプラインハザードが発生しているか否かを判定
するハザード検出手段、およびパイプラインハザードが
発生している場合には、パイプラインハザードを回避す
るように命令を修正する修正手段、 を備えているパイプライン型プロセッサのソフトウエア
シミュレータ。 - 【請求項２】 ハザード検出手段は、パイプラインハザ
ードが発生すると考えられる全てのリソースについて、
各工程でのアクセス状況を調べ、リソースのアクセスの
され方によってパイプラインハザードが発生しているか
どうかを判断する請求項１に記載のパイプライン型プロ
セッサのソフトウエアシミュレータ。 - 【請求項３】 修正手段は、パイプラインハザードの発
生原因となっている２つの命令間に何もしない命令を挿
入することにより、命令を修正する請求項１および２の
いずれかに記載のパイプライン型プロセッサのソフトウ
エアシミュレータ。 - 【請求項４】 修正手段は、パイプラインハザードの発
生原因となっている命令群のうちの少なくとも１つの命
令を、当該パイプラインハザードの発生原因となってい
る命令群の直後の命令とを入れ換えることにより、命令
を修正する請求項１および２のいずれかに記載のパイプ
ライン型プロセッサのソフトウエアシミュレータ。 - 【請求項５】 修正手段は、パイプラインハザードの発
生原因となっている命令群のうちの少なくとも１つの命
令を、当該パイプラインハザードの発生原因となってい
る命令群の直後の命令とを入れ換える第１修正手段、お
よび第１修正手段によってパイプラインハザードが回避
されない場合には、第１修正手段による修正をキャンセ
ルした後、パイプラインハザードの発生原因となってい
る２つの命令間に何もしない命令を挿入することによ
り、命令を修正する第２修正手段を備えている請求項１
および２のいずれかに記載のパイプライン型プロセッサ
のソフトウエアシミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080295A JP2000276376A (ja) | 1999-03-24 | 1999-03-24 | パイプライン型プロセッサのソフトウエアシミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080295A JP2000276376A (ja) | 1999-03-24 | 1999-03-24 | パイプライン型プロセッサのソフトウエアシミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000276376A true JP2000276376A (ja) | 2000-10-06 |
Family
ID=13714292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11080295A Pending JP2000276376A (ja) | 1999-03-24 | 1999-03-24 | パイプライン型プロセッサのソフトウエアシミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000276376A (ja) |
-
1999
- 1999-03-24 JP JP11080295A patent/JP2000276376A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002604B1 (ko) | 제어기억장치를 갖는 정보처리장치내의 에러회복 장치 및 방법. | |
| JP2005317023A (ja) | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 | |
| US7376820B2 (en) | Information processing unit, and exception processing method for specific application-purpose operation instruction | |
| JPH0748182B2 (ja) | プログラム・エラー検出方法 | |
| US20050050524A1 (en) | Generating software test information | |
| JP2000276376A (ja) | パイプライン型プロセッサのソフトウエアシミュレータ | |
| US20080133838A1 (en) | Data processing device | |
| JP3892873B2 (ja) | プログラマブルコントローラ | |
| US20100077383A1 (en) | Simulation method and storage medium for storing program | |
| JPH07253909A (ja) | マイクロプログラム検証方法 | |
| AU1490888A (en) | Apparatus and method for synchronization of arithmetic exceptions in parallel pipelined execution units | |
| JPH07225681A (ja) | 割込制御装置 | |
| US11301252B2 (en) | Executing mutually exclusive vector instructions according to a vector predicate instruction | |
| JP2616542B2 (ja) | 疑似障害発生システム | |
| JP5425445B2 (ja) | 処理制御システム、方法及びプログラム | |
| JP3114909B2 (ja) | プログラマブルコントローラの演算エラー処理方法 | |
| JP2007304926A (ja) | 情報処理方法および命令生成方法 | |
| JP2793386B2 (ja) | 電子計算機の演算エラー情報保持装置 | |
| JP5387231B2 (ja) | マイクロプロセッサ及びマイクロプロセッサのデバッグ方法 | |
| JP3068578B2 (ja) | インサーキットエミュレータおよび飽和演算処理方法 | |
| JPH02231634A (ja) | ソフトウェア互換性維持方法 | |
| JP2504570B2 (ja) | 記憶領域の書き込み検査処理方法 | |
| JPH04287231A (ja) | マイクロプロセッサ | |
| JPH04290130A (ja) | プロセッサのエラー管理方式 | |
| JPS5875256A (ja) | 実行命令遂行状態のモニタ方式 |