JP2000276081A - Ｌｅｄアレー駆動装置および画像形成装置 - Google Patents
Ｌｅｄアレー駆動装置および画像形成装置Info
- Publication number
- JP2000276081A JP2000276081A JP8230299A JP8230299A JP2000276081A JP 2000276081 A JP2000276081 A JP 2000276081A JP 8230299 A JP8230299 A JP 8230299A JP 8230299 A JP8230299 A JP 8230299A JP 2000276081 A JP2000276081 A JP 2000276081A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- thyristor
- transfer
- gate
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 外部からの制御信号にしたがって転送用サイ
リスタを順次発光状態として発光サイリスタも順次発光
状態とするＬＥＤアレー駆動装置および画像形成装置に
関し、転送動作の安定化とコスト・ダウンを図ること。 【解決手段】 １ビット目の転送用サイリスタのゲート
・カソード間電位を転送開始後のＴ１までの所定時間、
所定値以下とするように転送クロックΦ１（Ｂ）および
スタート・パルスΦＳ（Ａ）を付与して１ビット目の転
送用サイリスタをオフさせておく。１ビット目の発光用
サイリスタのゲート電位をスタート・パルスΦＳのみに
よって供給し、所定時間Ｔ１中に１ビット目の発光用サ
イリスタをオンさせる。
リスタを順次発光状態として発光サイリスタも順次発光
状態とするＬＥＤアレー駆動装置および画像形成装置に
関し、転送動作の安定化とコスト・ダウンを図ること。 【解決手段】 １ビット目の転送用サイリスタのゲート
・カソード間電位を転送開始後のＴ１までの所定時間、
所定値以下とするように転送クロックΦ１（Ｂ）および
スタート・パルスΦＳ（Ａ）を付与して１ビット目の転
送用サイリスタをオフさせておく。１ビット目の発光用
サイリスタのゲート電位をスタート・パルスΦＳのみに
よって供給し、所定時間Ｔ１中に１ビット目の発光用サ
イリスタをオンさせる。
Description
【０００１】
【発明の属する技術分野】本発明はＬＥＤアレー駆動装
置および画像形成装置に関し、特に、外部からの制御信
号にしたがって転送用サイリスタを順次発光状態とする
につれて発光サイリスタも順次発光状態とするための駆
動信号を発生させるＬＥＤアレー駆動装置および当該Ｌ
ＥＤアレー駆動装置を用いた画像形成装置に関する。
置および画像形成装置に関し、特に、外部からの制御信
号にしたがって転送用サイリスタを順次発光状態とする
につれて発光サイリスタも順次発光状態とするための駆
動信号を発生させるＬＥＤアレー駆動装置および当該Ｌ
ＥＤアレー駆動装置を用いた画像形成装置に関する。
【０００２】
【従来の技術】従来、ＳＬＥＤ（自己走査型ＬＥＤアレ
ー：以後ＳＬＥＤと呼ぶ）は特開平１−２３８９６２号
公報，特開平２−２０８０６７号公報，特開平２−２１
２１７０号公報，特開平３−２０４５７号公報，特開平
３−１９４９７８号公報，特開平４−５８７２号公報，
特開平４−２３３６７号公報，特開平４−２９６５７９
号公報，特開平５−８４９７１号公報、及びジャパン・
ハード・コピー’９１（Ａ−１７）における駆動回路を
集積した光プリンタ用発光素子アレーの提案，電子情報
通信学会誌（９０．３．５）におけるＰＮＰＮサイリス
タ構造を用いた自己走査型発光素子（ＳＬＥＤ）の提案
等で紹介されており，記録用発光素子として注目されて
いる。
ー：以後ＳＬＥＤと呼ぶ）は特開平１−２３８９６２号
公報，特開平２−２０８０６７号公報，特開平２−２１
２１７０号公報，特開平３−２０４５７号公報，特開平
３−１９４９７８号公報，特開平４−５８７２号公報，
特開平４−２３３６７号公報，特開平４−２９６５７９
号公報，特開平５−８４９７１号公報、及びジャパン・
ハード・コピー’９１（Ａ−１７）における駆動回路を
集積した光プリンタ用発光素子アレーの提案，電子情報
通信学会誌（９０．３．５）におけるＰＮＰＮサイリス
タ構造を用いた自己走査型発光素子（ＳＬＥＤ）の提案
等で紹介されており，記録用発光素子として注目されて
いる。
【０００３】図５は従来のＳＬＥＤの基本構成の一例を
示す回路図、図６はこのＳＬＥＤを制御するための従来
のコントロール信号及び駆動タイミングのタイミング・
チャートであり、全素子を点灯する例を示す。両図を参
照し、上記ＳＬＥＤの動作について説明する。
示す回路図、図６はこのＳＬＥＤを制御するための従来
のコントロール信号及び駆動タイミングのタイミング・
チャートであり、全素子を点灯する例を示す。両図を参
照し、上記ＳＬＥＤの動作について説明する。
【０００４】図５において、ＶＧＡはＳＬＥＤ５０の電
源であり、スタート・パルスΦＳに対してカスケードに
接続されている各ダイオードＤ１〜Ｄ５の両端に、抵抗
Ｒ１〜Ｒ５を介して接続されている。各抵抗の値は５０
ｋΩ〜１００ｋΩである。各ダイオードＤ１〜Ｄ５は順
方向降下電圧Ｖｆが１．４Ｖであり、シリコン・ダイオ
ード２個をシリーズに接続したものを表す。
源であり、スタート・パルスΦＳに対してカスケードに
接続されている各ダイオードＤ１〜Ｄ５の両端に、抵抗
Ｒ１〜Ｒ５を介して接続されている。各抵抗の値は５０
ｋΩ〜１００ｋΩである。各ダイオードＤ１〜Ｄ５は順
方向降下電圧Ｖｆが１．４Ｖであり、シリコン・ダイオ
ード２個をシリーズに接続したものを表す。
【０００５】ＳＬＥＤ５０は、図５に示すように転送用
の転送サイリスタＳＴ１〜ＳＴ５をアレー状に配列した
ものと、発光用の発光サイリスタＳＬ１〜ＳＬ５をアレ
ー状に配列したものからなる。転送用、発光用それぞれ
のサイリスタのゲートは各段において共通接続され、１
段目の共通ゲートはスタート・パルスΦＳの入力部に接
続される。２段目の共通ゲートはスタート・パルスΦＳ
の端子にアノードを接続されたダイオードＤ１のカソー
ドに接続されて、３段目の共通ゲートは次のダイオード
Ｄ２のカソードに接続されて、と言うように構成されて
いる。
の転送サイリスタＳＴ１〜ＳＴ５をアレー状に配列した
ものと、発光用の発光サイリスタＳＬ１〜ＳＬ５をアレ
ー状に配列したものからなる。転送用、発光用それぞれ
のサイリスタのゲートは各段において共通接続され、１
段目の共通ゲートはスタート・パルスΦＳの入力部に接
続される。２段目の共通ゲートはスタート・パルスΦＳ
の端子にアノードを接続されたダイオードＤ１のカソー
ドに接続されて、３段目の共通ゲートは次のダイオード
Ｄ２のカソードに接続されて、と言うように構成されて
いる。
【０００６】次に、図６のタイミング・チャートにした
がい転送及び発光について説明する。
がい転送及び発光について説明する。
【０００７】転送は、スタート・パルスΦＳを０Ｖから
５Ｖに変化させることにより開始する。スタート・パル
スΦＳが５Ｖになることにより、Ｖａ＝５Ｖ、Ｖｂ＝
３．７Ｖ（ダイオードの順方向電圧降下を１．３Ｖとす
る）、Ｖｃ＝２．４Ｖ、Ｖｄ＝１．１Ｖ、さらにＶｅ以
降は０Ｖとなり、転送サイリスタＳＴ１とＳＴ２のゲー
ト電位は０Ｖからそれぞれ５Ｖ、３．７Ｖに変化する。
５Ｖに変化させることにより開始する。スタート・パル
スΦＳが５Ｖになることにより、Ｖａ＝５Ｖ、Ｖｂ＝
３．７Ｖ（ダイオードの順方向電圧降下を１．３Ｖとす
る）、Ｖｃ＝２．４Ｖ、Ｖｄ＝１．１Ｖ、さらにＶｅ以
降は０Ｖとなり、転送サイリスタＳＴ１とＳＴ２のゲー
ト電位は０Ｖからそれぞれ５Ｖ、３．７Ｖに変化する。
【０００８】この状態においてシフト・パルスΦ１を５
Ｖから０Ｖに変化させることにより、転送サイリスタＳ
Ｔ１の各端電位は、アノード：５Ｖ、カソード＝０Ｖ、
ゲート＝３．７Ｖとなり、サイリスタのオン条件が満足
されて転送サイリスタＳＴ１はオンする。この状態でス
タート・パルスΦＳを０Ｖに変化させても、サイリスタ
ＳＴ１がオンしているためＶａ≒５Ｖとなる。この理由
は、スタート・パルスΦＳは抵抗（図示せず）を介して
パルスが印加されており、サイリスタはオンするとアノ
ード・ゲート間電位がほぼ等しくなるためである。
Ｖから０Ｖに変化させることにより、転送サイリスタＳ
Ｔ１の各端電位は、アノード：５Ｖ、カソード＝０Ｖ、
ゲート＝３．７Ｖとなり、サイリスタのオン条件が満足
されて転送サイリスタＳＴ１はオンする。この状態でス
タート・パルスΦＳを０Ｖに変化させても、サイリスタ
ＳＴ１がオンしているためＶａ≒５Ｖとなる。この理由
は、スタート・パルスΦＳは抵抗（図示せず）を介して
パルスが印加されており、サイリスタはオンするとアノ
ード・ゲート間電位がほぼ等しくなるためである。
【０００９】このため、スタート・パルスΦＳを０Ｖに
変化させても１段目のサイリスタのオン条件が保持され
１番目の転送動作が完了する。この状態で発光サイリス
タ用の駆動信号であるΦＩを５Ｖから０Ｖに変化させる
と転送サイリスタがオンした条件と同じになるため、発
光サイリスタＳＬ１がオンして１段目のＬＥＤ（発光サ
イリスタＳＬ１）が点灯することになる。１段目のＬＥ
Ｄは、ΦＩを５Ｖに戻すことにより発光サイリスタのア
ノード・カソード間電位差が無くなり、サイリスタの最
低保持電流を流せなくなるためにオフする。
変化させても１段目のサイリスタのオン条件が保持され
１番目の転送動作が完了する。この状態で発光サイリス
タ用の駆動信号であるΦＩを５Ｖから０Ｖに変化させる
と転送サイリスタがオンした条件と同じになるため、発
光サイリスタＳＬ１がオンして１段目のＬＥＤ（発光サ
イリスタＳＬ１）が点灯することになる。１段目のＬＥ
Ｄは、ΦＩを５Ｖに戻すことにより発光サイリスタのア
ノード・カソード間電位差が無くなり、サイリスタの最
低保持電流を流せなくなるためにオフする。
【００１０】次に、ＳＴ１からＳＴ２にサイリスタのオ
ン条件を転送する場合について説明する。発光サイリス
タＳＬ１がオフしてもΦ１が０Ｖに維持されているので
転送サイリスタＳＴ１はオンしたままなので、転送サイ
リスタＳＴ１のゲート電位はＶａ≒５Ｖであり、Ｖｂ＝
３．７Ｖである。
ン条件を転送する場合について説明する。発光サイリス
タＳＬ１がオフしてもΦ１が０Ｖに維持されているので
転送サイリスタＳＴ１はオンしたままなので、転送サイ
リスタＳＴ１のゲート電位はＶａ≒５Ｖであり、Ｖｂ＝
３．７Ｖである。
【００１１】この状態において、偶数番目の転送サイリ
スタの駆動信号であるシフト・パルスΦ２を５Ｖから０
Ｖに変化させることにより、転送サイリスタＳＴ２の各
端電位がアノード：５Ｖ、カソード：０Ｖ、ゲート：
３．７Ｖとなることで、転送サイリスタＳＴ２はオンす
る。そして、転送サイリスタＳＴ２がオンした後でΦ１
を０Ｖから５Ｖに変化させることにより、転送サイリス
タＳＴ１は発光サイリスタＳＬ１がオフしたのと同様に
オフする。このようにして、転送サイリスタのオンはＳ
Ｔ１からＳＴ２に遷移する。そして、ΦＩを５Ｖから０
Ｖに変化させることで、発光サイリスタＳＬ２がオンし
て発光する。
スタの駆動信号であるシフト・パルスΦ２を５Ｖから０
Ｖに変化させることにより、転送サイリスタＳＴ２の各
端電位がアノード：５Ｖ、カソード：０Ｖ、ゲート：
３．７Ｖとなることで、転送サイリスタＳＴ２はオンす
る。そして、転送サイリスタＳＴ２がオンした後でΦ１
を０Ｖから５Ｖに変化させることにより、転送サイリス
タＳＴ１は発光サイリスタＳＬ１がオフしたのと同様に
オフする。このようにして、転送サイリスタのオンはＳ
Ｔ１からＳＴ２に遷移する。そして、ΦＩを５Ｖから０
Ｖに変化させることで、発光サイリスタＳＬ２がオンし
て発光する。
【００１２】以下、同様にして発光するサイリスタが後
段へと遷移するが、ここでは画像データが常時オンの全
素子点灯の例を説明した。画像データがオフの場合に
は、上記遷移にかかわらずサイリスタは発光しないこと
はもちろんである。
段へと遷移するが、ここでは画像データが常時オンの全
素子点灯の例を説明した。画像データがオフの場合に
は、上記遷移にかかわらずサイリスタは発光しないこと
はもちろんである。
【００１３】なお、転送サイリスタがオンしている段の
発光サイリスタのみ発光できる理由は、転送サイリスタ
がオンしていない場合、オンしているサイリスタの隣の
サイリスタを除いてゲート電位が０Ｖであるためサイリ
スタのオン条件を満足しないからである。すなわち、隣
のサイリスタについても発光サイリスタがオンすること
によりΦＩ電位は３．４Ｖ（発光サイリスタの順方向電
圧降下分）となるため、隣のサイリスタは、ゲート・カ
ソード間の電位差がないためにオンすることができな
い。
発光サイリスタのみ発光できる理由は、転送サイリスタ
がオンしていない場合、オンしているサイリスタの隣の
サイリスタを除いてゲート電位が０Ｖであるためサイリ
スタのオン条件を満足しないからである。すなわち、隣
のサイリスタについても発光サイリスタがオンすること
によりΦＩ電位は３．４Ｖ（発光サイリスタの順方向電
圧降下分）となるため、隣のサイリスタは、ゲート・カ
ソード間の電位差がないためにオンすることができな
い。
【００１４】上述した様に従来は、スタート・パルスΦ
Ｓとして５Ｖを与えた時に、奇数番目（１ビット目）の
転送サイリスタの駆動信号であるΦ１を５Ｖから０Ｖへ
と変化させることにより、１ビット目の転送サイリスタ
をオンさせ、発光サイリスタのゲート電位を５Ｖに保持
し、そして発光サイリスタの駆動信号ΦＩを５Ｖから０
Ｖへと変化させることにより、発光サイリスタを発光さ
せていた。
Ｓとして５Ｖを与えた時に、奇数番目（１ビット目）の
転送サイリスタの駆動信号であるΦ１を５Ｖから０Ｖへ
と変化させることにより、１ビット目の転送サイリスタ
をオンさせ、発光サイリスタのゲート電位を５Ｖに保持
し、そして発光サイリスタの駆動信号ΦＩを５Ｖから０
Ｖへと変化させることにより、発光サイリスタを発光さ
せていた。
【００１５】また、上記構成のＳＬＥＤをアレー状に複
数チップ並べた従来のＳＬＥＤヘッドにおいては、図７
に示すように、ＳＬＥＤ１チップ毎にドライバＩＣを１
個設け、個別にＳＬＥＤを駆動する駆動形態が採られて
いた。図７は、６個のＳＬＥＤチップ７１〜７６に６個
のドライバＩＣ８１〜８６を用いる例を示し、各ドライ
バＩＣ８１〜８６から対応するＳＬＥＤチップ７１〜７
６に対し、ΦＳ、Φ１、Φ２、ΦＩ、およびＶｇａ（Ｖ
ＧＡの電圧）が図示の配線を通じて供給される。
数チップ並べた従来のＳＬＥＤヘッドにおいては、図７
に示すように、ＳＬＥＤ１チップ毎にドライバＩＣを１
個設け、個別にＳＬＥＤを駆動する駆動形態が採られて
いた。図７は、６個のＳＬＥＤチップ７１〜７６に６個
のドライバＩＣ８１〜８６を用いる例を示し、各ドライ
バＩＣ８１〜８６から対応するＳＬＥＤチップ７１〜７
６に対し、ΦＳ、Φ１、Φ２、ΦＩ、およびＶｇａ（Ｖ
ＧＡの電圧）が図示の配線を通じて供給される。
【００１６】
【発明が解決しようとする課題】しかしながら上記ＳＬ
ＥＤは、ＳＬＥＤを形成する半導体ウエハーの製造条件
により、その特徴である転送サイリスタのゲート電位を
順次転送する際の転送速度が変化する。このため、高速
に転送及び発光動作をさせた場合に転送サイリスタのゲ
ート電位の転送が遅れ、発光させようとしている発光サ
イリスタが点灯せずに、その他の発光サイリスタのうち
最もゲート電位が高くなっているビットの発光サイリス
タが点灯するという現象が起こり、発光動作の転送が不
安定になる課題がある。
ＥＤは、ＳＬＥＤを形成する半導体ウエハーの製造条件
により、その特徴である転送サイリスタのゲート電位を
順次転送する際の転送速度が変化する。このため、高速
に転送及び発光動作をさせた場合に転送サイリスタのゲ
ート電位の転送が遅れ、発光させようとしている発光サ
イリスタが点灯せずに、その他の発光サイリスタのうち
最もゲート電位が高くなっているビットの発光サイリス
タが点灯するという現象が起こり、発光動作の転送が不
安定になる課題がある。
【００１７】特に、１ビット目の発光時においては、１
ビット目以外の転送サイリスタのゲート電位は転送速度
が速いために完全に０Ｖになっていない状態になり易
い。上記ゲート電位が０Ｖになりきらない状態でスター
ト・パルスΦＳを５Ｖとして１ビット目の転送サイリス
タをオンした場合、１ビット目の転送サイリスタのゲー
ト電位よりも別のビットの転送サイリスタのゲート電位
が高い時は、１ビット目の転送サイリスタがオンせず
に、別のゲート電位が高い転送サイリスタがオンするこ
とになる。そして、１ビット目の発光サイリスタをオン
させる目的で発光サイリスタの駆動信号ΦＩを０Ｖに変
化させると、上記別のゲート電位が高い転送サイリスタ
がオンしたビットの発光サイリスタが発光することにな
り、およそ１ビットほど、順次発光ビットを転送するこ
とができなくなる。
ビット目以外の転送サイリスタのゲート電位は転送速度
が速いために完全に０Ｖになっていない状態になり易
い。上記ゲート電位が０Ｖになりきらない状態でスター
ト・パルスΦＳを５Ｖとして１ビット目の転送サイリス
タをオンした場合、１ビット目の転送サイリスタのゲー
ト電位よりも別のビットの転送サイリスタのゲート電位
が高い時は、１ビット目の転送サイリスタがオンせず
に、別のゲート電位が高い転送サイリスタがオンするこ
とになる。そして、１ビット目の発光サイリスタをオン
させる目的で発光サイリスタの駆動信号ΦＩを０Ｖに変
化させると、上記別のゲート電位が高い転送サイリスタ
がオンしたビットの発光サイリスタが発光することにな
り、およそ１ビットほど、順次発光ビットを転送するこ
とができなくなる。
【００１８】また、図７のように、従来のＳＬＥＤ１チ
ップに対し１個のドライバＩＣを用いる個別駆動形態で
は、コストが高くなる課題があった。
ップに対し１個のドライバＩＣを用いる個別駆動形態で
は、コストが高くなる課題があった。
【００１９】そこで、１個のドライバＩＣのΦＳ出力を
用いて複数、例えばｎ個のＳＬＥＤチップを共通駆動
（同時駆動）する共通駆動形態とすれば、ドライバＩＣ
の数を容易に低減することができる。しかしながら、こ
の駆動形態にした場合は、１ビット目のサイリスタＳＬ
１，ＳＴ１の共通ゲートに接続されるΦＳ−ＶＧＡ間の
抵抗Ｒ１を並列にｎ個接続することになり、ドライバＩ
ＣのΦＳ出力から見たΦＳ−ＶＧＡ間の総インピーダン
スが１／ｎと小さくなってしまう。このため、供給する
ΦＳ電位が１．５Ｖ以下に低下してしまい、１ビット目
のサイリスタをオンさせることができない場合も生じ
る。
用いて複数、例えばｎ個のＳＬＥＤチップを共通駆動
（同時駆動）する共通駆動形態とすれば、ドライバＩＣ
の数を容易に低減することができる。しかしながら、こ
の駆動形態にした場合は、１ビット目のサイリスタＳＬ
１，ＳＴ１の共通ゲートに接続されるΦＳ−ＶＧＡ間の
抵抗Ｒ１を並列にｎ個接続することになり、ドライバＩ
ＣのΦＳ出力から見たΦＳ−ＶＧＡ間の総インピーダン
スが１／ｎと小さくなってしまう。このため、供給する
ΦＳ電位が１．５Ｖ以下に低下してしまい、１ビット目
のサイリスタをオンさせることができない場合も生じ
る。
【００２０】また、１ビット目の転送サイリスタおよび
発光サイリスタをオンさせない場合には、さらに、３．
４Ｖ以下に低下するだけでも２ビット目の転送サイリス
タをオンさせることができなくなり、転送不良を引き起
こす原因になってしまう。
発光サイリスタをオンさせない場合には、さらに、３．
４Ｖ以下に低下するだけでも２ビット目の転送サイリス
タをオンさせることができなくなり、転送不良を引き起
こす原因になってしまう。
【００２１】このため、従来においては、１ビット目の
転送サイリスタをオンさせない駆動方法を用いる場合は
ドライバＩＣとＳＬＥＤチップを一対一の関係で個別駆
動により使用し、また、コスト重視のためにドライバＩ
Ｃ１個で複数のＳＬＥＤチップを共通駆動（同時駆動）
する場合には、１ビット目の転送サイリスタをオンさせ
る駆動方法をとっていた。
転送サイリスタをオンさせない駆動方法を用いる場合は
ドライバＩＣとＳＬＥＤチップを一対一の関係で個別駆
動により使用し、また、コスト重視のためにドライバＩ
Ｃ１個で複数のＳＬＥＤチップを共通駆動（同時駆動）
する場合には、１ビット目の転送サイリスタをオンさせ
る駆動方法をとっていた。
【００２２】そこで、本発明は上記の課題に鑑みてなさ
れたものであって、確実に１ビット目の発光サイリスタ
をオンさせることで１ビット目からの発光ビットの転送
動作を安定にし、かつ１個のドライバＩＣで複数チップ
のスタート・パルスΦＳを駆動することでドライバＩＣ
数を低減することのできるＬＥＤアレー駆動装置および
当該ＬＥＤアレー駆動装置を用いて画像形成を行う画像
形成装置を提供することを目的とする。
れたものであって、確実に１ビット目の発光サイリスタ
をオンさせることで１ビット目からの発光ビットの転送
動作を安定にし、かつ１個のドライバＩＣで複数チップ
のスタート・パルスΦＳを駆動することでドライバＩＣ
数を低減することのできるＬＥＤアレー駆動装置および
当該ＬＥＤアレー駆動装置を用いて画像形成を行う画像
形成装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】上記の課題を解決するた
めに請求項１の発明は、制御パルスを各カソードに入力
されるアレー状配列の複数ビットの転送用サイリスタ
と、前記転送用サイリスタの各ビットのものとゲートを
共通に接続されたアレー状配列の複数ビットの発光用サ
イリスタとからなる自己走査型ＬＥＤアレーを備え、前
記制御パルスにより前記各ビットの転送用サイリスタを
順次発光状態とし、前記共通ゲートに付与するスタート
・パルスの電位に応じて当該発光状態とされた転送用サ
イリスタに対応する前記発光用サイリスタを発光状態と
するＬＥＤアレー駆動装置において、１ビット目の転送
用サイリスタのゲート・カソード間電位を転送開始後の
所定時間、所定値以下とするように前記制御パルスおよ
び前記スタート・パルスを付与して前記１ビット目の転
送用サイリスタをオフさせておくオフ手段と、１ビット
目の発光用サイリスタのゲート電位を前記スタート・パ
ルスのみによって供給し、前記所定時間中に前記１ビッ
ト目の発光用サイリスタをオンさせるオン手段とを備え
るＬＥＤアレー駆動装置を提供する。
めに請求項１の発明は、制御パルスを各カソードに入力
されるアレー状配列の複数ビットの転送用サイリスタ
と、前記転送用サイリスタの各ビットのものとゲートを
共通に接続されたアレー状配列の複数ビットの発光用サ
イリスタとからなる自己走査型ＬＥＤアレーを備え、前
記制御パルスにより前記各ビットの転送用サイリスタを
順次発光状態とし、前記共通ゲートに付与するスタート
・パルスの電位に応じて当該発光状態とされた転送用サ
イリスタに対応する前記発光用サイリスタを発光状態と
するＬＥＤアレー駆動装置において、１ビット目の転送
用サイリスタのゲート・カソード間電位を転送開始後の
所定時間、所定値以下とするように前記制御パルスおよ
び前記スタート・パルスを付与して前記１ビット目の転
送用サイリスタをオフさせておくオフ手段と、１ビット
目の発光用サイリスタのゲート電位を前記スタート・パ
ルスのみによって供給し、前記所定時間中に前記１ビッ
ト目の発光用サイリスタをオンさせるオン手段とを備え
るＬＥＤアレー駆動装置を提供する。
【００２４】また、請求項２の発明は、請求項１におい
て、前記自己走査型ＬＥＤアレーは前記転送用サイリス
タの各ビットのゲート間に接続される複数ビットのダイ
オードを備え、１ビット目のダイオードと１ビット目の
転送用サイリスタのゲートの接続部と電源端間のインピ
ーダンスが所定値以下とならないように制限され、前記
自己走査型ＬＥＤアレーを複数接続し、前記接続部に前
記スタート・パルスを付与して共通に駆動する駆動手段
とを備えるＬＥＤアレー駆動装置を提供する。
て、前記自己走査型ＬＥＤアレーは前記転送用サイリス
タの各ビットのゲート間に接続される複数ビットのダイ
オードを備え、１ビット目のダイオードと１ビット目の
転送用サイリスタのゲートの接続部と電源端間のインピ
ーダンスが所定値以下とならないように制限され、前記
自己走査型ＬＥＤアレーを複数接続し、前記接続部に前
記スタート・パルスを付与して共通に駆動する駆動手段
とを備えるＬＥＤアレー駆動装置を提供する。
【００２５】また、請求項３の発明は、請求項２におい
て、前記自己走査型ＬＥＤアレーは、前記複数ビットの
ダイオードのｎビット目と（ｎ＋１）ビット目の接続部
と前記電源端の間にインピーダンス素子を接続し、１ビ
ット目のダイオードと１ビット目の転送用サイリスタの
ゲートの前記接続部にはインピーダンス素子を接続しな
いＬＥＤアレー駆動装置を提供する。
て、前記自己走査型ＬＥＤアレーは、前記複数ビットの
ダイオードのｎビット目と（ｎ＋１）ビット目の接続部
と前記電源端の間にインピーダンス素子を接続し、１ビ
ット目のダイオードと１ビット目の転送用サイリスタの
ゲートの前記接続部にはインピーダンス素子を接続しな
いＬＥＤアレー駆動装置を提供する。
【００２６】上記の課題を解決するために請求項４の発
明は、制御パルスを各カソードに入力されるアレー状配
列の複数ビットの転送用サイリスタと前記転送用サイリ
スタの各ビットのものとゲートを共通に接続されたアレ
ー状配列の複数ビットの発光用サイリスタとからなる自
己走査型ＬＥＤアレーを備え、前記制御パルスにより前
記各ビットの転送用サイリスタを順次発光状態とし、前
記共通ゲートに付与するスタート・パルスの電位に応じ
て当該発光状態とされた転送用サイリスタに対応する前
記発光用サイリスタを発光状態とするＬＥＤアレー駆動
装置と、前記ＬＥＤアレー駆動装置により前記発光用サ
イリスタを発光状態として潜像を形成する回転感光体
と、前記潜像を現像して記録媒体に可視像を形成する像
形成手段とを備えた画像形成装置において、１ビット目
の転送用サイリスタのゲート・カソード間電位を転送開
始後の所定時間、所定値以下とするように前記制御パル
スおよび前記スタート・パルスを付与して前記１ビット
目の転送用サイリスタをオフさせておくオフ手段と、１
ビット目の発光用サイリスタのゲート電位を前記スター
ト・パルスのみによって供給し、前記所定時間中に前記
１ビット目の発光用サイリスタをオンさせるオン手段と
を備える画像形成装置を提供する。
明は、制御パルスを各カソードに入力されるアレー状配
列の複数ビットの転送用サイリスタと前記転送用サイリ
スタの各ビットのものとゲートを共通に接続されたアレ
ー状配列の複数ビットの発光用サイリスタとからなる自
己走査型ＬＥＤアレーを備え、前記制御パルスにより前
記各ビットの転送用サイリスタを順次発光状態とし、前
記共通ゲートに付与するスタート・パルスの電位に応じ
て当該発光状態とされた転送用サイリスタに対応する前
記発光用サイリスタを発光状態とするＬＥＤアレー駆動
装置と、前記ＬＥＤアレー駆動装置により前記発光用サ
イリスタを発光状態として潜像を形成する回転感光体
と、前記潜像を現像して記録媒体に可視像を形成する像
形成手段とを備えた画像形成装置において、１ビット目
の転送用サイリスタのゲート・カソード間電位を転送開
始後の所定時間、所定値以下とするように前記制御パル
スおよび前記スタート・パルスを付与して前記１ビット
目の転送用サイリスタをオフさせておくオフ手段と、１
ビット目の発光用サイリスタのゲート電位を前記スター
ト・パルスのみによって供給し、前記所定時間中に前記
１ビット目の発光用サイリスタをオンさせるオン手段と
を備える画像形成装置を提供する。
【００２７】また、請求項５の発明は、請求項４におい
て、前記自己走査型ＬＥＤアレーは前記転送用サイリス
タの各ビットのゲート間に接続される複数ビットのダイ
オードを備え、１ビット目のダイオードと１ビット目の
転送用サイリスタのゲートの接続部と電源端間のインピ
ーダンスが所定値以下とならないように制限され、前記
自己走査型ＬＥＤアレーを複数接続し、前記接続部に前
記スタート・パルスを付与して共通に駆動する駆動手段
とを備える画像形成装置を提供する。
て、前記自己走査型ＬＥＤアレーは前記転送用サイリス
タの各ビットのゲート間に接続される複数ビットのダイ
オードを備え、１ビット目のダイオードと１ビット目の
転送用サイリスタのゲートの接続部と電源端間のインピ
ーダンスが所定値以下とならないように制限され、前記
自己走査型ＬＥＤアレーを複数接続し、前記接続部に前
記スタート・パルスを付与して共通に駆動する駆動手段
とを備える画像形成装置を提供する。
【００２８】また、請求項６の発明は、請求項５におい
て、前記自己走査型ＬＥＤアレーは、前記複数ビットの
ダイオードのｎビット目と（ｎ＋１）ビット目の接続部
と前記電源端の間にインピーダンス素子を接続し、１ビ
ット目のダイオードと１ビット目の転送用サイリスタの
ゲートの前記接続部にはインピーダンス素子を接続しな
い画像形成装置を提供する。
て、前記自己走査型ＬＥＤアレーは、前記複数ビットの
ダイオードのｎビット目と（ｎ＋１）ビット目の接続部
と前記電源端の間にインピーダンス素子を接続し、１ビ
ット目のダイオードと１ビット目の転送用サイリスタの
ゲートの前記接続部にはインピーダンス素子を接続しな
い画像形成装置を提供する。
【００２９】
【作用】上記構成によれば、転送開始後の所定時間、１
ビット目の転送サイリスタをオフさせておきオンさせな
い代わりに、スタート・パルスを付与する時間を従来の
１ビット目の転送サイリスタのオン時間終了時まで長く
することになる。また、１ビット目のダイオードと１ビ
ット目の転送用サイリスタのゲートの接続部と電源端間
のインピーダンスが所定値以下とならないように制限さ
れた自己走査型ＬＥＤアレーを複数接続し、インピーダ
ンスに左右されることなく、スタート・パルスを付与し
て複数の自己走査型ＬＥＤアレーを共通に駆動すること
になる。
ビット目の転送サイリスタをオフさせておきオンさせな
い代わりに、スタート・パルスを付与する時間を従来の
１ビット目の転送サイリスタのオン時間終了時まで長く
することになる。また、１ビット目のダイオードと１ビ
ット目の転送用サイリスタのゲートの接続部と電源端間
のインピーダンスが所定値以下とならないように制限さ
れた自己走査型ＬＥＤアレーを複数接続し、インピーダ
ンスに左右されることなく、スタート・パルスを付与し
て複数の自己走査型ＬＥＤアレーを共通に駆動すること
になる。
【００３０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００３１】（第１の実施の形態）図１は本発明に係る
ＳＬＥＤアレー駆動装置の第１の実施の形態の全体的ブ
ロック構成図である。
ＳＬＥＤアレー駆動装置の第１の実施の形態の全体的ブ
ロック構成図である。
【００３２】図１において、ＳＬＥＤアレー駆動装置は
画像データ出力部１１とＳＬＥＤ制御部１３とを有して
いる。画像データ出力部１１は電子写真記録方式により
記録媒体に永久可視像を形成するための画像データを出
力するものであり、本実施の形態のＳＬＥＤアレー駆動
装置を電子写真記録方式プリンタ装置に用い、ＳＬＥＤ
ヘッド・アレー１４の各ＳＬＥＤを画像データに応じ発
光させることで、帯電器により一様に帯電された感光ド
ラム（図示せず）に潜像を形成することができる。当該
形成した潜像はトナー現像器（図示せず）によって可視
像化され、当該トナー像は中間転写体（図示せず）に一
旦転写され、そして搬送手段（図示せず）により搬送さ
れる記録媒体に転写されて定着器（図示せず）により定
着され、画像出力される。
画像データ出力部１１とＳＬＥＤ制御部１３とを有して
いる。画像データ出力部１１は電子写真記録方式により
記録媒体に永久可視像を形成するための画像データを出
力するものであり、本実施の形態のＳＬＥＤアレー駆動
装置を電子写真記録方式プリンタ装置に用い、ＳＬＥＤ
ヘッド・アレー１４の各ＳＬＥＤを画像データに応じ発
光させることで、帯電器により一様に帯電された感光ド
ラム（図示せず）に潜像を形成することができる。当該
形成した潜像はトナー現像器（図示せず）によって可視
像化され、当該トナー像は中間転写体（図示せず）に一
旦転写され、そして搬送手段（図示せず）により搬送さ
れる記録媒体に転写されて定着器（図示せず）により定
着され、画像出力される。
【００３３】ＳＬＥＤ制御部１３はＳＬＥＤ制御回路１
２を含んで構成され、このＳＬＥＤ制御回路１２によ
り、画像データを読み出すためのＲＥＡＤクロックを画
像データ出力部１１へ出力し、画像データ出力部１１か
ら読み出した画像データを入力し、ＳＬＥＤアレイ駆動
信号１０を発生させる。ＳＬＥＤアレイ駆動信号１０は
直流電源ＢとＧＮＤ，転送クロックΦ１、Φ２、スター
ト・パルスΦＳ、および画像データΦＤからなり、これ
ら駆動信号をＳＬＥＤ駆動回路１５で電力増幅してＳＬ
ＥＤヘッド・アレー１４の各ＳＬＥＤに供給すること
で、当該ＳＬＥＤ中の転送サイリスタと発光サイリスタ
を順次発光状態とし、これにより感光ドラムを画像デー
タに応じて露光する。
２を含んで構成され、このＳＬＥＤ制御回路１２によ
り、画像データを読み出すためのＲＥＡＤクロックを画
像データ出力部１１へ出力し、画像データ出力部１１か
ら読み出した画像データを入力し、ＳＬＥＤアレイ駆動
信号１０を発生させる。ＳＬＥＤアレイ駆動信号１０は
直流電源ＢとＧＮＤ，転送クロックΦ１、Φ２、スター
ト・パルスΦＳ、および画像データΦＤからなり、これ
ら駆動信号をＳＬＥＤ駆動回路１５で電力増幅してＳＬ
ＥＤヘッド・アレー１４の各ＳＬＥＤに供給すること
で、当該ＳＬＥＤ中の転送サイリスタと発光サイリスタ
を順次発光状態とし、これにより感光ドラムを画像デー
タに応じて露光する。
【００３４】ここで、複数のＳＬＥＤ駆動回路１５は図
７中の複数のドライバＩＣにあたり、ＳＬＥＤヘッド・
アレー１４は図７中の複数のＳＬＥＤチップにあたる。
つまり、本実施の形態では個別駆動形態をとっている。
また、各ＳＬＥＤは図５のものと同一構成である。
７中の複数のドライバＩＣにあたり、ＳＬＥＤヘッド・
アレー１４は図７中の複数のＳＬＥＤチップにあたる。
つまり、本実施の形態では個別駆動形態をとっている。
また、各ＳＬＥＤは図５のものと同一構成である。
【００３５】図２は本実施の形態を最も良く表すタイミ
ング・チャートであり、図７中のＳＬＥＤアレイ駆動信
号１０の各波形を表している。すなわち、図２（Ａ）は
スタート・パルスΦＳ、図２（Ｂ）および（Ｃ）はＳＬ
ＥＤ駆動回路１５（ドライバＩＣ）の出力における転送
クロックΦ１およびΦ２、図２（Ｄ）はＳＬＥＤ駆動回
路１５の出力における発光サイリスタ駆動クロックΦ
Ｉ、図２（Ｅ）はＳＬＥＤ駆動回路１５内でシリアル変
換された画像データ（ΦＤ）、図２（Ｆ）はＳＬＥＤ駆
動回路１５の出力における発光サイリスタ駆動クロック
ΦＩの各波形を示す。発光サイリスタ駆動クロックΦＩ
は発光クロックにより生成される。
ング・チャートであり、図７中のＳＬＥＤアレイ駆動信
号１０の各波形を表している。すなわち、図２（Ａ）は
スタート・パルスΦＳ、図２（Ｂ）および（Ｃ）はＳＬ
ＥＤ駆動回路１５（ドライバＩＣ）の出力における転送
クロックΦ１およびΦ２、図２（Ｄ）はＳＬＥＤ駆動回
路１５の出力における発光サイリスタ駆動クロックΦ
Ｉ、図２（Ｅ）はＳＬＥＤ駆動回路１５内でシリアル変
換された画像データ（ΦＤ）、図２（Ｆ）はＳＬＥＤ駆
動回路１５の出力における発光サイリスタ駆動クロック
ΦＩの各波形を示す。発光サイリスタ駆動クロックΦＩ
は発光クロックにより生成される。
【００３６】個別駆動形態による本実施の形態において
は、１ビット目の転送サイリスタをオンさせない代わり
に、転送開始直後のスタート・パルスΦＳの５Ｖの印加
時間を従来よりも長くした。図２（Ａ）および（Ｂ）に
おいて破線の波形は従来の駆動タイミング、実線は本実
施の形態における駆動タイミングを示しており、従来の
１ビット目の転送サイリスタのオン時間終了時であった
Ｔ１までスタート・パルスΦＳの５Ｖ印加時間を長くし
た。当該延長したスタート・パルスΦＳにより、ＳＬＥ
Ｄヘッド・アレー１４中のＳＬＥＤの１ビット目の発光
サイリスタのゲート電位を供給し、５Ｖに保持してお
く。
は、１ビット目の転送サイリスタをオンさせない代わり
に、転送開始直後のスタート・パルスΦＳの５Ｖの印加
時間を従来よりも長くした。図２（Ａ）および（Ｂ）に
おいて破線の波形は従来の駆動タイミング、実線は本実
施の形態における駆動タイミングを示しており、従来の
１ビット目の転送サイリスタのオン時間終了時であった
Ｔ１までスタート・パルスΦＳの５Ｖ印加時間を長くし
た。当該延長したスタート・パルスΦＳにより、ＳＬＥ
Ｄヘッド・アレー１４中のＳＬＥＤの１ビット目の発光
サイリスタのゲート電位を供給し、５Ｖに保持してお
く。
【００３７】このようにして１ビット目の転送サイリス
タをオンさせないことにより、１ビット目以外の、未だ
ゲート電位が完全に０Ｖになっていない他の転送サイリ
スタをオンさせることがなくなり、また１ビット目以外
の転送サイリスタのゲート電位が０Ｖになるまでの時間
を確保することができる。
タをオンさせないことにより、１ビット目以外の、未だ
ゲート電位が完全に０Ｖになっていない他の転送サイリ
スタをオンさせることがなくなり、また１ビット目以外
の転送サイリスタのゲート電位が０Ｖになるまでの時間
を確保することができる。
【００３８】１ビット目の転送サイリスタのゲート電位
は与えられているスタート・パルスΦＳの５Ｖを保持し
ているので、このスタート・パルスΦＳの５Ｖによって
発光サイリスタの１ビット目のゲート電位を供給するこ
とで、確実に１ビット目の発光サイリスタをオンさせる
ことができる。したがって、１ビット目から後段への発
光ビットの転送動作を安定に行うことができる。
は与えられているスタート・パルスΦＳの５Ｖを保持し
ているので、このスタート・パルスΦＳの５Ｖによって
発光サイリスタの１ビット目のゲート電位を供給するこ
とで、確実に１ビット目の発光サイリスタをオンさせる
ことができる。したがって、１ビット目から後段への発
光ビットの転送動作を安定に行うことができる。
【００３９】上記した本発明第１の実施の形態によれ
ば、電子写真記録方式により記録媒体に永久可視像を形
成するための記録用発光素子として用いられるＬＥＤア
レー（ＳＬＥＤ）における駆動装置において、ＳＬＥＤ
の特徴である１ビット目からｎビット目までアレー状に
並べられた画像形成するための発光サイリスタを、１ビ
ット目から確実に順次発光させるために、発光サイリス
タのゲート電位を供給する転送サイリスタの１ビットの
転送サイリスタを駆動させず、１ビット目の発光サイリ
スタのゲート電位を外部からのスタート・パルスによっ
てのみ供給することによって、確実に１ビット目から発
光サイリスタを順次駆動（点灯）させることができる効
果がある。
ば、電子写真記録方式により記録媒体に永久可視像を形
成するための記録用発光素子として用いられるＬＥＤア
レー（ＳＬＥＤ）における駆動装置において、ＳＬＥＤ
の特徴である１ビット目からｎビット目までアレー状に
並べられた画像形成するための発光サイリスタを、１ビ
ット目から確実に順次発光させるために、発光サイリス
タのゲート電位を供給する転送サイリスタの１ビットの
転送サイリスタを駆動させず、１ビット目の発光サイリ
スタのゲート電位を外部からのスタート・パルスによっ
てのみ供給することによって、確実に１ビット目から発
光サイリスタを順次駆動（点灯）させることができる効
果がある。
【００４０】（第２の実施の形態）上記実施の形態は個
別駆動形態の実施例を挙げたものであるが、次に共通駆
動形態による実施例を挙げて説明する。
別駆動形態の実施例を挙げたものであるが、次に共通駆
動形態による実施例を挙げて説明する。
【００４１】共通駆動形態による本実施の形態の構成
は、図１中のＳＬＥＤヘッド・アレー１４と複数のＳＬ
ＥＤ駆動回路１５からなる部分を改良したものであり、
図３にその要部の駆動形態を示す。図３において、複数
のＳＬＥＤチップ３１〜３６が図１中のＳＬＥＤヘッド
・アレー１４にあたり、１個のドライバＩＣ３０が図１
中の複数のＳＬＥＤ駆動回路１５にあたる。
は、図１中のＳＬＥＤヘッド・アレー１４と複数のＳＬ
ＥＤ駆動回路１５からなる部分を改良したものであり、
図３にその要部の駆動形態を示す。図３において、複数
のＳＬＥＤチップ３１〜３６が図１中のＳＬＥＤヘッド
・アレー１４にあたり、１個のドライバＩＣ３０が図１
中の複数のＳＬＥＤ駆動回路１５にあたる。
【００４２】なお、図４は図３の共通駆動形態による要
部回路の等価回路図である。
部回路の等価回路図である。
【００４３】図４において、ドライバＩＣ４０はドライ
バＩＣ３０にあたり、それぞれＳＬＥＤチップ３１〜３
６にあたる複数のＳＬＥＤ５０ａはＳＬＥＤ５０と類似
構成であり、本実施の形態ではΦＳ出力からみたインピ
ーダンス調整のために取り除いた１ビット目のΦＳ−Ｖ
ＧＡ間抵抗Ｒ１の有無のみにおいて、両ＳＬＥＤは相違
している。
バＩＣ３０にあたり、それぞれＳＬＥＤチップ３１〜３
６にあたる複数のＳＬＥＤ５０ａはＳＬＥＤ５０と類似
構成であり、本実施の形態ではΦＳ出力からみたインピ
ーダンス調整のために取り除いた１ビット目のΦＳ−Ｖ
ＧＡ間抵抗Ｒ１の有無のみにおいて、両ＳＬＥＤは相違
している。
【００４４】図３に戻って説明すると、ドライバＩＣ３
０の駆動信号としては図２に図示した波形のものを用い
るが、ドライバＩＣ３０を通じてスタート・パルスΦＳ
（図２（Ａ））を各ＳＬＥＤチップ３１〜３６に並列に
入力し、すべてのＳＬＥＤチップの共通電極としてＶＧ
Ａ（Ｖｇａ）を並列接続する。各ＳＬＥＤチップ３１〜
３６には、ドライバＩＣ３０からΦ１、Φ２、およびΦ
Ｉが図示の配線を通じてそれぞれ供給される。
０の駆動信号としては図２に図示した波形のものを用い
るが、ドライバＩＣ３０を通じてスタート・パルスΦＳ
（図２（Ａ））を各ＳＬＥＤチップ３１〜３６に並列に
入力し、すべてのＳＬＥＤチップの共通電極としてＶＧ
Ａ（Ｖｇａ）を並列接続する。各ＳＬＥＤチップ３１〜
３６には、ドライバＩＣ３０からΦ１、Φ２、およびΦ
Ｉが図示の配線を通じてそれぞれ供給される。
【００４５】上記図３の共通駆動形態とした場合、ドラ
イバＩＣ３０のΦＳ出力に対してΦＳ−ＶＧＡ間抵抗Ｒ
１があると、各ＳＬＥＤチップ３１〜３６（５０ａ）の
１ビット目の抵抗Ｒ１を並列にｎ個接続することと同じ
になる。このため、ΦＳ出力に対するΦＳ−ＶＧＡ間イ
ンピーダンスがＲ１／ｎの大きさとなって、ΦＳ電位が
１．５Ｖ以下に低下すると、１ビット目の発光サイリス
タをオンさせることができなくなる。さらに、１ビット
目の発光サイリスタをオンさせない場合には、ΦＳ電位
が３．４Ｖ以下に低下すると２ビット目の転送サイリス
タをオンさせることができなくなり、１ビット目の転送
サイリスタをオンさせないために逆に転送不良を引き起
こす。
イバＩＣ３０のΦＳ出力に対してΦＳ−ＶＧＡ間抵抗Ｒ
１があると、各ＳＬＥＤチップ３１〜３６（５０ａ）の
１ビット目の抵抗Ｒ１を並列にｎ個接続することと同じ
になる。このため、ΦＳ出力に対するΦＳ−ＶＧＡ間イ
ンピーダンスがＲ１／ｎの大きさとなって、ΦＳ電位が
１．５Ｖ以下に低下すると、１ビット目の発光サイリス
タをオンさせることができなくなる。さらに、１ビット
目の発光サイリスタをオンさせない場合には、ΦＳ電位
が３．４Ｖ以下に低下すると２ビット目の転送サイリス
タをオンさせることができなくなり、１ビット目の転送
サイリスタをオンさせないために逆に転送不良を引き起
こす。
【００４６】そこで、図４等価回路図における本実施の
形態のＳＬＥＤチップ５０ａの様に１ビット目のΦＳ−
ＶＧＡ間抵抗Ｒ１を削除（オープン）したものを複数用
いることにより、ΦＳ出力に対するΦＳ−ＶＧＡ間イン
ピーダンスはＳＬＥＤチップ５０ａが何個並列接続され
ても１ビット目の発光サイリスタをオンできないほどに
は小さくなることがなくなる。この様に、スタート・パ
ルスΦＳのハイ・レベルを５Ｖに保持することが可能と
なり、１個のドライバＩＣからのΦＳ出力を複数のＳＬ
ＥＤチップに並列に入力して確実な転送動作を行うこと
ができ、かつ、ドライバ数を低減することができる。
形態のＳＬＥＤチップ５０ａの様に１ビット目のΦＳ−
ＶＧＡ間抵抗Ｒ１を削除（オープン）したものを複数用
いることにより、ΦＳ出力に対するΦＳ−ＶＧＡ間イン
ピーダンスはＳＬＥＤチップ５０ａが何個並列接続され
ても１ビット目の発光サイリスタをオンできないほどに
は小さくなることがなくなる。この様に、スタート・パ
ルスΦＳのハイ・レベルを５Ｖに保持することが可能と
なり、１個のドライバＩＣからのΦＳ出力を複数のＳＬ
ＥＤチップに並列に入力して確実な転送動作を行うこと
ができ、かつ、ドライバ数を低減することができる。
【００４７】図２のタイミングを採用し、かつ１ビット
目のサイリスタのゲートに接続したΦＳ−ＶＧＡ間抵抗
を削除した図４の共通駆動（同時駆動）形態とした本実
施の形態によれば、第１の実施の形態と同様の効果の他
に、１個のドライバＩＣから出力されるスタート・パル
スΦＳで複数チップを同時に駆動することでドライバＩ
Ｃの数を低減することで装置をコスト・ダウンできる効
果がある。
目のサイリスタのゲートに接続したΦＳ−ＶＧＡ間抵抗
を削除した図４の共通駆動（同時駆動）形態とした本実
施の形態によれば、第１の実施の形態と同様の効果の他
に、１個のドライバＩＣから出力されるスタート・パル
スΦＳで複数チップを同時に駆動することでドライバＩ
Ｃの数を低減することで装置をコスト・ダウンできる効
果がある。
【００４８】
【発明の効果】以上説明した通り本発明に係るＬＥＤア
レー駆動装置および画像形成装置によれば、転送開始後
の所定時間、１ビット目の転送サイリスタをオフさせて
おきオンさせない代わりに、スタート・パルスを付与す
る時間を従来の１ビット目の転送サイリスタのオン時間
終了時まで長くすることになり、このスタート・パルス
により１ビット目の発光サイリスタのゲート電位を供給
し、保持することで、確実に１ビット目の発光サイリス
タをオンさせ、これにより、１ビット目からの発光ビッ
トの転送動作も安定にすることができる効果がある。ま
た、上記駆動方法によりＳＬＥＤを駆動させる場合にお
いて、１ビット目のダイオードと１ビット目の転送用サ
イリスタのゲートの接続部と電源端間のインピーダンス
が所定値以下とならないように制限された自己走査型Ｌ
ＥＤアレーを複数接続し、インピーダンスに左右される
ことなく、スタート・パルスを付与して複数の自己走査
型ＬＥＤアレーを共通に駆動することになるため、ドラ
イバＩＣの数を低減し、コスト・ダウンが可能となる。
レー駆動装置および画像形成装置によれば、転送開始後
の所定時間、１ビット目の転送サイリスタをオフさせて
おきオンさせない代わりに、スタート・パルスを付与す
る時間を従来の１ビット目の転送サイリスタのオン時間
終了時まで長くすることになり、このスタート・パルス
により１ビット目の発光サイリスタのゲート電位を供給
し、保持することで、確実に１ビット目の発光サイリス
タをオンさせ、これにより、１ビット目からの発光ビッ
トの転送動作も安定にすることができる効果がある。ま
た、上記駆動方法によりＳＬＥＤを駆動させる場合にお
いて、１ビット目のダイオードと１ビット目の転送用サ
イリスタのゲートの接続部と電源端間のインピーダンス
が所定値以下とならないように制限された自己走査型Ｌ
ＥＤアレーを複数接続し、インピーダンスに左右される
ことなく、スタート・パルスを付与して複数の自己走査
型ＬＥＤアレーを共通に駆動することになるため、ドラ
イバＩＣの数を低減し、コスト・ダウンが可能となる。
【図１】本発明に係るＳＬＥＤアレー駆動装置の第１の
実施の形態の全体的ブロック構成図である。
実施の形態の全体的ブロック構成図である。
【図２】本発明に係るＳＬＥＤアレー駆動装置の第１の
実施の形態を最も良く表すコントロール信号及び駆動タ
イミングのタイミング・チャートである。
実施の形態を最も良く表すコントロール信号及び駆動タ
イミングのタイミング・チャートである。
【図３】本発明に係るＳＬＥＤアレー駆動装置の第２の
実施の形態のＳＬＥＤヘッドの共通駆動形態による基本
構成の一例を示す回路図である。
実施の形態のＳＬＥＤヘッドの共通駆動形態による基本
構成の一例を示す回路図である。
【図４】図３の等価回路を示す回路図である。
【図５】従来のＳＬＥＤの基本構成の一例を示す回路図
である。
である。
【図６】従来のＳＬＥＤを制御するためのコントロール
信号及び駆動タイミングのタイミング・チャートであ
る。
信号及び駆動タイミングのタイミング・チャートであ
る。
【図７】従来のＳＬＥＤヘッドの個別駆動形態による基
本構成の一例を示す回路図である。
本構成の一例を示す回路図である。
１１ 画像データ出力部 １２ ＳＬＥＤ制御回路 １３ ＳＬＥＤ制御部 １４ ＳＬＥＤヘッド・アレー １５ ＳＬＥＤ駆動回路 ３０，４０ ドライバＩＣ ３１〜３６，５０ａ ＳＬＥＤチップ
Claims (6)
- 【請求項１】 制御パルスを各カソードに入力されるア
レー状配列の複数ビットの転送用サイリスタと、前記転
送用サイリスタの各ビットのものとゲートを共通に接続
されたアレー状配列の複数ビットの発光用サイリスタと
からなる自己走査型ＬＥＤアレーを備え、前記制御パル
スにより前記各ビットの転送用サイリスタを順次発光状
態とし、前記共通ゲートに付与するスタート・パルスの
電位に応じて当該発光状態とされた転送用サイリスタに
対応する前記発光用サイリスタを発光状態とするＬＥＤ
アレー駆動装置において、 １ビット目の転送用サイリスタのゲート・カソード間電
位を転送開始後の所定時間、所定値以下とするように前
記制御パルスおよび前記スタート・パルスを付与して前
記１ビット目の転送用サイリスタをオフさせておくオフ
手段と、 １ビット目の発光用サイリスタのゲート電位を前記スタ
ート・パルスのみによって供給し、前記所定時間中に前
記１ビット目の発光用サイリスタをオンさせるオン手段
とを備えることを特徴とするＬＥＤアレー駆動装置。 - 【請求項２】 請求項１において、 前記自己走査型ＬＥＤアレーは前記転送用サイリスタの
各ビットのゲート間に接続される複数ビットのダイオー
ドを備え、１ビット目のダイオードと１ビット目の転送
用サイリスタのゲートの接続部と電源端間のインピーダ
ンスが所定値以下とならないように制限され、 前記自己走査型ＬＥＤアレーを複数接続し、前記接続部
に前記スタート・パルスを付与して共通に駆動する駆動
手段とを備えることを特徴とするＬＥＤアレー駆動装
置。 - 【請求項３】 請求項２において、 前記自己走査型ＬＥＤアレーは、前記複数ビットのダイ
オードのｎビット目と（ｎ＋１）ビット目の接続部と前
記電源端の間にインピーダンス素子を接続し、１ビット
目のダイオードと１ビット目の転送用サイリスタのゲー
トの前記接続部にはインピーダンス素子を接続しないこ
とを特徴とするＬＥＤアレー駆動装置。 - 【請求項４】 制御パルスを各カソードに入力されるア
レー状配列の複数ビットの転送用サイリスタと前記転送
用サイリスタの各ビットのものとゲートを共通に接続さ
れたアレー状配列の複数ビットの発光用サイリスタとか
らなる自己走査型ＬＥＤアレーを備え、前記制御パルス
により前記各ビットの転送用サイリスタを順次発光状態
とし、前記共通ゲートに付与するスタート・パルスの電
位に応じて当該発光状態とされた転送用サイリスタに対
応する前記発光用サイリスタを発光状態とするＬＥＤア
レー駆動装置と、前記ＬＥＤアレー駆動装置により前記
発光用サイリスタを発光状態として潜像を形成する回転
感光体と、前記潜像を現像して記録媒体に可視像を形成
する像形成手段とを備えた画像形成装置において、 １ビット目の転送用サイリスタのゲート・カソード間電
位を転送開始後の所定時間、所定値以下とするように前
記制御パルスおよび前記スタート・パルスを付与して前
記１ビット目の転送用サイリスタをオフさせておくオフ
手段と、 １ビット目の発光用サイリスタのゲート電位を前記パル
スのみによって供給し、前記所定時間中に前記１ビット
目の発光用サイリスタをオンさせるオン手段とを備える
ことを特徴とする画像形成装置。 - 【請求項５】 請求項４において、 前記自己走査型ＬＥＤアレーは前記転送用サイリスタの
各ビットのゲート間に接続される複数ビットのダイオー
ドを備え、１ビット目のダイオードと１ビット目の転送
用サイリスタのゲートの接続部と電源端間のインピーダ
ンスが所定値以下とならないように制限され、 前記自己走査型ＬＥＤアレーを複数接続し、前記接続部
に前記スタート・パルスを付与して共通に駆動する駆動
手段とを備えることを特徴とする画像形成装置。 - 【請求項６】 請求項５において、 前記自己走査型ＬＥＤアレーは、前記複数ビットのダイ
オードのｎビット目と（ｎ＋１）ビット目の接続部と前
記電源端の間にインピーダンス素子を接続し、１ビット
目のダイオードと１ビット目の転送用サイリスタのゲー
トの前記接続部にはインピーダンス素子を接続しないこ
とを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230299A JP2000276081A (ja) | 1999-03-25 | 1999-03-25 | Ｌｅｄアレー駆動装置および画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230299A JP2000276081A (ja) | 1999-03-25 | 1999-03-25 | Ｌｅｄアレー駆動装置および画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000276081A true JP2000276081A (ja) | 2000-10-06 |
Family
ID=13770767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8230299A Pending JP2000276081A (ja) | 1999-03-25 | 1999-03-25 | Ｌｅｄアレー駆動装置および画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000276081A (ja) |
-
1999
- 1999-03-25 JP JP8230299A patent/JP2000276081A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101094085B1 (ko) | 자기 주사형 발광소자 어레이의 구동방법 | |
| JP3308801B2 (ja) | 記録素子アレイ | |
| JP2001219596A (ja) | 自己走査型発光素子アレイ | |
| EP2184172B1 (en) | Light-emitting element head, image forming apparatus and signal supply method | |
| US20110058009A1 (en) | Light-emitting device, driving method of self-scanning light-emitting element array and print head | |
| US6172701B1 (en) | Light emitting element array chip, light emitting element array drive IC and print head | |
| US8836743B2 (en) | Drive device, print head and image forming apparatus | |
| US20110262184A1 (en) | Driver circuit, print head, and image forming apparatus | |
| US4998119A (en) | Multiplexed light emitting diode printhead | |
| JP2004181741A (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
| KR100294952B1 (ko) | 반도체-칩 제어 장치 및 제어 방법 및 화상 기록 장치 및 그 제어 방법 | |
| JP2000276081A (ja) | Ｌｅｄアレー駆動装置および画像形成装置 | |
| JP3975669B2 (ja) | 発光素子アレイ駆動装置 | |
| US8089501B2 (en) | Light emitting apparatus, optical printhead, and image forming apparatus | |
| KR100325950B1 (ko) | 발광소자어레이의구동장치및방법 | |
| EP2347909A1 (en) | Driver circuit, driver apparatus, and image forming apparatus | |
| JP3387803B2 (ja) | Ｌｅｄアレー駆動装置 | |
| US8587628B2 (en) | Driver apparatus, print head, and image forming apparatus | |
| JPH10258545A (ja) | 発光素子アレイ制御ユニットおよびその制御方法 | |
| JP2001284653A (ja) | 発光素子アレイ | |
| JPH09199760A (ja) | 光量制御装置及び光量制御方法 | |
| JP6468920B2 (ja) | 発光駆動回路及び画像形成装置 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| JPH09127914A (ja) | 自己走査型発光装置 | |
| JPH10114101A (ja) | 自己走査型発光装置の駆動方法 |