JP2000275282A - ワンチップ極値検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＰＵ負荷を低減し、ノイズの発生を抑えた
ワンチップ極値検出装置を得る。 【解決手段】 ワンチップ極値検出装置は、第一の入力
ピンＡＩＮより入力された外部信号の極値を検出する極
値検出部と極値を保持するキャパシタとキャパシタに極
値を検出するための初期電位を与える半導体素子とを含
む極値保持回路１０と、半導体素子のオン、オフを制御
する制御信号を出力する極値リセット制御回路４０を設
けた。極値リセット制御回路４０はＣＰＵ３の極値リセ
ット制御指令４３を受けることにより半導体素子をオン
状態からオフ状態にする制御信号を出力するとともに、
Ａ／Ｄ変換器２はＣＰＵ３のＡ／Ｄ変換起動指令２１を
受けることによりキャパシタに保持されている電位を取
り込み、Ａ／Ｄ変換動作を開始するように制御されるよ
うにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はワンチップ極値検出
装置の構成に関するものである。

【０００２】

【従来の技術】従来のエンジンのノッキングを検出する
ためのＡ／Ｄ変換器内蔵マイコンを利用したピーク値検
出装置はピーク値の検出をマイコン内蔵のプログラムで
実現していた。図１２に従来のピーク値検出装置の構成
を示す。図１２において、エンジンのノッキングを検出
するノックセンサ１の出力はマイコン５に内蔵されてい
るアナログ電位をデジタル値に変換するＡ／Ｄ変換器２
の入力に与えられている。Ａ／Ｄ変換器２の出力である
デジタル値はマイコン５内蔵のＣＰＵ３に読み込まれ、
マイコン５に内蔵されたメモリ上のソフトウェアにより
処理されていた。エンジンでノッキングが発生している
ときにノックセンサ１から入力される信号にはノッキン
グの情報が含まれているが、そのノッキングの情報の周
波数成分の上限は２０ＫＨｚ程度なので、２０ＫＨｚま
での情報を取り込むために、入力された信号をサンプリ
ング周期２０μＳ程度でサンプリングが行われる。Ａ／
Ｄ変換器２によりサンプリングされたデータをＡ／Ｄ変
換してＣＰＵ３に取り込む。

【０００３】ノッキングを検出するためにＣＰＵ３が行
うソフトウェアによる処理としては、図１３に示すＡ／
Ｄ変換器からのデータ入力・判定処理と図１４に示すピ
ーク値判定処理がある。図１３に示すデータ入力・判定
処理はサンプリング周期毎に起動される処理で、ステッ
プＳ１０でＡ／Ｄ変換器２を起動する指示を行う。Ａ／
Ｄ変換器２はノックセンサ１から入力された信号をサン
プリングしてＡ／Ｄ変換動作を開始する。次のステップ
Ｓ１１でＡ／Ｄ変換器２の変換動作が完了したら変換さ
れたデータをＣＰＵ３に入力する。次のステップＳ１２
で今回入力されたデータと前回までに入力された最大値
のデータとの大小比較を行い、もし今回入力されたデー
タの方が前回までに入力された最大値のデータよりも大
きければ次のステップＳ１３の処理をする。もし今回入
力されたデータの方が前回までに入力された最大値のデ
ータよりも小さければ、前回までに入力された最大値の
データを更新せずにデータ入力・判定処理を終了する。
ステップＳ１３では今回入力されたデータを新たに前回
までに入力された最大値のデータとして更新し、データ
入力・判定処理を終了する。

【０００４】図１４に示すピーク値判定処理は数１０〜
数１００回のデータ入力・判定処理が行われた後に起動
される処理で、例えばエンジンのノッキング判定を行う
場合であれば、エンジンの回転体の一回転に一度程度の
割合で処理される。処理内容としては、ステップＳ２０
で図１３で示したデータ入力・判定処理により得られた
前回までに入力された最大値のデータと前もって設定さ
れているノッキング判定値との大小比較を行い、もし前
回までに入力された最大値のデータの方がノッキング判
定値よりも大きければノッキングが発生しているので異
常と判断し、ステップＳ２１の処理を行う。もし前回ま
でに入力された最大値のデータの方がノッキング判定値
よりも小さければ、ノッキングの発生はないので正常と
判断し、ステップ２２の処理を行う。ステップＳ２１で
はノッキングの対策の処理を行う異常処理を行い、異常
処理完了後、次のステップＳ２２の処理を行う。ステッ
プＳ２２では、データ入力・判定処理で使用される前回
までに入力された最大値のデータをゼロに初期化してピ
ーク値判定処理を終了する。

【０００５】このようにＣＰＵ３はエンジンのノッキン
グを検出するために、頻繁に発生するデータ入力・判定
処理と発生頻度は小さいがピーク値判定処理を実行しな
ければならず、ＣＰＵ３の負荷が重いという課題があっ
た。

【０００６】この発明は上述のような問題を解決するた
めになされたもので、Ａ／Ｄ変換器内蔵マイコン内に少
量のＨ／Ｗを付加することにより頻繁に発生するプログ
ラム処理を大幅に減らし、ＣＰＵ負荷の低減を実現した
ワンチップ極値検出装置を得ることを目的としている。
また、アナログ回路を含むため、付加するＨ／Ｗもノイ
ズの発生を抑えたワンチップ極値検出装置を得ることを
目的としている。

【０００７】

【課題を解決するための手段】第１の発明に係わるワン
チップ極値検出装置においては、外部信号を入力する第
１の入力ピンと、前記第１の入力ピンより入力された前
記外部信号の極値を検出する極値検出部と、前記極値検
出部により検出された極値を保持するキャパシタと、前
記キャパシタに接続されており、オン状態のときに前記
キャパシタに極値を検出するための初期電位を与える半
導体素子と、前記半導体素子の制御端に与えられ、前記
半導体素子のオン、オフを制御する制御信号を出力する
制御回路と、前記キャパシタに保持されている電位をデ
ジタル値に変換するＡ／Ｄ変換器と、前記制御回路およ
び前記Ａ／Ｄ変換器を制御するとともに、前記Ａ／Ｄ変
換器から出力されたデジタル値を受けるＣＰＵとを備
え、前記制御回路は前記ＣＰＵから第１の指令を受ける
ことにより前記半導体素子をオン状態からオフ状態にす
る前記制御信号を出力するとともに、前記Ａ／Ｄ変換器
は前記ＣＰＵから第２の指令を受けることにより前記キ
ャパシタに保持されている電位に対し、Ａ／Ｄ変換動作
を開始するように制御されるようにしたものである。

【０００８】第２の発明に係わるワンチップ極値検出装
置においては、外部信号の極値を検出する必要のある計
測期間と前記外部信号の極値を検出する必要のない非計
測期間とがあり、前記計測期間はＣＰＵからの第１の指
令を受けることにより開始され、Ａ／Ｄ変換動作の完了
に応答して終了するとともに、制御回路はＡ／Ｄ変換動
作の完了以降に半導体素子をオフ状態からオン状態にす
るように制御され、次の計測期間の開始を示す前記ＣＰ
Ｕから前記第１の指令を受けるまでの期間、前記半導体
素子のオン状態を継続するように制御されるようにした
ものである。

【０００９】第３の発明に係わるワンチップ極値検出装
置においては、ＣＰＵのリセットを行う第１のリセット
信号を入力する第２の入力ピンをさらに備え、制御回路
はさらに前記第２の入力ピンより入力された前記第１の
リセット信号によってでも半導体素子をオンにする制御
信号が出力されるようにしたものである。

【００１０】第４の発明に係わるワンチップ極値検出装
置においては、ＣＰＵのリセットを行う第２のリセット
信号を入力する第３の入力ピンと、第２のリセット信号
とは異なる第３のリセット信号を入力する第４の入力ピ
ンとをさらに備え、制御回路はさらに第４の入力ピンよ
り入力された第３のリセット信号によってでも半導体素
子をオンにする制御信号を出力されるようにしたもので
ある。

【００１１】第５の発明に係わるワンチップ極値検出装
置においては、制御回路はさらにＣＰＵの第３の指令に
よってでも半導体素子をオンにする制御信号を出力され
るようにしたものである。

【００１２】第６の発明に係わるワンチップ極値検出装
置においては、第１の入力ピンより入力された外部信号
を一方の入力端に入力し、キャパシタに保持されている
信号を他方の入力端に入力し、制御端に入力された選択
信号に基づいて前記入力端に入力されたいずれか一方の
信号を選択し、選択された信号をＡ／Ｄ変換器の入力端
に与えるセレクタと、ＣＰＵの第４の指令により書き込
まれ、書き込まれたデータに基づいて前記選択信号を出
力する第１のレジスタとをさらに設けるようにしたもの
である。

【００１３】第７の発明に係わるワンチップ極値検出装
置においては、極値検出部およびＡ／Ｄ変換器の間を接
続する信号線とキャパシタとの間に挿入され、制御端に
与えられたスイッチ制御信号によりオン、オフが制御さ
れるスイッチ回路と、前記スイッチ回路の制御端に与え
られ、ＣＰＵの第５の指令によりデータが書き込まれ、
その書き込まれたデータに応答して前記スイッチ制御信
号を出力する第２のレジスタとをさらに設けるようにし
たものである。

【００１４】第８の発明に係わるワンチップ極値検出装
置においては、Ａ／Ｄ変換器は複数の入力信号をそれぞ
れ入力する複数の入力チャネルを有し、この複数の入力
チャネルのいずれか一つを選択し、選択された入力チャ
ネルに入力された入力信号をＡ／Ｄ変換し、キャパシタ
に保持されている信号を前記複数の入力チャネルの内の
所定の入力チャネルに入力し、第１の入力ピンより入力
された外部信号を前記複数の入力チャネルの内の前記所
定の入力チャネル以外のいずれか一つに入力されるよう
にしたものである。

【００１５】第９の発明に係わるワンチップ極値検出装
置においては、複数の外部信号をそれぞれ入力する複数
の入力ピンと、前記複数の入力ピンに対応して設けら
れ、複数の第１のスイッチ制御信号をそれぞれ受け、各
々は、対応する入力ピンに入力された外部信号を入力す
る共通端と、対応する第１のスイッチ制御信号に基づい
て前記共通端に入力された外部信号を、そのいずれか一
つから出力する第１および第２の接点とを有し、前記第
１の接点には第１の信号線が接続される第１のスイッチ
群内の複数のスイッチと、前記第１のスイッチ群内の複
数のスイッチに対応して設けられ、複数の第２のスイッ
チ制御信号をそれぞれ受け、各々は、第２の信号線が接
続された第１の接点と、前記第１のスイッチ群内の対応
するスイッチの前記第２の接点と、対応する第２のスイ
ッチ制御信号に基づき前記第１および第２の接点の内の
いずれか一つに入力された信号を選択して出力するため
の共通端とを有する第２のスイッチ群内の複数のスイッ
チと、前記第１の信号線に出力された信号の極値を検出
する極値検出部と、前記極値検出部により検出された極
値を保持するとともに、前記第２の信号線に接続されて
いるキャパシタと、前記キャパシタに接続されており、
オン状態のときに前記キャパシタに極値を検出するため
の初期電位を与える半導体素子と、前記半導体素子の制
御端に与えられ、前記半導体素子のオン、オフを制御す
る制御信号を出力する制御回路と、前記第２のスイッチ
群内の各スイッチの共通端より出力される複数の信号を
それぞれ入力する複数の入力チャネルを有し、この複数
の入力チャネルのいずれか一つを選択し、選択された入
力チャネルに入力された信号をＡ／Ｄ変換するＡ／Ｄ変
換器と、前記制御回路、前記Ａ／Ｄ変換器、前記複数の
第１のスイッチ制御信号および前記複数の第２のスイッ
チ制御信号を制御するとともに前記Ａ／Ｄ変換器から出
力されたデジタル値を受ける前記ＣＰＵとを備え、前記
制御回路は前記ＣＰＵから第１の指令を受けることによ
り前記半導体素子をオン状態からオフ状態にする前記制
御信号を出力するとともに、前記Ａ／Ｄ変換器は前記Ｃ
ＰＵから第２の指令を受けることにより前記キャパシタ
に保持されている電位に対し、Ａ／Ｄ変換動作を開始す
るように制御されるようにしたものである。

【００１６】第１０の発明に係わるワンチップ極値検出
装置においては、極値検出部に入力される外部信号の極
値を検出する必要のある計測期間と前記外部信号の極値
を検出する必要のない非計測期間とがあり、前記計測期
間はＣＰＵからの第１の指令を受けることにより開始さ
れ、Ａ／Ｄ変換動作の完了に応答して終了するととも
に、制御回路はＡ／Ｄ変換動作の完了以降に半導体素子
をオフ状態からオン状態にするように制御され、次の計
測期間の開始を示す前記ＣＰＵから前記第１の指令を受
けるまでの期間、前記半導体素子のオン状態を継続する
ように制御されるようにしたものである。

【００１７】第１１の発明に係わるワンチップ極値検出
装置においては、極値検出部はピーク値を検出するダイ
オードを含むとともに、半導体素子のオンオフ端の一方
がキャパシタと接続され、前記半導体素子のオンオフ端
の他方が接地線と接続されるようにしたものである。

【００１８】第１２の発明に係わるワンチップ極値検出
装置においては、極値検出部はボトム値を検出するダイ
オードを含むとともに、半導体素子のオンオフ端の一方
がキャパシタと接続され、前記半導体素子のオンオフ端
の他方が電源線と接続されるようにしたものである。

【００１９】

【発明の実施の形態】実施の形態１．図１に実施の形態
１によるワンチップ極値検出装置の構成図を示す。ワン
チップ極値検出装置はマイコン５により実現され、マイ
コン５はノックセンサ等のセンサからの信号を入力する
入力ピンＡＩＮと、リセット信号を入力する入力ピンＲ
ＳＴ１、ＲＳＴ２と、入力ピンＡＩＮに入力された信号
のピーク値またはボトム値である極値を検出し、検出さ
れた極値を保持する極値保持回路１０と、極値保持回路
１０からの出力信号および入力ピンＡＩＮからの信号の
いずれか一方を選択するセレクタ２０と、セレクタ２０
の選択制御信号を出力する１ビットのレジスタ３０と、
セレクタ２０の出力信号を入力してＡ／Ｄ変換するＡ／
Ｄ変換器２と、極値保持回路１０内の極値を検出するた
めの初期電位を与えるタイミング信号を生成する極値リ
セット制御回路４０と、Ａ／Ｄ変換器２および極値リセ
ット制御回路４０の制御を行い、さらにＡ／Ｄ変換器２
からの入力データなどを処理するＣＰＵ３とにより構成
されている。

【００２０】図２に極値保持回路１０の構成の一例を示
す。図２で示した極値保持回路１０はピーク値を検出・
保持する回路で、極値検出部１３、キャパシタＣおよび
ＮＭＯＳトランジスタ１１により構成されている。また
極値検出部１３はダイオードＤ１により構成されてい
る。

【００２１】図１で示された入力ピンＡＩＮは図２で示
された極値保持回路１０内のダイオードＤ１のアノード
側とセレクタ２０の第１の入力端に接続されている。ダ
イオードＤ１のカソード側は極値保持線１９を介してキ
ャパシタＣの一方の電極と、ＮＭＯＳトランジスタ１１
の一方のソース／ドレインと、セレクタ２０の第２の入
力端とに接続されている。図２で示されたキャパシタＣ
の他方の電極とＮＭＯＳトランジスタ１１の他方のソー
ス／ドレインは接地線と接続されている。セレクタ２０
の出力端はＡ／Ｄ変換器２のデータ入力端と接続されて
いる。Ａ／Ｄ変換器２の出力はＣＰＵ３の入出力バスを
介して取り込めるように接続されている。またＡ／Ｄ変
換器２はＣＰＵ３からのＡ／Ｄ変換起動指令２１に基づ
いてＡ／Ｄ変換動作が開始されるように制御されてい
る。ＮＭＯＳトランジスタ１１のゲートは極値リセット
信号線１２と接続されている。セレクタ２０の二つの入
力端の選択を制御する制御入力端は１ビットのレジスタ
３０の出力端と接続され、レジスタ３０はＣＰＵ３のセ
レクタ選択指令３１に基づいて“１”または“０”が書
き込まれる。レジスタ３０に“１”が書き込まれたとき
はセレクタ２０の第２の入力端が選択され、“０”が書
き込まれたときはセレクタ２０の第１の入力端が選択さ
れる。

【００２２】図３に極値リセット制御回路４０の構成を
示す。極値リセット制御回路４０はＯＲ回路４１と、１
ビットのレジスタ４２とにより構成されている。

【００２３】ＯＲ回路４１の出力端は極値リセット信号
線１２と接続されている。マイコン５の外部よりＣＰＵ
３のリセットを除く極値をリセットするための専用のリ
セット信号を入力する入力ピンＲＳＴ２は、ＯＲ回路４
１の第１の入力端に接続されている。マイコン５の外部
よりＣＰＵ３のリセットを含むリセット信号を入力する
入力ピンＲＳＴ１は、レジスタ４２に“１”を書き込む
レジスタ４２のダイレクトセット入力端と、ＣＰＵ３の
リセットを行うためのＣＰＵ３のリセット入力端とに接
続されている。レジスタ４２からの出力信号はＯＲ回路
４１の第２の入力端に与えられている。レジスタ４２は
ＣＰＵ３の極値リセット制御指令４３に基づいて“０”
または“１”が書き込まれる。ＯＲ回路４１の第３の入
力端にはＯＲ回路４１の出力を一時的に活性化するＣＰ
Ｕ３の極値リセット指令４４が与えられている。

【００２４】次に図１に示すワンチップ極値検出装置の
動作について説明する。図４にエンジンのノッキングを
検出する用途にワンチップ極値検出装置を適用した場合
のタイミング図を示す。ワンチップ極値検出装置の電源
が投入されると、まず初めに外部からリセット信号が入
力ピンＲＳＴ１に与えられ、その信号がＣＰＵ３と、極
値リセット制御回路４０内のレジスタ４２のダイレクト
セット入力端とに与えられる。その結果、ＣＰＵ３はリ
セットされるとともに、レジスタ４２に“１”がセット
されるので、ＯＲ回路４１の第２の入力端の電位は
“Ｈ”レベルとなり、ＯＲ回路４１の出力すなわち極値
リセット信号線１２の電位は“Ｈ”レベルとなる。極値
リセット信号線１２の電位が“Ｈ”レベルであるので、
図２で示された極値保持回路１０内のＮＭＯＳトランジ
スタ１１がオンし、キャパシタＣに保持されている電荷
が放電してキャパシタＣの電位レベルは０Ｖとなる。

【００２５】次にＣＰＵ３はプログラムにより初期化処
理を行う。初期化処理は、セレクタ２０のデータ入力と
して極値保持線１９と接続された第２の入力端を選択す
るようにレジスタ３０にセレクタ選択指令３１を用いて
“１”を書き込む。

【００２６】ところで、入力ピンＡＩＮから入力される
信号にはノッキング情報以外にノイズも含まれている。
そのため、ワンチップ極値検出装置はノッキングが発生
する可能性のある計測期間を算出し、それ以外の非計測
期間に入力される信号を無視するように制御し、ノイズ
の影響を軽減する必要がある。

【００２７】そのために、図１では示していないが、Ｃ
ＰＵ３にエンジンの回転体の回転位置を検出するセンサ
からの回転タイミング信号が入力されている。ここでは
エンジン内の回転体が一回転につき一回の回転タイミン
グ信号が得られるものとする。ノッキングは点火時期と
関連しており、エンジンの回転体において、ノッキング
が発生しやすい回転位置範囲がある。その回転位置範囲
をＣＰＵ３が回転タイミング信号が入力されたときを基
準回転位置として、そこからＡ／Ｔ回転した回転位置か
らＢ／Ｔ回転した回転位置までとすればよい。ここで、
０＜Ａ＜Ｂ＜Ｔであり、Ａ／ＴおよびＢ／Ｔの値はワン
チップ極値検出装置を組み込むシステムにより最適な値
が前もって求められている。

【００２８】よって、回転体が上述の回転位置範囲にあ
るときにセンサからの信号を計測すればよい。ＣＰＵ３
は回転タイミング信号が入力されたタイミングｔ１と次
に入力されたタイミングｔ４との時間差から一回転に要
する時間すなわち周期Ｔ＝ｔ４−ｔ１を算出し、その回
転タイミング信号が入力されたタイミングｔ１を基準と
して回転体がＡ／Ｔ回転したタイミングｔ２で計測を開
始し、Ｂ／Ｔ回転したタイミングｔ３で計測を終了すれ
ばよい。このタイミングｔ２からタイミングｔ３までの
計測期間の間だけ入力ピンＡＩＮから入力される信号の
ピーク値が得られるように制御する。なお回転体の回転
速度は変化するので一回転に要する時間Ｔを常に監視す
る必要があり、その変化に対応してタイミングｔ２およ
びタイミングｔ３を制御する必要がある。

【００２９】ＣＰＵ３はタイミングｔ２のときに極値リ
セット制御回路４０内のレジスタ４２の内容を“０”に
する極値リセット制御指令４３を実行する。その結果、
極値リセット制御回路４０内のＯＲ回路４１の第２の入
力端の電位は“Ｈ”レベルから“Ｌ”レベルに変わる。
このときＯＲ回路４１の第２の入力端以外の入力端の電
位はすべて“Ｌ”レベルになっているのでＯＲ回路４１
の出力でもある極値リセット信号線１２の電位は“Ｈ”
レベルから“Ｌ”レベルに変わることにより非活性状態
となる。その結果、図２で示された極値保持回路１０内
のＮＭＯＳトランジスタ１１がオンからオフに変わり、
キャパシタＣにピーク値を保持できる状態すなわち計測
期間に入る。

【００３０】この計測期間中に入力ピンＡＩＮから信号
が入力されると、極値保持回路１０内のダイオードＤ１
で構成される極値検出部１３により入力された信号の電
位とキャパシタＣの電位を比較し、入力された信号の電
位の方が高電位であればダイオードＤ１が導通状態とな
り、キャパシタＣの電位が入力された信号の電位まで上
昇する。逆に入力された信号の電位の方が低ければダイ
オードＤ１が遮断状態になり、キャパシタＣの電位は保
持される。このようにして入力信号のピーク値を検出
し、そのピーク値をキャパシタＣに充電することにより
ピーク値が保持される。

【００３１】ＣＰＵ３は計測期間の完了であるタイミン
グｔ３の時点でピーク値入力・判定処理を開始する。そ
のピーク値入力・判定処理の処理フローを図５に示す。
ピーク値入力・判定処理は、ステップＳ３０によりＣＰ
Ｕ３よりＡ／Ｄ変換器２を起動するＡ／Ｄ変換起動指令
２１を実行する。このときセレクタ２０の入力として第
２の入力端である極値保持線１９側を選択しているの
で、極値保持線１９上の電位がＡ／Ｄ変換器２に入力さ
れ、その入力された電位をＡ／Ｄ変換する。次のステッ
プＳ３１でＡ／Ｄ変換器２の変換動作が完了したら変換
されたピーク値のデータをＣＰＵ３に取り込む。

【００３２】次のステップＳ３２で取り込まれたピーク
値のデータと前もって設定されているノッキング判定値
との大小比較を行い、もし取り込まれたピーク値のデー
タの方がノッキング判定値よりも大きければノッキング
が発生しているので異常と判断し、ステップＳ３３の処
理を行う。もし取り込まれたピーク値のデータの方がノ
ッキング判定値よりも小さければ、ノッキングの発生は
ないので正常と判断し、ステップ３４の処理を行う。ス
テップＳ３３ではノッキングの対策の処理を行う異常処
理を行い、異常処理完了後、次のステップＳ３４の処理
を行う。ステップＳ３４では、極値リセット制御回路４
０内のレジスタ４２に“１”を書き込む極値リセット制
御指令４３を実行することにより、極値リセット信号線
１２を活性化し、極値保持回路１０内のＮＭＯＳトラン
ジスタ１１をオン状態とし、キャパシタＣが放電状態に
してピーク値入力・判定処理を終了する。なお、ピーク
値入力・判定処理の終了以降は極値リセット信号線１２
の活性状態が継続するので、ピーク値を保持できない非
計測期間となる。すなわち、入力ピンＡＩＮに信号が入
力されても無視される。

【００３３】従来のＡ／Ｄ変換器内蔵のマイコンではソ
フトウェアによりエンジンの回転体が一回転する間に多
量の処理を行わなくてはならない。すなわち、２０μＳ
程度の間隔でセンサからの信号を時系列的にサンプリン
グしてＡ／Ｄ変換し、Ａ／Ｄ変換されたデータをＣＰＵ
３に取り込み、取り込まれたデータの中で最大値のデー
タを抽出するデータ入力・判定処理と、エンジンの回転
体が一回転につき一回程度の間隔で最大値のデータが前
もって設定されている設定値を超えたか否かを判定する
ピーク判定処理が必要になる。それに対して、前述のよ
うに制御されるので、本実施の形態１のワンチップ極値
検出装置のＣＰＵ３は回転体が一回転する間にピーク値
入力・判定処理を一回を行えばよいので、ＣＰＵ負荷が
大幅に軽減できるという効果がある。

【００３４】なお、図４のタイミング図ではエンジンの
ノックセンサからの信号を入力したワンチップ極値検出
装置の例を説明したが、入力ピンから入力された信号を
Ａ／Ｄ変換しながら時系列的にＣＰＵに取り込み、取り
込まれたデータをプログラムにより処理し、ピーク値ま
たはボトム値を得ているものであれば、どのような用途
でも適用することができる。

【００３５】また、非計測期間中は極値リセット信号線
１２の活性化状態が継続されるように制御されているの
で、極値保持回路１０内のキャパシタＣの放電期間を長
くすることができる。このことはキャパシタＣの放電を
制御するＮＭＯＳトランジスタ１１のドライブ能力を下
げた小さなトランジスタサイズにする、あるいは抵抗と
なる素子を極値保持線１９と接地線との間にＮＭＯＳト
ランジスタ１１に直列接続されるように挿入することに
より、放電の時定数を大きくし、キャパシタＣの放電電
流を小さくすることによりノイズの発生を抑えることが
できるという効果がある。

【００３６】また、図４で示したタイミング図では、タ
イミングｔ２のときに極値リセット制御回路４０内のレ
ジスタ４２の内容を“０”にする極値リセット制御指令
４３を実行することにより極値リセット信号線１２を非
活性化させ、極値保持回路１０内のＮＭＯＳトランジス
タ１１をオフ状態にして、キャパシタＣにピーク値が保
持できる計測期間にした。次にその後のタイミングｔ３
のときにキャパシタＣに保持されているピーク値をＡ／
Ｄ変換起動指令２１を実行することによりＡ／Ｄ変換を
開始するように制御していた。

【００３７】ここでワンチップ極値検出装置を制御する
ときのタイミングを変えた例を図６に示す。図６におい
て、タイミングｔ１０でワンチップ極値検出装置の電源
が投入されたことにより、外部よりリセット信号が入力
ピンＲＳＴ１に与えられる。その結果、ＣＰＵ３はリセ
ットされるとともに、レジスタ４２に“１”がセットさ
れるので、ＯＲ回路４１の第２の入力端の電位は“Ｈ”
レベルとなり、ＯＲ回路４１の出力すなわち極値リセッ
ト信号線１２の電位は“Ｈ”レベルとなる。

【００３８】次にタイミングｔ１１において、ワンチッ
プ極値検出装置の電源投入後に起動されるプログラムの
初期化処理において極値リセット制御回路４０内のレジ
スタ４２の内容を“０”にする極値リセット制御指令４
３を実行する。その結果、ワンチップ極値検出装置の電
源投入により極値リセット信号線１２が活性化されてい
たものが非活性状態に変わり、キャパシタＣにピーク値
を保持できる計測期間になる。その後、任意の時間経過
後のタイミングｔ１２において、キャパシタＣに保持さ
れているピーク値をＡ／Ｄ変換起動指令２１を実行する
ことにより読み出すように制御してもよい。このように
制御することにより電源投入後から任意時間経過後まで
に入力された信号のピーク値を検出できるようになる。

【００３９】さらに、計測期間中に入力ピンＲＳＴ２に
外部からリセット信号を与えることにより、極値リセッ
ト制御回路４０内のＯＲ回路４１の出力端と接続されて
いる極値リセット信号線１２が一時的に活性化され、極
値保持回路１０内のキャパシタＣ上の電荷を放電しキャ
パシタの電位が０Ｖとなる。次に入力ピンＲＳＴ２に与
えられているリセット信号を解除することにより極値リ
セット信号線１２が非活性状態に戻り、入力ピンＡＩＮ
から入力される信号の極値保持の動作が開始される。

【００４０】このように制御することによりマイコン５
内のＣＰＵ３のプログラムの判断ではなく、マイコン５
の外部の各種条件によりピーク値を保持する極値保持回
路１０内のキャパシタＣの電位を初期化することができ
るので自由度が増加する。またマイコン５の外部の判断
でマイコン５内のキャパシタＣの電位を初期化しできる
ので、マイコン５外部とマイコン５のキャパシタＣの初
期化動作および極値保持開始のタイミングにおいて同期
がとれ、そのマイコン５を搭載するボードおよびＣＰＵ
３のプログラムのデバックが容易になるという効果があ
る。

【００４１】また、計測期間中にＣＰＵ３が極値リセッ
ト指令４４を実行することにより、極値リセット制御回
路４０内のＯＲ回路４１の出力端と接続されている極値
リセット信号線１２が一時的に活性化され、極値保持回
路１０内のキャパシタＣ上の電荷を放電しキャパシタＣ
の電位が０Ｖとなる。その後すぐに極値リセット信号線
１２が非活性状態に戻りキャパシタＣの電位の初期化設
定動作が終了し、入力ピンＡＩＮから入力される信号の
極値保持の動作が開始される。すなわち、極値リセット
指令４４は命令が実行されている短い時間のみ極値リセ
ット信号線１２を活性化する。このように制御すること
によりＣＰＵ３のプログラムで極値保持回路１０内のキ
ャパシタＣの電位を初期化し、初期化設定動作が完了す
ると同時に改めてピーク値を検出できるようになる。

【００４２】さらに、ＣＰＵ３からのセレクタ選択指令
３１によりレジスタ３０に書き込まれた内容により、Ａ
／Ｄ変換器２に入力される信号をセレクタ２０により切
り替えられるように構成されている。すなわち、外部か
らの信号を入力する入力ピンＡＩＮに接続されたセレク
タ２０の第１の入力端と、キャパシタＣに保持されてい
るピーク値の信号が与えられる極値保持線１９に接続さ
れたセレクタ２０の第２の入力端とを選択できるように
したので、レジスタ３０をセレクタ２０の第１の入力端
から入力するように設定すれば、通常のＡ／Ｄ変換器内
蔵マイコンと同様に扱えるという効果がある。また、Ａ
／Ｄ変換器も一つで実現することができる。

【００４３】これまで極値保持回路１０として図２で示
された構成で説明したが、その変形として図７の構成で
も実現することができる。ここでは図７の構成と動作に
ついて説明する。図７で示した極値保持回路１０は図２
と示した極値保持回路１０と同様にピーク値を保持する
回路で、極値検出部１３、キャパシタＣ、スイッチ回路
１１４およびＮＭＯＳトランジスタ１１により構成され
ている。また、極値検出部１３はダイオードＤ１により
構成され、スイッチ回路１１４はＮＭＯＳトランジスタ
１６、ＰＭＯＳトランジスタ１７およびインバータ１８
により構成されている。さらにマイコン５内にはＣＰＵ
３の指令により制御される１ビットのレジスタ１１２が
具備されている。

【００４４】極値検出部１３内のダイオードＤ１のアノ
ード側は図１の入力ピンＡＩＮに接続されている。ダイ
オードＤ１のカソード側はＮＭＯＳトランジスタ１１の
一方のソース／ドレインとスイッチ回路１１４内のＮＭ
ＯＳトランジスタ１６の一方のソース／ドレインとＰＭ
ＯＳトランジスタ１７の一方のソース／ドレインと極値
保持線１９とに接続されている。スイッチ回路１１４内
のＮＭＯＳトランジスタ１６の他方のソース／ドレイン
とＰＭＯＳトランジスタ１７の他方のソース／ドレイン
はキャパシタＣの一方の電極と接続されている。キャパ
シタＣの他方の電極とＮＭＯＳトランジスタ１１の他方
のソース／ドレインは接地線と接続されている。ＮＭＯ
Ｓトランジスタ１１のゲートは極値リセット信号線１２
と接続されている。スイッチ回路１１４内のインバータ
１８の出力端はＰＭＯＳトランジスタ１７のゲートと接
続されている。スイッチ回路１１４内のＮＭＯＳトラン
ジスタ１６のゲートとインバータ１８の入力端は極値保
持許可線１１０と接続されている。極値保持許可線１１
０はＣＰＵ３のスイッチ制御指令１１１に基づいて
“１”、“０”が書き込まれるレジスタ１１２の出力端
と接続されている。

【００４５】次に図７の動作について説明する。極値保
持許可線１１０の電位が“Ｈ”レベルすなわち活性状態
にあるときはインバータ１８の出力の電位が“Ｌ”レベ
ルとなり、スイッチ回路１１４内のＮＭＯＳトランジス
タ１６およびＰＭＯＳトランジスタ１７はオン状態にな
る。この状態で入力ピンＡＩＮから信号が入力される
と、ダイオードＤ１で構成される極値検出部１３により
入力された信号のピーク値を検出し、そのピーク値をキ
ャパシタＣに充電することによりピーク値を保持する。
また、極値保持許可線１１０の電位が“Ｌ”レベルすな
わち非活性状態にあるときはスイッチ回路１１４内のイ
ンバータ１８の出力の電位が“Ｈ”レベルとなり、ＮＭ
ＯＳトランジスタ１６およびＰＭＯＳトランジスタ１７
はオフ状態になる。この状態ではキャパシタＣが極値保
持線１９から切り離されているため、入力ピンＡＩＮか
ら信号が入力されると、ダイオードＤ１で構成される極
値検出部１３により入力された信号のピーク値は保持さ
れることなく入力信号がそのまま極値保持線１９に与え
られる。

【００４６】このように構成することにより、キャパシ
タＣと極値保持線１９との間にスイッチ回路１１４を設
けたので、スイッチ回路１１４をオフすなわち極値保持
許可線１１０を非活性状態するように設定すれば、通常
のＡ／Ｄ変換器内蔵マイコンと同様に扱えるという効果
がある。ゆえに、極値保持回路１０として図７で示した
ものを使用するときは、図１で示したセレクタ２０とレ
ジスタ３０とを削除した構成でもよい。

【００４７】これまで図２および図７で示した極値保持
回路１０はピーク値の保持を目的としたものであった。
極値保持回路１０の構成として、これら図２および図７
の代わりに図８で示した構成とすることによりボトム値
の保持を目的とすることができる。ここでは図８の構成
と動作について説明する。ボトム値を保持する極値保持
回路１０は極値検出部１３、キャパシタＣ、ＰＭＯＳト
ランジスタ１４およびインバータ１５により構成されて
いる。また、極値検出部１３はダイオードＤ２により構
成されている。極値検出部１３内のダイオードＤ２のカ
ソード側は図１の入力ピンＡＩＮに接続されている。ダ
イオードＤ２のアノード側はＰＭＯＳトランジスタ１４
の一方のソース／ドレインとキャパシタＣの一方の電極
と極値保持線１９とに接続されている。ＰＭＯＳトラン
ジスタ１４の他方のソース／ドレインは電源線と接続さ
れている。キャパシタＣの他方の電極は接地線と接続さ
れている。ＰＭＯＳトランジスタ１４のゲートはインバ
ータ１５の出力端と接続されている。インバータ１５の
入力端は極値リセット信号線１２と接続されている。

【００４８】次に図８の動作について説明する。ワンチ
ップ極値検出装置の電源が投入されることにより極値リ
セット信号線１２が活性化されインバータ１５の出力の
電位は“Ｌ”レベルとなる。その結果、ＰＭＯＳトラン
ジスタ１４はオンし、キャパシタＣの電位は電源電位ま
でプリチャージされる。極値リセット信号線１２が非活
性化状態になると、ＰＭＯＳトランジスタ１４がオフさ
れプリチャージ動作を終了する。この状態で入力ピンＡ
ＩＮから信号が入力されると、ダイオードＤ２で構成さ
れる極値検出部１３により入力された信号のボトム値を
検出し、そのボトム値までキャパシタＣにプリチャージ
されている電荷を放電することにより、ボトム値を保持
する。

【００４９】このような構成にすることにより従来のＡ
／Ｄ変換器内蔵マイコンに少ない部品追加で、ボトム値
を保持できるワンチップ極値検出装置を実現することが
できるようになる。

【００５０】極値保持回路１０の極値検出部１３の構成
として部品点数を減らすため図２および図７で示したダ
イオードＤ１もしくは図８で示したダイオードＤ２を使
用しているが、ダイオードＤ１またはダイオードＤ２の
順方向電圧による電圧降下の影響でＣＰＵ３に読み込ま
れる極値の値の精度が悪くなるという問題がある。その
問題を解決するために、ＣＰＵ３でダイオードＤ１また
はダイオードＤ２の順方向電圧を知ることができればＣ
ＰＵ３に読み込まれた極値の値を補正することができ
る。

【００５１】そのため、初めに入力ピンＡＩＮに一定値
の電位を与えておき、極値保持回路１０の極値保持線１
９の電位と、セレクタ２０を切り替えて入力ピンＡＩＮ
に与えられている一定値の電位とをＡ／Ｄ変換器２を介
してＣＰＵ３に取り込み、読み込まれた二つの値の差に
よりダイオードの順方向電圧を知ることができる。その
差の値を保存しておき、以降ＣＰＵ３が極値保持回路１
０の信号をＡ／Ｄ変換器２を介して読み込んだときに、
その差の値で補正すれば測定精度を向上させることがで
きる。

【００５２】一定の電位の与え方として外部から与える
のではなく、チップ内部に簡単な定電圧回路あるいは抵
抗分割により一定の電圧を発生する電圧生成回路を用意
し、その定電圧回路あるいは電圧生成回路からの出力を
ＣＰＵ３でオンオフ制御ができるスイッチ回路を介して
入力ピンＡＩＮ１に与えるようにしてもよい。

【００５３】実施の形態２．図９に実施の形態２による
ワンチップ極値検出装置の構成図を示す。ワンチップ極
値検出装置はマイコン５により実現され、マイコン５は
ノックセンサ等のセンサからの第１のアナログ信号を入
力する入力ピンＡＩＮ１と、入力ピンＡＩＮ１に入力さ
れたアナログ信号のピーク値またはボトム値である極値
を検出し、検出された極値を保持する極値保持回路１０
と、第２のアナログ信号を入力する入力ピンＡＩＮ２
と、入力ピンＡＩＮ１と入力ピンＡＩＮ２のいずれか一
方を選択するスイッチＳＷと、極値保持回路１０の出力
信号とスイッチＳＷで選択された信号とを入力してＡ／
Ｄ変換するＡ／Ｄ変換器２と、極値保持回路１０内の極
値を検出するための初期電位を与えるタイミング信号を
生成する極値リセット制御回路４０と、スイッチＳＷを
制御する１ビットのレジスタ５０と、Ａ／Ｄ変換器２お
よび極値リセット制御回路４０の制御を行い、さらにＡ
／Ｄ変換器２からの入力データなどを処理するＣＰＵ３
とにより構成されている。

【００５４】極値保持回路１０の構成は実施の形態１で
説明したピーク値を保持する図２の構成、図２の変形の
構成である図７の構成およびボトム値を保持する図８の
構成のいずれでもよい。また、極値リセット制御回路４
０の構成は実施の形態１で説明した図３で示した構成と
同一である。Ａ／Ｄ変換器２の構成は図には示していな
いが複数のアナログ信号を入力する複数の入力チャネル
と、それらの複数の入力チャネルのいずれか一つを選択
するセレクタと、セレクタにより選択された入力チャネ
ルから入力されるアナログ信号をＡ／Ｄ変換するＡ／Ｄ
変換器と、ＣＰＵ３の指令に基づいてセレクタおよびＡ
／Ｄ変換器を制御するＡ／Ｄ制御回路とにより構成され
ている。ここではＡ／Ｄ変換器２の入力チャネルは２チ
ャネルあるものとして説明する。

【００５５】スイッチＳＷの構成を図１０に示す。この
スイッチＳＷは接点Ａ１、Ａ２、共通端Ｂおよび制御端
Ｃの四つの端子と、インバータ１０１、ＮＭＯＳトラン
ジスタ１０２、１０４およびＰＭＯＳトランジスタ１０
３、１０５とにより構成されている。接点Ａ１はＮＭＯ
Ｓトランジスタ１０２の一方のソース／ドレインとＰＭ
ＯＳトランジスタ１０３の一方のソース／ドレインとに
接続されている。接点Ａ２はＮＭＯＳトランジスタ１０
４の一方のソース／ドレインとＰＭＯＳトランジスタ１
０５の一方のソース／ドレインとに接続されている。共
通端ＢはＮＭＯＳトランジスタ１０２の他方のソース／
ドレインと、ＰＭＯＳトランジスタ１０３の他方のソー
ス／ドレインと、ＮＭＯＳトランジスタ１０４の他方の
ソース／ドレインと、ＰＭＯＳトランジスタ１０５の他
方のソース／ドレインとに接続されている。制御端Ｃは
ＮＭＯＳトランジスタ１０２のゲートと、ＰＭＯＳトラ
ンジスタ１０５のゲートと、インバータ１０１の入力端
とに接続されている。インバータ１０１の出力端はＮＭ
ＯＳトランジスタ１０４のゲートと、ＰＭＯＳトランジ
スタ１０３のゲートとに接続されている。

【００５６】以上のように接続されているため、このス
イッチＳＷは制御端Ｃの電位が“Ｈ”レベルであるとＮ
ＭＯＳトランジスタ１０２とＰＭＯＳトランジスタ１０
３が共にオン状態となり接点Ａ１と共通端Ｂ間が導通状
態になる。また、ＮＭＯＳトランジスタ１０４とＰＭＯ
Ｓトランジスタ１０５が共にオフ状態であるので接点Ａ
２と共通端Ｂ間が遮断状態になる。制御端Ｃの電位が
“Ｌ”レベルであるとＮＭＯＳトランジスタ１０２とＰ
ＭＯＳトランジスタ１０３が共にオフ状態なるので接点
Ａ１と共通端Ｂ間が遮断状態になる。また、ＮＭＯＳト
ランジスタ１０４とＰＭＯＳトランジスタ１０５が共に
オン状態となり接点Ａ２と共通端Ｂ間が導通状態にな
る。

【００５７】図９において、入力ピンＡＩＮ１は極値保
持回路１０内のダイオードＤ１（図２または図７）のア
ノード側あるいはダイオードＤ２（図８）のカソード側
と、スイッチＳＷの接点Ａ１と接続されている。極値保
持回路１０内の極値保持線１９はＡ／Ｄ変換器２の第１
の入力チャネルに接続されている。入力ピンＡＩＮ２は
スイッチＳＷの接点Ａ２に接続されている。スイッチＳ
Ｗの共通端ＢはＡ／Ｄ変換器２の第２の入力チャネルに
接続されている。スイッチＳＷの制御端ＣはＣＰＵ３の
スイッチ制御指令５１により“１”、“０”が書き込ま
れるレジスタ５０の出力端と接続されている。これ以外
の接続である極値リセット制御回路４０とＣＰＵ３との
接続関係は実施の形態１と同様であるので説明を省略す
る。

【００５８】次に図９の動作について説明する。まず、
スイッチＳＷの接点Ａ２と共通端Ｂ間が導通状態になる
ように設定する。そのため、前もってＣＰＵ３がレジス
タ５０の内容を“０”とするスイッチ制御指令５１を実
行しておく。このようにスイッチＳＷを設定しておくこ
とにより、入力ピンＡＩＮ１からの信号は極値保持回路
１０を介してＡ／Ｄ変換器２の第１の入力チャネルに与
えられ、入力ピンＡＩＮ２からの信号は直接Ａ／Ｄ変換
器２の第２の入力チャネルに与えられるようになる。

【００５９】入力ピンＡＩＮ１からの信号を直接読み込
む必要のあるときは、ＣＰＵ３がレジスタ５０の内容を
“１”にするスイッチ制御指令５１を実行することによ
りスイッチＳＷを切り替え接点Ａ１と共通端Ｂ間が導通
状態になるように制御する。ＣＰＵ３がＡ／Ｄ変換起動
指令２１を実行することによりＡ／Ｄ変換器２は前もっ
て指定されていた第２の入力チャネル上の信号を取り込
みＡ／Ｄ変換が行われる。ＣＰＵ３はＡ／Ｄ変換動作の
完了後、データを読み込めばよい。これ以外の動作であ
る極値保持回路１０および極値リセット回路４０の動作
は実施の形態１と同様であるので説明を省略する。また
図４で示したタイミング図の動作も実施の形態１と同様
となるので説明は省略する。

【００６０】以上のように制御されるので、実施の形態
１と同様に、本実施の形態２のワンチップ極値検出装置
のＣＰＵ３は回転体が一回転する間にピーク値入力・判
定処理を一回を行えばよいので、ＣＰＵ負荷が大幅に軽
減できるという効果がある。

【００６１】なお、エンジンのノックセンサからの信号
を入力したワンチップ極値検出装置の例を説明したが、
入力ピンから入力された信号をＡ／Ｄ変換しながら時系
列的にＣＰＵに取り込み、取り込まれたデータをプログ
ラムにより処理し、ピーク値またはボトム値を得ている
ものであれば、どのような用途でも適用することができ
る。

【００６２】また、実施の形態１と同様に、非計測期間
中は極値リセット信号線１２の活性化状態が継続される
ようにしたので、極値保持回路１０内のキャパシタＣの
放電期間を長くすることができる。このことはキャパシ
タＣの放電を制御するＮＭＯＳトランジスタ１１のドラ
イブ能力を下げた小さなトランジスタサイズにする、あ
るいは抵抗となる素子を極値保持線１９と接地線との間
にＮＭＯＳトランジスタ１１に直列接続されるように挿
入することにより、放電の時定数を大きくし、キャパシ
タＣの放電電流を小さくすることによりノイズの発生を
抑えることができるという効果がある。

【００６３】さらに、極値保持回路１０の極値検出部１
３の構成として部品点数を減らすため図２および図７で
示したダイオードＤ１もしくは図８で示したダイオード
Ｄ２を使用しているが、ダイオードＤ１またはダイオー
ドＤ２の順方向電圧による電圧降下の影響でＣＰＵ３に
読み込まれる極値の値の精度が悪くなるという問題があ
る。その問題を解決するために、ＣＰＵ３でダイオード
Ｄ１またはダイオードＤ２の順方向電圧を知ることがで
きればＣＰＵ３に読み込まれた極値の値を補正すること
ができる。

【００６４】そのため、初めに入力ピンＡＩＮ１に一定
値の電位を与えておき、極値保持回路１０の極値保持線
１９の電位と、スイッチＳＷを切り替えて入力ピンＡＩ
Ｎ１に与えられている一定値の電位とをＡ／Ｄ変換器２
を介してＣＰＵ３に取り込み、読み込まれた二つの値の
差によりダイオードの順方向電圧を知ることができる。
その差の値を保存しておき、以降ＣＰＵ３が極値保持回
路１０の信号をＡ／Ｄ変換器２を介して読み込んだとき
に、その差の値で補正すれば測定精度を向上させること
ができる。

【００６５】一定の電位の与え方として外部から与える
のではなく、チップ内部に簡単な定電圧回路あるいは抵
抗分割により一定の電圧を発生する電圧生成回路を用意
し、その定電圧回路あるいは電圧生成回路からの出力を
ＣＰＵ３でオンオフ制御ができるスイッチ回路を介して
入力ピンＡＩＮ１に与えるようにしてもよい。

【００６６】また、入力ピンＡＩＮ１から入力される信
号と、入力ピンＡＩＮ２から入力される信号とを選択す
るスイッチＳＷを設け、選択された信号をＡ／Ｄ変換器
２の第２の入力チャネルに入力するようにしたので、入
力ピンＡＩＮ１からの信号が必要なときのみ入力ピンＡ
ＩＮ１からの信号を直接Ａ／Ｄ変換器２に入力し、それ
以外は入力ピンＡＩＮ２からの信号をＡ／Ｄ変換器２に
入力することができるので、入力ピンＡＩＮ１および入
力ピンＡＩＮ２から入力される信号の処理機能を通常の
Ａ／Ｄ変換器内蔵マイコンと同様に扱うこともできると
いう効果もある。

【００６７】実施の形態３．図１１に実施の形態３によ
るワンチップ極値検出装置の構成図を示す。ワンチップ
極値検出装置はマイコン５により実現され、マイコン５
はｎ個のアナログ信号を入力する入力ピンＡＩＮ１、Ａ
ＩＮ２、・・・、ＡＩＮｎと、ｎ個の入力ピンＡＩＮ
１、ＡＩＮ２、・・・、ＡＩＮｎに接続されたＧ１スイ
ッチ群５６と、Ｇ１スイッチ群５６により選択されたア
ナログ信号のピーク値またはボトム値である極値を検出
し、検出された極値を保持する極値保持回路１０と、ｎ
個の入力チャネルを持つＡ／Ｄ変換器２と、Ａ／Ｄ変換
器２の各入力チャネルに接続されたＧ２スイッチ群５７
と、極値保持回路１０内の極値を検出するための初期電
位を与えるタイミング信号を生成する極値リセット制御
回路４０と、Ｇ１スイッチ群５６内の各スイッチを制御
するｎビットのレジスタ５２と、Ｇ２スイッチ群５７内
の各スイッチを制御するｎビットのレジスタ５４と、Ａ
／Ｄ変換器２および極値リセット制御回路４０の制御を
行い、さらにＡ／Ｄ変換器２からの入力データなどを処
理するＣＰＵ３とにより構成されている。

【００６８】極値保持回路１０の構成は実施の形態１で
説明したピーク値を保持する図２の構成、図２の変形の
構成である図７の構成およびボトム値を保持する図８の
構成のいずれでもよい。また、極値リセット制御回路４
０の構成は実施の形態１で説明した図３で示した構成と
同一である。Ａ／Ｄ変換器２の構成は図には示していな
いがｎ個のアナログ信号を入力するｎ個の入力チャネル
と、それらのｎ個の入力チャネルのいずれか一つを選択
するセレクタと、セレクタにより選択された入力チャネ
ルから入力される信号をＡ／Ｄ変換するＡ／Ｄ変換器
と、セレクタおよびＡ／Ｄ変換器を制御するＡ／Ｄ制御
回路とにより構成されている。

【００６９】また、Ｇ１スイッチ群５６はｎ個のスイッ
チＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎにより構成さ
れ、Ｇ２スイッチ群５７はｎ個のスイッチＳＷ２１、Ｓ
Ｗ２２、・・・、ＳＷ２ｎにより構成されている。スイ
ッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎおよびスイ
ッチＳＷ２１、ＳＷ２２、・・・、ＳＷ２ｎの各々の内
部構成は実施の形態２で説明したスイッチＳＷの構成を
示す図１０と同一であるので内部構成、動作の説明は省
略する。

【００７０】ｎ個の入力ピンＡＩＮ１、ＡＩＮ２、・・
・、ＡＩＮｎはそれぞれＧ１スイッチ群５６内のｎ個の
スイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎの共通
端Ｂとそれぞれ接続されている。Ｇ１スイッチ群５６内
のｎ個のスイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１
ｎのそれぞれの接点Ａ１は極値入力信号線６０と接続さ
れ、その極値入力信号線６０は極値保持回路１０内のダ
イオードＤ１（図２または図７）のアノード側あるいは
ダイオードＤ２（図８）のカソード側と接続されてい
る。極値保持回路１０の出力である極値保持線１９はＧ
２スイッチ群５７内のｎ個のスイッチＳＷ２１、ＳＷ２
２、・・・、ＳＷ２ｎのそれぞれの接点Ａ１と互いに接
続されている。Ｇ１スイッチ群５６内のｎ個のスイッチ
ＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎのそれぞれの接
点Ａ２はＧ２スイッチ群５７内のｎ個のスイッチＳＷ２
１、ＳＷ２２、・・・、ＳＷ２ｎのそれぞれの接点Ａ２
と接続されている。

【００７１】Ｇ２スイッチ群５７内のｎ個のスイッチＳ
Ｗ２１、ＳＷ２２、・・・、ＳＷ２ｎのそれぞれの共通
端ＢはＡ／Ｄ変換器２の第１から第ｎまでのそれぞれの
入力チャネルに接続されている。Ｇ１スイッチ群５６内
のｎ個のスイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１
ｎのそれぞれの制御端Ｃはｎビットから成るレジスタ５
２のそれぞれのビットの出力端と接続されている。ま
た、レジスタ５２のそれぞれのビットはＣＰＵ３のＳＷ
１制御指令５３によりそれぞれ“１”または“０”が書
き込まれる。同様に、Ｇ２スイッチ群５７内のｎ個のス
イッチＳＷ２１、ＳＷ２２、・・・、ＳＷ２ｎのそれぞ
れの制御端Ｃはｎビットから成るレジスタ５４のそれぞ
れのビットの出力端と接続されている。また、レジスタ
５４のそれぞれのビットはＣＰＵ３のＳＷ２制御指令５
５によりそれぞれ“１”または“０”が書き込まれる。
これ以外の接続である極値リセット回路４０とＣＰＵ３
との接続関係は実施の形態１と同様であるので説明を省
略する。

【００７２】次に図１１の動作について説明する。例え
ば、Ｇ１スイッチ群５６内のスイッチＳＷ１１およびＧ
２スイッチ群５７内のスイッチＳＷ２１の各々において
接点Ａ１と共通端Ｂとの間が導通状態になるように、そ
して、その他のＧ１スイッチ群５６内のスイッチＳＷ１
２、・・・、ＳＷ１ｎとＧ２スイッチ群５７内のＳＷ２
２、・・・、ＳＷ２ｎの各々において接点Ａ２と共通端
Ｂとの間が導通状態になるようにＳＷ１制御指令５３お
よびＳＷ２制御指令５５を用いてレジスタ５２およびレ
ジスタ５４を設定しておく。

【００７３】このように設定しておくことにより、入力
ピンＡＩＮ１からの信号は極値保持回路１０を介してＡ
／Ｄ変換器２の第１の入力チャネルに与えられ、入力ピ
ンＡＩＮ２から入力ピンＡＩＮｎまでの信号はそれぞれ
直接Ａ／Ｄ変換器２の第２から第ｎまでの入力チャネル
に与えられるようになる。ＣＰＵ３が実行するプログラ
ムにより、入力ピンＡＩＮ１からの信号を直接読み込む
必要のあるときにＧ１スイッチ群５６内のスイッチＳＷ
１１およびＧ２スイッチ群５７内のスイッチＳＷ２１を
それぞれ切り替え、接点Ａ２と共通端Ｂ間が導通状態に
なるように制御すればよい。ＣＰＵ３がＡ／Ｄ変換起動
指令２１を実行することによりＡ／Ｄ変換器２は前もっ
て指定されている入力チャネル上の信号を取り込みＡ／
Ｄ変換が行われる。ＣＰＵ３はＡ／Ｄ変換動作の完了
後、データを読み込めばよい。

【００７４】ＣＰＵ３のＳＷ１制御指令５３を実行する
ことによりＧ１スイッチ群５６内のスイッチＳＷ１１、
ＳＷ１２、・・・、ＳＷ１ｎを、ＳＷ２制御指令５５を
実行することによりＧ２スイッチ群５７内のスイッチＳ
Ｗ２１、ＳＷ２２、・・・、ＳＷ２ｎを自在に制御でき
るレジスタ５２およびレジスタ５４を設けたので、入力
ピンＡＩＮ１からＡＩＮｎまでのいずれからの入力信号
でも極値保持回路１０の入力として指定でき、また、極
値保持回路１０の出力である極値保持線１９を任意のＡ
／Ｄ変換器２の入力チャネルに接続できるようにした。
さらに、入力ピンＡＩＮｍからＡ／Ｄ変換器２の入力チ
ャネルｍにバイパスする設定もできるようにした。ｍは
１〜ｎの任意の自然数である。これ以外の動作である極
値保持回路１０および極値リセット回路４０の動作は実
施の形態１と同様であるので説明を省略する。また図４
で示したタイミング図の動作も実施の形態１と同様とな
るので説明は省略する。

【００７５】以上のようにワンチップ極値検出装置を構
成したので、システム上、どの入力ピンＡＩＮｍをセン
サなどのどの外部モジュールに接続しても必要に応じて
極値保持回路１０を接続することができる。また、それ
ぞれの入力ピンＡＩＮｍをＡ／Ｄ変換器２のそれぞれの
入力チャネルｍにバイパスすることもできるので、入力
ピンＡＩＮ１、ＡＩＮ２、・・・ＡＩＮｎから入力され
る信号の処理機能を従来のＡ／Ｄ変換器内蔵マイコンと
同様にすることができるという利点もある。このように
したので、例えば、従来のＡ／Ｄ変換器内蔵マイコンを
搭載していたボードに本実施の形態３によるマイコン５
代わりに搭載することにより、従来のＡ／Ｄ変換器内蔵
マイコンとしても使用可能であるし、入力ピンＡＩＮ１
からＡＩＮｎまでに与えられる信号の中で任意の信号の
極値を検出するように動作させることも可能となるの
で、システム構成の自由度が増加するとともに、専用の
ボードを新たに製作する必要もないので開発負荷の軽減
につながるという効果もある。

【００７６】また、実施の形態１と同様に、本実施の形
態３のワンチップ極値検出装置のＣＰＵ３は回転体が一
回転する間にピーク値入力・判定処理を一回を行えばよ
いので、ＣＰＵ負荷が大幅に軽減できるという効果があ
る。

【００７７】なお、図４のタイミング図ではエンジンの
ノックセンサからの信号を入力したワンチップ極値検出
装置の例を説明したが、入力ピンから入力された信号を
Ａ／Ｄ変換しながら時系列的にＣＰＵに取り込み、取り
込まれたデータをプログラムにより処理し、ピーク値ま
たはボトム値を得ているものであれば、どのような用途
でも適用することができる。

【００７８】さらに、実施の形態１と同様に、非計測期
間中は極値リセット信号線１２の活性化状態が継続され
るようにしたので、極値保持回路１０内のキャパシタＣ
の放電期間を長くすることができる。このことはキャパ
シタＣの放電を制御するＮＭＯＳトランジスタ１１のド
ライブ能力を下げた小さなトランジスタサイズにする、
あるいは抵抗となる素子を極値保持線１９と接地線との
間にＮＭＯＳトランジスタ１１に直列接続されるように
挿入することにより、放電の時定数を大きくし、キャパ
シタＣの放電電流を小さくすることによりノイズの発生
を抑えることができるという効果がある。

【００７９】極値保持回路１０の極値検出部１３の構成
として部品点数を減らすため図２および図７で示したダ
イオードＤ１もしくは図８で示したダイオードＤ２を使
用しているが、ダイオードＤ１またはダイオードＤ２の
順方向電圧による電圧降下の影響でＣＰＵ３に読み込ま
れる極値の値の精度が悪くなるという問題がある。その
問題を解決するために、ＣＰＵ３でダイオードＤ１また
はダイオードＤ２の順方向電圧を知ることができればＣ
ＰＵ３に読み込まれた極値の値を補正することができ
る。

【００８０】そのため、初めにスイッチＳＷ１ｍおよび
スイッチＳＷ２ｍをそれぞれ接点Ａ１と共通端Ｂ間が導
通状態になるように設定し、入力ピンＡＩＮｍに一定値
の電位を与えておく。次に極値保持回路１０の出力であ
る極値保持線１９の電位と、スイッチＳＷ１ｍおよびス
イッチＳＷ２ｍを切り替えて入力ピンＡＩＮｍに与えら
れている一定値の電位とをＡ／Ｄ変換器２を介してＣＰ
Ｕ３に読み込む。ＣＰＵ３は読み込まれた二つの値の差
によりダイオードの順方向電圧を知ることができる。そ
の差の値を保存しておき、以降ＣＰＵ３が極値保持回路
１０の信号をＡ／Ｄ変換器２を介して読み込んだとき
に、その差の値で補正すれば測定精度を向上させること
ができる。

【００８１】一定の電位の与え方として外部から与える
のではなく、チップ内部に簡単な定電圧回路あるいは抵
抗分割により一定の電圧を発生する電圧生成回路を用意
し、その定電圧回路あるいは電圧生成回路からの出力を
ＣＰＵ３でオンオフ制御ができるスイッチ回路を介して
入力ピンＡＩＮｍに与えるようにしてもよい。

【００８２】

【発明の効果】第１の発明に係わるワンチップ極値検出
装置において、第１の入力ピンより入力された外部信号
の極値を検出する極値検出部と、極値を保持するキャパ
シタと、キャパシタに極値を検出するための初期電位を
与える半導体素子と、半導体素子のオン、オフを制御す
る制御信号を出力する制御回路を設け、制御回路はＣＰ
Ｕから第１の指令を受けることにより半導体素子をオン
状態からオフ状態にする制御信号を出力するとともに、
Ａ／Ｄ変換器はＣＰＵから第２の指令を受けることによ
りキャパシタに保持されている電位に対し、Ａ／Ｄ変換
動作を開始するように制御されるようにした。その結
果、従来のＡ／Ｄ変換器内蔵マイコンに少量のＨ／Ｗを
付加することにより極値の判断をプログラムで行う必要
がなくなるのでＣＰＵの負荷を大幅に軽減できるという
効果がある。

【００８３】第２の発明に係わるワンチップ極値検出装
置において、制御回路はＡ／Ｄ変換動作の完了以降に半
導体素子をオフ状態からオン状態にするように制御さ
れ、次の計測期間の開始を示すＣＰＵから第１の指令を
受けるまでの期間、半導体素子のオン状態を継続するよ
うに制御されるようにした。その結果、半導体素子のオ
ン状態の期間が長くなるように制御することも可能なの
で、キャパシタに極値を検出するための初期電位を与え
る期間を長くすることができ、初期電位を設定するとき
にキャパシタに流れる電流を小さくできる。それにより
ノイズの発生を抑えることができるという効果がある。

【００８４】第３の発明に係わるワンチップ極値検出装
置において、ＣＰＵのリセットを行う第１のリセット信
号を入力する第２の入力ピンをさらに備え、制御回路は
さらに第２の入力ピンより入力された第１のリセット信
号によってでも半導体素子をオンにする制御信号を出力
するようにしたので、電源投入後ただちにキャパシタの
初期化ができるという効果がある。さらに、ＣＰＵの第
１の指令を実行することにより半導体素子がオフ状態に
なるので、それ以降、任意の時間までの極値を検出する
使用法も可能となるという効果がある。

【００８５】第４の発明に係わるワンチップ極値検出装
置において、ＣＰＵのリセットを行う第２のリセット信
号を入力する第３の入力ピンと、第２のリセット信号と
は異なる第３のリセット信号を入力する第４の入力ピン
とをさらに備え、制御回路はさらに第４の入力ピンより
入力された第３のリセット信号によってでも半導体素子
をオンにする制御信号を出力するようにしたので、ソフ
トウェアを介さずに外部の判断でもキャパシタの電位を
初期化することができるので、ワンチップ極値検出装置
を搭載したボードやシステムの自由度が増すという効果
がある。

【００８６】第５の発明に係わるワンチップ極値検出装
置において、制御回路はさらにＣＰＵの第３の指令によ
ってでも半導体素子をオンにする制御信号を出力するこ
とができるようにしたので、ワンチップ極値検出装置内
のＣＰＵが実行するソフトウェアの判断によってでも改
めてキャパシタの電位を初期化し、その後直ちに信号の
極値を検出する使用法も可能になるという効果がある。

【００８７】第６の発明に係わるワンチップ極値検出装
置において、第１の入力ピンより入力された外部信号を
一方の入力端に入力し、キャパシタに保持されている信
号を他方の入力端に入力し、制御端に入力された選択信
号に基づいて選択するセレクタと、ＣＰＵの第４の指令
により書き込まれ、書き込まれたデータに基づいて選択
信号を出力する第１のレジスタとをさらに設けるように
した。その結果、Ａ／Ｄ変換器を増やさずに外部信号
と、その外部信号の極値との両方をＡ／Ｄ変換器の入力
することができるとともに、外部信号を入力するように
セレクタを設定すれば、通常のＡ／Ｄ変換器内蔵マイコ
ンと同様に扱うことができるという利点がある。

【００８８】第７の発明に係わるワンチップ極値検出装
置において、極値検出部およびＡ／Ｄ変換器の間を接続
する信号線とキャパシタとの間に挿入され、制御端に与
えられたスイッチ制御信号によりオン、オフが制御され
るスイッチ回路と、スイッチ回路の制御端に与えられ、
ＣＰＵの第５の指令により書き込まれ、書き込まれたデ
ータに応答してスイッチ制御信号を出力する第２のレジ
スタとをさらに設けるようにした。その結果、Ａ／Ｄ変
換器を増やさずに外部信号と、その外部信号の極値の信
号とのいずれかを必要に応じてＡ／Ｄ変換器の入力にす
ることができ、通常のＡ／Ｄ変換器内蔵マイコンとして
も利用することができるという効果がある。

【００８９】第８の発明に係わるワンチップ極値検出装
置において、Ａ／Ｄ変換器は複数の入力信号をそれぞれ
入力する複数の入力チャネルを有し、この複数の入力チ
ャネルのいずれか一つを選択し、選択された入力チャネ
ルに入力された入力信号をＡ／Ｄ変換し、キャパシタに
保持されている信号を複数の入力チャネルの内の所定の
入力チャネルに入力し、第１の入力ピンより入力された
外部信号を複数の入力チャネルの内の所定の入力チャネ
ル以外のいずれか一つに入力するようにした。その結
果、第１の入力ピンに入力された信号の極値と、任意の
タイミングで第１の入力ピンに入力されている信号その
ものの電位を知ることができるという効果がある。

【００９０】第９の発明に係わるワンチップ極値検出装
置において、複数の入力ピンに対応して設けられ、複数
の第１のスイッチ制御信号をそれぞれ受け、各々は、対
応する入力ピンに入力された外部信号を入力する共通端
と、対応する第１のスイッチ制御信号に基づいて共通端
に入力された外部信号を、そのいずれか一つから出力す
る第１および第２の接点とを有し、第１の接点には第１
の信号線が接続される第１のスイッチ群内の複数のスイ
ッチと、第１のスイッチ群内の複数のスイッチに対応し
て設けられ、複数の第２のスイッチ制御信号をそれぞれ
受け、各々は、第２の信号線が接続された第１の接点
と、第１のスイッチ群内の対応するスイッチの第２の接
点と、対応する第２のスイッチ制御信号に基づき第１お
よび第２の接点の内のいずれか一つに入力された信号を
選択して出力するための共通端とを有する第２のスイッ
チ群内の複数のスイッチと、第１の信号線に出力された
信号の極値を検出する極値検出部と、極値検出部により
検出された極値を保持するとともに、第２の信号線に接
続されているキャパシタと、オン状態のときにキャパシ
タに極値を検出するための初期電位を与える半導体素子
と、半導体素子のオン、オフを制御する制御信号を出力
する制御回路と、複数の入力チャネルを有し、選択され
た入力チャネルに入力された信号をＡ／Ｄ変換するＡ／
Ｄ変換器と、ＣＰＵとを備え、制御回路はＣＰＵから第
１の指令を受けることにより半導体素子をオン状態から
オフ状態にする制御信号を出力するとともに、Ａ／Ｄ変
換器はＣＰＵから第２の指令を受けることによりキャパ
シタに保持されている電位に対し、Ａ／Ｄ変換動作を開
始されるようにした。その結果、従来のＡ／Ｄ変換器内
蔵マイコンに少量のＨ／Ｗを付加することにより極値の
判断をプログラムで行う必要がなくなるのでＣＰＵの負
荷を大幅に軽減できるという効果がある。さらに、極値
保持回路の入力となる入力ピンおよび極値保持回路の出
力を与えるＡ／Ｄ変換器の入力チャネルを自由に設定で
きるので、ワンチップ極値検出装置を搭載したボードや
システムの自由度が増すという効果がある。

【００９１】第１０の発明に係わるワンチップ極値検出
装置において、制御回路はＡ／Ｄ変換動作の完了以降に
半導体素子をオフ状態からオン状態にするように制御さ
れ、次の計測期間の開始を示すＣＰＵから第１の指令を
受けるまでの期間、半導体素子のオン状態を継続するよ
うに制御されるようにした。その結果、半導体素子のオ
ン状態の期間が長くなるように制御することも可能なの
で、キャパシタに極値を検出するための初期電位を与え
る期間を長くすることができ、初期電位を設定するとき
にキャパシタに流れる電流を小さくできる。それにより
ノイズの発生を抑えることができるという効果がある。

【００９２】第１１の発明に係わるワンチップ極値検出
装置において、極値検出部はピーク値を検出するダイオ
ードを含むとともに、半導体素子のオンオフ端の一方が
キャパシタと接続され、半導体素子のオンオフ端の他方
が接地線と接続されるようにしたので、少ない部品でピ
ーク値を保持できるようになるという効果がある。

【００９３】第１２の発明に係わるワンチップ極値検出
装置において、極値検出部はボトム値を検出するダイオ
ードを含むとともに、半導体素子のオンオフ端の一方が
キャパシタと接続され、半導体素子のオンオフ端の他方
が電源線と接続されるようにしたので、少ない部品でボ
トム値を保持できるようになるという効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態１によるワンチップ極値
検出装置の構成図である。

【図２】 図１、図９および図１１のピーク値を保持す
る極値保持回路１０の構成図である。

【図３】 図１、図９および図１１の極値リセット制御
回路４０の構成図である。

【図４】 本発明の実施の形態１によるワンチップ極値
検出装置の動作を説明するタイミング図である。

【図５】 本発明の実施の形態１によるワンチップ極値
検出装置のソフトウェアの動作を説明するフローチャー
トである。

【図６】 本発明の実施の形態１の利用形態を変形した
ときのワンチップ極値検出装置の動作を説明するタイミ
ング図である。

【図７】 図１、図９および図１１のピーク値を保持す
る別の極値保持回路１０の構成図である。

【図８】 図１、図９および図１１のボトム値を保持す
る極値保持回路１０の構成図である。

【図９】 本発明の実施の形態２によるワンチップ極値
検出装置の構成図である。

【図１０】 図９、図１１のスイッチＳＷの構成図であ
る。

【図１１】 本発明の実施の形態３によるワンチップ極
値検出装置の構成図である。

【図１２】 従来のピーク値検出装置の構成図である。

【図１３】 従来のピーク値検出装置のソフトウェアの
動作を説明するフローチャートである。

【図１４】 従来のピーク値検出装置のソフトウェアの
動作を説明するフローチャートである。

【符号の説明】

２ Ａ／Ｄ変換器 ３ ＣＰＵ １０ 極値保持回路 １１ ＮＭＯＳトランジスタ １３ 極値検出部 １４ ＰＭＯＳトランジスタ ２０ セレクタ ２１ Ａ／Ｄ変換起動指令 ３０、１１２ レジスタ ４０ 極値リセット制御回路 ４３ 極値リセット制御指令 ４４ 極値リセット指令 ５６ Ｇ１スイッチ群 ５７ Ｇ２スイッチ群 １１１ スイッチ制御指令 １１４ スイッチ回路 ＡＩＮ、ＡＩＮ１〜ＡＩＮｎ、ＲＳＴ１、ＲＳＴ２ 入
力ピン Ｃ キャパシタ Ｄ１、Ｄ２ ダイオード ＳＷ、ＳＷ１１〜ＳＷ１ｎ、ＳＷ２１〜ＳＷ２ｎ スイ
ッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 由和 東京都港区浜松町二丁目４番１号 三菱電 機セミコンダクタシステム株式会社内 Ｆターム(参考） 2G035 AA08 AA13 AB04 AB13 AC05 AC21 AC22 AD03 AD04 AD17 AD28 AD45 AD65

Claims (12)

【特許請求の範囲】
1. 【請求項１】 外部信号を入力する第１の入力ピンと、 前記第１の入力ピンより入力された前記外部信号の極値
   を検出する極値検出部と、 前記極値検出部により検出された極値を保持するキャパ
   シタと、 前記キャパシタに接続されており、オン状態のときに前
   記キャパシタに極値を検出するための初期電位を与える
   半導体素子と、 前記半導体素子の制御端に与えられ、前記半導体素子の
   オン、オフを制御する制御信号を出力する制御回路と、 前記キャパシタに保持されている電位をデジタル値に変
   換するＡ／Ｄ変換器と、 前記制御回路および前記Ａ／Ｄ変換器を制御するととも
   に、前記Ａ／Ｄ変換器から出力されたデジタル値を受け
   るＣＰＵとを備え、 前記制御回路は前記ＣＰＵから第１の指令を受けること
   により前記半導体素子をオン状態からオフ状態にする前
   記制御信号を出力するとともに、 前記Ａ／Ｄ変換器は前記ＣＰＵから第２の指令を受ける
   ことにより前記キャパシタに保持されている電位に対
   し、Ａ／Ｄ変換動作を開始するように制御されているこ
   とを特徴とするワンチップ極値検出装置。
2. 【請求項２】 外部信号の極値を検出する必要のある計
   測期間と前記外部信号の極値を検出する必要のない非計
   測期間とがあり、前記計測期間はＣＰＵからの第１の指
   令を受けることにより開始され、Ａ／Ｄ変換動作の完了
   に応答して終了するとともに、 制御回路はＡ／Ｄ変換動作の完了以降に半導体素子をオ
   フ状態からオン状態にするように制御され、次の計測期
   間の開始を示す前記ＣＰＵから前記第１の指令を受ける
   までの期間、前記半導体素子のオン状態を継続するよう
   に制御されていることを特徴とした請求項１記載のワン
   チップ極値検出装置。
3. 【請求項３】 ＣＰＵのリセットを行う第１のリセット
   信号を入力する第２の入力ピンをさらに備え、 制御回路はさらに前記第２の入力ピンより入力された前
   記第１のリセット信号によってでも半導体素子をオンに
   する制御信号を出力することを特徴とした請求項１また
   は請求項２記載のワンチップ極値検出装置。
4. 【請求項４】 ＣＰＵのリセットを行う第２のリセット
   信号を入力する第３の入力ピンと、 前記第２のリセット信号とは異なる第３のリセット信号
   を入力する第４の入力ピンとをさらに備え、 制御回路はさらに前記第４の入力ピンより入力された前
   記第３のリセット信号によってでも半導体素子をオンに
   する制御信号を出力することを特徴とした請求項１また
   は請求項２記載のワンチップ極値検出装置。
5. 【請求項５】 制御回路はさらにＣＰＵの第３の指令に
   よってでも半導体素子をオンにする制御信号を出力する
   ことを特徴とした請求項１または請求項２記載のワンチ
   ップ極値検出装置。
6. 【請求項６】 第１の入力ピンより入力された外部信号
   を一方の入力端に入力し、キャパシタに保持されている
   信号を他方の入力端に入力し、制御端に入力された選択
   信号に基づいて前記入力端に入力されたいずれか一方の
   信号を選択し、選択された信号をＡ／Ｄ変換器の入力端
   に与えるセレクタと、 ＣＰＵの第４の指令により書き込まれ、書き込まれたデ
   ータに基づいて前記選択信号を出力する第１のレジスタ
   とをさらに設けたことを特徴とする請求項１ないし請求
   項５のいずれか一項記載のワンチップ極値検出装置。
7. 【請求項７】 極値検出部およびＡ／Ｄ変換器の間を接
   続する信号線とキャパシタとの間に挿入され、制御端に
   与えられたスイッチ制御信号によりオン、オフが制御さ
   れるスイッチ回路と、 前記スイッチ回路の制御端に与えられ、ＣＰＵの第５の
   指令によりデータが書き込まれ、その書き込まれたデー
   タに応答して前記スイッチ制御信号を出力する第２のレ
   ジスタとをさらに設けたことを特徴とする請求項１ない
   し請求項５のいずれか一項記載のワンチップ極値検出装
   置。
8. 【請求項８】 Ａ／Ｄ変換器は複数の入力信号をそれぞ
   れ入力する複数の入力チャネルを有し、この複数の入力
   チャネルのいずれか一つを選択し、選択された入力チャ
   ネルに入力された入力信号をＡ／Ｄ変換し、キャパシタ
   に保持されている信号を前記複数の入力チャネルの内の
   所定の入力チャネルに入力し、第１の入力ピンより入力
   された外部信号を前記複数の入力チャネルの内の前記所
   定の入力チャネル以外のいずれか一つに入力したことを
   特徴とする請求項１ないし請求項５のいずれか一項記載
   のワンチップ極値検出装置。
9. 【請求項９】 複数の外部信号をそれぞれ入力する複数
   の入力ピンと、 前記複数の入力ピンに対応して設けられ、複数の第１の
   スイッチ制御信号をそれぞれ受け、各々は、対応する入
   力ピンに入力された外部信号を入力する共通端と、対応
   する第１のスイッチ制御信号に基づいて前記共通端に入
   力された外部信号を、そのいずれか一つから出力する第
   １および第２の接点とを有し、前記第１の接点には第１
   の信号線が接続される第１のスイッチ群内の複数のスイ
   ッチと、 前記第１のスイッチ群内の複数のスイッチに対応して設
   けられ、複数の第２のスイッチ制御信号をそれぞれ受
   け、各々は、第２の信号線が接続された第１の接点と、
   前記第１のスイッチ群内の対応するスイッチの前記第２
   の接点と、対応する第２のスイッチ制御信号に基づき前
   記第１および第２の接点の内のいずれか一つに入力され
   た信号を選択して出力するための共通端とを有する第２
   のスイッチ群内の複数のスイッチと、 前記第１の信号線に出力された信号の極値を検出する極
   値検出部と、 前記極値検出部により検出された極値を保持するととも
   に、前記第２の信号線に接続されているキャパシタと、 前記キャパシタに接続されており、オン状態のときに前
   記キャパシタに極値を検出するための初期電位を与える
   半導体素子と、 前記半導体素子の制御端に与えられ、前記半導体素子の
   オン、オフを制御する制御信号を出力する制御回路と、 前記第２のスイッチ群内の各スイッチの共通端より出力
   される複数の信号をそれぞれ入力する複数の入力チャネ
   ルを有し、この複数の入力チャネルのいずれか一つを選
   択し、選択された入力チャネルに入力された信号をＡ／
   Ｄ変換するＡ／Ｄ変換器と、 前記制御回路、前記Ａ／Ｄ変換器、前記複数の第１のス
   イッチ制御信号および前記複数の第２のスイッチ制御信
   号を制御するとともに前記Ａ／Ｄ変換器から出力された
   デジタル値を受ける前記ＣＰＵとを備え、 前記制御回路は前記ＣＰＵから第１の指令を受けること
   により前記半導体素子をオン状態からオフ状態にする前
   記制御信号を出力するとともに、 前記Ａ／Ｄ変換器は前記ＣＰＵから第２の指令を受ける
   ことにより前記キャパシタに保持されている電位に対
   し、Ａ／Ｄ変換動作を開始するように制御されているこ
   とを特徴とするワンチップ極値検出装置。
10. 【請求項１０】 極値検出部に入力される外部信号の極
    値を検出する必要のある計測期間と前記外部信号の極値
    を検出する必要のない非計測期間とがあり、前記計測期
    間はＣＰＵからの第１の指令を受けることにより開始さ
    れ、Ａ／Ｄ変換動作の完了に応答して終了するととも
    に、制御回路はＡ／Ｄ変換動作の完了以降に半導体素子
    をオフ状態からオン状態にするように制御され、次の計
    測期間の開始を示す前記ＣＰＵから前記第１の指令を受
    けるまでの期間、前記半導体素子のオン状態を継続する
    ように制御されていることを特徴とした請求項９記載の
    ワンチップ極値検出装置。
11. 【請求項１１】 極値検出部はピーク値を検出するダイ
    オードを含むとともに、半導体素子のオンオフ端の一方
    がキャパシタと接続され、前記半導体素子のオンオフ端
    の他方が接地線と接続されていることを特徴とする請求
    項１ないし請求項１０のいずれか一項記載のワンチップ
    極値検出装置。
12. 【請求項１２】 極値検出部はボトム値を検出するダイ
    オードを含むとともに、半導体素子のオンオフ端の一方
    がキャパシタと接続され、前記半導体素子のオンオフ端
    の他方が電源線と接続されていることを特徴とする請求
    項１ないし請求項１０のいずれか一項記載のワンチップ
    極値検出装置。