JP2000269785A - ディジタルフィルタ、復調回路、およびそれを用いた無線端末装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＤＣから出力までのハード量を最小とする
ことができるディジタルフィルタ、復調回路、およびそ
れを用いた無線端末装置を提供する。 【解決手段】 ＲＦ部、ベースバンドアナログ部、ベー
スバンド信号処理部、ベースバンドソフト部などから構
成されるＧＳＭ無線端末装置であって、ベースバンドア
ナログ部の復調回路にはマルチレートフィルタ１７，１
８が設けられ、プレフィルタの次数とＲＣの時定数が大
きくなること、全体のハード量が多くなることの理由か
ら、ＦＩＲフィルタ（１）１７ａ，１８ａ−１／１２デ
シメータ（１）１７ｂ，１８ｂ−ＦＩＲフィルタ（２）
１７ｃ，１８ｃ−１／２デシメータ（２）１７ｄ，１８
ｄの接続において、フィルタ処理後に速度変換を実行す
る設計１の手法がとられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルフィル
タ技術に関し、特にＧＳＭ（Global System forMobile
communication）システム用復調側ディジタルフィルタ
の設計において、ＡＤ変換器（ＡＤＣ：Analog-to-Digi
tal Converter ）から出力までのハード量が最小となる
ハード構成に好適なディジタルフィルタ、復調回路、お
よびそれを用いた無線端末装置に適用して有効な技術に
関する。

【０００２】

【従来の技術】たとえば、本発明者が検討した技術とし
て、ＧＳＭシステムは、世界に先駆けて欧州のディジタ
ル移動体通信用として８００ＭＨｚ帯で標準化され、後
に英国の新規オペレータが中心になって1.９ＧＨｚ帯の
システムとして開発が進み、近年では全世界のディジタ
ル移動体通信システムの３５％強のシェアを有するデフ
ァクトスタンダードであると考えられる。

【０００３】このＧＳＭシステム用の復調側ＦＩＲ（Fi
nite Impulse Response ）フィルタは２８８−ｔａｐで
構成し、デシメータの後に接続される技術などが考えら
れる。このような復調側ＦＩＲフィルタは、隣接チャネ
ル信号を抑圧し、かつ位相特性は直線位相特性であるこ
とが要求される。

【０００４】なお、このようなＧＳＭシステム用の復調
側ＦＩＲフィルタに関する技術としては、たとえば平成
７年３月３０日、丸善株式会社発行の「ディジタル信号
処理の基礎」に記載される技術などが挙げられる。

【０００５】

【発明が解決しようとする課題】ところで、前記のよう
なＧＳＭシステム用の復調側ＦＩＲフィルタにおいて
は、２８８−ｔａｐで構成され、デシメータの後に接続
されるために、最低、２８８個のレジスタと加減算器が
必要となり、ハード的に大きくなることが考えられる。

【０００６】そこで、本発明の目的は、ＦＩＲフィルタ
とデシメータとの接続関係に着目し、ＦＩＲフィルタを
デシメータの前に設けることで、ＡＤＣから出力までの
ハード構成におけるハード量を最小とすることができる
ディジタルフィルタ、復調回路、およびそれを用いた無
線端末装置を提供するものである。

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【０００９】すなわち、本発明によるディジタルフィル
タは、入力されるディジタル信号レートから所定の信号
レートへ変換するマルチレートフィルタからなるもので
あり、１段または複数段に縦続接続され、たとえば第１
のＦＩＲフィルタの配置をＡＤＣの直後に配置し、この
第１のＦＩＲフィルタの後に動作周波数変換用の第１の
デシメータを配置し、さらにこの第１のデシメータの直
後に第２のＦＩＲフィルタを配置し、この第２のＦＩＲ
フィルタの後にデータ転送速度になる第２のデシメータ
を配置するものである。

【００１０】この構成において、特に、１）ＡＤＣの直
後にフィルタを配置することにより、ディジタルフィル
タのハード量を低減する、２）復調に要求される隣接チ
ャネル信号抑圧と直線位相特性を有する伝達関数を第
１、第２のＦＩＲフィルタの従属構成で実現する、３）
このような伝達関数設計により、ＡＤＣのプレフィルタ
に対する減衰特性をサンプリング周波数の漏れノイズ低
減の役割とすることができ、プレフィルタの有すべき総
ＲＣの時定数を小さくする、４）位相直線特性を有する
ＦＩＲフィルタの実現手法を提供する、ようにしたもの
である。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１２】図１は本発明の一実施の形態であるＧＳＭ
無線端末装置を示す概略ブロック図、図２は本実施の形
態のＧＳＭ無線端末装置において、復調回路を示すブロ
ック図、図３は復調回路のレベル配分を示す説明図、図
４(a),(b) は復調回路の信号処理を示す説明図、図５
(a) 〜(d) はＦＩＲフィルタの基本概念を示す説明図、
図６はＦＩＲフィルタを示す構成図、図７はデータ速度
変換過程での情報量を示す説明図、図８(a),(b) はハー
ド設計の比較を示すブロック図、図９(a),(b) はハード
量比較を示す説明図、図１０および図１１は設計結果と
しての伝達関数の係数と周波数特性を示す説明図であ
る。

【００１３】まず、図１により、本実施の形態のＧＳＭ
無線端末装置の概略ブロック構成を説明する。

【００１４】本実施の形態のＧＳＭ無線端末装置は、た
とえばアンテナに接続されるＲＦ（Radio Frequency ）
部１と、このＲＦ部１に接続されるベースバンドアナロ
グ部２と、このベースバンドアナログ部２に接続される
ベースバンド信号処理部３と、このベースバンド信号処
理部３のベースバンドソフト部４などから構成され、ベ
ースバンドアナログ部２にはＲＦ部１を制御するための
ＲＦ制御回路５、本発明の特徴となる、受信のための復
調回路６、送信のための変調回路７、スピーカ、マイク
などに接続されるアナログ前処理回路８などが設けられ
ている。

【００１５】復調回路６は、たとえば図２に示すよう
に、一対の、差動変換回路１１，１２、プレフィルタ１
３，１４、ＡＤＣ１５，１６およびマルチレートフィル
タ１７，１８と、オフセットキャンセル１９と、ＲＳＳ
Ｉ２０などから構成され、プレフィルタ１３，１４から
マルチレートフィルタ１７，１８までの信号処理、特に
ＧＳＭ無線端末装置に適したマルチレートフィルタ１
７，１８の伝達関数の設計手法が特徴となっている。

【００１６】この復調回路６においては、ＲＦ部１から
差動信号となったＩ信号とＩＢ信号、Ｑ信号とＱＢ信号
がそれぞれ差動変換回路１１，１２に入力され、この差
動変換回路１１，１２で振幅が２倍のＩ信号、Ｑ信号と
なる。プレフィルタ１３，１４では、Ｉ／Ｑ信号からＡ
ＤＣ１５，１６のナイキスト周波数以下の信号を透過
し、ＡＤＣ１５，１６はこのＩ／Ｑ信号をディジタル変
換する。マルチレートフィルタ１７，１８は、このディ
ジタル信号からＧＭＳＫベースバンド変調信号のみを透
過する。つまり、復調処理の前処理を実行するのが、こ
の復調回路６の役割である。

【００１７】ＧＳＭ無線端末装置のシステムが高速移動
通信システムであり、ＰＨＳシステムは低速移動通信シ
ステムである点が最大の相違点である。この相違が、ア
ンテナ入力信号の状態に大きく影響し、Ｉ／Ｑ信号、Ｉ
Ｂ／ＱＢ信号からＧＭＳＫベースバンド変調信号を抽出
するマルチレートフィルタ１７，１８の役割を異なるも
のとしている。

【００１８】ＰＨＳシステムでのベースバンド復調回路
は、ＡＤＣ１５，１６とマルチレートフィルタ１７，１
８を必要としない完全ディジタル位相検波で、位相復調
回路を実現できる。これは、ベースバンド入力信号に隣
接チャネル信号がほとんど混入しない状態にＲＦ部１で
処理することができる電波状態のためである。ＧＳＭ無
線端末装置のシステムでのベースバンド入力信号には隣
接チャネル信号が混入しており、その信号レベルが自チ
ャネルの信号レベルより大きくなる状態も存在する。こ
の隣接チャネル信号を十分に減衰させ、かつ位相歪みを
ＧＭＳＫベースバンド変調信号に与えない処理をマルチ
レートフィルタ１７，１８で実現する必要がある。この
復調回路６での前処理がＧＳＭ無線端末装置のシステム
とＰＨＳシステムの相違である。

【００１９】ＲＳＳＩ２０は（Ｉ＾２＋Ｑ＾２）演算に
より、受信信号レベルを算出し、ＲＦ部１でのＡＧＣコ
ントロール制御信号を出力する。この（Ｉ＾２＋Ｑ＾
２）演算式における“＾”は累乗を示す。

【００２０】次に、図３、図４により、復調回路６のレ
ベル配分と信号処理を説明する。

【００２１】図３のレベル配分は、下記の背景から決定
している。ＲＦ部１の出力信号には、ベースバンド基準
レベルに対しノイズとなる隣接チャネル信号の最大レベ
ルはαｄＢとなる場合がある。これに対し、ＧＭＳＫ変
調信号の最小レベルは、基準レベルに対しγｄＢに達す
る。

【００２２】ベースバンドアナログ部２は、プレフィル
タ１３，１４とＡＤＣ１５，１６があり、ここで発生す
るオフセットをキャンセルしたＩ／Ｑ信号を出力しなけ
れば、正確な位相情報を算出できない。このオフセット
キャンセル１９はマルチレートフィルタ１７，１８の出
力でオフセットを算出し、ディジタル的に減算すること
で実現している。このオフセットキャンセル１９のため
に、全体のダイナミックレンジに対し、βｄＢの調整範
囲を設定している。

【００２３】ＧＭＳＫ変調の理論Ｃ／Ｎ特性からビット
エラー率１０＾（−６）点における劣化をある値以内に
抑えるためには、信号対ノイズ比をηｄＢ以上確保する
必要がある。

【００２４】以上のレベル配分とＬＳＩ化に対するマー
ジンとしてσｄＢを配分する設計として、ＡＤＣ１５，
１６のノイズレベルは、隣接チャネル信号の過負荷も含
めれば（α＋β＋γ＋η＋σ）ｄＢを実現する設計とし
ている。

【００２５】本実施の形態においては、１）サンプリン
グ周波数6.５ＭＨｚ、２）２次ΔΣ方式、３）量子化３
ビット、に設定している。

【００２６】図４(a) より、復調回路６の信号処理は、
サンプリング周波数6.５ＭＨｚのディジタルデータから
0.２７０ＭＨｚのデータに変換される。このデータ速度
変換の過程で、図４(b) に示すように、第１隣接チャネ
ル以上の妨害波信号を除去することがマルチレートフィ
ルタ１７，１８によるフィルタ処理の役割である。速度
変換とフィルタ処理を同時に実行する上で注意すること
は、処理過程でノイズをベースバンド帯域へ折り返さな
いようにマルチレートフィルタ１７，１８の周波数特性
を設計することにある。また、復調回路６のマルチレー
トフィルタ１７，１８は、変調回路７と同様、ベースバ
ンド帯域の信号に対して位相歪みを最小にすることが求
められる。

【００２７】すなわち、復調回路６用のマルチレートフ
ィルタ１７，１８への要求機能と特長は、１）速度変
換、２）隣接チャネル信号の減衰、３）ノイズ折り返し
除去、４）最小位相歪み、にまとめることができる。

【００２８】次に、図５により、マルチレートフィルタ
１７，１８を構成するＦＩＲフィルタの基本設計におい
て、前記したＦＩＲフィルタを実現するにあたり、理想
ＬＰＦ特性を考察する。

【００２９】理想ＬＰＦ特性の時間領域への変換結果
は、ｓｉｎ（ｘ）／ｘを包絡線とする原点に対称な関数
である。この原点に対称な特性が、伝達関数で位相特性
歪みを最小にできる特長を有する。位相特性歪みを最小
にするとは、自由空間と同等の位相特性、すなわち直線
位相ＦＩＲフィルタを実現することを意味する。この特
長をＦＩＲフィルタの伝達関数Ｆ（ｚ）で表現すると式
（１）〜（５）となる。

【００３０】 Ｆ（ｚ）＝Σｆ（ｎ）ｚ＾（−ｎ） 式（１） ただし、Σ：ｎ＝０〜（Ｎ−１）の加算を意味する。

【００３１】式（１）の係数ｈ（ｎ）に対して、下記の
４通りの場合に、直線位相ＦＩＲフィルタを実現でき
る。

【００３２】 ケース１；Ｎが奇数であり、偶対称ｆ（ｎ）＝ｆ（Ｎ−ｎ−１） 式（２） ケース２；Ｎが偶数であり、偶対称ｆ（ｎ）＝ｆ（Ｎ−ｎ−１） 式（３） ケース３；Ｎが奇数であり、奇対称ｆ（ｎ）＝−ｆ（Ｎ−ｎ−１） 式（４） ケース４；Ｎが偶数であり、奇対称ｆ（ｎ）＝−ｆ（Ｎ−ｎ−１） 式（５） 理想ＬＰＦの時間軸波形は、図５(b) に示すように式
（６）で表現される。

【００３３】 ｆ（ｔ）＝（ωｃ／π）×ｓｉｎ（ωｃｔ）／（ωｃｔ） 式（６） このｆ（ｔ）を離散時間表現したものがｆ（ｎ）であ
り、式（２）〜（５）に一致させることは時間軸上で
（Ｎ−１）／２シフトすることで実現できる。このｆ
（ｎ）は、フーリエ変換係数に一致する。

【００３４】ここで、ＦＩＲフィルタの速度変換の最終
サンプリング角周波数ωｓを基準に、ＦＩＲフィルタの
入力周波数がｍ倍の帯域とした場合、離散化されたｆ
（ｎ）、すなわちフーリエ変換係数Ｃｎは式（７）とな
る。

【００３５】 ωｃ＝ωｓ／ｍ＝２πｆｓ／ｍ、ｔ＝ｎＴ Ｃｎ（ｍ）＝２（ｆｓ／ｍ）×ｓｉｎ（（２πｆｓ／ｍ）ｎＴ） ／〔（２πｆｓ／ｍ）ｎＴ〕 Ｃ０（ｍ）＝２（ｆｓ／ｍ）で正規化して Ｃｎ（ｍ）＝ｓｉｎ（２πｎ／ｍ）／（２πｎ／ｍ） 式（７） ただし、ｎ：整数≧０、ｍ：整数≧２、ｆｓＴ＝１であ
る。

【００３６】本実施の形態の直線位相ＦＩＲフィルタの
設計では、係数個数を奇数とするケース１を適用する。

【００３７】次に、図６、図７により、ＦＩＲフィルタ
の最適化設計手法を説明する。

【００３８】図６の直線位相ＦＩＲフィルタの機能図で
具体的なハード化には、係数の有限語長化が必要であ
る。図６において、直線位相ＦＩＲフィルタは、入力を
遅延する複数の遅延器２１、これらの遅延された信号を
乗算する複数の乗算器２２、乗算器の出力を加算する加
算器２３からなる機能構成で表すことができる。

【００３９】この有限語長を検討する場合、ＦＩＲフィ
ルタの入出力での情報量を考慮することで、係数の有限
語長最適化に関し、簡便な手法を提供可能となる。この
手法は、ＤＳＰのプログラミング最適化にも適用可能と
考える。

【００４０】情報量として、ここでは次にように定義す
る。

【００４１】 情報量（ｂｉｔ）≧データ（ｂｉｔ）＋ｉｎｄ２（伝送（転送）速度 ／基準速度） 式（８） なお、ｉｎｄ２とは、２＾ｍ＝［ａ］となるｍを示す関
数である。［ ］：ガウス記号である。

【００４２】 ｉｎｄ２（ｘ）＝［ｌｏｇ２（ｘ）］ 式（９） とも記述できる。

【００４３】式（８）を復調回路６に適用した場合が図
７である。マルチレートフィルタ１７，１８のフィルタ
処理（演算）による情報量の増加がないと考えた場合、
ＡＤＣ１５，１６の出力の情報量は保存され、マルチレ
ートフィルタ１７，１８のフィルタ出力に発生する。Ａ
ＤＣ１５，１６は6.５ＭＨｚ毎に３ｂｉｔ、速度変換後
に0.２７０ＭＨｚのデータとなる。従って、マルチレー
トフィルタ１７，１８のデータ語長をｑｂｉｔとすれ
ば、次の関係式を満足しなければならない。

【００４４】 ＡＤＣ情報量＝３＋ｉｎｄ２［6.５×１０＾６／0.２７×１０＾６］ 式（１０） フィルタ出力情報量＝ｑ＋ｉｎｄ２［0.２７×１０＾６／0.２７ ×１０＾６］ 式（１１） ＡＤＣ情報量＝フィルタ出力情報量 式（１２） これより、フィルタ出力ｑは、フィルタ処理によるビッ
ト増加がなければ、速度変換により有効７ビットとな
る。実際のマルチレートフィルタ１７，１８では、係数
とデータの積和演算があり、乗算処理で係数分のデータ
語長の増加、加減算処理の処理回数によるデータ語長の
増加を考慮する必要がある。

【００４５】係数語長は、マルチレートフィルタ１７，
１８のサンプリング周波数ωｓとマルチレートフィルタ
１７，１８のカットオフ周波数ωｃにより決定され、式
（１３）で記述される。

【００４６】 フィルタ係数語長≧ｉｎｄ２［２ωｓ／ωｃ］＋１（符号ビット） 式（１３） 前記図５に示すように、（２ωｓ／ωｃ）の比がｍの場
合、式（１４）として表現される。

【００４７】 フィルタ係数語長≧ｉｎｄ２［ｍ］＋１（符号ビット） 式（１４） この関係式は、Ｚ平面での単位円２π（＝ωｓ）に対
し、ωｃの角周波数を表現するビット精度として必要な
係数語長として解釈できる。

【００４８】加算回路Ｎによるビット数の増加は、２変
数の加算で発生する桁上がり１の起こる期待値が何ビッ
トで表現されるかを意味する式で記述でき、式（１５）
となる。

【００４９】 加算回路による増加情報量≧ｉｎｄ２（Ｎ／２） ＝［ｌｏｇ２（Ｎ／２）］＝［ｌｏｇ２（Σ（ａｐ））］ 式（１５） ここで、Σ：１〜Ｎまでの加算、ｐ：キャリア発生確率
（１／２）、ａ：キャリア発生時の期待値（１）であ
る。

【００５０】乗算によるデータ語長の増加は、乗算係数
ｍのビット長分であり、式（１６）となる。

【００５１】 加算回路による増加情報量≧乗算係数ビット数 式（１６） 以上の検討結果を基に、フィルタ出力でのデータ語長、
すなわち情報量は次のように表現できる。

【００５２】 フィルタ出力情報量≧入力ビット数＋係数ビット数＋ｉｎｄ２［Ｎ／２］ 式（１７） 従って、マルチレートフィルタ１７，１８の内部演算精
度を確保するために、式（１７）のデータ語長をとり、
出力で必要な有効ビットに処理する。これにより、フィ
ルタ処理による情報の欠損を防止し、かつハードの最適
化設計が可能となる。

【００５３】フィルタ処理での速度変換は、6.５ＭＨｚ
から0.２７０ＭＨｚの１／２４倍になる。この２４分周
を実行する方法は、整数の因数分解と全く同様であり、
２４＝２×２×２×３の組み合わせの通りである。その
一例として、１／１２分周後に１／２分周する例が図８
である。

【００５４】図８のマルチレートフィルタ１７，１８の
設計１と設計２の相違は、速度変換とフィルタ処理順序
の違いである。実ＬＳＩでは、ＦＩＲフィルタ（１）１
７ａ，１８ａ−１／１２デシメータ（１）１７ｂ，１８
ｂ−ＦＩＲフィルタ（２）１７ｃ，１８ｃ−１／２デシ
メータ（２）１７ｄ，１８ｄの接続において、フィルタ
処理後に速度変換を実行する設計１の手法をとってい
る。これには、２つの理由がある。第１の理由は、速度
変換を前段で実行するためには、ＡＤＣ１５，１６によ
る変換前のプレフィルタ１３，１４で速度変換後の１／
２周波数以上の帯域ノイズなどの信号を減衰させておく
ことが前提となる。このためには、プレフィルタ１３，
１４の次数とＲＣの時定数も大きくなり、延いては、プ
レフィルタ１３，１４の面積の増加の原因となる。第２
の理由は、分周後にフィルタ処理する場合は、全体のハ
ード量として多くなるためである。

【００５５】これらのハード量比較を図９に示す。図９
(a) は有効ビットの推移、図９(b)は必要レジスタ数の
比較をそれぞれ示す。ＦＩＲ１はＦＩＲフィルタ（１）
１７ａ，１８ａ、ｄｅｃｍ１はデシメータ（１）１７
ｂ，１８ｂ、ＦＩＲ２はＦＩＲフィルタ（２）１７ｃ，
１８ｃ、ｄｅｃｍ２はデシメータ（２）１７ｄ，１８ｄ
にそれぞれ対応する。たとえば、図９(b) に示すよう
に、設計２のＦＩＲフィルタ（１）１７ａ，１８ａは４
１３個、ＦＩＲフィルタ（２）１７ｃ，１８ｃは９１８
個必要であるのに対して、設計１のＦＩＲフィルタ
（１）１７ａ，１８ａでは１７７個、ＦＩＲフィルタ
（２）１７ｃ，１８ｃでは８６７個で構成することがで
きる。以上のような設計手法に基づいた設計結果として
の伝達関数の係数と周波数特性が図１０、図１１に示す
ようになる。

【００５６】従って、本実施の形態によれば、マルチレ
ートフィルタの総ゲート規模を低減し、かつアナログ部
の総ＲＣ量を低減することができる。以上によるチップ
サイズの低減効果、低消費電力化が期待できる。この結
果、低消費電力化によるＧＳＭ無線端末装置の通話時間
／待機時間の延長が期待できる。これは以下のような理
由から可能となる。

【００５７】１．ベースバンドアナログ部２の総ＲＣ量
低減の理由 前提：復調回路６の前処理に必要な内容、１）ＡＤＣ１
５，１６のサンプリングの信号折り返し防止、２）サン
プリング周波数の漏れノイズ防止、３）隣接チャネル信
号の抑圧、４）変調信号の正確な再生（位相歪み追加の
低減）、これらの処理をプレフィルタ１３，１４＋ＡＤ
Ｃ１５，１６＋マルチレートフィルタ１７，１８で実現
する。

【００５８】設計配分：１）マルチレートフィルタ１
７，１８で隣接チャネル信号を抑圧する、２）隣接チャ
ネル信号はＡＤＣ１５，１６のナイキスト周波数より低
い周波数であるので、マルチレートフィルタ１７，１８
でナイキスト周波数までの信号を除去するフィルタ特性
を実現する、３）前提１），３）はマルチレートフィル
タ１７，１８で実現されるため、前提２）を実現するプ
レフィルタ１３，１４の周波数特性を設計すればよい。

【００５９】結果：これはプレフィルタ１３，１４のカ
ットオフ周波数を高くすることを意味し、ＲＣの総量を
小さくできる。

【００６０】２．マルチレートフィルタ１７，１８のハ
ード量低減の理由 前提：信号の情報量＝ディジタルデータ（ビット数）×
データ転送速度はＡＤＣ１５，１６で決まってしまう。
この信号情報量はフィルタ処理により、内部の演算語長
が有限の場合は劣化することもある。

【００６１】設計配分：１）ＡＤＣ１５，１６のディジ
タルデータ出力を直接、ＦＩＲフィルタ（１）１７ａ，
１８ａの入力とし、フィルタ処理を施す、２）フィルタ
処理後のデータを速度変換する、３）その後、全体周波
数特性の調整をＦＩＲフィルタ（２）１７ｃ，１８ｃで
実行する、４）無線系のベースバンドデータ速度に速度
変換する。

【００６２】結果：信号の情報量＝ディジタルデータ
（ビット数）×データ転送速度の関係から、ＦＩＲフィ
ルタ（１）１７ａ，１８ａの入力＝ＡＤＣ１５，１６の
出力ｂｉｔであり、速度変換後のデータよりも小さい。
従って、その分だけＦＩＲフィルタのデータ保持用レジ
スタを小さくできる。これは、各レジスタに対する加減
算器も小さくなり、結果的にハード量が低減できる。さ
らに、ハード量を低減する方法として、入出力のクロッ
クは２系統必要となるが、レベル調整を別途実施するこ
とを考慮すれば、デシメータによるデシメーションはＦ
ＩＲフィルタからの出力の取り出し処理により実現する
方法を含めることができる。

【００６３】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。

【００６４】たとえば、伝達関数として、周波数特性ｆ
（ｔ）＝ｆ（−ｔ）の特徴を持つものであれば、前記式
（６）の矩形パルス窓関数の他に、余弦降下波（cosine
rolloff pulse）窓関数、ガウス波形窓関数などの例を
挙げることができる。

【００６５】この余弦降下波窓関数は、 ｆ（ｔ）＝ｈＴ〔ｃｏｓ（παｆｔ）／（１−（２πｆ
ｔ）＾２）〕×〔ｓｉｎ（πｆｔ）／（πｆｔ）〕 ｆ＝ｆｓ／ｍ、ｔ＝ｎＴ Ｃｎ（ｍ）＝ｈＴ〔ｃｏｓ（πα（ｆｓ／ｍ）ｎＴ）／
（１−（２π（ｆｓ／ｍ）ｎＴ）＾２）〕×〔ｓｉｎ
（π（ｆｓ／ｍ）ｎＴ）／（π（ｆｓ／ｍ）ｎＴ）〕 Ｃ０（ｍ）＝ｈＴで正規化して、ｆｓＴ＝１ Ｃｎ（ｍ）＝〔ｃｏｓ（παｎ／ｍ）／（１−（２π
（ｎ／ｍ））＾２）〕×〔ｓｉｎ（π（ｎ／ｍ））／
（π（ｎ／ｍ））〕 ただし、ｎ：整数≧０、ｍ：整数≧２、ｆｓＴ＝１であ
る。

【００６６】また、ガウス波形窓関数は、 ｆ（ｔ）＝π＾（0.５）ｈ（ηｆｃ）／（２（ｌｎ
（２））＾（0.５））×ｅｘｐ〔−｛πηｆｔ／（２
（ｌｎ（２））＾（0.５））｝＾（２）〕 ｆｃ＝ｆｓ／ｍ、ｔ＝ｎＴ、Ｔｆｓ＝１ Ｃ０（ｍ）＝π＾（0.５）ｈ（ηｆｓ／ｍ）／（２（ｌ
ｎ（２））＾（0.５））で正規化して、 Ｃｎ（ｍ）＝ｅｘｐ〔−｛πη（ｎ／ｍ）／（２（ｌｎ
（２））＾（0.５））｝＾（２）〕 ただし、ｎ：整数≧０、ｍ：整数≧２、ｆｓＴ＝１であ
る。

【００６７】また、さらなるハード量削減方法として、
ＦＩＲフィルタ（１）＋（１／ｎ）デシメータ（１）、
またはＦＩＲフィルタ（２）＋（１／ｍ）デシメータ
（２）、［ｎ×ｍ＝２４］のそれぞれのフィルタの実現
において、同時実現する方法も含めることができる。す
なわち、ＦＩＲフィルタ（１）＋（１／ｎ）デシメータ
（１）、またはＦＩＲフィルタ（２）＋（１／ｍ）デシ
メータ（２）の有効出力は、入力データに対し１／ｎ
（１／ｍ）回になっており、この間、論理を多重使用す
ることが可能なためである。

【００６８】また、本実施の形態のマルチレートフィル
タのハード量低減と低消費電力化は、電池動作を必須と
するＧＳＭシステム、ＧＳＭ無線端末装置に有効である
が、さらに電池動作を必須とする他の機器にも適用する
ことができる。

【００６９】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００７０】本発明によれば、ディジタルフィルタの総
ゲート規模の低減、アナログ部の総ＲＣ量の低減が可能
となる。以上によるチップサイズの低減効果、低消費電
力化が期待できる。この結果、低消費電力化によるＧＳ
Ｍ無線端末装置の通話時間／待機時間の延長が期待でき
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるＧＳＭ無線端末装
置を示す概略ブロック図である。

【図２】本発明の一実施の形態のＧＳＭ無線端末装置に
おいて、復調回路を示すブロック図である。

【図３】本発明の一実施の形態のＧＳＭ無線端末装置に
おいて、復調回路のレベル配分を示す説明図である。

【図４】(a),(b) は本発明の一実施の形態のＧＳＭ無線
端末装置において、復調回路の信号処理を示す説明図で
ある。

【図５】(a) 〜(d) は本発明の一実施の形態のＧＳＭ無
線端末装置において、ＦＩＲフィルタの基本概念を示す
説明図である。

【図６】本発明の一実施の形態のＧＳＭ無線端末装置に
おいて、ＦＩＲフィルタを示す構成図である。

【図７】本発明の一実施の形態のＧＳＭ無線端末装置に
おいて、データ速度変換過程での情報量を示す説明図で
ある。

【図８】(a),(b) は本発明の一実施の形態のＧＳＭ無線
端末装置において、ハード設計の比較を示すブロック図
である。

【図９】(a),(b) は本発明の一実施の形態のＧＳＭ無線
端末装置において、ハード量比較を示す説明図である。

【図１０】本発明の一実施の形態のＧＳＭ無線端末装置
において、設計結果としての伝達関数の係数を示す説明
図である。

【図１１】本発明の一実施の形態のＧＳＭ無線端末装置
において、設計結果としての周波数特性を示す説明図で
ある。

【符号の説明】

１ ＲＦ部 ２ ベースバンドアナログ部 ３ ベースバンド信号処理部 ４ ベースバンドソフト部 ５ ＲＦ制御回路 ６ 復調回路 ７ 変調回路 ８ アナログ前処理回路 １１，１２ 差動変換回路 １３，１４ プレフィルタ １５，１６ ＡＤＣ １７，１８ マルチレートフィルタ １７ａ，１８ａ ＦＩＲフィルタ（１） １７ｂ，１８ｂ デシメータ（１） １７ｃ，１８ｃ ＦＩＲフィルタ（２） １７ｄ，１８ｄ デシメータ（２） １９ オフセットキャンセル ２０ ＲＳＳＩ ２１ 遅延器 ２２ 乗算器 ２３ 加算器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 洋一郎 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 近藤 泰二 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 Ｆターム(参考） 5K004 AA05 FA25 FG02 FH01 FH06 5K061 AA01 AA13 BB12 JJ24

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力されるディジタル信号レートから所
   定の信号レートへ変換するマルチレートフィルタからな
   ることを特徴とするディジタルフィルタ。
2. 【請求項２】 請求項１記載のディジタルフィルタであ
   って、前記マルチレートフィルタは、入力されるディジ
   タル信号から所定の信号のみを透過するＦＩＲフィルタ
   と、このＦＩＲフィルタに接続され、透過された信号を
   所定の信号に変換するデシメータとを含むことを特徴と
   するディジタルフィルタ。
3. 【請求項３】 請求項２記載のディジタルフィルタであ
   って、前記ＦＩＲフィルタおよび前記デシメータは複数
   段に縦続接続され、所定の信号のみの透過および所定の
   信号への変換を繰り返すことを特徴とするディジタルフ
   ィルタ。
4. 【請求項４】 請求項２または３記載のディジタルフィ
   ルタであって、前記デシメータによる変換は、レベル調
   整を別途実施する場合には前記ＦＩＲフィルタからの出
   力の取り出し処理により実現することを特徴とするディ
   ジタルフィルタ。
5. 【請求項５】 請求項２、３または４記載のディジタル
   フィルタであって、前記ＦＩＲフィルタは、周波数特性
   ｆ（ｔ）＝ｆ（−ｔ）＝（ωｃ／π）×ｓｉｎ（ωｃ
   ｔ）／（ωｃｔ）が成り立つように設計されることを特
   徴とするディジタルフィルタ。
6. 【請求項６】 請求項２、３または４記載のディジタル
   フィルタであって、前記ＦＩＲフィルタは、フーリエ変
   換係数Ｃ０（ｍ）で正規化し、Ｃｎ（ｍ）＝ｓｉｎ（２
   πｎ／ｍ）／（２πｎ／ｍ）、ただしｎ：整数≧０、
   ｍ：整数≧２、が成り立つように設計されることを特徴
   とするディジタルフィルタ。
7. 【請求項７】 請求項２、３または４記載のディジタル
   フィルタであって、前記ＦＩＲフィルタは、フィルタ係
   数語長≧ｉｎｄ２［２ωｓ／ωｃ］＋１（符号ビット）
   が成り立つように設計されることを特徴とするディジタ
   ルフィルタ。
8. 【請求項８】 請求項３記載のディジタルフィルタであ
   って、前記ＦＩＲフィルタおよび前記デシメータは２段
   からなり、ディジタル信号から所定の信号のみを透過す
   る第１のＦＩＲフィルタと、この第１のＦＩＲフィルタ
   に接続され、動作周波数に変換する第１のデシメータ
   と、この第１のデシメータに接続され、変換された信号
   から所定の信号のみを透過する第２のＦＩＲフィルタ
   と、この第２のＦＩＲフィルタに接続され、データ転送
   速度に変換する第２のデシメータとを含み、前記第１の
   ＦＩＲフィルタに入力されるディジタル信号を6.５ＭＨ
   ｚ、前記第２のデシメータから出力されるディジタル信
   号を0.２７０ＭＨｚとし、前記第１のデシメータにより
   １／１２分周した後に前記第２のデシメータにより１／
   ２分周することを特徴とするディジタルフィルタ。
9. 【請求項９】 入力されるＩ／Ｑ信号からナイキスト周
   波数以下の信号を透過するプレフィルタと、このプレフ
   ィルタから出力されるＩ／Ｑ信号をディジタル変換する
   ＡＤ変換器と、このＡＤ変換器から出力されるディジタ
   ル信号からベースバンド変調信号のみを透過するディジ
   タルフィルタとを有し、前記ディジタルフィルタは、入
   力されるディジタル信号レートから所定の信号レートへ
   変換するマルチレートフィルタからなることを特徴とす
   る復調回路。
10. 【請求項１０】 請求項１、２、３、４、５、６、７ま
    たは８記載のディジタルフィルタ、あるいは請求項９記
    載の復調回路を用いたことを特徴とする無線端末装置。