JP4834166B2 - 低電力のプログラム可能なデジタルフィルタ - Google Patents
低電力のプログラム可能なデジタルフィルタ Download PDFInfo
- Publication number
- JP4834166B2 JP4834166B2 JP2010118280A JP2010118280A JP4834166B2 JP 4834166 B2 JP4834166 B2 JP 4834166B2 JP 2010118280 A JP2010118280 A JP 2010118280A JP 2010118280 A JP2010118280 A JP 2010118280A JP 4834166 B2 JP4834166 B2 JP 4834166B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- digital
- programmable
- impulse response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
- H03H17/0286—Combinations of filter structures
- H03H17/0288—Recursive, non-recursive, ladder, lattice structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
- H03H17/0286—Combinations of filter structures
- H03H17/0291—Digital and sampled data filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Analogue/Digital Conversion (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
- Logic Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
図1は、本発明の教示にしたがって構成されたプログラム可能なデジタルフィルタ10のブロック図である。プログラム可能なデジタルフィルタ10は、入力マルチプレクサ12と、ハイパスフィルタ14と、有限インパルス応答(FIR)ジャマーフィルタセクション16と、無限インパルス応答(IIR)等化フィルタセクション18と、FIR等化フィルタ20と、および直流(DC)オフセット減算および利得補正回路22とを含んでいる。マイクロプロセッサ24および関連したメモリ26によってデジタルフィルタ10の種々の演算パラメータが制御される。パラメータはメモリ26に記憶され、このメモリ26は入力マルチプレクサ12、FIRジャマーフィルタセクション16、IIR等化フィルタセクション18、FIR等化フィルタ20およびDCオフセット減算および利得補正回路22に接続されている。
(1−z-1)/(1−(1023/1024)z-1) [1]
であり、ここでzはzドメイン中の複素変数である。伝達関数[1]は、DCオフセットを除去するように設計されている。DCオフセットは、プログラム可能なデジタルフィルタ10が使用される受信機の無線周波数(RF)フロントエンドにおいて先行するデルタシグマ(ΔΣ)変調器または他のコンポーネントから生じる可能性がある(以下さらに詳細に説明するように)。入力信号28中にDCオフセットが存在しない場合に電力を節約するために、ハイパスフィルタ14がマルチプレクサ12を介してバイパスされている。
4+b3 z-1+4z-2 [2]
ここでb3 は、マイクロプロセッサ24およびマイクロプロセッサメモリ26によって与えられたプログラム可能な係数である。この実施形態において、b3 はCDMA信号に対して12乃至4の範囲内であり、また、周波数変調(FM)信号に対して6である。最初および最後の係数、すなわち4および4は2の累乗であり、それによってジャマーフィルタ30は当業者により廉価で簡単に構成されることができる。
8+b2 z-1+8z-2 [3]
ここでb2 は、マイクロプロセッサ24およびマイクロプロセッサメモリ26によって与えられたプログラム可能な係数である。この実施形態において、b2 はCDMA信号に対して16乃至24の範囲の値であり、またFM信号に対して7である。最初および最後の係数、すなわち8および8は2の累乗であり、それによってジャマーフィルタ34は当業者により廉価で簡単に構成されることができる。
16+b1 z-1+16z-2 [4]
ここでb1 は、マイクロプロセッサ24およびマイクロプロセッサメモリ26によって与えられたプログラム可能な係数である。この実施形態において、b1 はCDMA信号に対して22乃至2の範囲の値であり、またFM信号に対して5である。最初および最後の係数、すなわち16および16は2の累乗であり、それによってジャマーフィルタ38は当業者により廉価で簡単に構成されることができる。
64/(64+a11z-1+a12z-2) [5]
ここでa11およびa12は、マイクロプロセッサ24およびマイクロプロセッサメモリ26によって与えられたプログラム可能な係数である。この実施形態において、a11はCDMA信号に対して15乃至−42の範囲の値であり、またFM信号に対して0であり、一方a12はCDMA信号に対して40乃至54の範囲の値であり、またFM信号に対して0である。プログラム可能でない係数、すなわち64は2の累乗であり、それによって第1のIIR等化フィルタ42の構成が廉価になる。
32/(32+a21z-1+16z-2) [6]
ここでa21は、マイクロプロセッサ24およびマイクロプロセッサメモリ26によって与えられたプログラム可能な係数である。この実施形態において、a21はCDMA信号に対して2乃至−22の範囲の値であり、またFM信号に対して−27である。プログラム可能でない係数、すなわち16および32は2の累乗であり、それによって第1のIIR等化フィルタ42の構成が廉価になる。
−8+b4 z-1−8z-2 [7]
ここでb4 は、マイクロプロセッサ24およびマイクロプロセッサメモリ26によって与えられたプログラム可能な係数である。この実施形態において、b4 はCDMA信号に対して32乃至44の範囲の値であり、またFM信号に対して29である。プログラム可能でない係数、すなわち−8は2の累乗であり、それによってFIR等化フィルタ20の構成が廉価になる。
p=(2k-1 −1)/(2k-1 ) [8]
入力信号28のサンプリング速度がFΔΣ/24に等しい1kHzの1dB周波数に対して、k=10およびp=1023/1024である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]入力信号を受信し、第1の伝達関数を有する第1の有限インパルス応答フィルタセクションと、
第2の伝達関数を有する前記第1の有限インパルス応答フィルタセクションに接続された無限インパルス応答フィルタセクションと、
前記無限インパルス応答フィルタセクションに接続され、プログラム可能なデジタルフィルタによる前記入力信号の受信に応答して濾波された出力信号を出力し、第3の伝達関数を有する第2の有限インパルス応答フィルタセクションと、
前記第1、第2または第3の伝達関数におけるプログラム可能な係数を供給する手段とを具備しているプログラム可能なデジタルフィルタ。
[2]前記第1、第2および第3の伝達関数の係数は2の累乗である請求項1記載のプログラム可能なデジタルフィルタ。
[3]前記第1、第2および第3の伝達関数は単位円上におけるゼロの位置決めを容易にし、前記ゼロはストップバンド周波数上にひろがり、前記単位円の実数軸上の付加的なゼロはパスバンドのドループを補償し、パスバンドエッジ付近の極はパスバンドドループを補償してフィルタ位相応答特性を等化する請求項1記載のプログラム可能なデジタルフィルタ。
[4]前記第1の伝達関数は、第1のプログラム可能な係数を有し
ている請求項1記載のプログラム可能なデジタルフィルタ。
[5]前記第2の伝達関数は、第2のプログラム可能な係数を有している請求項4記載のプログラム可能なデジタルフィルタ。
[6]前記第3の伝達関数は、第3のプログラム可能な係数を有している請求項5記載のプログラム可能なデジタルフィルタ。
[7]前記プログラム可能な係数を供給する手段は、制御信号を供給する制御手段を含んでいる請求項6記載のプログラム可能なデジタルフィルタ。
[8]前記プログラム可能な係数を供給する手段は、前記制御信号に応答して前記第1、第2および第3のプログラム可能な係数の少なくとも1つを供給するレジスタ手段を含んでいる請求項7記載のプログラム可能なデジタルフィルタ。
[9]前記第1の有限インパルス応答フィルタセクションに入力を供給するハイパスフィルタセクションをさらに含んでいる請求項7記載のプログラム可能なデジタルフィルタ。
[10]前記制御手段からのバイパス制御信号に応答して前記ハイパスフィルタを選択的にバイパスするマルチプレクサをさらに含んでいる請求項9記載のプログラム可能なデジタルフィルタ。
[11]前記制御手段は、前記入力信号中に生じたバイアスに応答して前記バイパス制御信号を発生するプロセッサを含んでいる請求項10記載のプログラム可能なデジタルフィルタ。
[12]前記第1の有限インパルス応答フィルタセクションは、前記入力信号中の通信ジャマー信号を除去する第1のジャマーフィルタ、第2のジャマーフィルタおよび第3のジャマーフィルタを含んでいる請求項7記載のプログラム可能なデジタルフィルタ。
[13]前記第1、第2または第3のジャマーフィルタは、前記第1のプログラム可能な係数を含む伝達関数を有している請求項12記載のプログラム可能なデジタルフィルタ。
[14]前記第1、第2および第3のジャマーフィルタは、前記第1のプログラム可能な係数、第4のプログラム可能な係数および第5のプログラム可能な係数をそれぞれ有する第1、第2および第3のジャマーフィルタ伝達関数を有している請求項12記載のプログラム可能なデジタルフィルタ。
[15]前記有限インパルス応答フィルタセクションはさらに、前記第1、第2および第3のジャマーフィルタの各出力において第1のビット切取り回路、第2のビット切取り回路および第3のビット切取り回路をそれぞれ含んでいる請求項12記載のプログラム可能なデジタルフィルタ。
[16]前記第1、第2および第3のビット切取り回路は、3つの最上位ビットと3つの最下位ビットとを入力コードワードから除去する手段を含んでいる請求項15記載のプログラム可能なデジタルフィルタ。
[17]前記第1のビット切取り回路は、前記第1のジャマーフィルタの出力に直列に接続されている請求項16記載のプログラム可能なデジタルフィルタ。
[18]前記第2のビット切取り回路は、前記第1のジャマーフィルタと前記第2のジャマーフィルタとの間に直列に接続されている請求項16記載のプログラム可能なデジタルフィルタ。
[19]前記第3のビット切取り回路は、前記第2のジャマーフィルタと前記第3のジャマーフィルタとの間に直列に接続されている請求項16記載のプログラム可能なデジタルフィルタ。
[20]前記第1のインパルス応答フィルタセクションは、前記第3のジャマーフィルタに接続された出力を有する選択的に付勢されるハイパスフィルタを含んでいる請求項16記載のプログラム可能なデジタルフィルタ。
[21]前記第1のジャマーフィルタは伝達関数:
16+b 1 z -1 +16z -2
によって特徴付けられ、ここでzはzドメインにおける複素変数であり、b 1 は前記第1の係数である請求項16記載のプログラム可能なデジタルフィルタ。
[22]前記第2のジャマーフィルタは伝達関数:
8+b 2 z -1 +8z -2
によって特徴付けられ、ここでzはzドメインにおける複素変数であり、b 2 は前記第4の係数である請求項16記載のプログラム可能なデジタルフィルタ。
[23]前記第3のジャマーフィルタは伝達関数:
4+b 3 z -1 +4z -2
によって特徴付けられ、ここでzはzドメインにおける複素変数であり、b 3 は前記第5の係数である請求項16記載のプログラム可能なデジタルフィルタ。
[24]前記無限インパルス応答フィルタセクションは、第1の等化フィルタおよび第2の等化フィルタを含んでいる請求項6記載のプログラム可能なデジタルフィルタ。
[25]前記第1の等化フィルタの入力は、前記第1の有限インパルス応答フィルタセクションの出力に接続されている請求項24記載のプログラム可能なデジタルフィルタ。
[26]前記第1または第2の等化フィルタは、前記第2のプログラム可能な係数を含む伝達関数を有している請求項24記載のプログラム可能なデジタルフィルタ。
[27]前記第1の等化フィルタは伝達関数:
64/(64+a 11 z -1 +a 12 z -2 )
によって特徴付けられ、ここでzはzドメインにおける複素変数であり、a 11 は前記第2のプログラム可能な係数であり、a 12 は第6のプログラム可能な係数である請求項24記載のプログラム可能なデジタルフィルタ。
[28]前記第2の等化フィルタは前記第1の等化フィルタの出力に接続された入力を有し、伝達関数:
32/(32+a 21 z -1 +16z -2 )
によって特徴付けられ、ここでzはzドメインにおける複素変数であり、a 21 は第7のプログラム可能な係数であり、a 12 は第7のプログラム可能な係数である請求項24記載のプログラム可能なデジタルフィルタ。
[29]前記第2の有限インパルス応答フィルタセクションは伝達関数:
−8+b 4 z -1 −8z -2
によって特徴付けられ、ここでzはzドメインにおける複素変数であり、b 4 は前記第3のプログラム可能な係数である請求項6記載のプログラム可能なデジタルフィルタ。
[30]前記出力信号中のバイアスを除去し、前記出力信号の利得を調節するバイアスおよび利得補正回路を含んでいる請求項6記載のプログラム可能なデジタルフィルタ。
[31]前記バイアスおよび利得補正回路は、バイアスを前記出力信号から減算し、それに応答してオフセット補償信号を供給する減算器を含んでいる請求項30記載のプログラム可能なデジタルフィルタ。
[32]前記バイアスおよび利得補正回路はさらに、予め定められた数の最下位ビットを前記オフセット補償信号中のコードワードから除去し、それに応答してビット補正信号を供給する手段を含んでいる請求項31記載のプログラム可能なデジタルフィルタ。
[33]前記予め定められた数は6である請求項32記載のプログラム可能なデジタルフィルタ。
[34]前記バイアスおよび利得補正回路はさらに、前記ビット補正信号をプログラム可能な係数により乗算し、それに応答して利得調節された信号を供給する乗算器を含んでいる請求項32記載のプログラム可能なデジタルフィルタ。
[35]前記バイアスおよび利得補正回路はさらに、第1の予め定められた数の最下位ビットおよび第2の予め定められた数の最上位ビットを前記利得調節された信号の中のコードワードから除去し、それに応答してプログラム可能なデジタル出力フィルタ出力信号を供給する手段を含んでいる請求項34記載のプログラム可能なデジタルフィルタ。
[36]前記第1の予め定められた数は3であり、前記第2の予め定められた数は4である請求項35記載のプログラム可能なデジタルフィルタ。
[37]第1の周波数を有する無線信号を受信するアンテナと、 前記無線信号を混合して中間周波数信号を生成するミキサと、
前記中間周波数信号をデジタル中間周波数信号に変換するデルタシグマアナログデジタル変換器と、
前記デジタル中間周波数信号をデジタルベースバンド信号に変換するデジタルフィルタと、
前記デジタルベースバンド信号を処理するベースバンドプロセッサとを具備している通信システム受信機。
[38]前記デジタルフィルタは、入力信号を受信し、第1のプログラム可能な係数を有する第1の伝達関数を有する第1の有限インパルス応答フィルタセクションを含んでいる請求項37記載の通信システム受信機。
[39]前記デジタルフィルタはさらに、第2のプログラム可能な係数を有する第2の伝達関数を有する前記第1の有限インパルス応答フィルタセクションに接続された無限インパルス応答フィルタセクションを含んでいる請求項38記載の通信システム受信機。
[40]前記デジタルフィルタはさらに、前記無限インパルス応答フィルタセクションに接続され、プログラム可能なデジタルフィルタによる前記入力信号の受信に応答して濾波された出力信号を出力し、第3のプログラム可能な係数を有する第3の伝達関数を有する第2の有限インパルス応答フィルタセクションを含んでいる請求項39記載の通信システム受信機。
[41]前記ベースバンドプロセッサは、前記デジタルベースバンド信号を復調および、またはデスプレッドする手段を含んでいる請求項37記載の通信システム受信機。
[42]前記デジタルフィルタは、前記デジタルベースバンド信号中のジャマー信号を排除する手段を含んでいる請求項37記載の通信システム受信機。
[43]前記デジタルフィルタは、サンプルレート変換器を含んでいる請求項37記載の通信システム受信機。
[44]前記デジタルフィルタは、前記デジタルベースバンド信号中のバイアスを除去する手段を含んでいる請求項37記載の通信システム受信機。
[45]前記デジタルフィルタは、前記デジタルベースバンド信号中の利得を調節する手段を含んでいる請求項37記載の通信システム受信機。
[46]無線信号を受信するアンテナと、
前記無線信号を混合して中間周波数信号を生成するミキサと、
前記中間周波数信号をデジタル中間周波数信号に変換するデルタシグマアナログデジタル変換器と、
前記デジタル中間周波数信号をデジタルベースバンド信号に変換するデジタルフィルタと、
前記デジタルベースバンド信号を処理し、信号を出力するベースバンドプロセッサと、
前記信号を送信する送信機とを具備しているトランシーバ。
[47]第1の伝達関数を有し、それに応答して第1の信号を供給する第1の有限インパルス応答フィルタセクションによってデジタル信号において動作し、
無限インパルス応答フィルタセクションによって前記第1の出力を濾波し、前記第1の有限インパルス応答フィルタセクションが第2の伝達関数を有し、それに応答して第2の信号を供給し、
第3の伝達関数を有する第2の有限インパルス応答フィルタセクションによる前記第2の信号の受信に応答して濾波された出力信号を出力し、
前記第1、第2または第3の伝達関数におけるプログラム可能な係数を供給するステップを含んでいるデジタル信号濾波方法。
Claims (7)
- 第1の周波数を有する無線信号を受信するアンテナと、
前記無線信号を混合して中間周波数信号を生成するミキサと、
前記中間周波数信号をデジタル中間周波数信号に変換するデルタシグマアナログデジタル変換器と、
前記デジタル中間周波数信号をデジタルベースバンド信号に変換するデジタルフィルタと、
前記デジタルベースバンド信号を処理するベースバンドプロセッサとを具備しており、
前記デジタルフィルタは、
入力信号を受信し、第1のプログラム可能な係数を有する第1の伝達関数を有する第1の有限インパルス応答フィルタセクションと、
前記第1の有限インパルス応答フィルタセクションに接続され、第2のプログラム可能な係数を有する第2の伝達関数を有する無限インパルス応答フィルタセクションと、
前記無限インパルス応答フィルタセクションに接続され、プログラム可能なデジタルフィルタによる前記入力信号の受信に応答して濾波された出力信号を出力し、第3のプログラム可能な係数を有する第3の伝達関数を有する第2の有限インパルス応答フィルタセクションとを含んでおり、
前記第1、第2および第3の伝達関数は単位円上におけるゼロの位置決めを容易にし、前記ゼロはストップバンド周波数上にひろがり、前記単位円の実数軸上の付加的なゼロはパスバンドのドループを補償し、パスバンドエッジ付近の極はパスバンドドループを補償してフィルタ位相応答特性を等化する、通信システム受信機。 - 前記ベースバンドプロセッサは、前記デジタルベースバンド信号を復調および、またはデスプレッドする手段を含んでいる請求項1記載の通信システム受信機。
- 前記デジタルフィルタは、前記デジタルベースバンド信号中のジャマー信号を排除する手段を含んでいる請求項1記載の通信システム受信機。
- 前記デジタルフィルタは、サンプルレート変換器を含んでいる請求項1記載の通信システム受信機。
- 前記デジタルフィルタは、前記デジタルベースバンド信号中のバイアスを除去する手段を含んでいる請求項1記載の通信システム受信機。
- 前記デジタルフィルタは、前記デジタルベースバンド信号中の利得を調節する手段を含んでいる請求項1記載の通信システム受信機。
- 無線信号を受信するアンテナと、
前記無線信号を混合して中間周波数信号を生成するミキサと、
前記中間周波数信号をデジタル中間周波数信号に変換するデルタシグマアナログデジタル変換器と、
前記デジタル中間周波数信号をデジタルベースバンド信号に変換するデジタルフィルタと、
前記デジタルベースバンド信号を処理し、信号を出力するベースバンドプロセッサと、
前記信号を送信する送信機とを具備しており、
前記デジタルフィルタは、
入力信号を受信し、第1のプログラム可能な係数を有する第1の伝達関数を有する第1の有限インパルス応答フィルタセクションと、
前記第1の有限インパルス応答フィルタセクションに接続され、第2のプログラム可能な係数を有する第2の伝達関数を有する無限インパルス応答フィルタセクションと、
前記無限インパルス応答フィルタセクションに接続され、プログラム可能なデジタルフィルタによる前記入力信号の受信に応答して濾波された出力信号を出力し、第3のプログラム可能な係数を有する第3の伝達関数を有する第2の有限インパルス応答フィルタセクションとを含んでおり、
前記第1、第2および第3の伝達関数は単位円上におけるゼロの位置決めを容易にし、前記ゼロはストップバンド周波数上にひろがり、前記単位円の実数軸上の付加的なゼロはパスバンドのドループを補償し、パスバンドエッジ付近の極はパスバンドドループを補償してフィルタ位相応答特性を等化する、トランシーバ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/211,990 | 1998-12-14 | ||
US09/211,990 US6389069B1 (en) | 1998-12-14 | 1998-12-14 | Low power programmable digital filter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000588892A Division JP4593788B2 (ja) | 1998-12-14 | 1999-12-14 | 低電力のプログラム可能なデジタルフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010252353A JP2010252353A (ja) | 2010-11-04 |
JP4834166B2 true JP4834166B2 (ja) | 2011-12-14 |
Family
ID=22789094
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000588892A Expired - Fee Related JP4593788B2 (ja) | 1998-12-14 | 1999-12-14 | 低電力のプログラム可能なデジタルフィルタ |
JP2010118280A Expired - Fee Related JP4834166B2 (ja) | 1998-12-14 | 2010-05-24 | 低電力のプログラム可能なデジタルフィルタ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000588892A Expired - Fee Related JP4593788B2 (ja) | 1998-12-14 | 1999-12-14 | 低電力のプログラム可能なデジタルフィルタ |
Country Status (13)
Country | Link |
---|---|
US (2) | US6389069B1 (ja) |
EP (2) | EP2262111B1 (ja) |
JP (2) | JP4593788B2 (ja) |
KR (1) | KR100700959B1 (ja) |
CN (1) | CN1235339C (ja) |
AU (1) | AU765994B2 (ja) |
BR (1) | BR9916202B1 (ja) |
CA (1) | CA2354627C (ja) |
HK (1) | HK1042786A1 (ja) |
IL (1) | IL143662A0 (ja) |
NO (1) | NO20012906L (ja) |
RU (1) | RU2001119450A (ja) |
WO (1) | WO2000036744A1 (ja) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE50001985D1 (de) * | 1999-06-25 | 2003-06-05 | Infineon Technologies Ag | Programmierbares digitales bandpass-filter für eine kodec-schaltung |
US6980592B1 (en) * | 1999-12-23 | 2005-12-27 | Agere Systems Inc. | Digital adaptive equalizer for T1/E1 long haul transceiver |
US7346134B2 (en) * | 2001-05-15 | 2008-03-18 | Finesse Wireless, Inc. | Radio receiver |
US6792037B2 (en) * | 2002-02-28 | 2004-09-14 | Interdigital Technology Corporation | Apparatus and method of searching for known sequences |
US8306176B2 (en) * | 2002-06-19 | 2012-11-06 | Texas Instruments Incorporated | Fine-grained gear-shifting of a digital phase-locked loop (PLL) |
DE60321184D1 (de) * | 2002-07-04 | 2008-07-03 | Nxp Bv | Abstimmvorrichtung |
US7647069B2 (en) * | 2002-10-25 | 2010-01-12 | Nxp B.V. | Single oscillator DSSS and OFDM radio receiver |
US20040203483A1 (en) * | 2002-11-07 | 2004-10-14 | International Business Machines Corporation | Interface transceiver power mangagement method and apparatus |
US7986932B1 (en) | 2002-11-19 | 2011-07-26 | National Semiconductor Corporation | Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same |
US8271055B2 (en) * | 2002-11-21 | 2012-09-18 | International Business Machines Corporation | Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage |
AU2002368526A1 (en) * | 2002-12-23 | 2004-07-22 | International Business Machines Corporation | Bandpass delta sigma truncator and method of truncating a multi-bit digital signal |
US7145936B2 (en) * | 2002-12-23 | 2006-12-05 | International Business Machines Corporation | Bandpass delta sigma truncator and method of truncating a multi-bit digital signal |
US20060274819A1 (en) * | 2003-01-30 | 2006-12-07 | Magnus Bengtsson | Truncation and level adjustment of rake output symbols |
US7505537B1 (en) | 2003-03-25 | 2009-03-17 | Marvell International Ltd. | System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter |
US7133654B2 (en) * | 2003-08-07 | 2006-11-07 | International Business Machines Corporation | Method and apparatus for measuring communications link quality |
US8473286B2 (en) * | 2004-02-26 | 2013-06-25 | Broadcom Corporation | Noise feedback coding system and method for providing generalized noise shaping within a simple filter structure |
US20050240386A1 (en) * | 2004-04-22 | 2005-10-27 | International Business Machines Corporation | Method and system for interactive modeling of high-level network performance with low-level link design |
US7161416B2 (en) * | 2004-07-20 | 2007-01-09 | Bae Systems Information And Electronic Systems Integration Inc. | Programmable filter |
US7778366B2 (en) * | 2004-11-19 | 2010-08-17 | Broadcom Corporation | Wireless system having channel fading compensation using zero-forcing |
US7787573B2 (en) * | 2004-11-19 | 2010-08-31 | Broadcom Corporation | Wireless system having channel fading compensation using minimum mean square error |
US7522670B2 (en) * | 2005-02-03 | 2009-04-21 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation |
US7353007B2 (en) * | 2005-02-03 | 2008-04-01 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices |
US7336220B2 (en) * | 2006-06-01 | 2008-02-26 | M/A-Com, Inc. | Method and apparatus for equalizing broadband chirped signal |
CN1866738B (zh) * | 2006-06-12 | 2010-05-12 | 许金生 | 一种通用可编程数字滤波器及其控制方法 |
US7945058B2 (en) * | 2006-07-27 | 2011-05-17 | Himax Technologies Limited | Noise reduction system |
US20080071846A1 (en) * | 2006-09-14 | 2008-03-20 | Texas Instruments Incorporated | Processor Architecture for Programmable Digital Filters in a Multi-Standard Integrated Circuit |
US7953162B2 (en) * | 2006-11-17 | 2011-05-31 | Intersil Americas Inc. | Use of differential pair as single-ended data paths to transport low speed data |
US8571095B2 (en) | 2006-12-19 | 2013-10-29 | Nec Corporation | Equalization filter and distortion compensating method |
US7495589B1 (en) * | 2007-09-17 | 2009-02-24 | Texas Instruments Incorporated | Circuit and method for gain error correction in ADC |
US8279796B1 (en) * | 2007-11-16 | 2012-10-02 | Bnsf Railway Company | Multiple-channel software defined radios and systems using the same |
GB2459271A (en) * | 2008-04-15 | 2009-10-21 | Sony Corp | Bit reduction in a transmitter, before and after filtering |
US20100027610A1 (en) * | 2008-07-31 | 2010-02-04 | Mediatek Inc. | Equalizer and equalization method |
US8848774B2 (en) * | 2008-08-19 | 2014-09-30 | Lsi Corporation | Adaptation of a linear equalizer using a virtual decision feedback equalizer (VDFE) |
CN102035502B (zh) * | 2009-09-28 | 2013-04-03 | 联芯科技有限公司 | 一种fir滤波器的实现结构装置 |
US8564308B2 (en) | 2009-09-30 | 2013-10-22 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
US8278940B2 (en) * | 2009-09-30 | 2012-10-02 | Tektronix, Inc. | Signal acquisition system having a compensation digital filter |
CN102096385A (zh) * | 2010-12-16 | 2011-06-15 | 中国北车集团大连机车车辆有限公司 | 一种码分多址法扩展模拟量输入通道的电路 |
US8779847B1 (en) | 2011-07-13 | 2014-07-15 | Marvell International Ltd. | Systems and methods for finite impulse response adaptation for gain and phase control |
KR101764225B1 (ko) | 2011-12-14 | 2017-08-07 | 한국전자통신연구원 | 디지털 rf 수신기 |
KR20130075567A (ko) | 2011-12-27 | 2013-07-05 | 한국전자통신연구원 | Dc 오프셋 보상 기법을 이용한 디지털 프론트 엔드 수신기 |
EP2651033B1 (en) * | 2012-04-12 | 2020-06-17 | Siemens Aktiengesellschaft | Filter system |
US8873615B2 (en) * | 2012-09-19 | 2014-10-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and controller for equalizing a received serial data stream |
US8581756B1 (en) | 2012-09-27 | 2013-11-12 | Cirrus Logic, Inc. | Signal-characteristic determined digital-to-analog converter (DAC) filter stage configuration |
US9391591B2 (en) * | 2014-02-19 | 2016-07-12 | Pentomics, Inc. | Optimal factoring of FIR filters |
US10080082B2 (en) * | 2017-02-16 | 2018-09-18 | Akustica, Inc. | Microphone system having high acoustical overload point |
CN114928349B (zh) * | 2022-06-27 | 2024-02-27 | 奉加微电子(昆山)有限公司 | 连续时间流水线模数转换器及其数字重建滤波器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57142020A (en) * | 1981-02-27 | 1982-09-02 | Victor Co Of Japan Ltd | Sampling frequency converter |
JP2840155B2 (ja) * | 1992-03-19 | 1998-12-24 | 富士通株式会社 | 等化方法 |
US5440583A (en) * | 1992-08-24 | 1995-08-08 | Nec Corporation | Decision feedback equalizer with second-order recursive filter controlled with two feedback coefficients |
WO1994005087A1 (en) * | 1992-08-25 | 1994-03-03 | Wireless Access, Inc. | A direct conversion receiver for multiple protocols |
TW231393B (ja) | 1992-12-02 | 1994-10-01 | Samsung Electronics Co Ltd | |
JP3186892B2 (ja) * | 1993-03-16 | 2001-07-11 | ソニー株式会社 | 風雑音低減装置 |
JP3358183B2 (ja) * | 1993-04-09 | 2002-12-16 | ソニー株式会社 | 時分割多重送受信装置 |
US5404375A (en) * | 1993-08-23 | 1995-04-04 | Westinghouse Electric Corp. | Process and apparatus for satellite data communication |
US5442353A (en) * | 1993-10-25 | 1995-08-15 | Motorola, Inc. | Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same |
JPH0865107A (ja) * | 1994-08-25 | 1996-03-08 | Hitachi Denshi Ltd | ディジタル補間フィルタ回路 |
JPH0974374A (ja) * | 1995-09-04 | 1997-03-18 | Matsushita Electric Ind Co Ltd | ディジタルフィルタ |
FR2742956B1 (fr) * | 1995-12-22 | 1998-01-30 | Thomson Multimedia Sa | Circuit pour realiser un filtrage de nyquist numerique de signaux a frequence intermediaire fi |
US5793820A (en) | 1996-07-10 | 1998-08-11 | Intellon Corporation | Automatic adaptive filtering according to frequency modulation rate |
US5926513A (en) * | 1997-01-27 | 1999-07-20 | Alcatel Alsthom Compagnie Generale D'electricite | Receiver with analog and digital channel selectivity |
US11361103B2 (en) | 2020-02-20 | 2022-06-14 | Mastercard International Incorporated | Systems and methods for use with stand-in network identities |
-
1998
- 1998-12-14 US US09/211,990 patent/US6389069B1/en not_active Expired - Lifetime
-
1999
- 1999-12-14 EP EP10009787.2A patent/EP2262111B1/en not_active Expired - Lifetime
- 1999-12-14 EP EP99964251A patent/EP1142111A1/en not_active Withdrawn
- 1999-12-14 AU AU20531/00A patent/AU765994B2/en not_active Ceased
- 1999-12-14 IL IL14366299A patent/IL143662A0/xx not_active IP Right Cessation
- 1999-12-14 RU RU2001119450/09A patent/RU2001119450A/ru not_active Application Discontinuation
- 1999-12-14 CA CA2354627A patent/CA2354627C/en not_active Expired - Lifetime
- 1999-12-14 JP JP2000588892A patent/JP4593788B2/ja not_active Expired - Fee Related
- 1999-12-14 BR BRPI9916202-4A patent/BR9916202B1/pt not_active IP Right Cessation
- 1999-12-14 KR KR1020017007426A patent/KR100700959B1/ko not_active IP Right Cessation
- 1999-12-14 CN CNB998161594A patent/CN1235339C/zh not_active Expired - Lifetime
- 1999-12-14 WO PCT/US1999/029656 patent/WO2000036744A1/en active IP Right Grant
-
2001
- 2001-06-13 NO NO20012906A patent/NO20012906L/no not_active Application Discontinuation
- 2001-12-19 US US10/024,852 patent/US6944219B2/en not_active Expired - Lifetime
-
2002
- 2002-05-03 HK HK02103353A patent/HK1042786A1/xx not_active IP Right Cessation
-
2010
- 2010-05-24 JP JP2010118280A patent/JP4834166B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
NO20012906L (no) | 2001-08-10 |
EP1142111A1 (en) | 2001-10-10 |
CN1235339C (zh) | 2006-01-04 |
CN1338149A (zh) | 2002-02-27 |
CA2354627C (en) | 2012-05-01 |
AU2053100A (en) | 2000-07-03 |
EP2262111B1 (en) | 2017-08-30 |
JP4593788B2 (ja) | 2010-12-08 |
US20020051502A1 (en) | 2002-05-02 |
AU765994B2 (en) | 2003-10-09 |
CA2354627A1 (en) | 2000-06-22 |
IL143662A0 (en) | 2002-04-21 |
BR9916202A (pt) | 2002-04-02 |
JP2002533004A (ja) | 2002-10-02 |
HK1042786A1 (en) | 2002-08-23 |
BR9916202B1 (pt) | 2012-12-11 |
KR100700959B1 (ko) | 2007-03-28 |
EP2262111A1 (en) | 2010-12-15 |
US6389069B1 (en) | 2002-05-14 |
NO20012906D0 (no) | 2001-06-13 |
KR20010089576A (ko) | 2001-10-06 |
WO2000036744A1 (en) | 2000-06-22 |
RU2001119450A (ru) | 2003-06-27 |
JP2010252353A (ja) | 2010-11-04 |
US6944219B2 (en) | 2005-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4834166B2 (ja) | 低電力のプログラム可能なデジタルフィルタ | |
KR101276035B1 (ko) | 다중모드 무선장치용 수신기 | |
US6775530B2 (en) | Direct conversion of narrow-band RF signals | |
US20010040930A1 (en) | Multi-band direct sampling receiver | |
US7684778B1 (en) | Image cancellation in receivers | |
EP1111803B1 (en) | Dual mode with a single receiver circuit | |
JP2002534896A (ja) | マルチスタンダード通信端末機器用の回路装置 | |
EP0649580A4 (en) | DIGITAL FREQUENCY CONVERSION AND TUNING ARRANGEMENT FOR MICROWAVE RADIO RECEIVER AND TRANSMITTER. | |
US20020150169A1 (en) | Apparatus and method for measuring propagation delay in an NB-TDD CDMA mobile communication system | |
KR20060130047A (ko) | 다중 모드 수신기 | |
US7248649B2 (en) | Digital baseband receiver including a time domain compensation module for suppressing group delay variation distortion incurred due to analog low pass filter deficiencies | |
Zimmermann et al. | System architecture of an RF-DAC based multistandard transmitter | |
US7356320B2 (en) | Apparatus and method for removing DC offset in a frequency direct-conversion device | |
US20010046254A1 (en) | Base station transmitter in CDMA system | |
JP2008005259A (ja) | 受信装置 | |
Elahi et al. | 21 Circuits and systems for digital front-ends to support multiple wireless standards | |
Strasser et al. | Reconfigurable mixed-signal single-chip transmitter for multistandard-terminals | |
Kosunen et al. | A multicarrier QAM modulator for WCDMA basestation | |
EP1612935A1 (en) | Signal Processing Component | |
Stuhlberger et al. | A digital-front-end enhanced multi-mode/multi-standard wireless receiver | |
JP2001024714A (ja) | 半導体装置及びそれを用いた送信部品、通信装置 | |
KR20030058243A (ko) | 무선 데이터의 처리를 위한 이동통신 시스템의 디지털라디오 보드 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4834166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |