JP2000264723A - 誘電体セラミック組成物及びセラミック多層基板 - Google Patents

誘電体セラミック組成物及びセラミック多層基板

Info

Publication number
JP2000264723A
JP2000264723A JP11073961A JP7396199A JP2000264723A JP 2000264723 A JP2000264723 A JP 2000264723A JP 11073961 A JP11073961 A JP 11073961A JP 7396199 A JP7396199 A JP 7396199A JP 2000264723 A JP2000264723 A JP 2000264723A
Authority
JP
Japan
Prior art keywords
ceramic
weight
dielectric
dielectric ceramic
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11073961A
Other languages
English (en)
Inventor
Tatsuya Ueda
達也 上田
Kimihide Sugo
公英 須郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11073961A priority Critical patent/JP2000264723A/ja
Publication of JP2000264723A publication Critical patent/JP2000264723A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】 電気特性や温度特性等に優れ、比較的低温で
焼結可能なセラミック多層基板を提供すること。 【解決手段】 低誘電率の絶縁性セラミック層3a及び
3bと、高誘電率の誘電体セラミック層2とを積層、焼
結してなるセラミック多層基板1において、絶縁性セラ
ミック層3a及び3bは、BaO−Al23−SiO2
系の低温焼結セラミック組成物によって構成されてお
り、誘電体セラミック層2は、チタン酸ストロンチウム
を32.0〜46.0重量%、チタン酸鉛を28.0〜
46.0重量%、チタン酸カルシウムを8.0〜16.
0重量%、酸化ビスマスを5.0〜16.0重量%、酸
化チタンを3.0〜10.0重量%、それぞれ含有して
なる誘電体セラミック成分に、、酸化バリウムを10.
0〜65.0モル%、酸化ケイ素を1.0〜55.0モ
ル%、酸化ホウ素を10.0〜75.0モル%、それぞ
れ混合してなるガラス成分を混合してなる誘電体セラミ
ック組成物からなる誘電体セラミック組成物によって構
成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高誘電率の誘電体
セラミック組成物、並びに、低誘電率の絶縁性セラミッ
ク層と高誘電率の誘電体セラミック層とを積層、焼結し
てなるセラミック多層基板に関するものである。
【0002】
【従来の技術】近年、エレクトロニクス分野における電
子部品の性能向上は著しく、特に、情報化社会を支える
大型コンピュータ、移動通信端末、パーソナルコンピュ
ータ等に代表される情報処理装置では、情報処理速度の
高速化、装置の小型化、多機能化などが進められてい
る。このような情報処理装置の性能向上は、主として、
VLSI、ULSI等の半導体デバイスの高集積化、高
速化、高機能化によって実現されている。しかしなが
ら、半導体デバイスが高速化、高性能化しても、デバイ
スとデバイスとを接続する基板上での信号遅延やクロス
トーク、インピーダンスのミスマッチ、電源変動等によ
るノイズによって、システムとしての動作が制限される
ことがあった。
【0003】このため、高速かつ高性能な情報処理を行
う電子部品として、高性能の半導体デバイスをセラミッ
ク基板上に複数実装した、いわゆるマルチチップモジュ
ール(MCM)が実用化されている。このようなモジュ
ールにおいて、LSI等の実装密度を高め、各LSI間
を電気的に良好に接続するためには、線路導体を3次元
的に配したセラミック多層基板が有用であり、従来は、
セラミック多層基板用の材料としてアルミナを用いてい
た。
【0004】しかしながら、アルミナ単独では焼結温度
が1300℃以上と高いため、内層用の線路導体として
高融点金属のタングステンやモリブデンなどを使用する
必要があり、また、これら高融点金属の酸化防止の点か
ら、焼結を還元性雰囲気下で行う必要があった。また、
これら高融点金属は比抵抗が大きいため、高密度配線が
難しいといった問題がある。さらに、アルミナは誘電率
が約10と大きく、実装した半導体デバイスを高速で動
作させたときの信号遅延が大きくなったり、シリコンと
比べて熱膨張率が大きいため、半導体デバイスの実装時
には、熱サイクルによる信頼性の低下等が生じることも
あった。
【0005】そこで、これらの問題点を解決するため、
セラミック組成物とガラス成分との複合材料である低温
焼結セラミック組成物の研究が活発に行われており、多
層モジュールや多層デバイス用の基板として実用化が進
められている。低温焼結セラミック組成物は、母材とな
るセラミック成分にガラス成分を加えた組成物であり、
焼結温度を低下させ、材料物性や焼結温度に対する設計
の自由度を大幅に広げることが可能となった。特に、低
温焼結セラミック組成物は、比抵抗の小さな銀、銅等の
低融点金属を電極材料として同時焼結可能なことから、
高周波特性に優れたセラミック多層基板を形成できる。
【0006】
【発明が解決しようとする課題】また、近年、表面実装
部品(SMD:Surface Mounted Device)の一部構成素
子であったキャパシタやインダクタ等の受動素子をセラ
ミック多層基板内に取り込むことによって、さらにモジ
ュール全体を小型化しようとする試みがなされている。
セラミック多層基板内にこれらの素子を内蔵する場合、
基板表面に搭載されている実装部品の特性よりも内蔵し
た素子の特性が劣化したのでは素子を内蔵したときのメ
リットが半減してしまうため、内蔵した素子が基板上に
実装された素子と同等、或いはそれ以上の特性を有して
いることが求められる。
【0007】このため、セラミック多層基板の構成層に
は、内蔵される各素子の電気特性が十分に発揮されるよ
うな材料を選択するのが通常であり、例えば、キャパシ
タを形成する層には高誘電率の誘電体セラミック材料
を、その他の層には低誘電率の絶縁性セラミック材料
(特に低温焼結セラミック組成物)をそれぞれ選択して
なるセラミック多層基板が開発されている。
【0008】ここで、低誘電率の絶縁性セラミック層に
用いる材料としては、内蔵されるキャパシタやインダク
タ等の素子間に発生する浮遊容量、配線間の結合容量な
どの電気特性を劣化させる要因を少なく抑える必要があ
るため、また、高周波用途で用いる場合は比誘電率εr
が低いほど有利であるため、εr≦10の材料を用いる
のが一般的である。
【0009】一方、積層コンデンサ等に用いる高誘電率
の誘電体材料として、本出願人は、特公平4−1444
2号公報において、チタン酸ストロンチウム32.0〜
47.0重量%、チタン酸鉛28.0〜46.0重量
%、チタン酸カルシウム8.0〜16.0重量%、酸化
ビスマスを5.0〜16.0重量%、酸化チタンを3.
0〜10.0重量%、それぞれ含有してなる誘電体セラ
ミック成分に、添加成分として、酸化亜鉛を1.0〜
4.0重量%、酸化ケイ素を1.0〜4.0重量%それ
ぞれ加えた誘電体セラミック組成物を提案している。こ
の誘電体セラミック組成物は、比誘電率εrが高いと共
に誘電損失tanδが小さく、さらに、誘電率の温度特性
に優れた誘電体セラミック組成物として有用である。
【0010】しかしながら、この誘電体セラミック組成
物は比較的焼結温度が低いものの、そのままでは、銅や
銀等の比抵抗の小さな低融点金属と同時焼結が困難であ
り、また、絶縁性セラミック層(特に低温焼結セラミッ
ク基板)との接着性に乏しいので、これを用いてセラミ
ック多層基板を作製した場合、得られたセラミック多層
基板の強度が低下することがある。さらに、高誘電率の
誘電体セラミック層と低誘電率の絶縁性セラミック層と
の間で構成成分の相互拡散が生じて基板特性に変動をき
たすことがある。
【0011】また、焼結温度を低下させる目的で、前述
の誘電体セラミック組成物にガラス成分を添加すると、
ガラス成分の種類や含有量によっては、アルミナ基板等
と比較して著しく基板強度が低くなったり、基板強度が
高くても電気特性や温度特性等の基板特性が低下するこ
とがあった。特に、基板強度を重視した場合は、その比
誘電率が小さくなって基板内に大きな容量を持つキャパ
シタを内蔵することが難しくなり、また、内蔵できたと
しても、キャパシタの占める電極面積が大きくなって、
基板の小型化、高密度実装化に対して不利であった。一
方、電気特性や温度特性を重視した場合は、基板強度が
低くなってしまい、半導体IC等の電子部品を搭載する
実装基板として不適当になることがあった。
【0012】本発明は、上述した従来の問題点を解決す
るものであり、その目的は、電気特性や温度特性に優
れ、比較的低温で焼結可能な誘電体セラミック組成物、
並びに、基板強度が高く、電気特性や温度特性の基板特
性に優れ、比較的低温で焼結可能なセラミック多層基板
を提供することにある。
【0013】
【課題を解決するための手段】即ち、本発明は、チタン
酸ストロンチウムを32.0〜47.0重量%、チタン
酸鉛を28.0〜46.0重量%、チタン酸カルシウム
を8.0〜16.0重量%、酸化ビスマスを5.0〜1
6.0重量%、酸化チタンを3.0〜10.0重量%、
それぞれ含有してなる誘電体セラミック成分に、酸化バ
リウム、酸化ケイ素及び酸化ホウ素からなるガラス成分
を混合してなることを特徴とする誘電体セラミック組成
物に係るものである。
【0014】また、本発明の誘電体セラミック組成物に
おいて、前記ガラス成分は、酸化バリウムを10.0〜
65.0モル%、酸化ケイ素を1.0〜55.0モル
%、酸化ホウ素を10.0〜75.0モル%、それぞれ
混合してなることを特徴とする。
【0015】また、本発明の誘電体セラミック組成物
は、前記ガラス成分の含有量を、前記誘電体セラミック
成分に対して、5.0〜35.0重量%とすることを特
徴とする。
【0016】また、本発明の誘電体セラミック組成物
は、前記誘電体セラミック成分に対して、酸化亜鉛を
1.0〜4.0重量%、酸化ケイ素を1.0〜4.0重
量%、それぞれ添加してなることを特徴とする。
【0017】さらに、本発明は、低誘電率の絶縁性セラ
ミック層と高誘電率の誘電体セラミック層とを積層、焼
成してなるセラミック多層基板において、前記絶縁性セ
ラミック層は、ガラス成分を含む低温焼結セラミック組
成物からなり、前記誘電体セラミック層は、チタン酸ス
トロンチウムを32.0〜46.0重量%、チタン酸鉛
を28.0〜46.0重量%、チタン酸カルシウムを
8.0〜16.0重量%、酸化ビスマスを5.0〜1
6.0重量%、酸化チタンを3.0〜10.0重量%、
それぞれ含有してなる誘電体セラミック成分に、前記ガ
ラス成分とほぼ同組成のガラス成分を混合してなる誘電
体セラミック組成物からなることを特徴とするセラミッ
ク多層基板を提供するものである。
【0018】また、本発明のセラミック多層基板におい
て、前記誘電体セラミック組成物におけるガラス成分
は、酸化バリウムを10.0〜65.0モル%、酸化ケ
イ素を1.0〜55.0モル%、酸化ホウ素を10.0
〜75.0モル%、それぞれ混合してなることを特徴と
する。
【0019】また、本発明のセラミック多層基板は、前
記誘電体セラミック組成物における前記ガラス成分の含
有量を、前記誘電体セラミック成分に対して、5.0〜
35.0重量%とすることを特徴とする。
【0020】また、本発明のセラミック多層基板は、前
記誘電体セラミック成分に対して、酸化亜鉛を1.0〜
4.0重量%、酸化ケイ素を1.0〜4.0重量%、そ
れぞれ添加してなることを特徴とする。
【0021】また、本発明のセラミック多層基板は、前
記低温焼結セラミック組成物をBaO−Al23−Si
2系のガラス複合材料とすることを特徴とする。
【0022】本発明の誘電体セラミック組成物によれ
ば、チタン酸ストロンチウム32.0〜47.0重量
%、チタン酸鉛28.0〜46.0重量%、チタン酸カ
ルシウム8.0〜16.0重量%、酸化ビスマスを5.
0〜16.0重量%、酸化チタンを3.0〜10.0重
量%、それぞれ含有してなる誘電体セラミック成分に、
酸化バリウム、酸化ケイ素及び酸化ホウ素からなるガラ
ス成分を混合してなるので、前記誘電体セラミック成分
の優れた電気特性や温度特性が保持され、かつ、焼結温
度が低く、焼結後の強度が高い誘電体セラミック組成物
が得られる。
【0023】また、本発明のセラミック多層基板によれ
ば、前記誘電体セラミック層は、チタン酸ストロンチウ
ムを32.0〜46.0重量%、チタン酸鉛を28.0
〜46.0重量%、チタン酸カルシウムを8.0〜1
6.0重量%、酸化ビスマスを5.0〜16.0重量
%、酸化チタンを3.0〜10.0重量%、それぞれ含
有してなる誘電体セラミック成分に、前記ガラス成分と
ほぼ同組成のガラス成分を混合してなる誘電体セラミッ
ク組成物からなるので、前記絶縁性セラミック層と前記
誘電体セラミック層との接合性が良好であって、また、
前記誘電体セラミック層の高い誘電率や優れた温度特性
が保持され、比較的低い温度で焼結可能であって焼結後
の強度も大きく、高周波特性や安定性に優れたセラミッ
ク多層基板が得られる。
【0024】
【発明の実施の形態】まず、本発明のセラミック多層基
板を実施の形態例に従い説明する。
【0025】第1の実施の形態 図1に示すように、本実施の形態によるセラミック多層
基板1は、一方主面に厚膜抵抗体6、半導体ICやチッ
プコンデンサ等の実装部品7を搭載してなり、本発明の
誘電体セラミック組成物を焼結してなる誘電体セラミッ
ク層2が、BaO−Al23−SiO2(BAS)材料
等からなる絶縁性セラミック層3a及び3bの間に設け
られている。
【0026】そして、誘電体セラミック層2には、電極
4a、電極4b及び電極4cからなるコンデンサが形成
されている。電極4aと電極4cとはビアホール5bを
介して接続されており、電極4aと電極4bとの間、電
極4bと電極4cとの間でそれぞれ所定の容量が形成さ
れて、これらの容量の和がコンデンサ全体の容量となっ
ている。そして、このコンデンサは、ビアホール5a及
び5cを介して厚膜抵抗体6に接続されている。
【0027】同様に、誘電体セラミック層2には、電極
4d、電極4e及び電極4fからなるコンデンサが形成
されている。電極4dと電極4fとはビアホール5fを
介して接続されており、電極4dと電極4eとの間、電
極4eと電極4fとの間でそれぞれ所定の容量が形成さ
れ、これらの容量の和がコンデンサの全体としての容量
となっている。そして、このコンデンサは、ビアホール
5d及び5eを介して実装部品7に接続されている。
【0028】このように、セラミック多層基板1におい
ては、セラミック多層基板1内にコンデンサが形成され
ているので基板の小型化が達成されており、また、コン
デンサを形成する電極間に高誘電率の誘電体セラミック
層2が挟み込まれているので比較的小さな電極パターン
で容量の大きなコンデンサが形成できる。
【0029】さらに、誘電体セラミック層2の構成材料
が、絶縁性セラミック層3a及び3bにおけるガラス成
分とほぼ同組成のガラス成分を含んでいるから、絶縁性
セラミック層3a及び3bと誘電体セラミック層2との
接着強度が高く、また、構成成分の相互拡散による基板
特性の変動が抑えられる。さらに、誘電体セラミック材
料の高い誘電率や優れた温度特性が保持されて、高い基
板強度と優れた基板特性を両立したセラミック多層基板
1が形成される。
【0030】第2の実施の形態 次に、図2を参照に、本発明による第2の実施の形態を
説明する。
【0031】セラミック多層基板11は、一方主面にチ
ップ抵抗体や半導体IC等の実装部品7を搭載してな
り、本発明の誘電体セラミック組成物を焼結してなる誘
電体セラミック層12a及び12bが、例えばBAS材
料等からなる絶縁性セラミック層13内に設けられた電
極14aと電極14bとの間、及び、電極14cと電極
14dとの間に、厚膜印刷法等によってそれぞれ設けら
れている。
【0032】そして、電極14a、電極14b、及び、
これらの電極間に設けられた誘電体セラミック層12a
によって所定の容量が形成されており、同様に、電極1
4c、電極14d、及び、誘電体セラミック層12bに
よって所定の容量が形成されている。そして、電極14
a及び電極14bによって形成されるコンデンサは、一
方で、ビアホール15aを介して実装部品7に接続さ
れ、他方で、ビアホール15bを介して、ストリップラ
イン18に接続されている。また、電極14c及び電極
14dによって形成されるコンデンサは、一方で、ビア
ホール15c及び線路導体16を介して実装部品7に接
続されており、他方で、ビアホール15dを介してグラ
ンド導体17に接続されている。
【0033】このように、セラミック多層基板11にお
いては、セラミック多層基板内にコンデンサが形成され
ているので基板の小型化が達成されており、また、コン
デンサを形成する電極間に高誘電率の誘電体セラミック
層12a及び12bが挟み込まれているので、比較的小
さな電極パターンで容量の大きなコンデンサが形成され
ている。
【0034】さらに、誘電体セラミック層12a及び1
2bの構成材料が、絶縁性セラミック層13におけるガ
ラス成分とほぼ同組成のガラス成分を含んだ本発明の誘
電体セラミック組成物であるので、絶縁性セラミック層
13と誘電体セラミック層12a及び12bとの接着強
度が高く、また、構成成分の相互拡散による基板特性の
変動が抑制される。さらに、誘電体セラミック材料の優
れた電気特性や温度係数が保持されて、高い基板強度と
優れた基板特性の両立したセラミック多層基板11が得
られる。
【0035】次に、上述した第1の実施の形態によるセ
ラミック多層基板の作製方法例を説明する。
【0036】まず、絶縁性セラミック層用の材料とし
て、アルミナを主成分とするセラミック原料粉末と、B
aO、SiO2を主原料とするガラス成分とを用意した
後、アルミナ100重量部に対してガラス成分20〜3
0重量部を添加し、これを混合する。必要に応じて、混
合前の前記主原料を800〜1100℃程度で仮焼して
よい。
【0037】なお、絶縁性セラミック層用の材料は、例
えば、Mg2SiO4、CaZrO3、BaAl2Si28
などにBaOやSiO2等のガラス成分を添加したもの
や、BaO、Al23、SiO2を主成分としたものを
用いてもよい。例えば、B23−BaO−Al23−S
iO2を主成分とするセラミック原料粉末を使用する場
合は、これを混合した後、800〜1000℃で仮焼す
る。
【0038】次いで、得られたセラミック原料粉末に、
バインダー、分散剤、可塑剤、有機溶媒等を適量添加
し、これらを混合することによって、有機スラリーを調
製する。これを、ドクターブレード法等によってシート
状に成形すれば、BaO−Al23−SiO2系のガラ
ス複合材料からなる絶縁体セラミック層用グリーンシー
トが得られる。
【0039】次いで、これとは別に、高誘電率の誘電体
セラミック層の材料として、チタン酸ストロンチウムを
32.0〜46.0重量%、チタン酸鉛を28.0〜4
6.0重量%、チタン酸カルシウムを8.0〜16.0
重量%、酸化ビスマスを5.0〜16.0重量%、酸化
チタンを3.0〜10.0重量%それぞれ混合してなる
誘電体セラミック粉末を用意し、還元性雰囲気中で10
00℃、1時間以上仮焼する。なお、この誘電体セラミ
ック粉末には、さらに、酸化亜鉛を1.0〜4.0重量
%、酸化ケイ素を1.0〜4.0重量%、それぞれ添加
してもよい。
【0040】引き続いて、得られた仮焼原料を粉砕した
後、酸化バリウムを10.0〜65.0モル%、酸化ケ
イ素を1.0〜55.0モル%、酸化ホウ素を10.0
〜75.0モル%、それぞれ混合してなるガラス成分
5.0〜35.0重量%と共に混合した後、有機ビヒク
ル、分散剤、可塑剤、有機溶媒等を適量添加し、これら
を混合することにより、有機スラリーを調製する。これ
をドクターブレード法等によってシート状に成形すれ
ば、誘電体セラミック層用グリーンシートが得られる。
【0041】このようにして得られた絶縁体セラミック
層用グリーンシートと誘電体セラミック層用グリーンシ
ートとに必要に応じてビアホール用孔を開け、電極ペー
ストや電極粉を充填してビアホールを形成した後、各グ
リーンシートに所定パターンのコンデンサが形成される
ように電極ペーストを印刷して、誘電体セラミック層用
グリーンシートと絶縁体セラミック層用グリーンシート
とを積み重ねる。
【0042】この後、積み重ねたグリーンシートをプレ
スし、ブロックを形成する。必要に応じて、作製したブ
ロックを適当な大きさに切断したり、溝を形成したりし
てもよい。そして、得られたブロックを1000℃以下
で焼結することにより、図1に示したようなコンデンサ
を内蔵したセラミック多層基板を得る。
【0043】なお、誘電体セラミック層用の材料は、上
述したように、グリーンシートに成形し、これをセラミ
ック多層基板に内蔵してもよいが、誘電体セラミック層
用の原料粉体を有機ビヒクル、有機溶媒、可塑剤等に混
合することによってペースト化し、得られた誘電体ペー
ストを必要な部分に厚膜印刷することによって、誘電体
セラミック層を形成してもよい(図2参照)。この場合
も、誘電体セラミック層の形成後に、グリーンシートを
積み重ね、プレス、カット、焼結等の工程を経てセラミ
ック多層基板を作製できる。
【0044】次に、本発明の誘電体セラミック組成物及
び本発明のセラミック多層基板をさらに詳細に説明する
本発明のセラミック多層基板においては、前記ガラス成
分として、酸化バリウム、酸化ケイ素及び酸化ホウ素を
混合してなるガラス成分を用いることにより、前記誘電
体セラミック成分の特性を良好に維持したまま、低温焼
結可能で、基板特性が高く、電気特性や温度特性等の基
板特性にも優れたセラミック多層基板が得られる。
【0045】また、酸化バリウム、酸化ケイ素及び酸化
ホウ素を混合してなる前記ガラス成分は、例えばBaO
−Al23−SiO2等の低温焼結セラミック材料を構
成するガラス成分とほぼ同組成であるので、絶縁性セラ
ミック材料からなる絶縁性セラミック基板と誘電体セラ
ミック材料からなる誘電体セラミック層とが良好に接合
し、高い基板強度を有するセラミック多層基板が得られ
る。
【0046】特に、本発明のセラミック多層基板及び本
発明の誘電体セラミック組成物において、酸化バリウム
(BaO)を10.0〜65.0モル%、酸化ケイ素
(SiO2)を1.0〜55.0モル%、酸化ホウ素
(B23)を10.0〜75.0モル%混合してなるガ
ラス成分を前記誘電体セラミック組成物に用いれば、例
えば、比誘電率εrが600以上、誘電損失tanδが4
0%以下の優れた電気特性が達成されると共に、安定し
た誘電率の温度係数Tccを有するというように優れた
温度特性も達成できる。
【0047】また、前記ガラス成分の含有量が誘電体セ
ラミック材料に対して5.0〜35.0重量%の範囲内
であれば、比誘電率εrや誘電損失tanδ等の電気特性
と誘電率の温度係数Tcc等の温度特性とのバランスが
優れたものとなる。なお、ガラス成分の含有量が5.0
重量%未満であると、焼結温度が高くなる傾向にあり、
他方、ガラス成分の含有量が35.0重量%を超える
と、基板強度(抗折強度)が小さくなる傾向にある。
【0048】また、絶縁体セラミック層に、BaO−A
23−SiO2系のガラス複合材料からなる低温焼結
セラミック材料を用いれば、セラミック多層基板内に比
抵抗の小さな銀、銀−パラジウム、銅、金等の低融点金
属(又は合金)を電極材料として配し、同時焼結するこ
とが可能なことから、高周波特性に優れたセラミック多
層基板を形成できる。特に、この低温焼結セラミック材
料は、前述した酸化バリウム、酸化ケイ素及び酸化ホウ
素を混合してなるガラス成分とほぼ同組成であるので相
性がよく、従って、前述の誘電体セラミック層との接着
強度が高く、また、基板特性の変動が少ない。
【0049】また、チタン酸ストロンチウムを32.0
〜47.0重量%、チタン酸鉛を28.0〜46.0重
量%、チタン酸カルシウムを8.0〜16.0重量%、
酸化ビスマスを5.0〜16.0重量%、酸化チタンを
3.0〜10.0重量%、それぞれ混合してなる誘電体
セラミック成分に添加する酸化亜鉛、酸化ケイ素の量
は、それぞれ1.0〜4.0重量%が望ましい。
【0050】酸化亜鉛、酸化ケイ素の添加量がそれぞれ
1.0重量%未満の場合、焼成温度がやや上昇してしま
う傾向にあり、他方、添加量がそれぞれ4.0重量%を
上回ると、比誘電率εrが低下する傾向にある。
【0051】以上、本発明を実施の形態に従い説明した
が、本発明はこれらの実施の形態に限定されるものでは
ない。
【0052】例えば、低温焼結セラミック基板の材料は
BAS材料に限定されるものではなく、BaO−SrO
−SiO2、BaO−SiO2−Li2O等の低温焼結セ
ラミック材料を用いることも可能である。これらの低温
焼結セラミック材料は、前述したBaO、SiO2及び
23からなるガラス成分とほぼ同組成のガラス成分を
含む材料である。
【0053】また、本発明のセラミック多層基板は、半
導体IC等の電子部品を搭載するセラミック基板として
利用するのみではなく、マイクロ波用の誘電体共振器や
LCフィルタ等の電子部品用材料、さらにはセラミック
パッケージ等として用いることも可能である。また、セ
ラミック多層基板上、或いはその裏面に抵抗を形成する
ことで、若しくは、絶縁性セラミック基板内又は誘電体
セラミック層内にチョークコイルやストリップラインを
形成することで、さらに基板形状の小型化が達成でき
る。
【0054】
【実施例】以下、本発明を具体的な実施例について説明
する。
【0055】まず、チタン酸ストロンチウム(SrTi
3)、チタン酸鉛(PbTiO3)、チタン酸カルシウ
ム(CaTiO3)、酸化ビスマス(Bi23)、酸化
チタン(TiO2)、酸化亜鉛(ZnO)、酸化ケイ素
(SiO2)を、下記表1に示した所定量混合し、空気
中、1000℃以上、1時間以上で仮焼した。引き続い
て、仮焼後のセラミック原料粉末を粉砕した後、下記表
1に示す比率で混合したBaO、SiO2及びB23から
なるガラス成分を所定量加え、さらにバインダー、分散
材、可塑剤、有機溶媒を適量添加、混合して、誘電体セ
ラミック層用の有機スラリーを作製した。
【0056】
【表1】
【0057】次いで、これをドクターブレード法に基づ
いてシート状に成形して誘電体セラミック層用グリーン
シートを作製した後、このグリーンシートを必要な厚さ
になる分だけ積み重ね、これをプレスし、適当な形状に
カットした。そして、これを還元性雰囲気中、1000
℃以下で焼結した。そして、得られたシート状の誘電体
セラミックの両面に電極を付与し、比誘電率εr、誘電
損失tanδ、並びに、−25℃のときの誘電率の温度係
数Tcc、85℃のときの誘電率の温度係数Tccをそ
れぞれ測定した。測定結果を下記表2に示す。
【0058】また、BAS材料からなる低温焼結セラミ
ック材料をシート状に成形して作製したグリーンシート
と、前述した誘電体セラミック用グリーンシートとを積
み重ね、図1に示したようなセラミック多層基板を作製
し、その基板強度及び焼結温度を測定した。基板強度及
び焼結温度の測定結果を下記表2に併せて示す。なお、
表2における焼結温度は、最も密度の高くなる温度を示
した。
【0059】
【表2】
【0060】表1及び表2に示したように、例1〜例1
0、例12、例16から、BaO、SiO2及びB23
からなるガラス成分の組成比に関して、図3の三成分図
に示すように、BaOが10.0〜65.0モル%、S
iO2が1.0〜55.0モル%、B23が10.0〜
75.0モル%のときは、高い比誘電率εrを有し、か
つ、tanδ及び誘電率の温度係数Tccに優れた値を示
していると共に、基板強度(抗折強度)が高く、焼結温
度が低いといった利点を有していることが分かる。
【0061】また、例1、例17〜例19に関し、基板
強度と焼結温度とのバランスを考慮すると、誘電体セラ
ミック成分に対するガラス成分の含有量は5.0〜3
5.0重量%が望ましいことが分かる。
【0062】特に、例1〜例10、例12、例16及び
例18から、BaO、SiO2及びB23からなるガラ
ス成分の組成比が、BaOが10.0〜65.0モル
%、SiO2が1.0〜55.0モル%、B23が1
0.0〜75.0モル%であって、かつ、誘電体セラミ
ック成分に対するガラス成分の含有量が5.0〜35.
0重量%のとき、比誘電率εrが600以上、tanδが
0.75以下の優れた電気特性を示し、かつ、静電容量
の温度係数Tccが、−25℃、+85℃のいずれにお
いても、±40%以内の優れた温度特性を示しているこ
とが分かる。また、これらは、焼結温度が1000℃以
下と低いので、BASからなる絶縁性セラミック基板及
び低融点金属と同時焼結でき、かつ、基板強度にも優れ
ていることが分かる。
【0063】これに対して、ガラス成分におけるBaO
の組成比が10.0モル%以下であると、焼結温度が高
くなりすぎ、また、Q値が劣化することがある。また、
例11のように、ガラス成分におけるBaOの組成比が
65.0モル%を超えると、前述の温度特性が劣化する
傾向にある。
【0064】また、ガラス成分におけるSiO2の組成
比が5.0モル%を下回ると、抗折強度が低下して、基
板としての使用が困難になる。他方、例13のように、
SiO2の組成比が55.0モル%を上回ると、焼結温
度が高くなりすぎてCuの焼結温度以上になるため、C
uからなる電極がダメージを受けてしまうことがある。
【0065】また、例14から分かるように、ガラス成
分におけるB23の組成比が10.0モル%を下回る
と、焼結温度が高いためにCuの焼結温度以上でセラミ
ックを焼成する必要があり、Cuからなる電極がダメー
ジを受けることがある。他方、例15から分かるよう
に、B23の組成比が75.0モル%を上回ると、焼結
温度が低くなりすぎて、同時焼結するCuが焼結しない
ことがある。
【0066】さらに、誘電体セラミック成分に対するガ
ラス成分の添加量に関し、例17から、5.0重量%未
満であると焼結温度が上昇してしまい、例19から、3
5.0重量%を超えると基板強度が低下してしまう傾向
にあることが分かった。
【0067】以上、本実施例によれば、浮遊容量が発生
すると特性上不利になると思われる部分に誘電率の低い
セラミック組成物を用い、大きな容量を必要とする部分
に誘電率の高い誘電体セラミック組成物を用いること
で、大容量のコンデンサを内蔵することができ、セラミ
ック多層基板の大幅な小型化、低背化が達成される。
【0068】同時に、必要な部分にのみ誘電率の高いセ
ラミック組成物を内蔵しているので、電極間や配線間の
浮遊容量を最小限に抑えることができる。また、高誘電
率の誘電体セラミック層部分をグリーンシート等にして
内蔵する場合、例えば、コンデンサ間の誘電体膜厚を一
定にすることができるため、非常に精度の高い大容量の
コンデンサを、必ずしもトリミングを行う必要なく、形
成できる。
【0069】さらに、低誘電率の絶縁性セラミック層と
高誘電率の誘電体セラミック層とがほぼ同組成のガラス
成分を含んでいるため、これらの接合が適切に働き、絶
縁性セラミック層と誘電体セラミック層との接着強度が
非常に大きくなり、基板強度が大幅に向上する。
【0070】
【発明の効果】本発明の誘電体セラミック組成物は、チ
タン酸ストロンチウムを32.0〜47.0重量%、チ
タン酸鉛を28.0〜46.0重量%、チタン酸カルシ
ウムを8.0〜16.0重量%、酸化ビスマスを5.0
〜16.0重量%、酸化チタンを3.0〜10.0重量
%、それぞれ含有してなる誘電体セラミック成分の比誘
電率ε、誘電損失tanδなどの電気特性と、誘電率の温
度係数Tccなどの温度特性とをバランス良く保持し
た、比較的低温で焼結可能であって、焼結後の強度が高
い誘電体セラミック組成物である。
【0071】本発明のセラミック多層基板によれば、絶
縁性セラミック層と誘電体セラミック層とが良好に接合
すると共に、誘電体セラミック層の比誘電率ε、誘電損
失tanδなどの電気特性と、誘電率の温度係数Tccな
どの温度特性とのバランスに優れ、焼結後の強度が高く
低温焼結可能であるので、安定性に優れ、高周波特性に
優れたセラミック多層基板が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるセラミック多
層基板の概略断面図である。
【図2】本発明の第2の実施の形態によるセラミック多
層基板の概略断面図である。
【図3】本発明の誘電体セラミック組成物におけるガラ
ス成分の組成範囲を示す三成分図である。
【符号の説明】
1…セラミック多層基板、 2…誘電体セラミック層、 3a、3b…絶縁性セラミック層、 4a、4b、4c、4d、4e、4f…電極、 5a、5b、5c、5d、5e、5f…ビアホール、 6、7…表面実装部品
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G031 AA04 AA05 AA06 AA11 AA26 AA28 AA30 AA32 AA35 BA09 CA03 CA08 5G303 AA05 AB06 AB07 AB11 AB12 AB15 BA12 CA03 CB02 CB03 CB05 CB06 CB25 CB30 CB32 CB35 CB38

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 チタン酸ストロンチウムを32.0〜4
    7.0重量%、チタン酸鉛を28.0〜46.0重量
    %、チタン酸カルシウムを8.0〜16.0重量%、酸
    化ビスマスを5.0〜16.0重量%、酸化チタンを
    3.0〜10.0重量%、それぞれ含有してなる誘電体
    セラミック成分に、酸化バリウム、酸化ケイ素及び酸化
    ホウ素からなるガラス成分を混合してなることを特徴と
    する、誘電体セラミック組成物。
  2. 【請求項2】 前記ガラス成分は、酸化バリウムを1
    0.0〜65.0モル%、酸化ケイ素を1.0〜55.
    0モル%、酸化ホウ素を10.0〜75.0モル%、そ
    れぞれ混合してなることを特徴とする、請求項1に記載
    の誘電体セラミック組成物。
  3. 【請求項3】 前記ガラス成分の含有量を、前記誘電体
    セラミック成分に対して、5.0〜35.0重量%とす
    ることを特徴とする、請求項1又は2に記載の誘電体セ
    ラミック組成物。
  4. 【請求項4】 前記誘電体セラミック成分に対して、酸
    化亜鉛を1.0〜4.0重量%、酸化ケイ素を1.0〜
    4.0重量%、それぞれ添加してなることを特徴とす
    る、請求項1に記載の誘電体セラミック組成物。
  5. 【請求項5】 低誘電率の絶縁性セラミック層と高誘電
    率の誘電体セラミック層とを積層、焼成してなるセラミ
    ック多層基板において、 前記絶縁性セラミック層は、ガラス成分を含む低温焼結
    セラミック組成物からなり、 前記誘電体セラミック層は、チタン酸ストロンチウムを
    32.0〜46.0重量%、チタン酸鉛を28.0〜4
    6.0重量%、チタン酸カルシウムを8.0〜16.0
    重量%、酸化ビスマスを5.0〜16.0重量%、酸化
    チタンを3.0〜10.0重量%、それぞれ含有してな
    る誘電体セラミック成分に、前記ガラス成分とほぼ同組
    成のガラス成分を混合してなる誘電体セラミック組成物
    からなることを特徴とする、セラミック多層基板。
  6. 【請求項6】 前記誘電体セラミック組成物におけるガ
    ラス成分は、酸化バリウムを10.0〜65.0モル
    %、酸化ケイ素を1.0〜55.0モル%、酸化ホウ素
    を10.0〜75.0モル%、それぞれ混合してなるこ
    とを特徴とする、請求項5に記載のセラミック多層基
    板。
  7. 【請求項7】 前記誘電体セラミック組成物における前
    記ガラス成分の含有量を、前記誘電体セラミック成分に
    対して、5.0〜35.0重量%とすることを特徴とす
    る、請求項5又は6に記載のセラミック多層基板。
  8. 【請求項8】 前記誘電体セラミック成分に対して、酸
    化亜鉛を1.0〜4.0重量%、酸化ケイ素を1.0〜
    4.0重量%、それぞれ添加してなることを特徴とす
    る、請求項5に記載のセラミック多層基板。
  9. 【請求項9】 前記低温焼結セラミック組成物をBaO
    −Al23−SiO2系のガラス複合材料とすることを
    特徴とする、請求項5に記載のセラミック多層基板。
JP11073961A 1999-03-18 1999-03-18 誘電体セラミック組成物及びセラミック多層基板 Pending JP2000264723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11073961A JP2000264723A (ja) 1999-03-18 1999-03-18 誘電体セラミック組成物及びセラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11073961A JP2000264723A (ja) 1999-03-18 1999-03-18 誘電体セラミック組成物及びセラミック多層基板

Publications (1)

Publication Number Publication Date
JP2000264723A true JP2000264723A (ja) 2000-09-26

Family

ID=13533196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11073961A Pending JP2000264723A (ja) 1999-03-18 1999-03-18 誘電体セラミック組成物及びセラミック多層基板

Country Status (1)

Country Link
JP (1) JP2000264723A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041166A1 (ja) 2007-09-28 2009-04-02 Soshin Electric Co., Ltd. セラミック多層基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041166A1 (ja) 2007-09-28 2009-04-02 Soshin Electric Co., Ltd. セラミック多層基板
US8040657B2 (en) 2007-09-28 2011-10-18 Ngk Insulators, Ltd. Ceramic multilayer substrate

Similar Documents

Publication Publication Date Title
JP3407716B2 (ja) 複合積層電子部品
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
US6753070B2 (en) Insulating ceramic compact, ceramic multilayer substrate, and ceramic electronic device
JP2753887B2 (ja) コンデンサー内蔵複合回路基板
JP3709752B2 (ja) 誘電体セラミック組成物及びセラミック多層基板
WO2007086184A1 (ja) 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法
JP2001247359A (ja) 絶縁体磁器組成物
US20020027018A1 (en) Insulative ceramic compact
JP2001114554A (ja) 低温焼成セラミック組成物及びセラミック多層基板
US4633366A (en) Laminar electrical component with magnesium orthoborate
JP2000264724A (ja) 誘電体セラミック組成物及びセラミック多層基板
JPH1025157A (ja) 誘電体セラミック組成物および積層セラミックコンデンサ
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP2001106571A (ja) 誘電体セラミック組成物及びセラミック電子部品
US6642167B1 (en) Dielectric ceramic composition, monolithic ceramic substrate, ceramic electronic component, and monolithic ceramic electronic component
JP2000226255A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2000264722A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2000264723A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2001106570A (ja) 誘電体セラミック組成物及びセラミック電子部品
JP2000058381A (ja) コンデンサ内蔵多層基板
JP2000211967A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2000226256A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP4792720B2 (ja) 誘電体セラミック組成物およびセラミック多層基板
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板