JP2000252792A - マッチトフィルタ - Google Patents
マッチトフィルタInfo
- Publication number
- JP2000252792A JP2000252792A JP11053230A JP5323099A JP2000252792A JP 2000252792 A JP2000252792 A JP 2000252792A JP 11053230 A JP11053230 A JP 11053230A JP 5323099 A JP5323099 A JP 5323099A JP 2000252792 A JP2000252792 A JP 2000252792A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- sample data
- filter
- unit
- transversal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
量を低減し、これにより小さな回路規模で実現すること
を可能とする。 【解決手段】 以上の目的を達成するために本発明は、
m個の符号を配列してなる単位符号列を規定するパター
ンおよびこの単位符号列の繰り返しパターンに従って階
層的に符号を配列してなる同期パターンを検出するもの
で、前記2つのパターンのそれぞれに関しての相関出力
を得るべく構成された複数のトランスバーサルフィルタ
1,2を、単位遅延の比較的長いトランスバーサルフィ
ルタ1を単位遅延の比較的短いトランスバーサルフィル
タ2よりも上段に配置して直列に接続してマッチトフィ
ルタを構成する。
Description
おける例えば同期パターンなどの符号列の相関検出等を
行うために用いられるマッチトフィルタに関し、特に符
号を階層的な複数のパターンに従って配列してなる符号
列に対応するマッチトフィルタに関する。
号の使用、制御信号の時間多重等のために、ある時間毎
に1ブロックを作るフレーム構造を使用することが多
い。
期をとる必要が生じる。このフレーム同期のためには従
来より、送信側にて各フレームの先頭に既知の同期パタ
ーンを挿入しておき、受信側でこの同期パターンを検出
することが行われている。
ータと、受信側に用意されている同期パターンとの相関
をとることにより実現できる。そしてこのような処理
は、マッチトフィルタを用いて行われている。
サルフィルタを用いて構成されるが、その回路規模を縮
小するために、同期パターンとして必要な符号数より少
ない符号数(m個)の符号よりなる単位符号列を、自然
数回(n回)繰り返すことにより作成された同期パター
ンを使用することが行われている。
ためのマッチトフィルタは、図4に示すように2つのト
ランスバーサルフィルタ3,4を直列接続して構成され
る。
位符号列を構成する符号数mよりも1つ少ないr個の遅
延素子31(31-1,31-2…,31-p,31-r)を有し、これ
らが直列に接続されている。これらの遅延素子31の遅
延時間Tdは、符号周期(CDMAシステムの場合はチ
ップ周期)と同一である。
上段の遅延素子31-1の入力の合計数mの信号がそれぞれ
タップ出力であり、m個の乗算器32(32-1,32-2…,
32-r,32-m)にそれぞれ入力される。
おける個々の符号の状態が、乗算器32-1から乗算器32-m
まで順番にタップ係数として設定されており、各タップ
出力に対してこのタップ係数を乗算する。
加算器33に入力され、互いに加算される。そしてこの
加算器33での加算結果が、トランスバーサルフィルタ
3の出力として後段のトランスバーサルフィルタ4に入
力される。
列の繰り返し数nよりも1つ少ないj個の遅延素子41
(41-1,41-2…,41-i,41-j)を有し、これらが直列に
接続されている。これらの遅延素子31の遅延時間は、
符号周期のm倍、すなわち単位符号列の繰り返し周期と
同一であり、mTdとされる。
上段の遅延素子41-1の入力の合計数nの信号がそれぞれ
タップ出力であり、n個の乗算器42(42-1,42-2…,
42-j,42-n)にそれぞれ入力される。
ターンにおける個々の単位符号列の状態が、乗算器42-1
から乗算器42-nまで順番にタップ係数として設定されて
おり、各タップ出力に対してこのタップ係数を乗算す
る。
加算器43に入力され、互いに加算される。そしてこの
加算器43での加算結果が、同期パターンの到来タイミ
ングに応じてピークが現れる検出出力となる。
は、単位符号列に関する相関出力を得るものとなってお
り、その出力には、単位符号列に関する相関出力が、単
位符号列の繰り返しのパターンに応じて発生することに
なる。そこで、単位符号列の繰り返しのパターンに関す
る相関出力を得るように構成したトランスバーサルフィ
ルタ4で単位符号列の繰り返しのパターンに関する相関
をとることで、同期パターンの検出が行われるのであ
る。
て同期パターンの検出を行う場合には、同期パターンに
含まれる符号の数と同数のタップ数を必要とし、上述の
ようなm×n個の符号からなる同期パターンの検出には
タップ数がm×nであるトランスバーサルフィルタが必
要とされる。
トランスバーサルフィルタ3,4が有するタップの総数
はm+nであり、少ないタップ数で実現されていること
が分かる。
上にともない、このようなマッチトフィルタはディジタ
ル回路で構成することが、回路規模の縮小などの点から
有利となっている。
ジタル回路で構成する場合、信号は符号周期の1/k
(kは自然数)の周期でサンプリングされ、量子化され
たサンプルデータとして与えられることとなる。そして
遅延器31,41としては、1サンプリング分のサンプ
ルデータを1単位として取り扱うシフトレジスタなどの
ようなメモリが使用されることになる。
Td/kの周期で入力されるサンプルデータを、それぞ
れTdの期間に渡り保持しておく必要があるので、kサ
ンプリング分のサンプルデータを記憶できる容量が必要
とされる。そしてトランスバーサルフィルタ3の全体で
は、このようなメモリがr個存在するのであるから、k
×rサンプリング分、すなわちk×(m−1)サンプリ
ング分のサンプルデータを記憶できる容量が必要とされ
る。
メモリでは、Td/kの周期で入力されるサンプルデー
タを、それぞれmTdの期間に渡り保持しておく必要が
あるので、m×kサンプリング分のサンプルデータを記
憶できる容量が必要とされる。そしてトランスバーサル
フィルタ4の全体では、このようなメモリがj個存在す
るから、m×k×jサンプリング分、すなわちm×k×
(n−1)サンプリング分のサンプルデータを記憶でき
る容量が必要とされる。
ンスバーサルフィルタ4とでは、サンプリング分のサン
プルデータのビット数が異なる。
れたトランスバーサルフィルタでは、タップ数をa、入
力ビット数をxとすると、各タップ出力が加算されて出
力が得られるために、出力ビット数は一般に(x+log2
a)以上の整数値となるためである。数値の表現形式の
変更や、出力を丸めることが行われ、出力ビット数が増
減することがあるが、いずれにせよ入力ビット数より出
力ビット数が多くなるのが普通である。
ーサルフィルタからなるマッチトフィルタでは、一段目
の入力ビット数に対し、一段目の出力ビット数が増加す
る。さらに、一段目の出力が二段目に入力されるので、
全体の出力(検出出力)はさらにビット数が増加する。
(二段目入力ビット数)<(検出出力ビット数) となる。
従来のマッチトフィルタをディジタル回路で構成する場
合には、非常に大量のサンプルデータを保持しておく必
要があり、そのための回路規模が大きくなってしまう。
そして、このようなサンプルデータを保持しておくため
の構成はマッチトフィルタ全体の大部分を占めることに
なるため、回路規模縮小の妨げになるという不具合があ
った。
ッチトフィルタは、ディジタル回路で構成した場合に、
サンプルデータの遅延のために保持しておくサンプルデ
ータ量が大きく、そのための回路規模が大きいという不
具合があった。
たものであり、全体で必要とされるサンプルデータの記
憶容量を低減し、これにより小さな回路規模で実現する
ことが可能なマッチトフィルタを提供することにある。
めに本発明は、符号を、その符号の周期に対して2以上
の所定の自然数倍(例えばn倍やm倍)の周期を持ち、
かつより下位のパターンの周期に対して2以上の所定の
自然数倍の周期を持つ階層的な複数のパターンに従って
配列してなる例えば同期パターンなどの符号列を検出す
るもので、前記複数のパターンのそれぞれに対応し、 (1) 前記符号の周期の1/k(kは自然数)の周期で
サンプリングされたサンプルデータに対してディジタル
処理を行う。
のパターンのうちの最下位のパターンであればそのパタ
ーンに含まれる前記符号の数に、また対応するのが前記
複数のパターンのうちの最下位のパターンでなければそ
のパターンに含まれる一つ下位のパターンの数に等し
い。
位遅延時間に渡って入力される前記サンプルデータを保
持したのちに出力する例えば遅延ユニットなどの遅延手
段をタップ数よりも1つ少ない数有する。
等しい。
タを、前記単位遅延の長いトランスバーサルフィルタほ
ど上段に位置するように直列に接続してマッチトフィル
タを構成するようにした。
上段に配置されるマッチトフィルタほど、遅延手段で保
持するべきサンプルデータ数が多いものとなる。マッチ
トフィルタを直列接続した場合、取り扱うサンプルデー
タのビット数は後段のマッチトフィルタに与えられる毎
に大きくなるので、多数のサンプルデータを保持しなけ
ればならない遅延手段ほど、ビット数の小さなサンプル
データを取り扱えば良いことになる。
実施形態につき説明する。
の構成を示すブロック図である。
で配列されたm個の符号よりなる単位符号列を、所定の
パターンで自然数n回に渡り繰り返すことにより作成さ
れた同期パターンに基づいて同期検出を行うものであ
る。
フィルタは、2つのトランスバーサルフィルタ1,2を
直列接続してなる。
列の繰り返し数nよりも1つ少ないj個の遅延ユニット
11(11-1,11-2…,11-i,11-j)を有し、これらが直
列に接続されている。そして最上段の遅延ユニット11-1
には、符号周期Tdの1/k(kは自然数)のサンプリ
ング間隔Tsでサンプリングされ、xビットに量子化さ
れたサンプルデータが入力される。
ブロック図である。
それぞれxビットを保持可能なu個(uはm×k)のレ
ジスタ111(111-1,111-2…,111-u)を直列に接続
してシフトレジスタを構成してなる。
であるクロックが与えられており、このクロックに同期
して、1サンプリング分のxビットのサンプルデータが
レジスタ111を順次転送されて行く。
るサンプルデータを、 Ts×u=Ts×m×k=Td×m なる時間、すなわち単位符号列の繰り返し周期と同一の
時間に渡り保持したのちに出力する。
び、最上段の遅延ユニット11-1の入力の合計数nの信号
がそれぞれタップ出力であり、n個の乗算器12(12-
1,12-2…,12-j,12-n)にそれぞれ入力される。
ターンにおける個々の単位符号列の状態が、乗算器12-1
から乗算器12-nまで順番にタップ係数(b0,b1…,b
n-1)として設定されており、各タップ出力に対してこ
のタップ係数を乗算する。
加算器13に入力され、互いに加算される。そしてこの
加算器13での加算結果が、トランスバーサルフィルタ
1の出力として後段のトランスバーサルフィルタ2に入
力される。
出力は、1サンプリング当たりのビット数が(x+log2
n)ビットに増加している。
列を構成する符号数mよりも1つ少ないr個の遅延ユニ
ット21(21-1,21-2…,21-p,21-r)を有し、これら
が直列に接続されている。
ブロック図である。
それぞれ(x+log2n)ビットを保持可能なk個のレジ
スタ211(211-1,211-2…,211-k)を直列に接続し
てシフトレジスタを構成してなる。
であるクロックが与えられており、このクロックに同期
して、1サンプリング分のxビットのサンプルデータが
レジスタ211を順次転送されて行く。
るサンプルデータを、 Ts×k=Td なる時間、すなわち符号周期と同一の時間に渡り保持し
たのちに出力する。
び、最上段の遅延ユニット21-1の入力の合計数mの信号
がそれぞれタップ出力であり、m個の乗算器22(22-
1,22-2…,22-r,22-m)にそれぞれ入力される。
おける個々の符号の状態が、乗算器22-1から乗算器22-m
まで順番にタップ係数(a0,a1…,am-1)として設
定されており、各タップ出力に対してこのタップ係数を
乗算する。
加算器23に入力され、互いに加算される。そしてこの
加算器23での加算結果が、同期パターンの到来タイミ
ングに応じてピークが現れる検出出力となる。
は、単位符号列の繰り返しのパターンに関する相関出力
を得るものとなっており、その出力には、各タップ出力
の全てが同期パターンの各符号列となっている期間に、
単位符号列が他の期間よりも著しく大きなレベルで現れ
ることになる。そこで、単位符号列に関する相関出力を
得るように構成したトランスバーサルフィルタ2で相関
をとることで、同期パターンの検出が行われるのであ
る。
位時間(1つの遅延ユニット11での遅延時間)がm×
Tdで、出力タップ数がnであるので、このトランスバ
ーサルフィルタ1全体でのサンプルデータの保持数は、 (n−1)×m×k となっている。
位時間がTdで、出力タップ数がmであるので、このト
ランスバーサルフィルタ2全体でのサンプルデータの保
持数は、 (m−1)×k となっている。
遅延の長いトランスバーサルフィルタ1のほうがサンプ
ルデータの保持数が多くなる。
の保持数が多いトランスバーサルフィルタ1は上段に配
置されているために、後段に配置される場合に比べて入
力されるサンプルデータの1サンプリング分のビット数
が小さく、必要な記憶容量は小さくなる。
プリング分のビット数が(x+log2n)とxよりも増大
したサンプルデータが入力されることになるが、トラン
スバーサルフィルタ2はサンプルデータの保持数が少な
いので、必要な記憶容量は小さくなる。
いるレジスタ111,211の記憶容量の合計が小さく
抑えられている。
示して説明する。
る。なお、単位遅延Tdに対するサンプリング回数kは
ここでは共通なので、パラメータとしてそのまま使用す
る。
ッチトフィルタの場合、 トランスバーサルフィルタ1のサンプルデータ保持数
7×32×k トランスバーサルフィルタ1のサンプルデータ保持量
4ビット×224×k=(896×k)ビット トランスバーサルフィルタ2の入力ビット数 (4+lo
g28)=7ビット トランスバーサルフィルタ2のサンプルデータ保持数
31×k トランスバーサルフィルタ2のサンプルデータ保持量
7ビット×31×k=(217×k)ビット となり、マッチトフィルタ全体でのデータ保持量は、 896×k+217×k=(1113×k)ビット となる。
対応したトランスバーサルフィルタを一段目、かつ単位
符号列の繰り返しパターンに対応したトランスバーサル
フィルタを二段目にそれぞれ設けた場合は、 一段目のサンプルデータ保持数 31×k 一段目のサンプルデータ保持量 4ビット×31k=
(124×k)ビット 二段目の入力ビット数 (4+log232)=9ビット 二段目のサンプルデータ保持数 7×32×k 二段目のサンプルデータ保持量 9ビット×224×k
=(2016×k)ビット となり、マッチトフィルタ全体でのデータ保持量は、 124×k+2016×k=(2140×k)ビット となってしまう。
タは、単位遅延の長いトランスバーサルフィルタ1を前
段に、かつ単位遅延の短いトランスバーサルフィルタ2
を後段にそれぞれ配置したことで、全体としてのサンプ
ルデータ保持量が大幅に少なくなっている。
21には、このような少量のサンプルデータを記憶する
ために必要最小限の容量のレジスタのみを設けているの
で、回路規模が小さく抑えられている。
ものではない。例えば上記実施形態では、遅延ユニット
11,21はシフトレジスタを用いたものとしている
が、RAMを用いて入出力アドレスの制御を適切に行う
ようにしたり、FIFOメモリを用いてその出力タイミ
ング制御を適切に行うなどの別の手法によってサンプル
データを遅延させるようにしても良い。
フィルタ1から出力される(x+log2n)ビットのサン
プルデータをそのままトランスバーサルフィルタ2に入
力することとしているが、トランスバーサルフィルタ1
からの出力に対して数値の表現形式の変更や、出力が丸
められるなどの処理が施される場合でも本発明の適用が
可能である。
するパターンおよび単位符号列の繰り返しパターンの2
種類のパターンに応じて階層的に符号を配列してなる同
期符号の検出を行うことを前提とし、トランスバーサル
フィルタ1,2が2段接続であるマッチトフィルタを例
示しているが、3種類以上のパターンに応じて階層的に
符号を配列してなる同期符号に対応するべく3段以上の
トランスバーサルフィルタを用いる場合にも、単位遅延
がより長いトランスバーサルフィルタほど上段に配置す
ることで本発明を適用可能である。
00号として提案したような、論理を反転した単位符号列
と論理を反転していない単位符号列とを所定のパターン
に従って配列することで構成された同期符号の検出を行
う場合にも本願発明の適用が可能である。
で種々の変形実施が可能である。
期に対して2以上の所定の自然数倍の周期を持ち、かつ
より下位のパターンの周期に対して2以上の所定の自然
数倍の周期を持つ階層的な複数のパターンに従って配列
してなる符号列を検出するもので、前記複数のパターン
のそれぞれに対応し、 (1) 前記符号の周期の1/k(kは自然数)の周期で
サンプリングされたサンプルデータに対してディジタル
処理を行う。
のパターンのうちの最下位のパターンであればそのパタ
ーンに含まれる前記符号の数に、また対応するのが前記
複数のパターンのうちの最下位のパターンでなければそ
のパターンに含まれる一つ下位のパターンの数に等し
い。
位遅延時間に渡って入力される前記サンプルデータを保
持したのちに出力する遅延手段をタップ数よりも1つ少
ない数有する。
等しい。
タを、前記単位遅延の長いトランスバーサルフィルタほ
ど上段に位置するように直列に接続してマッチトフィル
タを構成するようにした。
のサンプルデータを保持しなければならない遅延手段ほ
ど、ビット数の小さなサンプルデータを取り扱えば良い
ことになり、この結果、全体で必要とされるサンプルデ
ータの記憶容量を低減し、これにより小さな回路規模で
実現することが可能なマッチトフィルタとなる。
構成を示すブロック図。
ック図。
ック図。
ク図。
Claims (1)
- 【請求項1】 符号を、その符号の周期に対して2以上
の所定の自然数倍の周期を持ち、かつより下位のパター
ンの周期に対して2以上の所定の自然数倍の周期を持つ
階層的な複数のパターンに従って配列してなる符号列を
検出するもので、 前記複数のパターンのそれぞれに対応し、 (1) 前記符号の周期の1/k(kは自然数)の周期で
サンプリングされたサンプルデータに対してディジタル
処理を行う。 (2) タップ数が、対応するのが前記複数のパターンの
うちの最下位のパターンであればそのパターンに含まれ
る前記符号の数に、また対応するのが前記複数のパター
ンのうちの最下位のパターンでなければそのパターンに
含まれる一つ下位のパターンの数に等しい。 (3) 対応するパターンの周期に等しい単位遅延時間に
渡って入力される前記サンプルデータを保持したのちに
出力する遅延手段をタップ数よりも1つ少ない数有す
る。 (4) タップ係数が、対応するパターンに等しい。なる
条件の複数のトランスバーサルフィルタを、前記単位遅
延の長いトランスバーサルフィルタほど上段に位置する
ように直列に接続してなることを特徴とするマッチトフ
ィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05323099A JP4237323B2 (ja) | 1999-03-01 | 1999-03-01 | マッチトフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05323099A JP4237323B2 (ja) | 1999-03-01 | 1999-03-01 | マッチトフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000252792A true JP2000252792A (ja) | 2000-09-14 |
JP4237323B2 JP4237323B2 (ja) | 2009-03-11 |
Family
ID=12937031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05323099A Expired - Fee Related JP4237323B2 (ja) | 1999-03-01 | 1999-03-01 | マッチトフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4237323B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100667552B1 (ko) | 2004-10-01 | 2007-01-12 | 삼성전자주식회사 | 정합필터 및 그에 의한 상호상관 수행방법 |
-
1999
- 1999-03-01 JP JP05323099A patent/JP4237323B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100667552B1 (ko) | 2004-10-01 | 2007-01-12 | 삼성전자주식회사 | 정합필터 및 그에 의한 상호상관 수행방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4237323B2 (ja) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6163788A (en) | Programmable finite impulse response processor with scalable dynamic data range | |
US6243729B1 (en) | Digital finite-impulse-response (FIR) filter with a modified architecture based on high order Radix-N numbering | |
US5297071A (en) | Arithmetic circuit, and adaptive filter and echo canceler using it | |
JP2777207B2 (ja) | 再構成可能マルチプロセサ | |
JPH10173485A (ja) | デジタルマッチドフィルタ | |
US5825809A (en) | Digital filter having an energy level detector for selecting a coefficient | |
US5191547A (en) | Decimating digital finite impulse response filter | |
US5805479A (en) | Apparatus and method for filtering digital signals | |
US7945610B2 (en) | Convolution operation circuit | |
US5912828A (en) | Equalizer filter configuration for processing real-valued and complex-valued signal samples | |
JP4237323B2 (ja) | マッチトフィルタ | |
US4791599A (en) | Auto-correlation arrangement | |
EP0744701A2 (en) | Arithmetic unit and method for Fourier transform using a simplex arrangement of butterfly operation | |
US20020042804A1 (en) | Parallel processing syndrome calculating circuit and reed-solomon decoding circuit | |
US6345077B1 (en) | Correlation detecting method and matched filter unit | |
JP2002176339A (ja) | Firフィルタ、firフィルタの制御方法、およびfirフィルタを有する半導体集積回路、firフィルタでフィルタリングされたデータを送信する通信システム | |
US5563816A (en) | High-resolution digital filter | |
CA1115421A (en) | Digital adder | |
EP1282228A2 (en) | Digital filter circuit | |
US6067331A (en) | System and method for binary correlation | |
JP2001339279A (ja) | フィルタ回路 | |
JPH1188118A (ja) | マッチトフィルタ及びタイミング検出方法 | |
JP3258938B2 (ja) | デシメーションフィルタ | |
JPH10285079A (ja) | スペクトル拡散受信機 | |
US7941472B1 (en) | Serial correlator architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
LAPS | Cancellation because of no payment of annual fees |