JP2000252629A - Manufacture of laminated electronic component - Google Patents
Manufacture of laminated electronic componentInfo
- Publication number
- JP2000252629A JP2000252629A JP5218399A JP5218399A JP2000252629A JP 2000252629 A JP2000252629 A JP 2000252629A JP 5218399 A JP5218399 A JP 5218399A JP 5218399 A JP5218399 A JP 5218399A JP 2000252629 A JP2000252629 A JP 2000252629A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic sheet
- electronic component
- conductor layer
- carrier film
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の導体パター
ンを積層した構造を有する積層電子部品の製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated electronic component having a structure in which a plurality of conductor patterns are laminated.
【０００２】[0002]
【従来の技術】以下、従来の一般的な積層電子部品の製
造方法について説明する。2. Description of the Related Art A conventional general method for manufacturing a laminated electronic component will be described below.
【０００３】まず、キャリアフィルムを上面に備えたセ
ラミックシートに穴開け加工して、この穴が開いた部分
にバイアホール導体層を設ける。[0003] First, a hole is formed in a ceramic sheet provided with a carrier film on an upper surface, and a via-hole conductor layer is provided in a portion where the hole is formed.
【０００４】次に、他のセラミックシートに導体層を形
成して積層体を設けるか、あるいは他のセラミックシー
トに導体層を積層して積層体を設ける。Next, a laminate is provided by forming a conductor layer on another ceramic sheet, or a laminate is provided by laminating a conductor layer on another ceramic sheet.
【０００５】次に、セラミックシートと積層体とをバイ
アホール導体層と導体層とが電気的に接続されるように
積層する。[0005] Next, the ceramic sheet and the laminate are laminated so that the via-hole conductor layer and the conductor layer are electrically connected.
【０００６】次に、上記した工程を繰り返して、セラミ
ックシートと積層体とを交互に設け、バイアホール導体
層と導体層とで一つの導体パターンを形成する。Next, the above-described steps are repeated to alternately provide ceramic sheets and laminates, and form one conductor pattern by the via-hole conductor layer and the conductor layer.
【０００７】最後に、一対の外部電極を形成して従来の
積層電子部品を製造していた。Finally, a conventional laminated electronic component has been manufactured by forming a pair of external electrodes.
【０００８】図５は上記した従来の積層電子部品におい
て、熱プレスによってセラミックシートと積層体とを接
着する方法を示す図である。FIG. 5 is a view showing a method of bonding a ceramic sheet and a laminate by hot pressing in the above-mentioned conventional laminated electronic component.
【０００９】図５において、まず、バイアホール導体層
１を有し、且つキャリアフィルム２を上面に備えたセラ
ミックシート３を、バイアホール導体層１と電気的に接
続される導体層を積層してなる積層体４の上面に配置す
る。なお、キャリアフィルム２は、バイアホール導体層
１を形成するためにセラミックシート３に穴開け加工す
るときに、セラミックシート３にバリが発生しないよう
にするために設けられており、ＰＰＳ（ポリフェニレン
サルファイド）フィルム、ＰＥＴフィルムなどからな
る。In FIG. 5, first, a ceramic sheet 3 having a via-hole conductor layer 1 and having a carrier film 2 on the upper surface is laminated with a conductor layer electrically connected to the via-hole conductor layer 1. On the upper surface of the laminated body 4. The carrier film 2 is provided to prevent burrs from being generated in the ceramic sheet 3 when a hole is formed in the ceramic sheet 3 in order to form the via-hole conductor layer 1, and PPS (polyphenylene sulfide) is used. ) Films, PET films, etc.
【００１０】次に、積層体４をプレス下型５の上面に設
けられたベースプレート６の上面に載置する。そして、
ベースプレート６に備えられている位置決めピン７によ
ってセラミックシート３とキャリアフィルム２とを固定
する。Next, the laminate 4 is placed on the upper surface of the base plate 6 provided on the upper surface of the lower press die 5. And
The ceramic sheet 3 and the carrier film 2 are fixed by positioning pins 7 provided on the base plate 6.
【００１１】最後に、ヒータ８で所定の温度に制御され
たプレスヘッド９によって、所定の圧力でキャリアフィ
ルム２の上面を加圧して、セラミックシート３と積層体
４とを接着するようにしていた。Finally, the upper surface of the carrier film 2 is pressed at a predetermined pressure by a press head 9 controlled at a predetermined temperature by a heater 8 to bond the ceramic sheet 3 and the laminate 4 together. .
【００１２】[0012]
【発明が解決しようとする課題】上記した従来の積層電
子部品の製造方法は、キャリアフィルム２として使用さ
れるＰＰＳフィルムやＰＥＴフィルムなどの熱膨張率が
大きいため、熱プレスによってキャリアフィルム２が伸
ばされ、これにより、キャリアフィルム２を上面に備え
ているセラミックシート３も伸びる。この結果、セラミ
ックシート３に設けられたバイアホール導体層１の位置
もずれるため、一つの導体パターンがオープンになった
り、バイアホール導体層１と導体層との接合点が移動
し、これにより、積層電子部品自体の抵抗値の変化や、
積層電子部品に要求される特性を満足できないという課
題を有していた。In the above-mentioned conventional method of manufacturing a laminated electronic component, the carrier film 2 is stretched by hot pressing because the coefficient of thermal expansion of the PPS film or PET film used as the carrier film 2 is large. Thereby, the ceramic sheet 3 provided with the carrier film 2 on the upper surface also extends. As a result, the position of the via-hole conductor layer 1 provided on the ceramic sheet 3 is also shifted, so that one conductor pattern is opened or the joint point between the via-hole conductor layer 1 and the conductor layer is moved. Changes in the resistance value of the multilayer electronic component itself,
There is a problem that the characteristics required for the multilayer electronic component cannot be satisfied.
【００１３】一方、熱プレスによってキャリアフィルム
２が伸ばされないように比較的低温で熱プレスすること
が試みられているが、熱プレス時の温度が低すぎた場
合、セラミックシート３と積層体４との接着力が低下し
て層間剥離（デラミネーション）の原因となる場合もあ
り、やみくもに低温化することはできなかった。On the other hand, attempts have been made to heat press the carrier film 2 at a relatively low temperature so that the carrier film 2 is not stretched by the heat press. In some cases, the adhesive strength with the resin may be reduced to cause delamination (delamination), and the temperature cannot be blindly lowered.
【００１４】本発明は、上記従来の課題を解決するもの
で、積層電子部品自体の抵抗値の変化を防止し、積層電
子部品に要求される特性を満足させることができる積層
電子部品の製造方法を提供することを目的とするもので
ある。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and a method of manufacturing a multilayer electronic component capable of preventing a change in the resistance value of the multilayer electronic component itself and satisfying characteristics required for the multilayer electronic component. The purpose is to provide.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するため
に本発明の積層電子部品の製造方法は、バイアホール導
体層を有し、且つキャリアフィルムを上面に備えたセラ
ミックシートのキャリアフィルム上に圧媒体を配置し、
さらに前記セラミックシートを前記バイアホール導体層
と電気的に接続される導体層を積層してなる積層体の上
面に配置した状態で、前記圧媒体の上から熱プレスする
ことにより、前記セラミックシートと前記積層体とを接
着するようにしたもので、この製造方法によれば、積層
電子部品自体の抵抗値の変化を防止し、積層電子部品に
要求される特性を満足させることができる積層電子部品
が得られる。In order to achieve the above object, a method of manufacturing a laminated electronic component according to the present invention is provided on a ceramic sheet carrier film having a via hole conductor layer and a carrier film on the upper surface. Place a pressure medium,
Further, while the ceramic sheet is disposed on the upper surface of a laminate formed by laminating conductor layers electrically connected to the via-hole conductor layer, the ceramic sheet and the ceramic sheet are hot-pressed from above the pressure medium. According to this manufacturing method, a change in the resistance value of the multilayer electronic component itself can be prevented, and the multilayer electronic component can satisfy characteristics required for the multilayer electronic component. Is obtained.
【００１６】[0016]
【発明の実施の形態】本発明の請求項１に記載の発明
は、バイアホール導体層を有し、且つキャリアフィルム
を上面に備えたセラミックシートのキャリアフィルム上
に圧媒体を配置し、さらに前記セラミックシートを前記
バイアホール導体層と電気的に接続される導体層を積層
してなる積層体の上面に配置した状態で、前記圧媒体の
上から熱プレスすることにより、前記セラミックシート
と前記積層体とを接着するようにしたもので、この製造
方法によれば、熱プレスによる圧力は瞬時にキャリアフ
ィルム、セラミックシート及び積層体に伝達されるが、
熱プレスによる熱は圧媒体の熱容量及び熱絶縁性に起因
する熱伝導の遅れによってキャリアフィルム、セラミッ
クシート及び積層体への熱の伝達が遅くなるため、キャ
リアフィルムとセラミックシートは先に伝達される圧力
によって積層体と相対的位置が固定され、その後に熱が
遅れて伝達されてセラミックシートと積層体との接着が
強固になる。この結果、セラミックシートに設けられた
バイアホール導体層の位置がずれたりしないため、一つ
の導体パターンがオープンになったり、バイアホール導
体層と導体層との接合点が移動することがなくなり、こ
れにより、積層電子部品自体の抵抗値の変化を防止し、
積層電子部品に要求される特性を満足させることができ
るという作用を有するものである。The invention according to claim 1 of the present invention is characterized in that a pressure medium is disposed on a carrier film of a ceramic sheet having a via-hole conductor layer and having a carrier film on the upper surface, and further comprising: The ceramic sheet is laminated with the ceramic sheet by hot pressing from above the pressure medium in a state where the ceramic sheet is disposed on the upper surface of a laminate formed by laminating conductor layers electrically connected to the via hole conductor layer. According to this manufacturing method, the pressure by the hot press is instantaneously transmitted to the carrier film, the ceramic sheet and the laminate,
The heat from the hot press is transmitted first to the carrier film, the ceramic sheet and the laminate because the heat transfer to the carrier film, the ceramic sheet and the laminate is delayed due to the heat conduction delay caused by the heat capacity and thermal insulation of the pressure medium. The pressure fixes the relative position with respect to the laminate, after which heat is transmitted with a delay to strengthen the bond between the ceramic sheet and the laminate. As a result, the position of the via-hole conductor layer provided on the ceramic sheet does not shift, so that one conductor pattern does not open or the joint point between the via-hole conductor layer and the conductor layer does not move. This prevents changes in the resistance value of the multilayer electronic component itself,
This has the effect that the characteristics required for the multilayer electronic component can be satisfied.
【００１７】請求項２に記載の発明は、圧媒体が、片面
に樹脂皮膜を形成した金属板からなるもので、この製造
方法によれば、樹脂皮膜によって熱プレスによる熱のキ
ャリアフィルム、セラミックシート及び積層体への伝達
をさらに遅くできるため、より効果的に積層電子部品自
体の抵抗値の変化を防止し、積層電子部品に要求される
特性を満足させることができるという作用を有するもの
である。According to a second aspect of the present invention, the pressure medium is formed of a metal plate having a resin film formed on one side, and according to this manufacturing method, a heat carrier film formed by hot pressing with a resin film and a ceramic sheet. In addition, since the transmission to the multilayer body can be further delayed, the resistance value of the multilayer electronic component itself can be prevented more effectively, and the characteristics required for the multilayer electronic component can be satisfied. .
【００１８】以下、本発明の一実施の形態における積層
電子部品について、図面を参照しながら説明する。Hereinafter, a laminated electronic component according to an embodiment of the present invention will be described with reference to the drawings.
【００１９】図１は、本発明の一実施の形態における積
層電子部品である積層チップインダクタの分解斜視図で
ある。FIG. 1 is an exploded perspective view of a multilayer chip inductor which is a multilayer electronic component according to an embodiment of the present invention.
【００２０】なお、積層チップインダクタは高周波電流
がノイズとして印加されたときに、セットなどへノイズ
が進入することを防止するノイズフィルタとして用いら
れる。The multilayer chip inductor is used as a noise filter for preventing noise from entering a set or the like when a high-frequency current is applied as noise.
【００２１】図１において、１１はセラミックシート
で、キャリアフィルム（図示せず）を上面に備え、Ｎｉ
ＺｎＣｕ系のフェライトからなる。１２はバイアホール
導体層で、キャリアフィルムを上面に備えたセラミック
シート１１に設けられている穴に備えられている。１３
は他のセラミックシート１４に備えられた導体コイルパ
ターンである導体層で、この導体層１３はバイアホール
導体層１２と電気的に接続されて一つの導体パターンを
形成するように設けられ、銀からなる。また、必要に応
じて一対の外部電極が、一つの導体パターンを短絡させ
ないように設けられている。なお、図１においては、一
つのバイアホール導体層１２に対して、一対の導体コイ
ルパターンである導体層１３が設けられているが、所定
の特性、抵抗値に調整するために、一つのバイアホール
導体層１２に対して、他の導体コイルパターンである導
体層１３を積層してなる一つ以上の積層体を電気的に接
続しても良い。In FIG. 1, reference numeral 11 denotes a ceramic sheet provided with a carrier film (not shown) on its upper surface,
It is made of ZnCu-based ferrite. Reference numeral 12 denotes a via-hole conductor layer, which is provided in a hole provided in the ceramic sheet 11 having a carrier film on the upper surface. 13
Is a conductor layer that is a conductor coil pattern provided on another ceramic sheet 14, and the conductor layer 13 is provided so as to be electrically connected to the via-hole conductor layer 12 to form one conductor pattern. Become. In addition, a pair of external electrodes is provided as necessary so as not to short-circuit one conductor pattern. In FIG. 1, a conductor layer 13 which is a pair of conductor coil patterns is provided for one via hole conductor layer 12, but one via hole conductor layer 12 is adjusted to a predetermined characteristic and resistance value. One or more laminates formed by laminating the conductor layer 13 as another conductor coil pattern may be electrically connected to the hole conductor layer 12.
【００２２】以下、本発明の一実施の形態における積層
電子部品において、熱プレスによってセラミックシート
と積層体とを接着する方法を図面を参照しながら説明す
る。Hereinafter, a method of bonding a ceramic sheet and a laminate by hot pressing in a laminated electronic component according to an embodiment of the present invention will be described with reference to the drawings.
【００２３】図２は、本発明の一実施の形態における積
層電子部品において、熱プレスによってセラミックシー
トと積層体とを接着する方法を示す図である。FIG. 2 is a view showing a method of bonding a ceramic sheet and a laminate by hot pressing in a laminated electronic component according to an embodiment of the present invention.
【００２４】図２において、まず、バイアホール導体層
１２を有し、且つキャリアフィルム１５を上面に備えた
セラミックシート１１のキャリアフィルム１５上に圧媒
体１６を配置し、さらにセラミックシート１１を、バイ
アホール導体層１２と電気的に接続される導体層１３を
積層してなる積層体１７の上面に配置する。なお、キャ
リアフィルム１５は、バイアホール導体層１２を形成す
るためにセラミックシート１１に穴開け加工するとき
に、セラミックシート１１にバリが発生しないようにす
るために設けられており、ＰＰＳフィルム、ＰＥＴフィ
ルムなどからなる。In FIG. 2, first, a pressure medium 16 is arranged on the carrier film 15 of the ceramic sheet 11 having the via-hole conductor layer 12 and the carrier film 15 on the upper surface. The conductor layer 13 electrically connected to the hole conductor layer 12 is disposed on the upper surface of a laminate 17 formed by laminating the conductor layers 13. The carrier film 15 is provided to prevent burrs from being generated in the ceramic sheet 11 when a hole is formed in the ceramic sheet 11 to form the via-hole conductor layer 12. It consists of a film.
【００２５】次に、積層体１７をプレス下型１８の上面
に設けられたベースプレート１９の上面に載置する。そ
して、ベースプレート１９に備えられている位置決めピ
ン２０によってセラミックシート１１とキャリアフィル
ム１５及び圧媒体１６を固定する。Next, the laminate 17 is placed on the upper surface of the base plate 19 provided on the upper surface of the lower press die 18. Then, the ceramic sheet 11, the carrier film 15, and the pressure medium 16 are fixed by the positioning pins 20 provided on the base plate 19.
【００２６】最後に、ヒータ２１で所定の温度に制御さ
れたプレスヘッド２２によって、所定の圧力で圧媒体１
６の上面を加圧して、セラミックシート１１と積層体１
７とを接着するものである。Finally, the pressurized medium 1 is controlled at a predetermined pressure by a press head 22 controlled to a predetermined temperature by a heater 21.
6 is pressed, the ceramic sheet 11 and the laminate 1 are pressed.
7 is bonded.
【００２７】以下、本発明の一実施の形態における積層
電子部品において、セラミックシートの製造方法におい
て、図面を参照しながら説明する。Hereinafter, a method of manufacturing a ceramic sheet in a laminated electronic component according to an embodiment of the present invention will be described with reference to the drawings.
【００２８】図３（ａ）〜（ｃ）は、本発明の一実施の
形態における積層電子部品において、セラミックシート
の製造方法を示す工程図である。FIGS. 3A to 3C are process diagrams showing a method for manufacturing a ceramic sheet in a laminated electronic component according to an embodiment of the present invention.
【００２９】まず、図３（ａ）に示すように、ＮｉＺｎ
Ｃｕ系のフェライト粉末とブチラール樹脂、可塑剤を焼
成してなるセラミックシート１１の上面にキャリアフィ
ルム１５としてＰＰＳフィルムやＰＥＴフィルムを形成
し、ドクターブレード法によって所定の大きさに切断す
る。なお、キャリアフィルム１５はバイアホール導体層
１２を形成するためにセラミックシート１１に穴開け加
工するときに、セラミックシート１１にバリが発生しな
いようにするために設ける。First, as shown in FIG.
A PPS film or a PET film is formed as a carrier film 15 on the upper surface of a ceramic sheet 11 obtained by firing a Cu-based ferrite powder, a butyral resin, and a plasticizer, and cut into a predetermined size by a doctor blade method. The carrier film 15 is provided to prevent burrs from being generated in the ceramic sheet 11 when a hole is formed in the ceramic sheet 11 to form the via-hole conductor layer 12.
【００３０】次に、図３（ｂ）に示すように、セラミッ
クシート１１にバイアホール導体層１２を形成するため
の穴をパンチングマシンによってあける。このとき、セ
ラミックシート１１を上面に凹部２３ａを有するダイ２
３の上面に載置し、セラミックシート１１の上面からダ
イ２３に設けられた凹部２３ａに向かってピン２４を降
下させて、セラミックシート１１に穴をあける。Next, as shown in FIG. 3B, holes for forming via-hole conductor layers 12 are formed in the ceramic sheet 11 by a punching machine. At this time, the ceramic sheet 11 is placed on the die 2 having the concave portion 23a on the upper surface.
3, the pins 24 are lowered from the upper surface of the ceramic sheet 11 toward the concave portions 23 a provided in the die 23, and holes are formed in the ceramic sheet 11.
【００３１】最後に、図３（ｃ）に示すように、キャリ
アフィルム１５の上面に銀ペースト２５を塗布し、スキ
ージ２６によって銀ペースト２５をセラミックシート１
１に設けた穴に挿入してバイアホール導体層１２を形成
する。Finally, as shown in FIG. 3C, a silver paste 25 is applied to the upper surface of the carrier film 15 and the squeegee 26 applies the silver paste 25 to the ceramic sheet 1.
1 to form a via-hole conductor layer 12.
【００３２】（表１）、（表２）は、本発明の一実施の
形態における積層電子部品の製造方法において圧媒体１
６の種類を異ならせたもの、及び従来の積層電子部品の
製造方法においてバイアホール導体層の位置ずれを比較
して示したものである。Tables 1 and 2 show the pressure medium 1 in the method for manufacturing a laminated electronic component according to an embodiment of the present invention.
6 shows a comparison of the displacement of the via-hole conductor layer in the method of manufacturing the laminated electronic component of the sixth type and the conventional method of manufacturing a laminated electronic component.
【００３３】なお、（表１）はキャリアフィルム１５と
してＰＰＳフィルムを、（表２）はキャリアフィルム１
５としてＰＥＴフィルムを使用したものである。Table 1 shows a PPS film as the carrier film 15 and Table 2 shows a carrier film 1.
5, a PET film was used.
【００３４】[0034]
【表１】 [Table 1]
【００３５】[0035]
【表２】 [Table 2]
【００３６】図４は、バイアホール導体層１２の位置ず
れを測定する方法を示す図である。FIG. 4 is a diagram showing a method for measuring the displacement of the via-hole conductor layer 12.
【００３７】図４に示すように、１６０ｍｍ四方のセラ
ミックシート１１の４隅にバイアホール導体層１２を形
成し、熱プレスしたときのバイアホール導体層１２がず
れた寸法を測定した。As shown in FIG. 4, via-hole conductor layers 12 were formed at four corners of a 160 mm square ceramic sheet 11, and the dimensions of via-hole conductor layers 12 deviated by hot pressing were measured.
【００３８】（表１）、（表２）から明らかなように、
本発明の一実施の形態における積層電子部品の製造方法
のように圧媒体１６を使用する方が位置ずれが小さい。
また、圧媒体１６として厚みが厚いものを使用すればよ
り効果が高くなり、さらに圧媒体１６の片面に樹脂皮膜
としてポリイミドフィルムを形成したものはさらにその
効果が高くなる。As apparent from (Table 1) and (Table 2),
The displacement is smaller when the pressure medium 16 is used as in the method for manufacturing a laminated electronic component according to the embodiment of the present invention.
Further, the effect becomes higher when a thicker medium is used as the pressure medium 16, and the effect is further improved when a polyimide film is formed as a resin film on one surface of the pressure medium 16.
【００３９】さらに、圧媒体１６として（表１）、（表
２）に示したインバー合金（３６Ｎｉ−Ｆｅ）や、コバ
ール（３０Ｎｉ−１３Ｃｏ−Ｆｅ）あるいは４２アロイ
（４２Ｎｉ−６Ｃｒ−Ｆｅ）などの熱膨張係数の小さい
ものを使用すれば、熱プレスによって圧媒体１６自体の
温度が上昇しても、圧媒体１６自体は熱膨張しないた
め、セラミックシート１１やキャリアフィルム１５を引
き伸ばす応力は発生しない。Further, as the pressure medium 16, an invar alloy (36Ni-Fe), Kovar (30Ni-13Co-Fe) or 42 alloy (42Ni-6Cr-Fe) shown in (Table 1) and (Table 2) can be used. If a material having a small thermal expansion coefficient is used, even if the temperature of the pressurized medium 16 itself is increased by the hot press, the pressurized medium 16 itself does not thermally expand, so that stress for stretching the ceramic sheet 11 and the carrier film 15 is not generated.
【００４０】一方、圧媒体１６として（表１）、（表
２）に示したＳＵＳ３０４のように熱膨張係数の大きい
ものを使用すれば、プレスヘッド２２と接している圧媒
体１６は熱膨張するが、その他の部分は熱膨張しないた
め、圧媒体１６と接しているセラミックシート１１やキ
ャリアフィルム１５は伸びるが、圧媒体１６と接してい
ないセラミックシート１１やキャリアフィルム１５は伸
びず、これにより、圧媒体１６と接している部分と圧媒
体１６と接していない部分の境界付近において応力が発
生するため、セラミックシート１１やキャリアフィルム
１５の反りが発生して好ましくない。On the other hand, if a material having a large thermal expansion coefficient such as SUS304 shown in (Table 1) and (Table 2) is used as the pressure medium 16, the pressure medium 16 in contact with the press head 22 thermally expands. However, since the other portions do not thermally expand, the ceramic sheet 11 and the carrier film 15 that are in contact with the pressure medium 16 are stretched, but the ceramic sheet 11 and the carrier film 15 that are not in contact with the pressure medium 16 are not stretched. Since stress is generated near the boundary between the portion that is in contact with the pressure medium 16 and the portion that is not in contact with the pressure medium 16, the ceramic sheet 11 and the carrier film 15 are undesirably warped.
【００４１】上記した本発明の一実施の形態における積
層電子部品の製造方法のように、圧媒体１６の上から熱
プレスすることにより、セラミックシート１１と積層体
１７とを接着するようにすれば、熱プレスによる圧力は
瞬時にキャリアフィルム１５、セラミックシート１１及
び積層体１７に伝達されるが、熱プレスによる熱は圧媒
体１６の熱容量および熱絶縁性に起因する熱伝導の遅れ
によってキャリアフィルム１５、セラミックシート１１
及び積層体１７への熱の伝達が遅くなるため、キャリア
フィルム１５とセラミックシート１１は先に伝達される
圧力によって積層体１７と相対的位置が固定され、その
後に熱が遅れて伝達されてセラミックシート１１と積層
体１７との接着が強固になる。この結果、セラミックシ
ート１１に設けられたバイアホール導体層１２の位置が
ずれたりしないため、一つの導体パターンがオープンに
なったり、バイアホール導体層１２と導体層１３との接
合点が移動することがなくなり、これにより、積層電子
部品自体の抵抗値の変化を防止し、積層電子部品に要求
される特性（積層チップインダクタの場合はノイズフィ
ルタとしての特性）を満足させることができるという効
果が得られる。また、セラミックシート１１に設けられ
たバイアホール導体層１２の位置がずれたりしないた
め、小形化をめざして微細な導体パターンである導体層
を高精度に積層しなければならないときでも、積層電子
部品自体の抵抗値の変化を防止し、積層電子部品に要求
される特性を満足させることができる。As in the method for manufacturing a laminated electronic component according to the embodiment of the present invention, the ceramic sheet 11 and the laminate 17 are bonded by hot pressing from above the pressure medium 16. The pressure of the hot press is instantaneously transmitted to the carrier film 15, the ceramic sheet 11 and the laminate 17, but the heat of the hot press causes the heat transfer of the carrier film 15 due to the heat capacity of the pressure medium 16 and the delay in heat conduction caused by the thermal insulation. , Ceramic sheet 11
In addition, since the transfer of heat to the laminate 17 is delayed, the relative position of the carrier film 15 and the ceramic sheet 11 with respect to the laminate 17 is fixed by the pressure previously transmitted. The adhesion between the sheet 11 and the laminate 17 is strengthened. As a result, the position of the via-hole conductor layer 12 provided in the ceramic sheet 11 does not shift, so that one conductor pattern is opened or the junction between the via-hole conductor layer 12 and the conductor layer 13 moves. As a result, the resistance value of the multilayer electronic component itself is prevented from changing, and the characteristics required for the multilayer electronic component (the characteristics as a noise filter in the case of the multilayer chip inductor) can be satisfied. Can be Also, since the position of the via-hole conductor layer 12 provided on the ceramic sheet 11 does not shift, even when a conductor layer which is a fine conductor pattern has to be laminated with high precision for miniaturization, the laminated electronic component is not required. It is possible to prevent the resistance value of the multilayer electronic component from changing and satisfy the characteristics required for the multilayer electronic component.
【００４２】なお、本発明の一実施の形態においては、
積層チップインダクタに適用したものについて説明した
が、積層セラミックコンデンサ、積層フィルタ、積層ハ
イブリッドＩＣなどの積層構造を有するものに適用して
も本発明の一実施の形態と同様の効果が得られる。Incidentally, in one embodiment of the present invention,
Although the description has been given of the case where the present invention is applied to a multilayer chip inductor, the same effect as that of the embodiment of the present invention can be obtained by applying the present invention to a multilayer ceramic capacitor, a multilayer filter, a multilayer hybrid IC, or the like having a multilayer structure.
【００４３】[0043]
【発明の効果】以上のように本発明の積層電子部品の製
造方法は、バイアホール導体層を有し、且つキャリアフ
ィルムを上面に備えたセラミックシートのキャリアフィ
ルム上に圧媒体を配置し、さらに前記セラミックシート
を前記バイアホール導体層と電気的に接続される導体層
を積層してなる積層体の上面に配置した状態で、前記圧
媒体の上から熱プレスすることにより、前記セラミック
シートと前記積層体とを接着するようにしたもので、こ
の製造方法によれば、熱プレスにより圧力は瞬時にキャ
リアフィルム、セラミックシート及び積層体に伝達され
るが、熱プレスによる熱は圧媒体の熱容量および熱絶縁
性に起因する熱伝導の遅れによってキャリアフィルム、
セラミックシート及び積層体への熱の伝達が遅くなるた
め、キャリアフィルムとセラミックシートは先に伝達さ
れる圧力によって積層体と相対的位置が固定され、その
後に熱が遅れて伝達されてセラミックシートと積層体と
の接着が強固になる。この結果、セラミックシートに設
けられたバイアホール導体層の位置がずれたりしないた
め、一つの導体パターンがオープンになったり、バイア
ホール導体層と導体層との接合点が移動することがなく
なり、これにより、積層電子部品自体の抵抗値の変化を
防止し、積層電子部品に要求される特性を満足させるこ
とができるというすぐれた効果が得られる。As described above, according to the method for manufacturing a laminated electronic component of the present invention, a pressurized medium is arranged on a carrier film of a ceramic sheet having a via-hole conductor layer and having a carrier film on the upper surface, and further comprising: In a state where the ceramic sheet is disposed on the upper surface of a laminate formed by laminating conductor layers electrically connected to the via-hole conductor layer, the ceramic sheet and the ceramic sheet are pressed by hot pressing from above the pressure medium. According to this manufacturing method, the pressure is instantaneously transmitted to the carrier film, the ceramic sheet, and the laminate by the hot press, but the heat by the hot press causes the heat capacity of the pressure medium and Carrier film due to delay in heat conduction due to thermal insulation,
Since the transfer of heat to the ceramic sheet and the laminate is slowed, the relative position of the carrier film and the ceramic sheet is fixed to the laminate by the pressure transmitted first, and then the heat is transmitted with a delay and the ceramic sheet and the ceramic sheet are transferred. Adhesion with the laminate becomes stronger. As a result, the position of the via-hole conductor layer provided on the ceramic sheet does not shift, so that one conductor pattern does not open or the joint point between the via-hole conductor layer and the conductor layer does not move. Accordingly, an excellent effect that a change in the resistance value of the multilayer electronic component itself can be prevented and the characteristics required for the multilayer electronic component can be satisfied can be obtained.
【図１】本発明の一実施の形態における積層電子部品の
分解斜視図FIG. 1 is an exploded perspective view of a multilayer electronic component according to an embodiment of the present invention.
【図２】同積層電子部品において、熱プレスによってセ
ラミックシートと積層体とを接着する方法を示す図FIG. 2 is a view showing a method of bonding a ceramic sheet and a laminate by hot pressing in the laminated electronic component.
【図３】（ａ）〜（ｃ）同積層電子部品において、セラ
ミックシートの製造方法を示す工程図FIGS. 3A to 3C are process diagrams showing a method for manufacturing a ceramic sheet in the multilayer electronic component.
【図４】バイアホール導体層の位置ずれを測定する方法
を示す図FIG. 4 is a diagram showing a method for measuring a displacement of a via-hole conductor layer.
【図５】従来の積層電子部品において、熱プレスによっ
てセラミックシートと積層体とを接着する方法を示す図FIG. 5 is a view showing a method of bonding a ceramic sheet and a laminate by hot pressing in a conventional multilayer electronic component.
１１ セラミックシート １２ バイアホール導体層 １３ 導体層 １５ キャリアフィルム １６ 圧媒体 １７ 積層体 DESCRIPTION OF SYMBOLS 11 Ceramic sheet 12 Via-hole conductor layer 13 Conductor layer 15 Carrier film 16 Pressure medium 17 Laminate
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 秀郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 熊谷 知之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 尾崎 廣和 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E062 DD04 5E082 AA01 AB03 BB01 BC40 FF05 FG06 FG52 FG54 FG60 JJ28 MM21 MM22 MM24 5E346 AA12 AA15 AA43 BB01 CC17 CC39 EE01 FF18 FF35 GG01 GG28 HH01 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hideo Nakajima 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. 72) Inventor Hirokazu Ozaki 1006 Kadoma, Kazuma, Osaka Prefecture F-term in Matsushita Electric Industrial Co., Ltd. FF18 FF35 GG01 GG28 HH01
Claims (2)
アフィルムを上面に備えたセラミックシートのキャリア
フィルム上に圧媒体を配置し、さらに前記セラミックシ
ートを前記バイアホール導体層と電気的に接続される導
体層を積層してなる積層体の上面に配置した状態で、前
記圧媒体の上から熱プレスすることにより、前記セラミ
ックシートと前記積層体とを接着するようにした積層電
子部品の製造方法。A pressure medium is disposed on a carrier film of a ceramic sheet having a via-hole conductor layer and having a carrier film on an upper surface, and the ceramic sheet is electrically connected to the via-hole conductor layer. A method of manufacturing a laminated electronic component in which the ceramic sheet and the laminate are bonded by hot-pressing the pressure medium in a state where the conductor layers are arranged on the upper surface of the laminate formed by laminating the conductor layers. .
属板からなることを特徴とする請求項１記載の積層電子
部品の製造方法。2. The method for manufacturing a laminated electronic component according to claim 1, wherein the pressure medium is a metal plate having a resin film formed on one surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218399A JP4300621B2 (en) | 1999-03-01 | 1999-03-01 | Manufacturing method of laminated electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218399A JP4300621B2 (en) | 1999-03-01 | 1999-03-01 | Manufacturing method of laminated electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252629A true JP2000252629A (en) | 2000-09-14 |
| JP4300621B2 JP4300621B2 (en) | 2009-07-22 |
Family
ID=12907702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5218399A Expired - Fee Related JP4300621B2 (en) | 1999-03-01 | 1999-03-01 | Manufacturing method of laminated electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4300621B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260217A (en) * | 2008-04-11 | 2009-11-05 | Samsung Electro-Mechanics Co Ltd | Method of manufacturing laminating ceramic capacitor |
| JP2013038291A (en) * | 2011-08-10 | 2013-02-21 | Murata Mfg Co Ltd | Chip component structure and manufacturing method of the same |
-
1999
- 1999-03-01 JP JP5218399A patent/JP4300621B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260217A (en) * | 2008-04-11 | 2009-11-05 | Samsung Electro-Mechanics Co Ltd | Method of manufacturing laminating ceramic capacitor |
| JP2013038291A (en) * | 2011-08-10 | 2013-02-21 | Murata Mfg Co Ltd | Chip component structure and manufacturing method of the same |
| US8878339B2 (en) | 2011-08-10 | 2014-11-04 | Murata Manufacturing Co., Ltd. | Chip-component structure and method of producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4300621B2 (en) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4029759B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| JPH06224559A (en) | Manufacture of ceramic multilayer block provided with cavity | |
| JP2004228190A (en) | Metal foil with laminate, and method of manufacturing substrate with passive element using it built therein | |
| JP4576670B2 (en) | Manufacturing method of ceramic substrate | |
| JP2002170736A (en) | Laminated electronic component and its manufacturing method | |
| JP2002344106A (en) | Board with built-in circuit components and its manufacturing method | |
| JP4051989B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4718314B2 (en) | Dielectric laminated structure, manufacturing method thereof, and wiring board | |
| JP2007123678A (en) | Ceramic laminate electronic component and manufacturing method thereof | |
| JP3724061B2 (en) | Metal substrate and manufacturing method thereof | |
| JP2000252629A (en) | Manufacture of laminated electronic component | |
| JP3126382B2 (en) | Circuit manufacturing method | |
| JPH10112417A (en) | Laminated electronic component and its manufacture | |
| JP2000150303A (en) | Manufacture of solid-state composite part | |
| JPS63192297A (en) | Multilayer printed interconnection board | |
| JP2000133943A (en) | Manufacture of multilayered board | |
| JP4134729B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP3960208B2 (en) | Multilayer wiring board | |
| JPH01289151A (en) | Integrated circuit device | |
| JP3625401B2 (en) | Manufacturing method of multilayer inductor element | |
| JP4062432B2 (en) | Circuit board and manufacturing method thereof | |
| JPS63239999A (en) | Manufacture of ceramic multilayer laminated unit | |
| JP2003168873A (en) | Hollow multilayer printed-wiring board | |
| JP2003234231A5 (en) | ||
| JPH04278507A (en) | Electronic component and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |