JP2000150303A - Manufacture of solid-state composite part - Google Patents
Manufacture of solid-state composite partInfo
- Publication number
- JP2000150303A JP2000150303A JP10324695A JP32469598A JP2000150303A JP 2000150303 A JP2000150303 A JP 2000150303A JP 10324695 A JP10324695 A JP 10324695A JP 32469598 A JP32469598 A JP 32469598A JP 2000150303 A JP2000150303 A JP 2000150303A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- ceramic substrate
- conductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、インダクタ、キャ
パシタ等が複合したチップ型の固体複合部品の製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a chip-type solid composite component in which an inductor, a capacitor and the like are composited.
【0002】[0002]
【従来の技術】近年、半導体LSI、チップ部品等は小
型、軽量化が進んでおり、この中で高周波関連の磁気デ
バイスでも小型化の要求があり、厚膜の誘電体を使用し
たコンデンサの小型化の要求が多くなり、1つのデバイ
スの中に誘電体とインダクタを一体化にして小型にする
方法などが開発されてきている。2. Description of the Related Art In recent years, semiconductor LSIs and chip parts have been reduced in size and weight, and there has been a demand for miniaturization of high-frequency related magnetic devices. There is a growing demand for miniaturization, and a method of integrating a dielectric and an inductor into one device to reduce the size has been developed.
【0003】小型化を図ったコンデンサ形成方法では、
特公平2−54647号公報において、非磁性絶縁体層
とコンデンサ用電極導体とを交互積層し、その上に更に
同じ材質の非磁性絶縁体層とコイル用導体とを交互積層
し、これらを一体焼成してインダクタとコンデンサを複
合化して小型化を図る方法が紹介されている。またより
簡便な固体複合部品の製造方法として、特開昭57−1
93019号公報に開示されているように、磁性体シー
トと、誘電体シートを焼成し、中間層で貼り合わせ一体
化するという方法が紹介されている。[0003] In a capacitor forming method for miniaturization,
In Japanese Patent Publication No. 2-54647, a non-magnetic insulator layer and a capacitor electrode conductor are alternately laminated, and a non-magnetic insulator layer of the same material and a coil conductor are alternately laminated thereon, and these are integrated. A method of firing and combining an inductor and a capacitor to reduce the size is introduced. As a simpler method for manufacturing a solid composite part, Japanese Patent Application Laid-Open No.
As disclosed in Japanese Patent No. 93019, there is introduced a method in which a magnetic material sheet and a dielectric sheet are baked and bonded together with an intermediate layer.
【0004】[0004]
【発明が解決しようとする課題】上記従来の方法では、
インダクタとコンデンサを一体焼成するには、磁性体シ
ートと、誘電体シート共に、低温焼結材を使用する必要
があり、特性向上を図りにくい。また、磁性体シート
と、誘電体シートの熱膨張係数の違いから、焼成時にお
いて収縮率が異なり、寸法精度の向上も図りにくいとい
う問題点を有していた。In the above conventional method,
In order to integrally fire the inductor and the capacitor, it is necessary to use a low-temperature sintering material for both the magnetic sheet and the dielectric sheet, and it is difficult to improve the characteristics. In addition, due to the difference in the thermal expansion coefficient between the magnetic sheet and the dielectric sheet, there is a problem that the shrinkage differs during firing, and it is difficult to improve the dimensional accuracy.
【0005】本発明は上記問題点を解決し、特性向上お
よび寸法精度の向上を図った固体複合部品の製造方法を
提供することを目的としている。An object of the present invention is to solve the above problems and to provide a method for manufacturing a solid composite component with improved characteristics and improved dimensional accuracy.
【0006】[0006]
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、第1のセラミック基板の一面上に、イン
ダクタ導体パターン層を形成するとともに、前記インダ
クタ導体パターン層上に磁性ペースト層を形成して、イ
ンダクタ層を有した第1の基板を形成する第1工程と、
第2のセラミック基板の一面上に誘電体層を介在したコ
ンデンサ導体パターン層を形成して、コンデンサ層を有
した第2の基板を形成する第2工程と、前記第1の基板
の一面側または前記第2の基板の一面側の少なくとも一
方に、ガラスペースト層を形成するとともに、前記第1
の基板および前記第2の基板を前記ガラスペースト層を
介して互いに張り合わせて張合体を形成する第3工程
と、前記張合体を焼成して、焼成体を形成する第4工程
と、前記焼成体に外部電極を形成する第5工程とを備
え、前記第1工程前に、第1の未焼成セラミック基板お
よび第2の未焼成セラミック基板を焼成して、第1のセ
ラミック基板および第2のセラミック基板を形成する工
程を設けた製造方法である。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a method of forming an inductor conductor pattern layer on one surface of a first ceramic substrate, and forming a magnetic paste layer on the inductor conductor pattern layer. Forming a first substrate having an inductor layer; and
A second step of forming a capacitor conductor pattern layer having a dielectric layer interposed on one surface of a second ceramic substrate to form a second substrate having a capacitor layer; A glass paste layer is formed on at least one of the first substrate and the first substrate.
A third step of bonding the first substrate and the second substrate to each other via the glass paste layer to form a bonded body; a fourth step of firing the bonded body to form a fired body; And forming a first ceramic substrate and a second ceramic substrate by firing the first unfired ceramic substrate and the second unfired ceramic substrate before the first step. This is a manufacturing method including a step of forming a substrate.
【0007】上記製造方法により、インダクタ層および
コンデンサ層はセラミック基板上に形成するので、特性
向上を図ることができる。According to the above manufacturing method, the inductor layer and the capacitor layer are formed on the ceramic substrate, so that the characteristics can be improved.
【0008】さらに、第1のセラミック基板および第2
のセラミック基板は、未焼成のセラミック基板である第
1の未焼成セラミック基板および第2の未焼成セラミッ
ク基板を焼成して形成しているので、張合体を焼成して
焼成体を形成する際に、第1のセラミック基板および第
2のセラミック基板が、全体的に熱収縮することがな
い。これにより、第1、第2のセラミック基板上に形成
したインダクタ層およびコンデンサ層が、第1、第2の
セラミック基板の収縮に合わせて、収縮してしまうこと
がなく、寸法精度を向上させることができるとともに、
後工程等において、寸法を調整する必要もなく、製造工
程を簡略化することもできる。Further, the first ceramic substrate and the second ceramic substrate
Is formed by firing the first unfired ceramic substrate and the second unfired ceramic substrate, which are unfired ceramic substrates, so that when the bonded body is fired to form a fired body, , The first ceramic substrate and the second ceramic substrate are not thermally shrunk as a whole. Accordingly, the inductor layer and the capacitor layer formed on the first and second ceramic substrates do not shrink in accordance with the shrinkage of the first and second ceramic substrates, and the dimensional accuracy is improved. Can be done,
It is not necessary to adjust the dimensions in the post-process or the like, and the manufacturing process can be simplified.
【0009】[0009]
【発明の実施の形態】本発明の請求項1記載の発明は、
第1のセラミック基板の一面上に、インダクタ導体パタ
ーン層を形成するとともに、前記インダクタ導体パター
ン層上に磁性ペースト層を形成して、インダクタ層を有
した第1の基板を形成する第1工程と、第2のセラミッ
ク基板の一面上に誘電体層を介在したコンデンサ導体パ
ターン層を形成して、コンデンサ層を有した第2の基板
を形成する第2工程と、前記第1の基板の一面側または
前記第2の基板の一面側の少なくとも一方に、ガラスペ
ースト層を形成するとともに、前記第1の基板および前
記第2の基板を前記ガラスペースト層を介して互いに張
り合わせて張合体を形成する第3工程と、前記張合体を
焼成して、焼成体を形成する第4工程と、前記焼成体に
外部電極を形成する第5工程とを備え、前記第1工程前
に、第1の未焼成セラミック基板および第2の未焼成セ
ラミック基板を焼成して、第1のセラミック基板および
第2のセラミック基板を形成する工程を設けた製造方法
である。BEST MODE FOR CARRYING OUT THE INVENTION
A first step of forming an inductor conductor pattern layer on one surface of a first ceramic substrate and forming a magnetic paste layer on the inductor conductor pattern layer to form a first substrate having an inductor layer; A second step of forming a capacitor conductor pattern layer with a dielectric layer on one surface of a second ceramic substrate to form a second substrate having a capacitor layer; and a first surface of the first substrate. Alternatively, a glass paste layer is formed on at least one side of one surface of the second substrate, and the first substrate and the second substrate are bonded to each other via the glass paste layer to form a bonded body. A third step of firing the bonded body to form a fired body; and a fifth step of forming an external electrode on the fired body, wherein a first unfired step is performed before the first step. Ceramic by firing the substrate and the second green ceramic substrate, a manufacturing method in which a step of forming a first ceramic substrate and the second ceramic substrate.
【0010】上記製造方法により、インダクタ層および
コンデンサ層はセラミック基板上に形成するので、特性
向上を図ることができる。According to the above manufacturing method, the inductor layer and the capacitor layer are formed on the ceramic substrate, so that the characteristics can be improved.
【0011】さらに、第1のセラミック基板および第2
のセラミック基板は、未焼成のセラミック基板である第
1の未焼成セラミック基板および第2の未焼成セラミッ
ク基板を焼成して形成しているので、張合体を焼成して
焼成体を形成する際に、第1のセラミック基板および第
2のセラミック基板が、全体的に熱収縮することがな
い。これにより、第1、第2のセラミック基板上に形成
したインダクタ層およびコンデンサ層が、第1、第2の
セラミック基板の収縮に合わせて、収縮してしまうこと
がなく、寸法精度を向上させることができるとともに、
後工程等において、寸法を調整する必要もなく、製造工
程を簡略化することもできる。Further, the first ceramic substrate and the second ceramic substrate
Is formed by firing the first unfired ceramic substrate and the second unfired ceramic substrate, which are unfired ceramic substrates, so that when the bonded body is fired to form a fired body, , The first ceramic substrate and the second ceramic substrate are not thermally shrunk as a whole. Accordingly, the inductor layer and the capacitor layer formed on the first and second ceramic substrates do not shrink in accordance with the shrinkage of the first and second ceramic substrates, and the dimensional accuracy is improved. Can be done,
It is not necessary to adjust the dimensions in the post-process or the like, and the manufacturing process can be simplified.
【0012】本発明の請求項2記載の発明は、請求項1
記載の発明において、第1工程は、インダクタ導体パタ
ーン層は、可撓性樹脂基板からなる凹版の表面に設けた
パターン溝に、導電性ペーストを充填し乾燥する工程
と、前記凹版と第1のセラミック基板の一面とを、加熱
および加圧しながら張り合わせる工程と、前記凹版を前
記第1のセラミック基板から剥離して、前記導電性ペー
ストを前記第1のセラミック基板上に転写する工程と、
前記第1のセラミック基板を焼成する工程とを有して形
成した製造方法である。The second aspect of the present invention is the first aspect of the present invention.
In the invention described in a first step, the inductor conductor pattern layer is a step of filling a pattern groove provided on the surface of an intaglio made of a flexible resin substrate with a conductive paste and drying, and the step of: Laminating one surface of the ceramic substrate while heating and pressurizing, and peeling the intaglio from the first ceramic substrate, and transferring the conductive paste onto the first ceramic substrate;
Baking the first ceramic substrate.
【0013】上記製造方法により、パターン形状の良
い、ファインな配線で、かつ膜厚の厚いインダクタ導体
パターン層を形成することができる。According to the above manufacturing method, it is possible to form an inductor conductor pattern layer having a good pattern shape, fine wiring and a large film thickness.
【0014】本発明の請求項3記載の発明は、請求項1
記載の発明の第2の工程において、第2のセラミック基
板とコンデンサ層との間にガラスペースト層の中間層を
形成する工程を設けた製造方法である。The third aspect of the present invention is the first aspect of the present invention.
A second aspect of the present invention is a manufacturing method, further comprising the step of forming an intermediate layer of a glass paste layer between the second ceramic substrate and the capacitor layer.
【0015】上記製造方法により、第2のセラミック基
板とコンデンサ層との間にガラスペースト層の中間層を
形成しているので、コンデンサ層への第2の基板からの
影響を抑制することができる。According to the above-described manufacturing method, since the intermediate layer of the glass paste layer is formed between the second ceramic substrate and the capacitor layer, the influence of the second substrate on the capacitor layer can be suppressed. .
【0016】本発明の請求項4記載の発明は、請求項3
記載の発明において、ガラスペースト層の材質を、ホウ
珪酸、ホウ珪酸鉛、ホウ珪酸カルシウム、ホウ珪酸アル
ミニウム、ホウ珪酸チタンのいずれか一つ、またはその
混合物、またはその化合物からなるガラスフリットを有
した材質とした製造方法である。The invention according to claim 4 of the present invention is the invention according to claim 3.
In the invention described, the material of the glass paste layer was borosilicate, lead borosilicate, calcium borosilicate, aluminum borosilicate, any one of titanium borosilicate, or a mixture thereof, or a glass frit made of the compound thereof. This is a manufacturing method using materials.
【0017】上記製造方法により、コンデンサ層への第
2のセラミック基板からの影響を抑制することができ
る。According to the above-described manufacturing method, the influence of the second ceramic substrate on the capacitor layer can be suppressed.
【0018】本発明の請求項5記載の発明は、請求項1
記載の発明において、第3工程において、ガラスペース
ト層を形成した後に、脱バインダする工程を設けた請求
項1記載の固体複合部品の製造方法である。The fifth aspect of the present invention is the first aspect of the present invention.
2. The method according to claim 1, further comprising a step of removing the binder after forming the glass paste layer in the third step.
【0019】上記製造方法により、ガラスペースト層を
形成した後に、脱バインダする工程を設けているので、
ボイドが発生せず、信頼性を向上させることができる。According to the above-described manufacturing method, a step of removing the binder after forming the glass paste layer is provided.
No voids are generated, and the reliability can be improved.
【0020】本発明の請求項6記載の発明は、請求項1
記載の発明において、第4工程前に、第2のセラミック
基板に複数個の貫通孔を形成するとともに、前記貫通孔
に銀電極を形成する工程を設け、第4工程後に、焼成体
を個片に分割し、前記銀電極が側面に表出するように、
焼成個片体を形成する工程を設け、第5工程において、
前記銀電極により外部電極に形成する工程を設けた製造
方法である。The invention according to claim 6 of the present invention is the invention according to claim 1.
In the invention described above, a plurality of through holes are formed in the second ceramic substrate before the fourth step, and a step of forming a silver electrode in the through hole is provided. So that the silver electrode is exposed on the side,
A step of forming a fired piece is provided, and in the fifth step,
This is a manufacturing method including a step of forming an external electrode using the silver electrode.
【0021】上記製造方法により、第2のセラミック基
板に貫通孔を形成するので、張合体の焼成時に、ガラス
ペースト層の中間層から発生するガスが貫通孔から抜け
るので、細かいボイドも発生せず、信頼性を非常に向上
させることができる。Since the through holes are formed in the second ceramic substrate by the above manufacturing method, the gas generated from the intermediate layer of the glass paste layer escapes from the through holes during firing of the bonded body, so that no fine voids are generated. , Reliability can be greatly improved.
【0022】本発明の請求項7記載の発明は、請求項1
記載の発明において、第4工程後に、焼成体を個片に分
割し、焼成個片体を形成する工程を設けた製造方法であ
る。The invention according to claim 7 of the present invention is the invention according to claim 1.
In the invention described in the above, it is a manufacturing method provided with a step of dividing the fired body into individual pieces and forming a fired individual body after the fourth step.
【0023】上記製造方法により、大量生産を効率よく
することができる。本発明の請求項8記載の発明は、請
求項1記載の発明において、第4工程後に、第1のセラ
ミック基板または第2のセラミック基板の少なくとも一
方を研削し、第1のセラミック基板または第2のセラミ
ック基板の少なくとも一方の基板厚を薄くする工程を設
けた製造方法である。According to the above manufacturing method, mass production can be efficiently performed. According to an eighth aspect of the present invention, in the first aspect of the invention, after the fourth step, at least one of the first ceramic substrate and the second ceramic substrate is ground, and the first ceramic substrate or the second ceramic substrate is ground. And a step of reducing the thickness of at least one of the ceramic substrates.
【0024】上記製造方法により、薄型化を図ることが
できる。本発明の請求項9記載の発明は、請求項1記載
の発明において、第1のセラミック基板および第2のセ
ラミック基板は、熱膨張係数を互いに同等にした製造方
法である。According to the above manufacturing method, the thickness can be reduced. A ninth aspect of the present invention is the manufacturing method according to the first aspect, wherein the first ceramic substrate and the second ceramic substrate have the same thermal expansion coefficient.
【0025】上記製造方法により、第1のセラミック基
板および第2のセラミック基板の熱膨張係数を互いに同
等にしているので、張合体の焼成時における第1、第2
のセラミック基板の膨張率が等しくなるので、歪み等が
生じず、寸法精度を向上させることができる。Since the thermal expansion coefficients of the first ceramic substrate and the second ceramic substrate are made equal to each other by the above-mentioned manufacturing method, the first and second ceramic substrates are fired at the time of firing.
Since the expansion coefficients of the ceramic substrates are equal, distortion and the like do not occur, and dimensional accuracy can be improved.
【0026】本発明の請求項10記載の発明は、請求項
9記載の発明において、第1のセラミック基板の材質を
フェライトを有した材質とし、第2のセラミック基板の
材質をフォルステライトを有した材質とした製造方法で
ある。According to a tenth aspect of the present invention, in the ninth aspect of the present invention, the material of the first ceramic substrate is a material having ferrite, and the material of the second ceramic substrate is forsterite. This is a manufacturing method using materials.
【0027】上記製造方法により、良好な性能を得るこ
とができる。本発明の請求項11記載の発明は、請求項
1記載の発明において、コンデンサ導体パターン層の面
積を誘電体層の面積よりも大きくした製造方法である。Good performance can be obtained by the above manufacturing method. An eleventh aspect of the present invention is the manufacturing method according to the first aspect, wherein the area of the capacitor conductor pattern layer is larger than the area of the dielectric layer.
【0028】上記製造方法により、コンデンサ層への第
2のセラミック基板、ガラスペースト層の中間層からの
影響を抑制することができる。According to the above manufacturing method, the influence of the second ceramic substrate and the intermediate layer of the glass paste layer on the capacitor layer can be suppressed.
【0029】本発明の請求項12記載の発明は、請求項
1記載の発明において、コンデンサ導体パターン層の材
質を、ホウ珪酸、ホウ珪酸鉛、ホウ珪酸カルシウム、ホ
ウ珪酸アルミニウム、ホウ珪酸チタンのいずれか一つ、
またはその混合物、またはその化合物からなるガラスフ
リットを有した材質とした製造方法である。According to a twelfth aspect of the present invention, in the first aspect, the material of the capacitor conductor pattern layer is any one of borosilicate, lead borosilicate, calcium borosilicate, aluminum borosilicate, and titanium borosilicate. One,
Or a mixture thereof, or a material having a glass frit made of the compound.
【0030】上記製造方法により、コンデンサ導体パタ
ーン層の誘電体への影響を抑制することができる。According to the above manufacturing method, the effect of the capacitor conductor pattern layer on the dielectric can be suppressed.
【0031】本発明の請求項13記載の発明は、請求項
1記載の発明において、インダクタ導体パターン層を複
数層形成する工程を有した製造方法である。A thirteenth aspect of the present invention is the manufacturing method according to the first aspect, further comprising a step of forming a plurality of inductor conductor pattern layers.
【0032】上記製造方法により、良好なインダクタ層
を形成することができる。本発明の請求項14記載の発
明は、請求項1記載の発明において、インダクタ導体パ
ターン層は、線状導体を渦巻状にした渦巻状導体部を有
し、前記渦巻状導体部の前記線状導体は、導体幅に対す
る導体厚比を0.3を越えるようにした製造方法であ
る。According to the above manufacturing method, a good inductor layer can be formed. According to a fourteenth aspect of the present invention, in the first aspect of the present invention, the inductor conductor pattern layer has a spiral conductor in which a linear conductor is spirally wound, and the linear conductor of the spiral conductor is formed in a spiral shape. The conductor is a manufacturing method in which the ratio of the conductor thickness to the conductor width exceeds 0.3.
【0033】上記製造方法により、渦巻状導体部の厚さ
が厚くなるので、インダクタ性能を良好にすることがで
きる。According to the above manufacturing method, since the thickness of the spiral conductor is increased, the inductor performance can be improved.
【0034】本発明の請求項15記載の発明は、請求項
1記載の発明において、インダクタ導体パターン層は、
線状導体を渦巻状にした渦巻状導体部を少なくとも2個
有し、隣接する前記渦巻状導体部間線上に、非磁性材料
を形成する工程を設けた製造方法である。According to a fifteenth aspect of the present invention, in the first aspect, the inductor conductor pattern layer comprises:
A manufacturing method comprising: at least two spiral-shaped conductor portions each having a spiral-shaped linear conductor; and a step of forming a nonmagnetic material on a line between adjacent spiral-shaped conductor portions.
【0035】上記製造方法により、インダクタ性能を高
性能にすることができる。本発明の請求項16記載の発
明は、請求項1記載の発明において、インダクタ導体パ
ターン層は、線状導体を渦巻状にした渦巻状導体部を少
なくとも2個有し、隣接する前記渦巻状導体部間線上
に、非磁性材料を形成するとともに、前記渦巻状導体部
間線上の第1のセラミック基板に溝を形成し、前記溝に
も前記非磁性材料を形成する工程を設けた製造方法であ
る。According to the above manufacturing method, the performance of the inductor can be improved. According to a sixteenth aspect of the present invention, in the first aspect of the invention, the inductor conductor pattern layer has at least two spiral conductor portions each having a spiral shape formed of a linear conductor, and the adjacent spiral conductor has Forming a non-magnetic material on the interline, forming a groove in the first ceramic substrate on the spiral conductor line, and forming the nonmagnetic material in the groove; is there.
【0036】上記製造方法により、インダクタ性能を高
性能にすることができる。本発明の請求項17記載の発
明は、請求項1記載の発明において、インダクタ導体パ
ターン層は、線状導体を渦巻状にした渦巻状導体部と、
線状導体をリング状にしたリング状導体部とを有し、前
記渦巻状導体部の外側に前記リング状導体部を形成する
工程を設けた製造方法である。According to the above manufacturing method, the performance of the inductor can be improved. According to a seventeenth aspect of the present invention, in the first aspect of the present invention, the inductor conductor pattern layer includes a spiral conductor portion in which a linear conductor is spirally wound;
A ring-shaped conductor having a ring-shaped linear conductor, and a step of forming the ring-shaped conductor outside the spiral conductor.
【0037】上記製造方法により、渦巻状導体部による
インダクタンスに逆磁界が発生作用して、周波数特性が
延び、高周波領域でも良好な減衰量を得ることができ
る。According to the above-described manufacturing method, a reverse magnetic field is generated in the inductance of the spiral conductor, thereby extending the frequency characteristics and obtaining a good attenuation even in a high frequency region.
【0038】本発明の請求項18記載の発明は、請求項
1記載の発明において、インダクタ導体パターン層は、
線状導体を渦巻状にした渦巻状導体部と、線状導体をリ
ング状にしたリング状導体部とを有し、前記渦巻状導体
部の外側に前記リング状導体部を形成するとともに、前
記リング状導体部を磁性ペースト層中に形成する工程を
設けた製造方法である。According to an eighteenth aspect of the present invention, in the first aspect of the present invention, the inductor conductor pattern layer comprises:
A spiral conductor having a spiral shape of a linear conductor, and a ring-shaped conductor having a ring-shaped linear conductor, wherein the ring-shaped conductor is formed outside the spiral-shaped conductor; This is a manufacturing method including a step of forming a ring-shaped conductor portion in a magnetic paste layer.
【0039】上記製造方法により、リング状導体部を磁
性ペースト層中に形成するので、より一層、渦巻状導体
部によるインダクタンスに逆磁界が発生作用して、周波
数特性が延び、高周波領域でも良好な減衰量を得ること
ができる。Since the ring-shaped conductor is formed in the magnetic paste layer by the above-mentioned manufacturing method, a reverse magnetic field is generated on the inductance of the spiral conductor to further enhance the frequency characteristics, and the inductance is excellent even in a high-frequency region. The amount of attenuation can be obtained.
【0040】本発明の請求項19記載の発明は、請求項
17記載の発明において、リング状導体部をアース接続
する工程を設けた製造方法である。According to a nineteenth aspect of the present invention, there is provided a manufacturing method according to the seventeenth aspect, further comprising a step of grounding the ring-shaped conductor.
【0041】上記製造方法により、高周波領域で良好な
減衰量を得ることができる。本発明の請求項20記載の
発明は、請求項17記載の発明において、渦巻状導体部
とリング状導体部とを同時に同一平面上に形成する工程
を設けた製造方法である。According to the above manufacturing method, a good attenuation can be obtained in a high frequency range. According to a twentieth aspect of the present invention, there is provided the manufacturing method according to the seventeenth aspect, further comprising the step of simultaneously forming the spiral conductor and the ring-shaped conductor on the same plane.
【0042】上記製造方法により、製造工程を簡略化す
ることができる。 (実施の形態1)以下に、本発明の一実施の形態におけ
る固体複合部品の製造方法について、図面を参照しなが
ら説明する。According to the above manufacturing method, the manufacturing process can be simplified. (Embodiment 1) A method of manufacturing a solid composite part according to an embodiment of the present invention will be described below with reference to the drawings.
【0043】図1において、固体複合部品の構造図を示
すと、(a)には第1のセラミック基板の断面図を示
す。(b)には個片にした時の渦巻状導体パターンであ
るインダクタ電極平面図を示す。(c)には第2のセラ
ミック基板の断面図を示す。(d)には第1、第2のセ
ラミック基板を張り合わせた時の断面図を示す。(e)
には分割したセラミック基板断面図を示す。FIG. 1 is a structural view of the solid composite component. FIG. 1A is a sectional view of a first ceramic substrate. (B) is a plan view of an inductor electrode which is a spiral conductor pattern when individual pieces are formed. (C) shows a sectional view of the second ceramic substrate. (D) is a cross-sectional view when the first and second ceramic substrates are bonded together. (E)
2 shows a sectional view of a divided ceramic substrate.
【0044】第1の未焼成セラミック基板および第2の
未焼成セラミック基板を焼成して、第1のセラミック基
板1および第2のセラミック基板4を形成する。この第
1のセラミック基板1上には、インダクタ導体パターン
層として、インダクタ電極2を形成し、その上に、磁性
ペースト層として、フェライト層3を形成して、インダ
クタ層を設ける。第2のセラミック基板4上には、コン
デンサ導体パターン層として、コンデンサ下部電極5、
コンデンサ上部電極7、および誘電体層6からなるコン
デンサ層を設け、第1、第2のセラミック基板1,4の
少なくとも一方にガラスペースト層として接着ガラス層
8を塗布して、互いに張り合わせ、張合体を形成し、こ
の張合体を焼成して、焼成体を形成し、この焼成体に外
部電極を形成している。The first ceramic substrate and the second ceramic substrate are fired to form the first ceramic substrate 1 and the second ceramic substrate 4. On the first ceramic substrate 1, an inductor electrode 2 is formed as an inductor conductor pattern layer, and a ferrite layer 3 is formed thereon as a magnetic paste layer to provide an inductor layer. On the second ceramic substrate 4, a capacitor lower electrode 5,
A capacitor layer composed of a capacitor upper electrode 7 and a dielectric layer 6 is provided, and an adhesive glass layer 8 is applied as a glass paste layer to at least one of the first and second ceramic substrates 1 and 4 and bonded to each other. Is formed, and the bonded body is fired to form a fired body, and an external electrode is formed on the fired body.
【0045】また、インダクタ電極2は、線状導体を渦
巻状にした渦巻状導体部により形成している。The inductor electrode 2 is formed of a spiral conductor in which a linear conductor is spirally formed.
【0046】以下に製造方法を説明する。セラミック基
板1上に、凹版転写にて銀のペーストを使用してインダ
クタ電極2のパターンを形成し、パターン形成を行った
基板をピーク温度850℃、10分保持で焼成を行い、
インダクタ電極2を形成した。この時インダクタ電極2
の線幅に対する膜厚の比は0.4とした。前記インダク
タ電極2上にフェライトペーストでフェライト層3のパ
ターンをスクリーン印刷で形成を行い、パターン形成を
行った基板を930℃、2時間で焼成を行い、フェライ
ト層3を形成した。次に、第1のセラミック基板1とほ
ぼ同じ熱膨張係数を持つ第2のセラミック基板4上に、
ホウ珪酸鉛からなるガラスフリットを添加したAgペー
ストでコンデンサ下部電極5のパターンをスクリーン印
刷で形成し、コンデンサ下部電極5上に誘電体ペースト
を使用して誘電体層6のパターンをスクリーン印刷し、
誘電体層6上に下部電極に用いたAgペーストによりコ
ンデンサ上部電極7のパターンをスクリーン印刷で形成
する。この基板をピーク温度900℃、10分キープで
焼成を行いコンデンサを形成する。この時コンデンサ下
部電極5、コンデンサ上部電極7のパターンは誘電体層
6よりも小さくならないパターンにて形成し、膜厚は1
5μmとした。次に前記第1のセラミック基板1上のイ
ンダクタ電極2の形成した面にガラスペーストで接着ガ
ラス層8のパターンをスクリーン印刷で形成し、500
℃、30分で脱バインダを行った。そして接着ガラス層
8を挟んで、第1のセラミック基板1、第2のセラミッ
ク基板4を張り合わせ、基板をピーク温度600℃、1
0分保持で焼成を行い、第1のセラミック基板1、第2
のセラミック基板4を接着する。なお第2のセラミック
基板4はコンデンサ形成面をガラス層側に向けている。
焼成の終了した後、基板を個片に切断し、側面に外部電
極(図示せず)を形成することで固体複合部品となり、
第1、第2のセラミック基板1,4を用いることにより
特性がよく、しかもこれらのセラミック基板1,4は熱
膨張係数を合わせているため寸法精度がよく、かつ製造
工程が短いものとなる。またインダクタ電極2の線幅に
対する膜厚の比が0.3を越えて膜厚を厚くしたこと
で、インダクタの性能を良好なものと出来る。また第2
のセラミック基板4の誘電体層6を挟み込むコンデンサ
導体を、少なくとも焼成後の膜厚を10μm以上とし、
誘電体層6のパターンサイズよりも小さくならないサイ
ズで形成し、ホウ珪酸鉛からなるガラスフリットを添加
していることで、基板、ガラス層、電極自身の誘電体層
6への影響を抑制出来ることとなる。また、前記第1の
セラミック基板1と前記第2のセラミック基板4を接着
するための接着ガラス層8は、接着前に脱バインダする
ため、ボイドが発生しづらい。以上のことより、信頼性
が高い、固体複合部品の製造方法を提供できる。The manufacturing method will be described below. A pattern of the inductor electrode 2 is formed on the ceramic substrate 1 by intaglio transfer using silver paste, and the substrate on which the pattern is formed is baked at a peak temperature of 850 ° C. for 10 minutes,
An inductor electrode 2 was formed. At this time, the inductor electrode 2
The ratio of the film thickness to the line width was 0.4. A pattern of the ferrite layer 3 was formed on the inductor electrode 2 by screen printing using a ferrite paste, and the substrate on which the pattern was formed was fired at 930 ° C. for 2 hours to form the ferrite layer 3. Next, on a second ceramic substrate 4 having substantially the same coefficient of thermal expansion as the first ceramic substrate 1,
A pattern of the capacitor lower electrode 5 is formed by screen printing using an Ag paste to which glass frit made of lead borosilicate is added, and a pattern of the dielectric layer 6 is screen-printed on the capacitor lower electrode 5 using a dielectric paste.
The pattern of the capacitor upper electrode 7 is formed on the dielectric layer 6 by screen printing using the Ag paste used for the lower electrode. The substrate is baked at a peak temperature of 900 ° C. for 10 minutes to form a capacitor. At this time, the pattern of the capacitor lower electrode 5 and the capacitor upper electrode 7 is formed in a pattern that is not smaller than the dielectric layer 6, and the film thickness is 1
The thickness was 5 μm. Next, a pattern of an adhesive glass layer 8 is formed on the surface of the first ceramic substrate 1 on which the inductor electrode 2 is formed by screen printing using a glass paste.
The binder was removed at 30 ° C. for 30 minutes. Then, the first ceramic substrate 1 and the second ceramic substrate 4 are adhered to each other with the adhesive glass layer 8 interposed therebetween.
The firing is performed by holding for 0 minute, and the first ceramic substrate 1 and the second
Is bonded. The second ceramic substrate 4 has the capacitor forming surface facing the glass layer side.
After the firing, the substrate is cut into individual pieces and external electrodes (not shown) are formed on the side surfaces to form a solid composite component.
By using the first and second ceramic substrates 1 and 4, the characteristics are good, and since the ceramic substrates 1 and 4 have the same thermal expansion coefficient, the dimensional accuracy is good and the manufacturing process is short. In addition, since the thickness of the inductor electrode 2 is greater than 0.3 with respect to the line width, the performance of the inductor can be improved. Also the second
The thickness of the capacitor conductor sandwiching the dielectric layer 6 of the ceramic substrate 4 at least after firing is at least 10 μm,
Forming a size not smaller than the pattern size of the dielectric layer 6 and adding a glass frit made of lead borosilicate can suppress the influence of the substrate, the glass layer, and the electrode itself on the dielectric layer 6. Becomes In addition, since the bonding glass layer 8 for bonding the first ceramic substrate 1 and the second ceramic substrate 4 removes the binder before bonding, voids are hardly generated. As described above, it is possible to provide a highly reliable method of manufacturing a solid composite component.
【0047】(実施の形態2)以下に、本発明の電子部
品の製造方法の一例の固体複合部品の製造方法につい
て、図面を参照しながら説明する。(Embodiment 2) Hereinafter, a method for manufacturing a solid composite component as an example of a method for manufacturing an electronic component according to the present invention will be described with reference to the drawings.
【0048】図2において固体複合部品の構造図を示す
と、(a)にはフェライト基板の断面図を示す。(b)
には個片にした時の渦巻状導体パターンであるインダク
タ電極平面図を示す。(c)には個片にした時のフェラ
イト層上のリング状電極平面図を示す。(d)にはフォ
ルステライト基板の断面図を示す。(e)にはフェライ
ト基板、フォルステライト基板を張り合わせた時の断面
図を示す。(f)には分割した基板断面図を示す。先ず
フェライト基板11上にインダクタ電極12を形成し、
その上にフェライト層13を形成し、その上にリング状
電極14を形成する。フォルステライト基板15上にガ
ラス層16、コンデンサ下部電極17、誘電体層18、
コンデンサ上部電極19からなるコンデンサを形成し、
フェライト基板11、フォルステライト基板15を接着
ガラス層20を挟んで接着し、その後個片に切断してい
る。FIG. 2 shows a structural view of the solid composite component. FIG. 2A shows a cross-sectional view of a ferrite substrate. (B)
FIG. 2 shows a plan view of an inductor electrode which is a spiral conductor pattern when individual pieces are formed. (C) is a plan view of the ring-shaped electrode on the ferrite layer when the individual pieces are separated. (D) shows a cross-sectional view of the forsterite substrate. (E) shows a cross-sectional view when a ferrite substrate and a forsterite substrate are bonded together. (F) shows a sectional view of the divided substrate. First, an inductor electrode 12 is formed on a ferrite substrate 11,
A ferrite layer 13 is formed thereon, and a ring-shaped electrode 14 is formed thereon. On a forsterite substrate 15, a glass layer 16, a capacitor lower electrode 17, a dielectric layer 18,
Forming a capacitor comprising a capacitor upper electrode 19;
The ferrite substrate 11 and the forsterite substrate 15 are bonded together with the bonding glass layer 20 interposed therebetween, and then cut into individual pieces.
【0049】以下に製造方法を説明する。フェライト基
板11上に、凹版転写にて銀・パラジウムのペーストを
使用してインダクタ電極12のパターンを形成し、パタ
ーン形成を行った基板をピーク温度850℃、10分保
持で焼成を行い、インダクタ電極12を形成した。この
時インダクタ電極12の線幅に対する膜厚の比は0.8
とした。前記インダクタ電極12を形成した上にフェラ
イトペーストを用いてフェライト層13のパターンをス
クリーン印刷で形成し、950℃、3時間で焼成を行い
フェライト層13を形成する。前記フェライト層13上
に、銀・パラジウムのペーストを使用してスクリーン印
刷でリング状電極14のパターンを形成し、パターン形
成を行った基板をピーク温度850℃、10分保持で焼
成を行い、リング状電極14を形成した。次に、前記フ
ェライト基板11とほぼ同じ熱膨脹係数を持つフォルス
テライト基板15上に、ホウ珪酸チタンからなるガラス
ペーストを用いてガラス層16のパターンをスクリーン
印刷で形成を行い、ピーク温度900℃、10分キープ
で焼成を行いガラス層16を形成する。そしてガラス層
16上にホウ珪酸アルミニウムからなるガラスフリット
を添加した銀・パラジウムペーストでコンデンサ下部電
極17のパターンをスクリーン印刷で形成し、コンデン
サ下部電極17上に誘電体ペーストを使用して誘電体層
18のパターンをスクリーン印刷で形成を行い、誘電体
層18上に下部電極に用いた銀・パラジウムペーストに
よりコンデンサ上部電極19のパターンをスクリーン印
刷で形成する。この基板をピーク温度850℃、10分
キープで焼成を行いコンデンサを形成する。この時コン
デンサ下部電極17、コンデンサ上部電極19のパター
ンは誘電体層18よりも小さくならないパターンにて形
成し、膜厚は20μmとした。次にフェライト基板11
上のインダクタ電極12の形成した面と、フォルステラ
イト基板15のコンデンサを形成した面にガラスペース
トで接着ガラス層20のパターンをスクリーン印刷で形
成し、500℃、30分で脱バインダを行った。そして
接着ガラス層20を挟んでフェライト基板11、フォル
ステライト基板15を張り合わせ、基板をピーク温度7
00℃、10分保持で焼成を行い、フェライト基板1
1、フォルステライト基板15を接着する。焼成の終了
した後、基板を個片に切断し、側面に外部電極(図示
ず)を形成することで固体複合部品となり、基板11,
15は熱膨脹係数を合わせているため寸法精度がよいも
のとなる。またインダクタ電極12の線幅に対する膜厚
の比が0.3を越えて膜厚を厚くし、パターン間に非磁
性材料を形成し、インダクタ電極12上にリング状電極
14を形成したことで、1つの部品中にインダクタ電極
14を複数個形成してもインダクタの性能を良好なもの
とすることが出来る。またコンデンサの下にホウ珪酸チ
タンからなるガラス層16を形成し、誘電体層18を挟
み込むコンデンサ導体を、膜厚を10μm以上とし、誘
電体層18のパターンサイズよりも小さくならないサイ
ズで形成し、ホウ珪酸アルミニウムからなるガラスフリ
ットを添加していることで、基板、ガラス層、電極自身
の誘電体層18への影響を抑制出来ることとなる。ま
た、前記フェライト基板11と前記フォルステライト基
板15を接着するためのガラス層16は、接着前に脱バ
インダするため、ボイドが発生しづらい。以上のことよ
り、信頼性が高い、固体複合部品の製造方法を提供でき
る。Hereinafter, the manufacturing method will be described. A pattern of the inductor electrode 12 is formed on the ferrite substrate 11 by intaglio transfer using a silver / palladium paste, and the substrate on which the pattern has been formed is baked at a peak temperature of 850 ° C. for 10 minutes. No. 12 was formed. At this time, the ratio of the film thickness to the line width of the inductor electrode 12 is 0.8
And After the inductor electrode 12 is formed, a pattern of the ferrite layer 13 is formed by screen printing using a ferrite paste, and baked at 950 ° C. for 3 hours to form the ferrite layer 13. A pattern of the ring-shaped electrode 14 is formed on the ferrite layer 13 by screen printing using a paste of silver / palladium, and the substrate on which the pattern is formed is baked at a peak temperature of 850 ° C. for 10 minutes, and the ring is fired. An electrode 14 was formed. Next, a pattern of a glass layer 16 is formed on a forsterite substrate 15 having substantially the same thermal expansion coefficient as that of the ferrite substrate 11 by screen printing using a glass paste made of titanium borosilicate. The glass layer 16 is formed by baking with minute keeping. Then, a pattern of the capacitor lower electrode 17 is formed by screen printing using a silver / palladium paste to which a glass frit made of aluminum borosilicate is added on the glass layer 16, and a dielectric layer is formed on the capacitor lower electrode 17 using a dielectric paste. The pattern 18 is formed by screen printing, and the pattern of the capacitor upper electrode 19 is formed on the dielectric layer 18 by the silver / palladium paste used for the lower electrode by screen printing. The substrate is fired at a peak temperature of 850 ° C. for 10 minutes to form a capacitor. At this time, the pattern of the capacitor lower electrode 17 and the capacitor upper electrode 19 was formed in a pattern not smaller than the dielectric layer 18, and the film thickness was set to 20 μm. Next, the ferrite substrate 11
The pattern of the adhesive glass layer 20 was formed by screen printing using a glass paste on the surface on which the inductor electrode 12 was formed and the surface of the forsterite substrate 15 on which the capacitor was formed, and the binder was removed at 500 ° C. for 30 minutes. Then, the ferrite substrate 11 and the forsterite substrate 15 are bonded together with the adhesive glass layer 20 interposed therebetween.
The ferrite substrate 1 was baked at 100 ° C. for 10 minutes.
1. The forsterite substrate 15 is bonded. After the firing is completed, the substrate is cut into individual pieces, and external electrodes (not shown) are formed on the side surfaces to form a solid composite component.
15 has good dimensional accuracy because the thermal expansion coefficient is matched. In addition, the ratio of the film thickness to the line width of the inductor electrode 12 exceeds 0.3, the film thickness is increased, a non-magnetic material is formed between the patterns, and the ring-shaped electrode 14 is formed on the inductor electrode 12. Even if a plurality of inductor electrodes 14 are formed in one component, the performance of the inductor can be improved. Further, a glass layer 16 made of titanium borosilicate is formed under the capacitor, and a capacitor conductor sandwiching the dielectric layer 18 is formed to have a film thickness of 10 μm or more and a size not smaller than the pattern size of the dielectric layer 18, By adding the glass frit made of aluminum borosilicate, the influence of the substrate, the glass layer, and the electrode itself on the dielectric layer 18 can be suppressed. In addition, since the glass layer 16 for bonding the ferrite substrate 11 and the forsterite substrate 15 removes the binder before bonding, voids are not easily generated. As described above, it is possible to provide a highly reliable method for manufacturing a solid composite component.
【0050】(実施の形態3)以下に、本発明の電子部
品の製造方法の一例の固体複合部品の製造方法につい
て、図面を参照しながら説明する。Embodiment 3 Hereinafter, a method for manufacturing a solid composite component as an example of a method for manufacturing an electronic component according to the present invention will be described with reference to the drawings.
【0051】図3において固体複合部品の構造図を示す
と、(a)にはフェライト基板の断面図を示す。(b)
には個片にした時の渦巻状導体パターンであるインダク
タ電極平面図を示す。(c)には貫通孔を形成したフォ
ルステライト基板の平面図を示す。(d)にはフォルス
テライト基板の断面図を示す。(e)にはフェライト基
板、フォルステライト基板を張り合わせた時の断面図を
示す。(f)には分割した基板断面図を示す。先ず、フ
ェライト基板21上に非磁性ガラス層22とインダクタ
電極23を形成し、これらの上にフェライト層24を形
成する。フォルステライト基板25に貫通孔26を形成
した後、前記フォルステライト基板25上にコンデンサ
下部電極27、誘電体層28、コンデンサ上部電極29
からなるコンデンサを形成し、フェライト基板21、フ
ォルステライト基板25を接着ガラス層30を挟んで接
着し、個片に切断している。FIG. 3 shows a structural view of the solid composite component. FIG. 3A shows a cross-sectional view of a ferrite substrate. (B)
FIG. 2 shows a plan view of an inductor electrode which is a spiral conductor pattern when individual pieces are formed. (C) is a plan view of the forsterite substrate in which the through holes are formed. (D) shows a cross-sectional view of the forsterite substrate. (E) shows a cross-sectional view when a ferrite substrate and a forsterite substrate are bonded together. (F) shows a sectional view of the divided substrate. First, a nonmagnetic glass layer 22 and an inductor electrode 23 are formed on a ferrite substrate 21, and a ferrite layer 24 is formed thereon. After a through hole 26 is formed in the forsterite substrate 25, a capacitor lower electrode 27, a dielectric layer 28, and a capacitor upper electrode 29 are formed on the forsterite substrate 25.
Is formed, and the ferrite substrate 21 and the forsterite substrate 25 are bonded to each other with the bonding glass layer 30 interposed therebetween, and cut into individual pieces.
【0052】以下に製造方法を説明する。フェライト基
板21上に溝を形成、この溝にガラスペーストを用いて
非磁性ガラス層22のパターンをスクリーン印刷で形成
を行い、ピーク温度900℃、10分で焼成を行いガラ
ス層22を形成する。そして凹版転写によって銀・パラ
ジウムのペーストを使用してインダクタ電極23のパタ
ーンを形成し、パターン形成を行った基板をピーク温度
850℃、10分保持で焼成を行い、インダクタ電極2
3を形成した。この時インダクタ電極23の線幅に対す
る膜厚の比は1.5とした。前記インダクタ電極23を
形成した上にフェライトペーストを用いてフェライト層
24のパターンをスクリーン印刷で形成し、950℃、
3時間で焼成を行いフェライト層24を形成する。次
に、前記フェライト基板21とほぼ同じ熱膨脹係数を持
つ、貫通孔26を形成したフォルステライト基板25上
に、ホウ珪酸カルシウムからなるガラスフリットを添加
した銀・白金ペーストでコンデンサ下部電極27のパタ
ーンをスクリーン印刷で形成し、コンデンサ下部電極2
7上に誘電体ペーストを使用して誘電体層28のパター
ンをスクリーン印刷で形成し、誘電体層28上にコンデ
ンサ下部電極27で用いた銀・白金ペーストによりコン
デンサ上部電極29のパターンをスクリーン印刷で形成
する。この基板をピーク温度900℃、10分キープで
焼成を行いコンデンサを形成する。この時コンデンサ下
部電極27、コンデンサ上部電極29のパターンは誘電
体層28よりも小さくならないパターンにて形成し、膜
厚は13μmとした。次にフェライト基板21上のイン
ダクタ電極23を形成した面と、フォルステライト基板
25のコンデンサを形成した面にガラスペーストで接着
ガラス層30のパターンをスクリーン印刷で形成し、5
00℃、30分で脱バインダを行った。そして接着ガラ
ス層30を挟んでフェライト基板21、フォルステライ
ト基板25を張り合わせ、基板をピーク温度680℃、
10分保持で焼成を行い、フェライト基板1、フォルス
テライト基板25を接着する。焼成の終了した後、基板
を個片に切断し、側面に外部電極(図示せず)を形成す
ることで固体複合部品となり、フェライト基板21とフ
ォルステライト基板25は熱膨脹係数を合わせているた
め寸法精度がよいものとなる。またインダクタ電極23
の線幅に対する膜厚の比が0.3を越えて膜厚を厚く
し、パターン間の溝に非磁性材料であるガラス層を形成
したことで、1つの部品中にインダクタ電極23を複数
個形成してもインダクタの性能を良好なものとすること
が出来る。また誘電体層28を挟み込むコンデンサ導体
を、膜厚を10μm以上とし、誘電体層28のパターン
サイズよりも小さくならないサイズで形成し、ホウ珪酸
カルシウムからなるガラスフリットを添加していること
で、基板、ガラス層、電極自身の誘電体層28への影響
を抑制出来ることとなる。また、前記フェライト基板2
1と前記フォルステライト基板25を接着するための接
着ガラス層30は、フォルステライト基板25にあらか
じめ貫通孔26を形成したことで、接着層の焼成時、発
生するガスが貫通孔26へ抜けるため、細かいボイドも
発生せず、より高い信頼性を得られるものとなる。以上
のことより、信頼性が高い、固体複合部品の製造方法を
提供できる。The manufacturing method will be described below. A groove is formed on the ferrite substrate 21, a pattern of the nonmagnetic glass layer 22 is formed by screen printing using a glass paste in the groove, and baked at a peak temperature of 900 ° C. for 10 minutes to form the glass layer 22. A pattern of the inductor electrode 23 is formed by intaglio transfer using a silver / palladium paste, and the substrate on which the pattern has been formed is baked at a peak temperature of 850 ° C. for 10 minutes, thereby obtaining the inductor electrode 2.
3 was formed. At this time, the ratio of the film thickness to the line width of the inductor electrode 23 was 1.5. After forming the inductor electrode 23, a pattern of the ferrite layer 24 is formed by screen printing using a ferrite paste.
Firing is performed for 3 hours to form a ferrite layer 24. Next, a pattern of the capacitor lower electrode 27 is formed on a forsterite substrate 25 having a through-hole 26 having substantially the same thermal expansion coefficient as that of the ferrite substrate 21 with a silver / platinum paste to which a glass frit made of calcium borosilicate is added. Formed by screen printing, capacitor lower electrode 2
The pattern of the dielectric layer 28 is formed by screen printing using a dielectric paste on 7, and the pattern of the capacitor upper electrode 29 is screen-printed on the dielectric layer 28 by the silver / platinum paste used for the capacitor lower electrode 27. Formed. The substrate is baked at a peak temperature of 900 ° C. for 10 minutes to form a capacitor. At this time, the pattern of the capacitor lower electrode 27 and the capacitor upper electrode 29 was formed in a pattern not smaller than the dielectric layer 28, and the film thickness was 13 μm. Next, a pattern of an adhesive glass layer 30 is formed by screen printing using a glass paste on the surface of the ferrite substrate 21 on which the inductor electrode 23 is formed and the surface of the forsterite substrate 25 on which the capacitor is formed.
The binder was removed at 00 ° C. for 30 minutes. Then, the ferrite substrate 21 and the forsterite substrate 25 are bonded together with the adhesive glass layer 30 interposed therebetween.
The ferrite substrate 1 and the forsterite substrate 25 are bonded by firing for 10 minutes. After the firing, the substrate is cut into individual pieces, and external electrodes (not shown) are formed on the side surfaces to form a solid composite component. The ferrite substrate 21 and the forsterite substrate 25 have the same thermal expansion coefficient, and therefore have dimensions. The accuracy is good. In addition, the inductor electrode 23
The ratio of the film thickness to the line width exceeds 0.3, the film thickness is increased, and a glass layer of a non-magnetic material is formed in the groove between the patterns, so that a plurality of inductor electrodes 23 are formed in one component. Even if formed, the performance of the inductor can be improved. Further, the capacitor conductor sandwiching the dielectric layer 28 is formed to have a thickness of 10 μm or more, not to be smaller than the pattern size of the dielectric layer 28, and to add a glass frit made of calcium borosilicate, so that the substrate , The glass layer and the electrode itself can be suppressed from affecting the dielectric layer 28. The ferrite substrate 2
The bonding glass layer 30 for bonding the forsterite substrate 1 to the forsterite substrate 25 has a through-hole 26 formed in the forsterite substrate 25 in advance. Fine voids are not generated, and higher reliability can be obtained. As described above, it is possible to provide a highly reliable method for manufacturing a solid composite component.
【0053】(実施の形態4)以下に、本発明の電子部
品の製造方法の一例の固体複合部品の製造方法につい
て、図面を参照しながら説明する。(Embodiment 4) A method of manufacturing a solid composite component as an example of a method of manufacturing an electronic component according to the present invention will be described below with reference to the drawings.
【0054】図4において固体複合部品の構造図を示す
と、(a)にはフェライト基板の断面図を示す。(b)
には個片にした時の渦巻状導体パターンであるインダク
タ電極平面図を示す。(c)にはフォルステライト基板
の断面図を示す。(d)にはフェライト基板、フォルス
テライト基板を張り合わせた時の断面図を示す。(e)
には分割した基板断面図を示す。先ず、フェライト基板
31上にインダクタ電極32とリング状電極33、非磁
性ガラス層34を形成し、これらの上にフェライト層3
5を形成する。フォルステライト基板36上にガラス層
37を形成し、前記ガラス層37上にコンデンサ下部電
極38、誘電体層39、コンデンサ上部電極40からな
るコンデンサを形成し、フェライト基板31、フォルス
テライト基板36を接着ガラス層41を挟んで接着し、
個片に切断している。FIG. 4 shows a structural view of the solid composite part. FIG. 4A shows a cross-sectional view of a ferrite substrate. (B)
FIG. 2 shows a plan view of an inductor electrode which is a spiral conductor pattern when individual pieces are formed. (C) shows a cross-sectional view of the forsterite substrate. (D) shows a cross-sectional view when a ferrite substrate and a forsterite substrate are bonded together. (E)
Shows a cross-sectional view of a divided substrate. First, an inductor electrode 32, a ring-shaped electrode 33, and a non-magnetic glass layer 34 are formed on a ferrite substrate 31, and a ferrite layer 3
5 is formed. A glass layer 37 is formed on a forsterite substrate 36, a capacitor including a capacitor lower electrode 38, a dielectric layer 39, and a capacitor upper electrode 40 is formed on the glass layer 37, and the ferrite substrate 31 and the forsterite substrate 36 are bonded. Glue across the glass layer 41,
It is cut into pieces.
【0055】以下に製造方法を説明する。フェライト基
板31上に凹版転写によって銀のペーストを使用してイ
ンダクタ電極32とリング状電極33のパターンを形成
し、パターン形成を行った基板をピーク温度900℃、
10分保持で焼成を行い、インダクタ電極32とリング
状電極33を形成した。この時インダクタ電極32の線
幅に対する膜厚の比は1.5とした。また、前記リング
状電極33はビアにより接続されている(図示せず)。
前記電極を形成した基板上にガラスペーストを用いて非
磁性ガラス層34のパターンをスクリーン印刷で形成を
行い、ピーク温度900℃、10分で焼成を行いガラス
層34を形成する。前記インダクタ電極32を形成した
上にフェライトペーストを用いてフェライト層35のパ
ターンをスクリーン印刷で形成し、970℃、3時間で
焼成を行いフェライト層35を形成する。次に、前記フ
ェライト基板31とほぼ同じ熱膨脹係数を持つフォルス
テライト基板36上に、ホウ珪酸ガラスのペーストを用
いてガラス層37のパターンをスクリーン印刷で形成を
行い、ピーク温度900℃、10分キープで焼成を行い
ガラス層37を形成する。そしてガラス層37上にホウ
珪酸チタンからなるガラスフリットを添加した銀・白金
ペーストでコンデンサ下部電極38のパターンをスクリ
ーン印刷で形成し、コンデンサ下部電極38上に誘電体
ペーストを使用して誘電体層39のパターンをスクリー
ン印刷で形成し、誘電体層39上にコンデンサ下部電極
38で用いた銀・白金ペーストによりコンデンサ上部電
極40のパターンをスクリーン印刷で形成する。この基
板をピーク温度900℃、10分キープで焼成を行いコ
ンデンサを形成する。この時コンデンサ下部電極38、
コンデンサ上部電極40のパターンは誘電体層39より
も小さくならないパターンにて形成し、膜厚は13μm
とした。次にフェライト基板31上のインダクタ電極3
2を形成した面と、フォルステライト基板36のコンデ
ンサを形成した面にガラスペーストで接着ガラス層41
のパターンをスクリーン印刷で形成し、500℃、30
分で脱バインダを行った。そして接着ガラス層41を挟
んでフェライト基板31、フォルステライト基板36を
張り合わせ、基板をピーク温度730℃、10分保持で
焼成を行い、フェライト基板31、フォルステライト基
板36を接着する。焼成の終了した後、基板を個片に切
断し、側面に外部電極(図示せず)を形成することで固
体複合部品となる。The manufacturing method will be described below. A pattern of an inductor electrode 32 and a ring-shaped electrode 33 is formed on a ferrite substrate 31 by intaglio transfer using silver paste, and the pattern-formed substrate is heated to a peak temperature of 900 ° C.
Baking was performed for 10 minutes to form an inductor electrode 32 and a ring-shaped electrode 33. At this time, the ratio of the film thickness to the line width of the inductor electrode 32 was 1.5. The ring-shaped electrodes 33 are connected by vias (not shown).
A pattern of the nonmagnetic glass layer 34 is formed on the substrate on which the electrodes are formed by screen printing using a glass paste, and baked at a peak temperature of 900 ° C. for 10 minutes to form the glass layer 34. After forming the inductor electrode 32, a pattern of the ferrite layer 35 is formed by screen printing using a ferrite paste, and baked at 970 ° C. for 3 hours to form the ferrite layer 35. Next, a pattern of a glass layer 37 is formed by screen printing using a paste of borosilicate glass on a forsterite substrate 36 having substantially the same thermal expansion coefficient as the ferrite substrate 31, and a peak temperature of 900 ° C. is maintained for 10 minutes. And a glass layer 37 is formed. Then, a pattern of the capacitor lower electrode 38 is formed by screen printing using a silver / platinum paste to which glass frit made of titanium borosilicate is added on the glass layer 37, and a dielectric layer is formed on the capacitor lower electrode 38 by using a dielectric paste. A pattern 39 is formed by screen printing, and a pattern of the capacitor upper electrode 40 is formed on the dielectric layer 39 by the silver / platinum paste used for the capacitor lower electrode 38 by screen printing. The substrate is baked at a peak temperature of 900 ° C. for 10 minutes to form a capacitor. At this time, the capacitor lower electrode 38,
The pattern of the capacitor upper electrode 40 is formed so as not to be smaller than the dielectric layer 39 and has a thickness of 13 μm.
And Next, the inductor electrode 3 on the ferrite substrate 31
2 and the surface of the forsterite substrate 36 on which the capacitors were formed, using an adhesive glass layer 41 with a glass paste.
Is formed by screen printing at 500 ° C. and 30 ° C.
Debinding was performed in minutes. Then, the ferrite substrate 31 and the forsterite substrate 36 are bonded together with the adhesive glass layer 41 interposed therebetween, and the substrate is baked at a peak temperature of 730 ° C. for 10 minutes to bond the ferrite substrate 31 and the forsterite substrate 36. After the completion of the firing, the substrate is cut into individual pieces, and external electrodes (not shown) are formed on the side surfaces to form a solid composite component.
【0056】なお、基板31,36は熱膨脹係数を合わ
せているため寸法精度がよいものとなる。またインダク
タ電極32の線幅に対する膜厚の比が0.3を越えて膜
厚を厚くし、パターン間に非磁性材料であるガラス層を
形成し、インダクタ電極32周辺にリング状電極33を
形成したことで、1つの部品中にインダクタ電極32を
複数個形成してもインダクタの性能を良好なものとする
ことが出来る。またコンデンサの下にホウ珪酸ガラス層
37を形成し、誘電体層39を挟み込むコンデンサ導体
を、膜厚を10μm以上とし、誘電体層39のパターン
サイズよりも小さくならないサイズで形成し、ホウ珪酸
チタンからなるガラスフリットを添加していることで、
基板、ガラス層、電極自身の誘電体層39への影響を抑
制出来ることとなる。以上のことより、信頼性が高い、
固体複合部品の製造方法を提供できる。Since the substrates 31 and 36 have the same thermal expansion coefficient, they have good dimensional accuracy. The thickness ratio of the inductor electrode 32 to the line width exceeds 0.3, the thickness is increased, a glass layer of a non-magnetic material is formed between the patterns, and a ring-shaped electrode 33 is formed around the inductor electrode 32. Thus, even when a plurality of inductor electrodes 32 are formed in one component, the performance of the inductor can be improved. Further, a borosilicate glass layer 37 is formed under the capacitor, and a capacitor conductor sandwiching the dielectric layer 39 is formed to have a film thickness of 10 μm or more and a size not smaller than the pattern size of the dielectric layer 39. By adding a glass frit consisting of
The influence of the substrate, the glass layer, and the electrode itself on the dielectric layer 39 can be suppressed. From the above, high reliability,
A method for manufacturing a solid composite part can be provided.
【0057】なお、以上の説明では4つの実施の形態の
例で説明したが、その他熱膨脹係数をほぼ同じくする電
極配線を必要とするような配線基板においても同様に実
施可能である。さらに、上記実施形態では、渦巻状導体
パターンは単層のもので行っているが、複数層に形成し
ても同様の固体複合部品が得られるものである。また渦
巻状導体パターンは、インダクタ電極として使用できる
構成の配線電極パターンであるならば、同様に実施可能
である。In the above description, four embodiments have been described. However, the present invention can be similarly applied to a wiring board that requires electrode wiring having substantially the same thermal expansion coefficient. Furthermore, in the above-described embodiment, the spiral conductor pattern has a single-layer structure, but a similar solid composite component can be obtained even if the spiral conductor pattern is formed in a plurality of layers. The spiral conductor pattern can be similarly implemented as long as it is a wiring electrode pattern configured to be usable as an inductor electrode.
【0058】また第1、第2のセラミック基板を接着層
により接合した後に少なくとも一方を研削し基板厚みを
薄くしても同様の固体複合部品が得られるものである。
コンデンサ導体に使用するガラスフリットに4種類のも
ので説明しているが、ホウ珪酸、ホウ珪酸鉛、ホウ珪酸
カルシウム、ホウ珪酸アルミニウム、ホウ珪酸チタンの
いずれか、もしくは混合物、もしくは化合物からなるガ
ラスフリットであるならば同様の効果が得られるもので
ある。またコンデンサの下に形成するガラス層は2種類
のもので説明しているが、ホウ珪酸、ホウ珪酸鉛、ホウ
珪酸カルシウム、ホウ珪酸アルミニウム、ホウ珪酸チタ
ンのいずれか、もしくは混合物、もしくは化合物からな
るガラスフリットであるならば同様の効果が得られるも
のである。Further, even if the first and second ceramic substrates are joined by an adhesive layer and at least one of the substrates is ground to reduce the thickness of the substrate, a similar solid composite component can be obtained.
The glass frit used for the capacitor conductor is described as four types, but any one of borosilicate, lead borosilicate, calcium borosilicate, aluminum borosilicate, titanium borosilicate, or a mixture or compound If so, a similar effect can be obtained. The glass layer formed under the capacitor is described as two types, but is made of borosilicate, lead borosilicate, calcium borosilicate, aluminum borosilicate, titanium borosilicate, or a mixture or compound. A similar effect can be obtained with glass frit.
【0059】[0059]
【発明の効果】以上のように本発明によれば、インダク
タ層およびコンデンサ層はセラミック基板上に形成する
ので、特性向上を図ることができる。As described above, according to the present invention, since the inductor layer and the capacitor layer are formed on the ceramic substrate, the characteristics can be improved.
【0060】さらに、第1のセラミック基板および第2
のセラミック基板は、未焼成のセラミック基板である第
1の未焼成セラミック基板および第2の未焼成セラミッ
ク基板を焼成して形成しているので、張合体を焼成して
焼成体を形成する際に、第1のセラミック基板および第
2のセラミック基板が、全体的に熱収縮することがな
い。これにより、第1、第2のセラミック基板上に形成
したインダクタ層およびコンデンサ層が、第1、第2の
セラミック基板の収縮に合わせて、収縮してしまうこと
がなく、寸法精度を向上させることができるとともに、
後工程等において、寸法を調整する必要もなく、製造工
程を簡略化することもできる。Further, the first ceramic substrate and the second
Is formed by firing the first unfired ceramic substrate and the second unfired ceramic substrate, which are unfired ceramic substrates, so that when the bonded body is fired to form a fired body, , The first ceramic substrate and the second ceramic substrate are not thermally shrunk as a whole. Accordingly, the inductor layer and the capacitor layer formed on the first and second ceramic substrates do not shrink in accordance with the shrinkage of the first and second ceramic substrates, and the dimensional accuracy is improved. Can be done,
It is not necessary to adjust the dimensions in the post-process or the like, and the manufacturing process can be simplified.
【0061】この結果、特性向上および寸法精度の向上
を図った固体複合部品の製造方法を提供することができ
るものである。As a result, it is possible to provide a method of manufacturing a solid composite part with improved characteristics and improved dimensional accuracy.
【図1】(a)は本発明の一実施の形態の固体複合部品
の製造方法における第1のセラミック基板の構造を示す
断面図 (b)は同第1のセラミック基板上の個片にした時のイ
ンダクタ電極パターンの平面図 (c)は同第2のセラミック基板の構造を示す断面図 (d)は同第1のセラミック基板と第2のセラミック基
板を接着層を介して一体化したときの断面図 (e)は同固体複合部品を切断した時の断面図FIG. 1A is a cross-sectional view illustrating a structure of a first ceramic substrate in a method for manufacturing a solid composite component according to an embodiment of the present invention; FIG. 1B is a sectional view of the first ceramic substrate; (C) is a cross-sectional view showing the structure of the second ceramic substrate, and (d) is a diagram in which the first ceramic substrate and the second ceramic substrate are integrated via an adhesive layer. (E) is a cross-sectional view when the solid composite part is cut.
【図2】(a)は本発明の他の実施の形態の固体複合部
品の製造方法におけるフェライト基板の構造を示す断面
図 (b)は同フェライト基板上の個片にした時のインダク
タ電極パターンの平面図 (c)は同フェライト基板のフェライト層状のリング状
電極パターンの平面図 (d)は同フォルステライト基板の構造を示す断面図 (e)は同フェライト基板とフォルステライト基板を接
着層を介して一体化したときの断面図 (f)は同固体複合部品を切断した時の断面図FIG. 2A is a cross-sectional view illustrating a structure of a ferrite substrate in a method for manufacturing a solid composite component according to another embodiment of the present invention. FIG. 2B is an inductor electrode pattern when individualized on the ferrite substrate. (C) is a plan view of a ring-shaped electrode pattern in the form of a ferrite layer of the ferrite substrate. (D) is a cross-sectional view showing the structure of the forsterite substrate. (F) is a cross-sectional view when the solid composite part is cut.
【図3】(a)は本発明のさらに他の実施の形態の固体
複合部品の製造方法におけるフェライト基板の構造を示
す断面図 (b)は同フェライト基板上の個片にした時のインダク
タ電極パターンの平面図 (c)は同貫通孔を形成したフォルステライト基板の平
面図 (d)は同フォルステライト基板の構造を示す断面図 (e)は同フェライト基板とフォルステライト基板を接
着層を介して一体化したときの断面図 (f)は同固体複合部品を切断した時の断面図FIG. 3A is a cross-sectional view showing a structure of a ferrite substrate in a method of manufacturing a solid composite component according to still another embodiment of the present invention. FIG. 3B is an inductor electrode when the ferrite substrate is separated into individual pieces. The plan view of the pattern (c) is a plan view of the forsterite substrate in which the through hole is formed, (d) is a cross-sectional view showing the structure of the forsterite substrate, and (e) is a structure in which the ferrite substrate and the forsterite substrate are interposed via an adhesive layer. (F) is a cross-sectional view when the solid composite part is cut.
【図4】(a)は本発明の一実施の形態の固体複合部品
の製造方法におけるフェライト基板の構造を示す断面図 (b)は同フェライト基板上の個片にした時のインダク
タ電極パターンの平面図 (c)は同フォルステライト基板の構造を示す断面図 (d)は同フェライト基板とフォルステライト基板を接
着層を介して一体化したときの断面図 (e)は同固体複合部品を切断した時の断面図FIG. 4A is a cross-sectional view illustrating a structure of a ferrite substrate in a method of manufacturing a solid composite component according to an embodiment of the present invention. FIG. 4B is a sectional view of an inductor electrode pattern when the ferrite substrate is separated into individual pieces. (C) is a cross-sectional view showing the structure of the forsterite substrate. (D) is a cross-sectional view when the ferrite substrate and forsterite substrate are integrated via an adhesive layer. (E) is a cut of the solid composite part. Sectional view
1 第1のセラミック基板 2 インダクタ電極 3 フェライト層 4 第2のセラミック基板 5 コンデンサ下部電極 6 誘電体層 7 コンデンサ上部電極 8 接着ガラス層 11 フェライト基板 12 インダクタ電極 13 フェライト層 14 リング状電極 15 フォルステライト基板 16 ガラス層 17 コンデンサ下部電極 18 誘電体層 19 コンデンサ上部電極 20 接着ガラス層 21 フェライト基板 22 非磁性ガラス層 23 インダクタ電極 24 フェライト層 25 フォルステライト基板 26 貫通孔 27 コンデンサ下部電極 28 誘電体層 29 コンデンサ上部電極 30 接着ガラス層 31 フェライト基板 32 インダクタ電極 33 リング状電極 34 非磁性ガラス層 35 フェライト層 36 フォルステライト基板 37 ガラス層 38 コンデンサ下部電極 39 誘電体層 40 コンデンサ上部電極 41 接着ガラス層 REFERENCE SIGNS LIST 1 first ceramic substrate 2 inductor electrode 3 ferrite layer 4 second ceramic substrate 5 capacitor lower electrode 6 dielectric layer 7 capacitor upper electrode 8 adhesive glass layer 11 ferrite substrate 12 inductor electrode 13 ferrite layer 14 ring electrode 15 forsterite Substrate 16 Glass layer 17 Capacitor lower electrode 18 Dielectric layer 19 Capacitor upper electrode 20 Adhesive glass layer 21 Ferrite substrate 22 Nonmagnetic glass layer 23 Inductor electrode 24 Ferrite layer 25 Forsterite substrate 26 Through hole 27 Capacitor lower electrode 28 Dielectric layer 29 Capacitor upper electrode 30 Adhesive glass layer 31 Ferrite substrate 32 Inductor electrode 33 Ring-shaped electrode 34 Nonmagnetic glass layer 35 Ferrite layer 36 Forsterite substrate 37 Glass layer 38 Capacitor lower electrode 39 dielectric layer 40 capacitor upper electrode 41 adhesive glass layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葉山 雅昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 橋本 晃 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 三浦 和裕 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山田 輝光 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E062 DD01 DD04 5E070 AA05 AB02 BA11 CA16 CB03 CB08 CB12 CB13 CB17 CC01 DA15 EA01 EB01 EB03 5E082 AB03 BC40 DD08 DD09 EE04 EE23 EE35 FG04 FG46 FG54 GG10 GG11 GG28 HH26 HH43 JJ03 JJ12 JJ15 JJ23 KK01 LL01 LL02 LL03 LL35 MM24 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masaaki Hayama 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. 72) Inventor Kazuhiro Miura 1006 Kazuma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. (72) Inventor Terumitsu Yamada 1006 Odaka Kazuma Kadoma, Osaka Pref. AA05 AB02 BA11 CA16 CB03 CB08 CB12 CB13 CB17 CC01 DA15 EA01 EB01 EB03 5E082 AB03 BC40 DD08 DD09 EE04 EE23 EE35 FG04 FG46 FG54 GG10 GG11 GG28 HH26 HH43 JJ03 JJ12 JJ15 LL23 LL01
Claims (20)
クタ導体パターン層を形成するとともに、前記インダク
タ導体パターン層上に磁性ペースト層を形成してインダ
クタ層を有した第1の基板を形成する第1工程と、第2
のセラミック基板の一面上に誘電体層を介在したコンデ
ンサ導体パターン層を形成してコンデンサ層を有した第
2の基板を形成する第2工程と、前記第1の基板の一面
側または前記第2の基板の一面側の少なくとも一方に、
ガラスペースト層を形成するとともに、前記第1の基板
および前記第2の基板を前記ガラスペースト層を介して
互いに張り合わせて張合体を形成する第3工程と、前記
張合体を焼成して焼成体を形成する第4工程と、前記焼
成体に外部電極を形成する第5工程とを備え、前記第1
工程前に、第1の未焼成セラミック基板および第2の未
焼成セラミック基板を焼成して第1のセラミック基板お
よび第2のセラミック基板を形成する工程を設けた固体
複合部品の製造方法。An inductor conductor pattern layer is formed on one surface of a first ceramic substrate, and a magnetic paste layer is formed on the inductor conductor pattern layer to form a first substrate having an inductor layer. One step and the second
Forming a capacitor conductor pattern layer with a dielectric layer interposed on one surface of the ceramic substrate to form a second substrate having a capacitor layer; and one surface side of the first substrate or the second substrate. On at least one side of one side of the substrate,
A third step of forming a glass paste layer, bonding the first substrate and the second substrate to each other via the glass paste layer to form a bonded body, and firing the bonded body to form a fired body. Forming a fourth step of forming an external electrode on the fired body;
A method for manufacturing a solid composite component, comprising a step of forming a first ceramic substrate and a second ceramic substrate by firing a first green ceramic substrate and a second green ceramic substrate before the process.
は、可撓性樹脂基板からなる凹版の表面に設けたパター
ン溝に導電性ペーストを充填し乾燥する工程と、前記凹
版と第1のセラミック基板の一面とを加熱および加圧し
ながら張り合わせる工程と、前記凹版を前記第1のセラ
ミック基板から剥離して前記導電性ペーストを前記第1
のセラミック基板上に転写する工程と、前記第1のセラ
ミック基板を焼成する工程とを有する請求項1記載の固
体複合部品の製造方法。2. A step of filling a conductive paste into a pattern groove provided on a surface of an intaglio made of a flexible resin substrate and drying the inductor conductor pattern layer in a first step; Bonding a surface of the substrate while applying heat and pressure; and peeling the intaglio plate from the first ceramic substrate to apply the conductive paste to the first ceramic substrate.
2. The method for manufacturing a solid composite component according to claim 1, further comprising the steps of: transferring onto a ceramic substrate; and baking the first ceramic substrate.
基板とコンデンサ層との間にガラスペースト層の中間層
を形成する工程を設けた請求項1記載の固体複合部品の
製造方法。3. The method according to claim 1, further comprising the step of forming an intermediate layer of a glass paste layer between the second ceramic substrate and the capacitor layer in the second step.
ホウ珪酸鉛、ホウ珪酸カルシウム、ホウ珪酸アルミニウ
ム、ホウ珪酸チタンのいずれか一つ、またはその混合
物、またはその化合物からなるガラスフリットを有した
材質とした請求項3記載の固体複合部品の製造方法。4. The material of the glass paste layer is borosilicate,
4. The method for manufacturing a solid composite part according to claim 3, wherein the material has a glass frit made of any one of lead borosilicate, calcium borosilicate, aluminum borosilicate, and titanium borosilicate, or a mixture thereof, or a compound thereof.
形成した後に脱バインダする工程を設けた請求項1記載
の固体複合部品の製造方法。5. The method for manufacturing a solid composite component according to claim 1, further comprising the step of removing the binder after forming the glass paste layer in the third step.
複数個の貫通孔を形成するとともに、前記貫通孔に銀電
極を形成する工程を設け、第4工程後に焼成体を個片に
分割し前記銀電極が側面に表出するように焼成個片体を
形成する工程を設け、第5工程において前記銀電極で外
部電極に形成する工程を設けた請求項1記載の固体複合
部品の製造方法。6. A step of forming a plurality of through holes in the second ceramic substrate and forming silver electrodes in the through holes before the fourth step, and after the fourth step, the fired body is divided into individual pieces. 2. The solid composite component according to claim 1, further comprising: a step of forming a fired piece so that the silver electrode is exposed on a side surface, and a step of forming the silver electrode on an external electrode in a fifth step. Production method.
成個片体を形成する工程を設けた請求項1記載の固体複
合部品の製造方法。7. The method according to claim 1, further comprising the step of dividing the fired body into individual pieces after the fourth step to form a fired individual body.
たは第2のセラミック基板の少なくとも一方を研削し、
第1のセラミック基板または第2のセラミック基板の少
なくとも一方の基板厚を薄くする工程を設けた請求項1
記載の固体複合部品の製造方法。8. After the fourth step, at least one of the first ceramic substrate and the second ceramic substrate is ground,
2. The method according to claim 1, further comprising the step of reducing the thickness of at least one of the first ceramic substrate and the second ceramic substrate.
A method for producing the solid composite part according to the above.
ミック基板は、熱膨張係数を互いに同等にした請求項1
記載の固体複合部品の製造方法。9. The first ceramic substrate and the second ceramic substrate have thermal expansion coefficients equal to each other.
A method for producing the solid composite part according to the above.
イトを有した材質とし、第2のセラミック基板の材質を
フォルステライトを有した材質とした請求項9記載の固
体複合部品の製造方法。10. The method according to claim 9, wherein the material of the first ceramic substrate is a material having ferrite, and the material of the second ceramic substrate is a material having forsterite.
電体層の面積よりも大きくした請求項1記載の固体複合
部品の製造方法。11. The method according to claim 1, wherein the area of the capacitor conductor pattern layer is larger than the area of the dielectric layer.
ホウ珪酸、ホウ珪酸鉛、ホウ珪酸カルシウム、ホウ珪酸
アルミニウム、ホウ珪酸チタンのいずれか一つ、または
その混合物、またはその化合物からなるガラスフリット
を有した材質とした請求項1記載の固体複合部品の製造
方法。12. The material of the capacitor conductor pattern layer is:
The solid composite part according to claim 1, wherein the material is a material having a glass frit made of any one of borosilicate, lead borosilicate, calcium borosilicate, aluminum borosilicate, and titanium borosilicate, or a mixture thereof, or a compound thereof. Production method.
成する工程を設けた請求項1記載の固体複合部品の製造
方法。13. The method according to claim 1, further comprising the step of forming a plurality of inductor conductor pattern layers.
体を渦巻状にした渦巻状導体部を有し、前記渦巻状導体
部の前記線状導体は、導体幅に対する導体厚比を0.3
を越えるようにした請求項1記載の固体複合部品の製造
方法。14. The inductor conductor pattern layer has a spiral conductor portion formed by spiraling a linear conductor, and the linear conductor of the spiral conductor portion has a conductor thickness ratio to a conductor width of 0.3.
The method for producing a solid composite part according to claim 1, wherein
体を渦巻状にした渦巻状導体部を少なくとも2個有し、
隣接する前記渦巻状導体部間線上に、非磁性材料を形成
する工程を設けた請求項1記載の固体複合部品の製造方
法。15. The inductor conductor pattern layer has at least two spiral conductor portions formed by spiraling a linear conductor,
2. The method for manufacturing a solid composite part according to claim 1, further comprising the step of forming a non-magnetic material on a line between the adjacent spiral conductors.
体を渦巻状にした渦巻状導体部を少なくとも2個有し、
隣接する前記渦巻状導体部間線上に、非磁性材料を形成
するとともに、前記渦巻状導体部間線上の第1のセラミ
ック基板に溝を形成し、前記溝にも前記非磁性材料を形
成する工程を設けた請求項1記載の固体複合部品の製造
方法。16. The inductor conductor pattern layer has at least two spiral conductor portions formed by spiraling a linear conductor,
Forming a non-magnetic material on the adjacent spiral conductor line, forming a groove in the first ceramic substrate on the spiral conductor line, and forming the non-magnetic material also on the groove; The method for producing a solid composite part according to claim 1, further comprising:
体を渦巻状にした渦巻状導体部と、線状導体をリング状
にしたリング状導体部とを有し、前記渦巻状導体部の外
側に前記リング状導体部を形成する工程を設けた請求項
1記載の固体複合部品の製造方法。17. The inductor conductor pattern layer has a spiral conductor in which a linear conductor is formed in a spiral shape, and a ring-shaped conductor portion in which the linear conductor is formed in a ring shape. The method for manufacturing a solid composite component according to claim 1, further comprising a step of forming the ring-shaped conductor.
体を渦巻状にした渦巻状導体部と、線状導体をリング状
にしたリング状導体部とを有し、前記渦巻状導体部の外
側に前記リング状導体部を形成するとともに、前記リン
グ状導体部を磁性ペースト層中に形成する工程を設けた
請求項1記載の固体複合部品の製造方法。18. The inductor conductor pattern layer includes a spiral conductor in which a linear conductor is formed in a spiral shape, and a ring-shaped conductor portion in which the linear conductor is formed in a ring shape. 2. The method for manufacturing a solid composite component according to claim 1, further comprising a step of forming the ring-shaped conductor and forming the ring-shaped conductor in a magnetic paste layer.
を設けた請求項17記載の固体複合部品の製造方法。19. The method according to claim 17, further comprising the step of connecting the ring-shaped conductor to ground.
時に同一平面上に形成する工程を設けた請求項17記載
の固体複合部品の製造方法。20. The method for manufacturing a solid composite part according to claim 17, further comprising the step of simultaneously forming the spiral conductor and the ring conductor on the same plane.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10324695A JP2000150303A (en) | 1998-11-16 | 1998-11-16 | Manufacture of solid-state composite part |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10324695A JP2000150303A (en) | 1998-11-16 | 1998-11-16 | Manufacture of solid-state composite part |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000150303A true JP2000150303A (en) | 2000-05-30 |
Family
ID=18168700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10324695A Pending JP2000150303A (en) | 1998-11-16 | 1998-11-16 | Manufacture of solid-state composite part |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000150303A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033215A (en) * | 2000-07-14 | 2002-01-31 | Murata Mfg Co Ltd | Conductor pattern and electronic component provided therewith |
JP2007072633A (en) * | 2005-09-06 | 2007-03-22 | Fujitsu Ltd | Character input device, character input method and character input program |
US7205650B2 (en) | 2001-02-16 | 2007-04-17 | Sanyo Electric Co., Ltd. | Composite devices of laminate type and processes |
KR20200041695A (en) * | 2018-10-12 | 2020-04-22 | 삼성전기주식회사 | Coil component |
KR20200101893A (en) * | 2018-10-12 | 2020-08-28 | 삼성전기주식회사 | Coil component |
CN113884225A (en) * | 2021-10-09 | 2022-01-04 | 广州九思科技有限公司 | Transient response ceramic capacitance pressure sensor and manufacturing method thereof |
-
1998
- 1998-11-16 JP JP10324695A patent/JP2000150303A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033215A (en) * | 2000-07-14 | 2002-01-31 | Murata Mfg Co Ltd | Conductor pattern and electronic component provided therewith |
US6723494B2 (en) | 2000-07-14 | 2004-04-20 | Murata Manufacturing Co., Ltd. | Conductor pattern and electronic component having the same |
US7205650B2 (en) | 2001-02-16 | 2007-04-17 | Sanyo Electric Co., Ltd. | Composite devices of laminate type and processes |
JP2007072633A (en) * | 2005-09-06 | 2007-03-22 | Fujitsu Ltd | Character input device, character input method and character input program |
JP4723323B2 (en) * | 2005-09-06 | 2011-07-13 | 富士通株式会社 | Character input device, character input method and program |
KR20200041695A (en) * | 2018-10-12 | 2020-04-22 | 삼성전기주식회사 | Coil component |
KR102148832B1 (en) * | 2018-10-12 | 2020-08-27 | 삼성전기주식회사 | Coil component |
KR20200101893A (en) * | 2018-10-12 | 2020-08-28 | 삼성전기주식회사 | Coil component |
KR102430635B1 (en) * | 2018-10-12 | 2022-08-09 | 삼성전기주식회사 | Coil component |
US11721473B2 (en) | 2018-10-12 | 2023-08-08 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
CN113884225A (en) * | 2021-10-09 | 2022-01-04 | 广州九思科技有限公司 | Transient response ceramic capacitance pressure sensor and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2783751B2 (en) | Method for manufacturing multilayer ceramic substrate | |
EP0622848B1 (en) | Chip-type circuit component and method of manufacturing the same | |
JP2001076953A (en) | Laminated coil component and manufacture thereof | |
US4835656A (en) | Multi-layered ceramic capacitor | |
JP2002015939A (en) | Multilayered electronic component and its manufacturing method | |
KR100447032B1 (en) | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof | |
JP2000150303A (en) | Manufacture of solid-state composite part | |
JPH1131632A (en) | Method for manufacturing solid-state composite component | |
JP2004146748A (en) | Thin film capacitor element | |
JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
JP2002271038A (en) | Composite multilayer board, its manufacturing method and electronic component | |
US20020117746A1 (en) | Composite devices of laminate type and processes | |
JPH11354924A (en) | Manufacture of multilayer ceramic substrate | |
JP2001160681A (en) | Multilayer ceramic board and its manufacturing method | |
JPH11329842A (en) | Electronic part and its manufacture | |
JPH08242136A (en) | Lc composite parts | |
JP2000188475A (en) | Manufacture of ceramic multilayer substrate | |
JP3250166B2 (en) | Multilayer composite electronic components | |
JP2004047817A (en) | Laminated ferrite substrate, thin coil component, and circuit device using the same | |
JP2010050390A (en) | Method for manufacturing stacked coil component | |
JP2002359146A (en) | Manufacturing method of laminated electronic component | |
JPH0555045A (en) | Chip inductor and its manufacture | |
JP2004165339A (en) | Manufacturing method of multilayer ceramic substrate, dielectric stacked device, and radio equipment using the same | |
TW435003B (en) | Manufacturing method of LC filter | |
JPH05152133A (en) | Green sheet for inductance component and inductance component using thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20071206 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20111206 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20121206 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20121206 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20131206 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |