JP2000252392A - Wiring board for mounting semiconductor device and its mounting structure - Google Patents

Wiring board for mounting semiconductor device and its mounting structure

Info

Publication number
JP2000252392A
JP2000252392A JP5026199A JP5026199A JP2000252392A JP 2000252392 A JP2000252392 A JP 2000252392A JP 5026199 A JP5026199 A JP 5026199A JP 5026199 A JP5026199 A JP 5026199A JP 2000252392 A JP2000252392 A JP 2000252392A
Authority
JP
Japan
Prior art keywords
sealing material
wiring board
insulating substrate
semiconductor element
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5026199A
Other languages
Japanese (ja)
Inventor
Masahiko Azuma
昌彦 東
Yoshiteru Tokumitsu
良照 徳満
Masato Yano
正人 矢野
Yoshihiro Nakao
吉宏 中尾
Kenichi Nagae
謙一 永江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP5026199A priority Critical patent/JP2000252392A/en
Publication of JP2000252392A publication Critical patent/JP2000252392A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To maintain a strong and long-time stable electric connection between a semiconductor device and a wiring board by preventing the bending of the wiring board made by bonding the semiconductor device on the surface of an insulating substrate, sealing the whole body with sealing material, and preventing the absorption of moisture by thermosetting resin used for bonding the sealing material and the semiconductor device. SOLUTION: This wiring board comprises a ceramic insulating substrate 1, a metallized interconnection layer 5 formed at least on the surface of the insulating substrate 1, and a semiconductor device B which is bonded and secured on the surface of the ceramic insulating substrate 1 and is electrically connected to the metallized interconnection layer 5 by wires 9. The wires 9 and the semiconductor device B are sealed with sealing material 10 including thermosetting resin, and a very rigid plate 11 having a coefficient of thermal expansion 15 ppm/ deg.C or below and a Young's modulus 80 GPa or above, at 0-100 deg.C, is bonded and secured on the surface of the sealing material 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック配線基
板の表面に半導体素子を搭載し熱硬化性樹脂によって封
止された配線基板と、その配線基板をマザーボードなど
の外部回路基板への実装構造に関し、封止構造の熱履歴
特性、使用耐久性の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which a semiconductor element is mounted on a surface of a ceramic wiring board and sealed with a thermosetting resin, and a structure for mounting the wiring board on an external circuit board such as a motherboard. The present invention relates to the improvement of the thermal history characteristics of the sealing structure and the durability of use.

【0002】[0002]

【従来技術】従来、セラミック配線基板は、アルミナセ
ラミックスなどの絶縁基板の表面あるいは内部にメタラ
イズ配線層が配設された構造からなる。また、この配線
基板の代表的な例として、配線基板の表面に半導体素子
を搭載し、半導体素子を蓋体や樹脂などの封止材によっ
て気密に封止した半導体素子パッケージが知られてい
る。
2. Description of the Related Art Conventionally, a ceramic wiring board has a structure in which a metallized wiring layer is provided on the surface or inside of an insulating substrate made of alumina ceramic or the like. As a typical example of the wiring board, a semiconductor element package in which a semiconductor element is mounted on the surface of the wiring board and the semiconductor element is hermetically sealed with a sealing material such as a lid or a resin is known.

【0003】このような半導体素子パッケージにおいて
は、例えば、アルミナセラミックスからなる絶縁基板の
表面に、タングステン等の高融点金属粉末から成るメタ
ライズ配線層が配設され、絶縁基板の表面に接着剤によ
って半導体素子を接着固定し、その半導体素子の電極と
メタライズ配線層とをワイヤボンディング法などによっ
てワイヤを介して電気的に接続される。その後、半導体
素子とワイヤとは熱硬化性樹脂を含む封止材によって気
密に封止される。
In such a semiconductor element package, for example, a metallized wiring layer made of a refractory metal powder such as tungsten is disposed on the surface of an insulating substrate made of alumina ceramics, and a semiconductor is formed on the surface of the insulating substrate with an adhesive. The element is bonded and fixed, and the electrode of the semiconductor element is electrically connected to the metallized wiring layer via a wire by a wire bonding method or the like. Thereafter, the semiconductor element and the wire are hermetically sealed with a sealing material containing a thermosetting resin.

【0004】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
外部回路基板と接続するために配線基板の裏面に形成さ
れる接続端子の数も増大する傾向にある。そこで、接続
端子の構造もより高密度化できる構造が要求され、従来
から用いられているピン型の接続端子から半田などのボ
ール型の接続端子に代えたボールグリッドアレイ(BG
A)が主流となりつつある。
In general, as the degree of integration of a semiconductor element increases, the number of electrodes formed on the semiconductor element also increases. However, the number of electrodes formed on the semiconductor element increases. The number of connection terminals formed on the back surface also tends to increase. Therefore, a structure capable of increasing the density of the connection terminals is required, and a ball grid array (BG) is used in which a pin-type connection terminal, which has been conventionally used, is replaced with a ball-type connection terminal such as solder.
A) is becoming mainstream.

【0005】また、年々、パッケージ小型化への要求も
高まっており、このような小型化に対しては、最近で
は、チップ面積が配線基板の面積の50%以上のチップ
サイズパッケージ(CSP)も主流となりつつある。
[0005] Further, the demand for package miniaturization has been increasing year by year. For such miniaturization, recently, a chip size package (CSP) having a chip area of 50% or more of the area of the wiring board has been developed. It is becoming mainstream.

【0006】さらに、前記半導体素子が搭載されたパッ
ケージ(配線基板)は、その底面に形成された接続端子
と、マザーボードなどの外部回路基板の表面に形成され
た配線導体とをロウ材などの導電性接着剤によって電気
的に接続固定することにより実装される。一般に、この
外部回路基板は、プリント基板などの樹脂成分を含有す
る有機質材料、あるいは有機質材料と無機質材料との複
合材料によって構成される。
Further, in a package (wiring board) on which the semiconductor element is mounted, a connection terminal formed on the bottom surface of the package and a wiring conductor formed on a surface of an external circuit board such as a motherboard are connected to a conductive material such as a brazing material. It is mounted by electrically connecting and fixing with an adhesive. Generally, the external circuit board is made of an organic material containing a resin component, such as a printed circuit board, or a composite material of an organic material and an inorganic material.

【0007】ところが、BGAのような高密度で接続端
子を形成した配線基板において、絶縁基板として従来よ
り使用されているアルミナ、ムライト等のセラミックス
を用いると、ガラス−エポキシ樹脂複合材料などの有機
樹脂を含むプリント基板などの外部回路基板に実装した
場合、半導体素子の作動時に発する熱がセラミック絶縁
基板と外部回路基板の両方に繰り返し印加され、外部回
路基板とセラミック絶縁基板との熱膨張差によって発生
する熱応力によって、接続端子がセラミック絶縁基板か
ら剥離したり、接続端子の周囲にクラックが生じ、配線
基板を外部回路基板上に長期にわたり安定に維持できな
いという問題があった。
However, in a wiring board having connection terminals formed at a high density such as BGA, if ceramics such as alumina and mullite conventionally used as an insulating substrate are used, an organic resin such as a glass-epoxy resin composite material is used. When mounted on an external circuit board such as a printed circuit board, the heat generated during operation of the semiconductor element is repeatedly applied to both the ceramic insulating board and the external circuit board, and is generated by the difference in thermal expansion between the external circuit board and the ceramic insulating board Due to the applied thermal stress, the connection terminals are peeled off from the ceramic insulating substrate and cracks are generated around the connection terminals, so that the wiring board cannot be stably maintained on the external circuit board for a long time.

【0008】そこで、本出願人らは、従来のアルミナ、
ムライト等のセラミックスに変えて、絶縁基板を熱膨張
係数が8ppm/℃以上の高熱膨張、低ヤング率のセラ
ミックスによって形成することによって、外部回路基板
の熱膨張係数(15〜20ppm/℃)に近似させるこ
とにより配線基板の外部回路基板への接続信頼性を改善
することを提案した。
[0008] Accordingly, the present applicants have proposed a conventional alumina,
Instead of mullite or other ceramics, the insulating substrate is made of ceramics with a high thermal expansion coefficient of 8 ppm / ° C or higher and a low Young's modulus to approximate the thermal expansion coefficient of the external circuit board (15-20 ppm / ° C). It was proposed to improve the connection reliability of the wiring board to the external circuit board by doing so.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、このよ
うな高熱膨張性・低ヤング率のセラミックスを絶縁基板
として用いた配線基板において半導体素子およびワイヤ
を封止材によって封止した場合、半導体素子およびワイ
ヤを封止するための封止材とセラミック絶縁基板との熱
膨張差から生じる応力によりセラミック絶縁基板が反り
やすいために、外部回路基板と配線基板との間を接続し
ている接続端子に高応力が働くという新たな問題が発生
することがわかった。
However, when a semiconductor element and a wire are sealed with a sealing material in a wiring board using such a high thermal expansion and low Young's modulus ceramics as an insulating substrate, the semiconductor element and the wire are not sealed. Since the ceramic insulating substrate is likely to warp due to the stress caused by the thermal expansion difference between the sealing material for sealing the ceramic insulating substrate and the ceramic insulating substrate, high stress is applied to the connection terminals connecting the external circuit board and the wiring board. Has a new problem of working.

【0010】また、前記半導体素子の接着固定する接着
剤や封止材に用いられる熱硬化性樹脂はおもにエポキシ
樹脂からなるが、このエポキシ樹脂は吸湿性を有するた
めに、高湿雰囲気中に長時間保持されると、その接着性
や強度が著しく劣化するという問題もあった。
The thermosetting resin used for the adhesive or the sealing material for bonding and fixing the semiconductor element is mainly made of an epoxy resin. However, since this epoxy resin has a hygroscopic property, it cannot be used in a high-humidity atmosphere. There is also a problem that the adhesiveness and the strength are remarkably deteriorated when held for a long time.

【0011】従って、本発明は、半導体素子を絶縁基板
の表面に接着固定し、かつ封止材によって封止された配
線基板における反りの発生や、封止材や半導体素子を接
着するために用いられる熱硬化性樹脂の吸湿を抑え、強
固な、かつ長期にわたり安定した電気接続を維持させる
ことのできる長期使用信頼性に顕著に優れた半導体素子
搭載配線基板を提供することを目的とするものである。
Accordingly, the present invention is used for bonding and fixing a semiconductor element to the surface of an insulating substrate and for generating a warp in a wiring board sealed with a sealing material, and for bonding a sealing material and a semiconductor element. It is an object of the present invention to provide a semiconductor element mounting wiring board which suppresses moisture absorption of a thermosetting resin, and which is capable of maintaining a strong and stable electric connection for a long time and having remarkably excellent long-term use reliability. is there.

【0012】[0012]

【課題を解決するための手段】本発明者等は、上記目的
に対して種々検討を重ねた結果、半導体素子およびワイ
ヤを封止した封止材の表面に特定の物性を有するセラミ
ックス板または金属板を接着固定することにより、上記
目的が達成できることを見いだした。
The present inventors have made various studies on the above objects and as a result, have found that a ceramic plate or metal having specific physical properties is provided on the surface of a sealing material for sealing a semiconductor element and a wire. It has been found that the above object can be achieved by bonding and fixing the plate.

【0013】即ち、本発明は、セラミック絶縁基板と、
該絶縁基板の少なくとも表面に被着形成されたメタライ
ズ配線層と、前記セラミック絶縁基板の表面に接着固定
され、前記メタライズ配線層とワイヤによって電気的に
接続された半導体素子とを具備し、前記ワイヤ及び前記
半導体素子が熱硬化性樹脂を含む封止材により封止され
てなる半導体素子搭載配線基板と、その配線基板を少な
くとも有機樹脂を含有する絶縁基体と、その表面に被着
形成された配線層を具備する外部回路基板の表面に搭載
し、前記配線基板の接続端子を前記外部回路基板の配線
層にロウ付けしてなる実装構造であって、前記半導体素
子搭載配線基板における封止材の表面に0〜100℃に
おける熱膨張係数が封止材よりも小さく、且つヤング率
が80GPa以上の高剛性板を接着固定したことを特徴
とするものである。
That is, the present invention provides a ceramic insulating substrate,
A metallized wiring layer adhered and formed on at least a surface of the insulating substrate; and a semiconductor element adhered and fixed to the surface of the ceramic insulating substrate and electrically connected to the metallized wiring layer by a wire. And a semiconductor element mounting wiring board in which the semiconductor element is sealed with a sealing material containing a thermosetting resin, an insulating base containing at least the organic resin for the wiring board, and wiring adhered to the surface thereof A mounting structure in which the connection terminals of the wiring board are mounted on the wiring layer of the external circuit board by mounting on a surface of an external circuit board having a layer, and a sealing material in the semiconductor element mounting wiring board. A high-rigidity plate having a coefficient of thermal expansion at 0 to 100 ° C. smaller than that of the sealing material and a Young's modulus of 80 GPa or more is adhered and fixed to the surface.

【0014】なお、上記配線基板およびその実装構造に
おいては、前記セラミックス板もしくは金属板の厚みが
0.2〜1mmであること、前記高剛性板の0〜100
℃における熱膨張係数が15ppm/℃以下であるこ
と、前記セラミック絶縁配線基板のヤング率が200G
Pa以下であること、さらには前記セラミックス板もし
くは金属板の面積が、前記封止材による封止面積の30
%以上であること、前記セラミック絶縁基板の0〜10
0℃における熱膨張係数が8ppm/℃以上であること
が望ましい。
In the above wiring board and its mounting structure, the thickness of the ceramic plate or the metal plate is 0.2 to 1 mm, and the thickness of the high rigidity plate is 0 to 100 mm.
The thermal expansion coefficient at 15 ° C. is 15 ppm / ° C. or less, and the Young's modulus of the ceramic insulated wiring board is 200 G
Pa or less, and the area of the ceramic plate or metal plate is 30% of the sealing area by the sealing material.
% Of the ceramic insulating substrate.
It is desirable that the thermal expansion coefficient at 0 ° C. is 8 ppm / ° C. or more.

【0015】[0015]

【作用】半導体素子搭載配線基板において、半導体素子
およびワイヤを封止するための熱硬化性樹脂を含む封止
材の熱膨張係数は、セラミック絶縁基板の熱膨張係数よ
り大きい。そのため、両者の熱膨張差によって特に低温
時に高応力が発生し、セラミック絶縁基板に反りが発生
し、その結果、配線基板と外部回路基板とを接続する接
続端子に対して高い応力が作用し、接続端子がセラミッ
ク絶縁基板から剥離したり、接続端子の周囲にクラック
が生じることにより接続不良が発生し、配線基板を外部
回路基板上に長期にわたり安定に維持できない。
In the semiconductor element mounting wiring board, the thermal expansion coefficient of the sealing material containing the thermosetting resin for sealing the semiconductor element and the wire is larger than that of the ceramic insulating substrate. Therefore, a high stress is generated particularly at a low temperature due to a difference in thermal expansion between the two, a warp occurs in the ceramic insulating substrate, and as a result, a high stress acts on a connection terminal connecting the wiring board and the external circuit board, The connection terminals are peeled off from the ceramic insulating substrate or cracks occur around the connection terminals, resulting in poor connection, and the wiring board cannot be stably maintained on the external circuit board for a long time.

【0016】これに対して、本発明によれば、封止材の
表面に封止材よりも熱膨張係数が小さく、ヤング率が8
0GPa以上のセラミックス板もしくは金属板からなる
高剛性板を接着固定することにより、封止材の膨張/収
縮を妨げることができるために、セラミック絶縁基板の
反りを低減することができる結果、前記接続端子に発生
する応力を低下させる。これにより、配線基板と外部回
路基板との間で接続不良をおこすことがなく、長期にわ
たり確実に強固な電気的接続が保持され、長期使用に対
しても高い信頼性が保たれる。
On the other hand, according to the present invention, the surface of the sealing material has a smaller coefficient of thermal expansion than that of the sealing material and has a Young's modulus of 8
By bonding and fixing a high-rigidity plate made of a ceramic plate or a metal plate of 0 GPa or more, the expansion / contraction of the sealing material can be prevented, so that the warpage of the ceramic insulating substrate can be reduced. Reduce the stress generated in the terminals. Accordingly, a strong electrical connection is reliably maintained for a long time without causing a connection failure between the wiring board and the external circuit board, and high reliability is maintained for a long-term use.

【0017】また、封止材の表面にセラミック板あるい
は金属板などの高剛性板を接着固定しているために、封
止材の外気と直接接する面積を削減することができるた
めに、封止材の吸湿性による封止材の封止性や半導体素
子を接着するための接着剤などの接着性などの劣化を防
止することができるために、半導体素子と絶縁基板との
電気的接続を長期にわたり強固に保持し、高い信頼性が
保たれる。
In addition, since a high-rigidity plate such as a ceramic plate or a metal plate is bonded and fixed to the surface of the sealing material, the area of the sealing material in direct contact with the outside air can be reduced. Long-term electrical connection between the semiconductor element and the insulating substrate can be prevented because deterioration of the sealing property of the sealing material due to the hygroscopicity of the material and the adhesiveness of the adhesive for bonding the semiconductor element can be prevented. And high reliability is maintained.

【0018】[0018]

【発明の実施の形態】以下に、本発明の半導体素子搭載
配線基板を添付図面に基づき詳細に説明する。図1は本
発明の半導体素子搭載配線基板と外部回路基板への実装
構造の一例を示す概略断面図であり、かかる例では、ボ
ールグリッドアレイ(BGA)型のチップサイズパッケ
ージ(CSP)に適用した場合を示している。なお、図
1において、AはBGA型パッケージ、Bは半導体素
子、Cは外部回路基板である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device mounting wiring board according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a schematic sectional view showing an example of a mounting structure of a semiconductor element mounting wiring board and an external circuit board of the present invention. In this example, the present invention is applied to a ball grid array (BGA) type chip size package (CSP). Shows the case. In FIG. 1, A is a BGA type package, B is a semiconductor element, and C is an external circuit board.

【0019】パッケージAによれば、セラミック絶縁基
板1の表面には、メタライズ配線層として半導体素子B
と接続するためのメタライズパッド2が被着形成されて
いる。また、セラミック絶縁基板1の底面には、外部回
路基板Cと接続するための接続端子3が複数個取り付け
られており、この接続端子3は、絶縁基板1表面のメタ
ライズパッド2と絶縁基板1の内部に形成されたスルー
ホール導体4、内部メタライズ配線層5などを介して電
気的に接続されている。
According to the package A, the semiconductor element B is formed on the surface of the ceramic insulating substrate 1 as a metallized wiring layer.
A metallized pad 2 for connection to the substrate is formed. A plurality of connection terminals 3 for connection to an external circuit board C are attached to the bottom surface of the ceramic insulating substrate 1, and the connection terminals 3 are formed between the metallized pads 2 on the surface of the insulating substrate 1 and the insulating substrate 1. They are electrically connected via a through-hole conductor 4 formed inside, an internal metallized wiring layer 5 and the like.

【0020】図1のBGA型パッケージAにおいては、
接続端子3はボール状の半田ボールにより構成され、絶
縁基板1の底面に形成された接続パッド6に対して半田
等により取着されている。
In the BGA type package A shown in FIG.
The connection terminal 3 is formed of a ball-shaped solder ball, and is attached to a connection pad 6 formed on the bottom surface of the insulating substrate 1 by soldering or the like.

【0021】一方、半導体素子Bは、Si材料からな
り、熱硬化性樹脂からなる接着剤7によって絶縁基板1
の表面に接着固定されている。また、半導体素子Bには
電極8が設けられており、この電極8はワイヤ9などの
導電性接続部材によってメタライズパッド2と電気的に
接続されている。また、この半導体素子Bおよびワイヤ
9は熱硬化性樹脂を含む封止材10によって外気から完
全に封止されている。
On the other hand, the semiconductor element B is made of an Si material, and the insulating substrate 1 is made of an adhesive 7 made of a thermosetting resin.
It is adhesively fixed on the surface. The semiconductor element B is provided with an electrode 8, and the electrode 8 is electrically connected to the metallized pad 2 by a conductive connection member such as a wire 9. The semiconductor element B and the wire 9 are completely sealed from the outside by a sealing material 10 containing a thermosetting resin.

【0022】上記のパッケージAによれば、セラミック
絶縁基板1は、アルミナ、窒化ケイ素、シリカ、ホウケ
イ酸系ガラス、ムライトなどを主成分とするセラミック
材料からなるものであるが、特にこの絶縁基板1は、マ
ザーボードなどの有機樹脂を絶縁基体とする外部回路基
板への実装信頼性を高める上で、熱膨張係数が外部回路
基板の絶縁基体の熱膨張特性と近似していることが望ま
しい。かかる観点から、絶縁基板1の0〜100℃にお
ける熱膨張係数は8ppm/℃以上であることが望まし
い。
According to the package A, the ceramic insulating substrate 1 is made of a ceramic material containing alumina, silicon nitride, silica, borosilicate glass, mullite, etc. as a main component. In order to improve the reliability of mounting on an external circuit board using an organic resin such as a motherboard as an insulating base, it is desirable that the coefficient of thermal expansion be close to the thermal expansion characteristic of the insulating base of the external circuit board. From such a viewpoint, it is desirable that the thermal expansion coefficient of the insulating substrate 1 at 0 to 100 ° C. is 8 ppm / ° C. or more.

【0023】また、この絶縁基板1は、ヤング率が20
0GPa以下であることが望ましい。これは、絶縁基板
1のヤング率が小さいほど外部回路基板1との熱膨張差
による応力を緩和させることができることができるため
である。
The insulating substrate 1 has a Young's modulus of 20.
Desirably, it is 0 GPa or less. This is because the smaller the Young's modulus of the insulating substrate 1, the more the stress due to the difference in thermal expansion with the external circuit substrate 1 can be reduced.

【0024】さらには、メタライズ配線層2の材質とし
ては、銅、銀、金、タングステン、モリブデンなどが挙
げられるが、配線層の低抵抗化を図る上で、メタライズ
パッド2、スルーホール導体4、内部メタライズ配線層
5、接続パッド6などのメタライズ配線層は、銅、銀、
金の群から選ばれる少なくとも1種からなることが望ま
しい。また、これらのメタライズ配線層は、配線層の多
層化を図る上で絶縁基板1と同時焼成によって形成され
ることが望ましい。
Further, the material of the metallized wiring layer 2 includes copper, silver, gold, tungsten, molybdenum, etc. In order to reduce the resistance of the wiring layer, the metallized pad 2, the through-hole conductor 4, Metallized wiring layers such as internal metallized wiring layers 5 and connection pads 6 are made of copper, silver,
Desirably, it consists of at least one selected from the group of gold. Further, these metallized wiring layers are desirably formed by co-firing with the insulating substrate 1 in order to increase the number of wiring layers.

【0025】上記の低抵抗金属と同時焼成するために
は、絶縁基板1は、800〜1100℃の温度で焼成可
能なセラミックス、特に、セラミックフィラーとガラス
との混合物を成形、焼成してなるガラスセラミックスが
最も好適である。この場合、ガラスとしては、ホウ珪酸
亜鉛系ガラス、ホウ珪酸鉛系ガラス、アルカリ珪酸系ガ
ラス、PbO系ガラス、BaO系ガラス、ZnO系ガラ
スなどの周知のガラス材料が用いられ、さらにセラミッ
クフィラーとしては、SiO2 (石英、クオーツ、トリ
ジマイト、クリストバライトなど)、Al2 3 、フォ
ルステライト、ムライト、ジルコニア、マグネシア、ペ
タライトなどが挙げられる。
In order to co-fire with the above-mentioned low-resistance metal, the insulating substrate 1 is made of a ceramic which can be fired at a temperature of 800 to 1100 ° C., in particular, a glass obtained by molding and firing a mixture of ceramic filler and glass. Ceramics are most preferred. In this case, as the glass, known glass materials such as zinc borosilicate glass, lead borosilicate glass, alkali silicate glass, PbO glass, BaO glass, and ZnO glass are used. , SiO 2 (quartz, quartz, tridymite, cristobalite, etc.), Al 2 O 3 , forsterite, mullite, zirconia, magnesia, petalite and the like.

【0026】このガラスとセラミックフィラーとは、焼
成温度が上記の範囲となるように適当な比率、具体的に
は、体積比率で20:80〜90:10の比率で複合化
されるのが好適である。
The glass and the ceramic filler are preferably compounded in an appropriate ratio so that the firing temperature falls within the above range, specifically, in a ratio of 20:80 to 90:10 by volume. It is.

【0027】また、半導体素子Bおよびワイヤ9を封止
するための封止材10には、一般には、エポキシ樹脂、
フェノール樹脂、ポリイミド樹脂、ユリア樹脂、メラミ
ン樹脂の群から選ばれる少なくとも1種の熱硬化性樹脂
が含まれる。これらの熱硬化性樹脂は、硬化温度が10
0〜200℃であり、半導体素子Bなどに対して加熱に
よって悪影響を及ぼさない温度で硬化するものが選択さ
れる。また、これらの熱硬化性樹脂を含む封止材は、一
般に、0〜100℃における熱膨張係数は10〜50p
pm/℃程度であり、適宜、石英ガラス、アルミナ、マ
イカ、ジルコニウムシリケート、リチウムシリケートな
どを前記樹脂100重量部当たり、10〜200重量部
の割合で配合される。
The sealing material 10 for sealing the semiconductor element B and the wire 9 is generally made of epoxy resin,
At least one thermosetting resin selected from the group consisting of a phenol resin, a polyimide resin, a urea resin, and a melamine resin is included. These thermosetting resins have a curing temperature of 10
A material that is hardened at a temperature of 0 to 200 ° C. and does not adversely affect the semiconductor element B or the like by heating is selected. In addition, a sealing material containing these thermosetting resins generally has a coefficient of thermal expansion at 0 to 100 ° C. of 10 to 50 p.
pm / ° C., and appropriately mixed with quartz glass, alumina, mica, zirconium silicate, lithium silicate and the like at a ratio of 10 to 200 parts by weight per 100 parts by weight of the resin.

【0028】本発明によれば、半導体素子Bおよびワイ
ヤ9を封止している封止材10の表面に高剛性板11を
接着固定することが大きな特徴である。また、前記高剛
性板11の0〜100℃における熱膨張係数は封止材1
0の熱膨張係数よりも小さいことが重要である。これ
は、高剛性板11の熱膨張係数が封止材よりも大きい
と、封止材の膨張/収縮を抑制することができず、熱サ
イクル特性が劣化する。特に高剛性板の熱膨張係数は1
5ppm/℃以下、特に12ppm/℃以下、さらには
10ppm/℃以下であることが望ましい。
According to the present invention, a significant feature is that the high-rigidity plate 11 is bonded and fixed to the surface of the sealing material 10 which seals the semiconductor element B and the wire 9. The coefficient of thermal expansion of the high-rigidity plate 11 at 0 to 100 ° C.
It is important that the coefficient of thermal expansion is smaller than zero. This is because when the thermal expansion coefficient of the high-rigidity plate 11 is larger than that of the sealing material, expansion / contraction of the sealing material cannot be suppressed, and the thermal cycle characteristics deteriorate. In particular, the coefficient of thermal expansion of a highly rigid plate is 1
It is desirably 5 ppm / ° C. or less, particularly 12 ppm / ° C. or less, and more desirably 10 ppm / ° C. or less.

【0029】また、前記高剛性板11のヤング率は80
GPa以上であることが重要である。このヤング率が8
0GPa未満では、高剛性板11が柔軟で変形しやすく
なるために、封止材の膨張/収縮を抑制する効果がな
く、パッケージ全体の反りを抑えることができず、熱サ
イクル特性が劣化する。このヤング率は、100GPa
以上、さらには150GPa以上であることが望まし
い。
The high rigidity plate 11 has a Young's modulus of 80.
It is important that it be GPa or more. This Young's modulus is 8
If it is less than 0 GPa, the high-rigidity plate 11 is flexible and easily deformed, so that there is no effect of suppressing the expansion / contraction of the sealing material, the warpage of the entire package cannot be suppressed, and the thermal cycle characteristics deteriorate. This Young's modulus is 100 GPa
It is desirable that the pressure be 150 GPa or more.

【0030】さらに、高剛性板11の厚みは0.2mm
以上、特に0.3mm以上であることが望ましい。これ
は、高剛性板11の材質にもよるが、概して、高剛性板
11の厚みが0.2mmよりも薄いと高剛性板11と封
止材10との熱膨張差から生じる応力により、高剛性板
11が破壊または容易に変形してしまい、封止材10の
収縮を抑制する作用が十分に発揮されない場合があるた
めである。
The thickness of the high-rigidity plate 11 is 0.2 mm.
More preferably, it is more preferably 0.3 mm or more. Although this depends on the material of the high-rigidity plate 11, if the thickness of the high-rigidity plate 11 is smaller than 0.2 mm, the thickness of the high-rigidity plate 11 and the encapsulant 10 may be high due to the stress caused by the difference in thermal expansion between the high-rigidity plate 11 and the sealing material 10. This is because the rigid plate 11 may be broken or easily deformed, and the effect of suppressing the contraction of the sealing material 10 may not be sufficiently exhibited.

【0031】逆に、この高剛性板11の厚みが厚すぎる
と、パッケージの小型化、薄肉化に適合できない場合が
あり、また、その高剛性板11の重みで封止材10内に
て封止されているワイヤ9に応力が発生し、ワイヤ9が
はずれるなどの障害が生じる場合もある。さらに、厚く
なると、高剛性板11と封止材10の熱膨張差より発生
する応力を板自体の変形で緩和することができなくな
り、高剛性板11と封止材10との間の界面の剥離につ
ながる。従って、高剛性板の厚さは1mm以下が適当で
ある。
On the other hand, if the thickness of the high-rigidity plate 11 is too large, it may not be possible to adapt to the miniaturization and thinning of the package. In some cases, stress is generated in the stopped wire 9 and a failure such as the wire 9 coming off may occur. Further, when the thickness is increased, the stress generated due to the difference in thermal expansion between the high-rigidity plate 11 and the sealing material 10 cannot be reduced by the deformation of the plate itself. It leads to peeling. Therefore, the thickness of the high-rigidity plate is suitably 1 mm or less.

【0032】さらに、上記高剛性板11の封止材10へ
の接着面積が、前記封止材による封止面積の30%以
上、特に50%以上であることが望ましい。この接着面
積は、平面的にみて、配線基板表面の封止材による全封
止面積に対する高剛性板の封止材との接着面積の面積比
率である。この面積が30%よりも小さいと、高剛性板
11による封止材の膨張/収縮を充分に抑制することが
難しくなる。
Further, it is desirable that the bonding area of the high-rigidity plate 11 to the sealing material 10 is 30% or more, particularly 50% or more of the sealing area by the sealing material. This bonding area is a ratio of the bonding area of the high-rigidity plate to the sealing material to the total sealing area of the surface of the wiring board by the sealing material in a plan view. If this area is smaller than 30%, it is difficult to sufficiently suppress the expansion / contraction of the sealing material by the high-rigidity plate 11.

【0033】上記の特性を有する高剛性板11の材質と
しては、ガラス、ガラスセラミックス、アルミナ、窒化
ケイ素、ムライト、炭化ケイ素、ジルコニア、窒化アル
ミニウムのうちの少なくとも1種を主成分とするセラミ
ックス、またはSi、Mo、Pt、Ti、W、Zr、C
r、Nbのうちの少なくとも1種を主成分とする金属か
らなることが望ましい。
As the material of the high-rigidity plate 11 having the above-mentioned characteristics, ceramics mainly composed of at least one of glass, glass ceramics, alumina, silicon nitride, mullite, silicon carbide, zirconia and aluminum nitride, or Si, Mo, Pt, Ti, W, Zr, C
It is desirable to use a metal containing at least one of r and Nb as a main component.

【0034】また、上記高剛性板11の封止材10への
載置は、絶縁基板1のヤング率が200GPa以下であ
る場合に特に有効である。即ち、絶縁基板1のヤング率
は前述した通り、外部回路基板との熱膨張差による応力
の発生を緩和させる上で200GPa以下であることが
望ましいが、逆に、封止材10との熱膨張差によって絶
縁基板1はヤング率が低いために変形が発生しやすくな
る。それに対して、本発明によれば、封止材10の表面
に高剛性板11を接着固定することにより、高熱膨張を
有する封止材10の膨張/収縮を妨げることができるた
めに、セラミック絶縁基板の反りを低減することができ
る。
The placement of the high-rigidity plate 11 on the sealing material 10 is particularly effective when the Young's modulus of the insulating substrate 1 is 200 GPa or less. That is, as described above, the Young's modulus of the insulating substrate 1 is desirably 200 GPa or less in order to alleviate the generation of stress due to the difference in thermal expansion with the external circuit board. Due to the difference, the insulating substrate 1 has a low Young's modulus, so that deformation is likely to occur. On the other hand, according to the present invention, since the high-rigidity plate 11 is bonded and fixed to the surface of the sealing material 10, the expansion / contraction of the sealing material 10 having high thermal expansion can be prevented. The warpage of the substrate can be reduced.

【0035】上記のBGA型パッケージAは、以下のよ
うにして作製される。例えば、上記ガラス20〜90体
積%、上記フィラー80〜10体積%の混合物に、適時
有機バインダーを添加してスラリーを調整し、そのスラ
リーをシート状に成形した後、そのシート状成形体の表
面に、銅、金、銀などの低抵抗金属を含む導体ペースト
を印刷塗布する。また、所望により、シート状成形体の
所定箇所にマイクロドリルやレーザー等によりスルーホ
ールを形成して、ホール内に前記導体ペーストを充填す
る。そして、そのシート状成形体を複数積層圧着して積
層体を作製した後、これを窒素雰囲気、あるいは水蒸気
を含む窒素雰囲気中で脱脂後、800〜1000℃の温
度で焼成することにより、パッケージ構造の配線基板を
作製することができる。
The BGA type package A is manufactured as follows. For example, a slurry is prepared by adding an organic binder to a mixture of 20 to 90% by volume of the glass and 80 to 10% by volume of the filler as needed, and the slurry is formed into a sheet, and then the surface of the sheet-shaped formed body is formed. Then, a conductive paste containing a low-resistance metal such as copper, gold, or silver is applied by printing. If desired, a through hole is formed at a predetermined position of the sheet-like molded body by a microdrill, a laser, or the like, and the hole is filled with the conductive paste. Then, after laminating and pressing a plurality of the sheet-shaped molded bodies to form a laminated body, the laminated body is degreased in a nitrogen atmosphere or a nitrogen atmosphere containing water vapor, and then baked at a temperature of 800 to 1000 ° C. Can be manufactured.

【0036】そして、このBGA型パッケージAに半導
体素子Bを実装するには、絶縁基板1表面に未硬化(軟
質状態)の熱硬化性樹脂7を塗布した後、半導体素子B
を載置して接着し、約100乃至200℃の温度に加熱
することにより熱硬化性樹脂7が完全硬化して固定され
る。その後、ワイヤボンダー装置を用いて半導体素子B
の電極とメタライズパッド2とをワイヤ9により電気的
に接続する。
To mount the semiconductor element B on the BGA type package A, an uncured (soft state) thermosetting resin 7 is applied to the surface of the insulating substrate 1 and then the semiconductor element B is coated.
The thermosetting resin 7 is completely cured and fixed by heating to a temperature of about 100 to 200 ° C. Then, using a wire bonder device, the semiconductor element B
And the metallized pad 2 are electrically connected by wires 9.

【0037】その後、ワイヤ9、半導体素子B全体を被
覆するように熱硬化性樹脂を含む封止材10を塗布し、
その上に熱膨張係数が15ppm/℃以下、ヤング率が
80GPa以上のセラミックスもしくは金属の高剛性板
5を載置し、その後約100乃至200℃の温度に加熱
することにより封止材を完全に硬化させると同時に、前
記高剛性板5を接着固定させる。このようにして、半導
体素子Bを搭載したBGA型パッケージを作製すること
ができる。
Thereafter, a sealing material 10 containing a thermosetting resin is applied so as to cover the wires 9 and the entire semiconductor element B.
A ceramic or metal high-rigidity plate 5 having a thermal expansion coefficient of 15 ppm / ° C. or less and a Young's modulus of 80 GPa or more is placed thereon, and then heated to a temperature of about 100 to 200 ° C. to completely seal the sealing material. At the same time as curing, the high-rigidity plate 5 is bonded and fixed. In this manner, a BGA type package on which the semiconductor element B is mounted can be manufactured.

【0038】このようにして半導体素子が搭載されたB
GA型パッケージは、マザーボードなどの外部回路基板
Cの表面に実装される。この外部回路基板Cは、一般に
は、プリント基板などの有機樹脂としてエポキシ樹脂、
フェノール樹脂、アラミド樹脂、ポリイミド樹脂、ポリ
オレフィン樹脂から選ばれる少なくとも1種の熱硬化性
樹脂を含み、さらには、フィラー成分としてガラスなど
を含む、ガラス−エポキシ樹脂、ガラス−ポリイミド樹
脂複合材料などの有機樹脂を含む複合材料によて絶縁基
体12が形成されその表面には、Cu、Au、Al、N
i、Pb−Snから選ばれた少なくとも1種の金属を含
む配線層13が被着形成された構造からなる。
The B on which the semiconductor element is mounted as described above
The GA type package is mounted on the surface of an external circuit board C such as a motherboard. This external circuit board C is generally made of an epoxy resin as an organic resin such as a printed board,
It contains at least one kind of thermosetting resin selected from phenolic resin, aramid resin, polyimide resin and polyolefin resin, and further contains glass as a filler component, glass-epoxy resin, organic material such as glass-polyimide resin composite material. An insulating substrate 12 is formed of a composite material containing a resin, and Cu, Au, Al, N
i, a structure in which a wiring layer 13 containing at least one kind of metal selected from Pb-Sn is adhered and formed.

【0039】そして、この外部回路基板Cの表面にパッ
ケージBを載置し、外部回路基板C側の配線層13に対
して、パッケージAの接続端子3を半田などのロウ材に
よって電気的に接続することにより、パッケージAを外
部回路基板C表面に実装することができる。
Then, the package B is mounted on the surface of the external circuit board C, and the connection terminals 3 of the package A are electrically connected to the wiring layer 13 on the external circuit board C side by a brazing material such as solder. By doing so, the package A can be mounted on the surface of the external circuit board C.

【0040】[0040]

【実施例】実施例1 パッケージAにおける絶縁基板材料として、表1に示す
組成物からなるセラミック材料を準備した。なお、作製
したパッケージの絶縁基板材料についてヤング率および
0〜100℃における熱膨張係数を測定した。
EXAMPLE 1 As an insulating substrate material for a package A, a ceramic material composed of the composition shown in Table 1 was prepared. In addition, the Young's modulus and the coefficient of thermal expansion at 0 to 100 ° C. of the insulating substrate material of the manufactured package were measured.

【0041】また、高剛性板の材料として、表2に示す
ような組成物を表2に示す条件した焼成した種々の厚み
のセラミックスを作製した。また、表3に示すような種
々の金属材料も準備した。作製したセラミックス板、お
よび金属板についてそれぞれ上記と同様にヤング率およ
び熱膨張係数を作製した。
As a material for the high-rigidity plate, ceramics having various thicknesses were prepared by firing a composition as shown in Table 2 under the conditions shown in Table 2. Various metal materials as shown in Table 3 were also prepared. The Young's modulus and the coefficient of thermal expansion of the produced ceramic plate and the metal plate were prepared in the same manner as described above.

【0042】そして、表1に示す各種セラミック材料を
絶縁基板として用いて、その表面に半導体素子と接続さ
れる接続パッドを含むメタライズ配線層、内部メタライ
ズ配線層およびビアホール導体、さらに絶縁基板底面に
ボール状端子を取り付けるための144個の接続パッド
を銅ペーストの印刷、あるいは充填により周知の方法に
従い、表1に示す温度および雰囲気で同時焼成してパッ
ケージA用基板を作成した。
Using various ceramic materials shown in Table 1 as an insulating substrate, a metallized wiring layer including connection pads connected to a semiconductor element, an internal metallized wiring layer and a via hole conductor are provided on the surface thereof, and a ball is provided on the bottom surface of the insulating substrate. A package A substrate was prepared by simultaneously firing 144 connection pads for attaching the shape terminals at a temperature and an atmosphere shown in Table 1 according to a known method by printing or filling a copper paste.

【0043】そして、この基板の下面の接続パッドに、
直径が0.5mmの高融点半田(Sn:Pb重量比=1
0:90)ボールを低融点半田(Sn:Pb重量比=6
3:37)により取り付けてパッケージAを作製した。
作製したパッケージの寸法は、縦13mm×横13mm
×厚みが0.4mmである。
Then, the connection pads on the lower surface of the substrate
High melting point solder having a diameter of 0.5 mm (Sn: Pb weight ratio = 1)
0:90) ball with low melting point solder (Sn: Pb weight ratio = 6)
3:37) to prepare a package A.
The dimensions of the manufactured package are 13 mm long x 13 mm wide
X The thickness is 0.4 mm.

【0044】一方、シリコン(Si)からなり、40〜
400℃における熱膨張係数が2.6ppm/℃、縦8
mm×横8mmの半導体素子Bを準備し、これを上記パ
ッケージAにビスフェノール型エポキシ樹脂(0〜10
0℃における熱膨張係数35ppm/℃)からなる接着
剤にて接着し150℃で加熱硬化することにより接着固
定した。そして、ワイヤーボンダーを用いてワイヤによ
り半導体素子Bの電極とパッケージAの接続パッドを電
気的に接続した。
On the other hand, made of silicon (Si),
Thermal expansion coefficient at 400 ° C is 2.6 ppm / ° C, length 8
A semiconductor element B having a size of 8 mm × 8 mm in width is prepared, and this is packaged in the package A with a bisphenol-type epoxy resin (0 to 10).
(Thermal expansion coefficient at 0 ° C. was 35 ppm / ° C.). Then, the electrodes of the semiconductor element B and the connection pads of the package A were electrically connected by wires using a wire bonder.

【0045】その後、半導体素子Bおよびワイヤを含む
配線基板表面にノボラック型エポキシ樹脂40重量%と
石英ガラスを60重量%配合した封止材(0〜100℃
における熱膨張係数22ppm/℃)を塗布した後、そ
の封止材の表面に表1、表2、表3に示す厚さ0.3m
mのセラミックス板もしくは金属板を載置し、150℃
で加熱することで封止材を硬化させ、前記セラミックス
板もしくは金属板を接着固定した。なお、前記セラミッ
クス板もしくは金属板の封止材への接着面積と封止部分
の総面積に対する比率は80%とした。
Then, a sealing material (0 to 100 ° C.) in which 40% by weight of novolak type epoxy resin and 60% by weight of quartz glass are mixed on the surface of the wiring board including the semiconductor element B and the wire
, A thermal expansion coefficient of 22 ppm / ° C.), and a thickness of 0.3 m shown in Tables 1, 2 and 3 on the surface of the sealing material.
m on a ceramic or metal plate, 150 ℃
Then, the sealing material was hardened by heating at, and the ceramic plate or the metal plate was bonded and fixed. The ratio of the area of the ceramic plate or metal plate bonded to the sealing material to the total area of the sealing portion was 80%.

【0046】その後、ガラスエポキシ樹脂からなる絶縁
基体の表面にCuからなる配線層が形成されたマザーボ
ード(外部回路基板)に対して、上記半導体素子を搭載
したBGA型パッケージを載置し、パッケージの高融点
半田からなるボールとマザーボードの配線層とを低融点
半田によって接続して、パッケージをマザーボードに実
装した。
Thereafter, a BGA type package on which the semiconductor element is mounted is placed on a motherboard (external circuit board) having a wiring layer made of Cu formed on the surface of an insulating base made of glass epoxy resin, and The ball made of high melting point solder and the wiring layer of the motherboard were connected by low melting point solder, and the package was mounted on the motherboard.

【0047】(熱サイクル試験)上記のようにして半導
体素子を搭載したBGA型パッケージをマザーボードに
実装したものを大気の雰囲気にて−40℃保持25分/
125℃保持25分を1サイクルとして最高1500サ
イクルまで繰り返した。そして100サイクル毎にパッ
ケージとマザーボードとの間の電気抵抗を測定し、抵抗
に変化が生じた時のサイクル数を表1に示した。同時
に、高剛性板と封止材との剥離を目視により確認した。
結果を表4に示す。
(Thermal Cycle Test) A BGA type package having a semiconductor element mounted thereon as described above is mounted on a motherboard, and is held at -40 ° C. in an air atmosphere for 25 minutes /
The cycle of holding at 125 ° C. for 25 minutes was repeated up to a maximum of 1500 cycles. Then, the electrical resistance between the package and the motherboard was measured every 100 cycles, and the number of cycles when the resistance changed was shown in Table 1. At the same time, the separation between the high-rigidity plate and the sealing material was visually confirmed.
Table 4 shows the results.

【0048】(吸湿リフロー試験)また、同じく半導体
素子Aをパッケージ用基板Bに実装したものを30℃、
60%湿度に管理されている高温高湿槽に192時間入
れた。そして、その後に取り出し、最高温度240℃の
リフロー炉に投入し、超音波探傷装置により、封止材と
その上に載置した高剛性板および封止材と絶縁基板との
界面の剥離の確認を行った。結果を表4に示す。
(Hygroscopic Reflow Test) Similarly, a semiconductor element A mounted on a package substrate B was heated at 30 ° C.
It was placed in a high-temperature, high-humidity chamber controlled at 60% humidity for 192 hours. Then, it is taken out and put into a reflow furnace having a maximum temperature of 240 ° C., and the ultrasonic flaw detector is used to confirm that the sealing material and the high-rigidity plate placed thereon and the interface between the sealing material and the insulating substrate are separated. Was done. Table 4 shows the results.

【0049】[0049]

【表1】 [Table 1]

【0050】[0050]

【表2】 [Table 2]

【0051】[0051]

【表3】 [Table 3]

【0052】[0052]

【表4】 [Table 4]

【0053】表2から明らかなように、高剛性板を有し
ない試料No.1、12、23、27、32、高剛性板の
熱膨張係数が封止材よりも大きい材料D、hを用いた試
料No.11、18、ヤング率が80GPaよりも小さい
材料を使用した試料No.2、3、11、12、20、2
4、29では、いずれも1000サイクル未満で接続端
子付近の破壊が発生し、電気抵抗の上昇が認められた。
As is clear from Table 2, the samples Nos. 1, 12, 23, 27, and 32 having no high-rigidity plate and the materials D and h having a higher thermal expansion coefficient than the sealing material were used. Samples Nos. 11, 18 and Sample Nos. 2, 3, 11, 12, 20, 2, using materials whose Young's modulus was less than 80 GPa
In Nos. 4 and 29, destruction occurred near the connection terminal in less than 1000 cycles, and an increase in electric resistance was observed.

【0054】これに対して、封止材の表面に0〜100
℃における熱膨張係数が前記封止材よりも小さく、且つ
ヤング率が80GPa以上の高剛性板を接着固定した本
発明の試料は、いずれも熱サイクル試験1000サイク
ル試験後も接続部の電気抵抗値に変化および載置板と封
止材との剥離はなく、また、吸湿リフロー試験後も板と
封止材との界面での剥離が見られなかった。
On the other hand, 0 to 100
The sample of the present invention, in which a high-rigidity plate having a thermal expansion coefficient smaller than that of the encapsulant at 80 ° C. and a Young's modulus of 80 GPa or more was adhered and fixed, the electrical resistance value of the connection portion even after the heat cycle test 1000 cycles test There was no change and no peeling between the mounting plate and the sealing material, and no peeling at the interface between the plate and the sealing material was observed even after the moisture absorption reflow test.

【0055】実施例2 実施例1と同様にして、表5の組み合わせに従い、厚さ
の異なる数種の高剛性板を接着固定し、実施例1と同様
に、熱サイクル試験および吸湿リフロー試験を行い、そ
の結果を表5に示した。なお、この実施例におけるセラ
ミックス板もしくは金属板の封止材への接着面積と封止
部分の総面積に対する比率は50%とした。表5に示す
ように、高剛性板の厚さは0.2〜1mmが最適であっ
た。
Example 2 In the same manner as in Example 1, several kinds of high-rigidity plates having different thicknesses were adhered and fixed in accordance with the combinations shown in Table 5, and the heat cycle test and the moisture absorption reflow test were performed in the same manner as in Example 1. Table 5 shows the results. In this example, the ratio of the bonding area of the ceramic plate or metal plate to the sealing material to the total area of the sealing portion was 50%. As shown in Table 5, the optimal thickness of the high-rigidity plate was 0.2 to 1 mm.

【0056】[0056]

【表5】 [Table 5]

【0057】実施例3 実施例1と同様にして、表5の組み合わせに従い、セラ
ミックス板もしくは金属板の封止材への接着面積と封止
部分の総面積に対する比率を変化させて、接着固定し、
実施例1と同様に、熱サイクル試験および吸湿リフロー
試験を行い、その結果を表6に示した。 表6に示すよ
うに、高剛性板の封止材との接触面積は30%以上が最
適であった。
Example 3 In the same manner as in Example 1, according to the combination shown in Table 5, the ratio of the area of the ceramic plate or metal plate to the sealing material and the ratio to the total area of the sealing portion was changed and fixed. ,
A thermal cycle test and a moisture absorption reflow test were performed in the same manner as in Example 1, and the results are shown in Table 6. As shown in Table 6, the contact area of the high-rigidity plate with the sealing material was optimally 30% or more.

【0058】[0058]

【表6】 [Table 6]

【0059】[0059]

【発明の効果】以上詳述したように、本発明における半
導体素子搭載配線基板によれば、半導体素子やワイヤを
封止するために封止材を塗布した場合、セラミック絶縁
基板と封止材との熱膨張差に起因する配線基板の反りを
抑え、配線基板と半導体素子とを長期間にわたり正確、
かつ強固に電気的接続させることが可能となる。また本
発明における配線基板においては、この封止材および半
導体素子の固定に用いる接着剤の吸湿も低減でき、接着
力、強度の劣化を防ぐことにより、長期間にわたり正
確、かつ強固に半導体素子を固定することができる。
As described in detail above, according to the semiconductor element mounting wiring board of the present invention, when a sealing material is applied to seal a semiconductor element and a wire, the ceramic insulating substrate and the sealing material The warpage of the wiring board caused by the difference in thermal expansion of the wiring board is suppressed, and the wiring board and the semiconductor element are accurately
In addition, it is possible to make a strong electrical connection. Further, in the wiring board of the present invention, it is possible to reduce the moisture absorption of the sealing material and the adhesive used for fixing the semiconductor element, and to prevent the adhesive strength and the strength from deteriorating. Can be fixed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体素子搭載配線基板として、ボー
ルグリッドアレイ(BGA)型のチップサイズパッケー
ジを用いた場合の実装構造を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a mounting structure when a ball grid array (BGA) type chip size package is used as a semiconductor element mounting wiring board of the present invention.

【符号の説明】 A BGA型パッケージ B 半導体素子 C 外部回路基板 1 セラミック絶縁基板 2 メタライズパッド 3 接続端子 4 スルーホール導体 5 内部メタライズ配線層 6 接続パッド 7 接着剤 8 電極 9 ワイヤ 10 封止材 11 高剛性板 12 絶縁基体 13 配線層[Description of Signs] A BGA type package B Semiconductor element C External circuit board 1 Ceramic insulating substrate 2 Metallized pad 3 Connection terminal 4 Through-hole conductor 5 Internal metallized wiring layer 6 Connection pad 7 Adhesive 8 Electrode 9 Wire 10 Sealant 11 High rigidity plate 12 Insulating base 13 Wiring layer

フロントページの続き (72)発明者 中尾 吉宏 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 永江 謙一 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 Fターム(参考) 4M109 AA01 BA03 CA05 DA08 DB15 EA02 EB13 EC01 EC04 EE02Continuing from the front page (72) Inventor Yoshihiro Nakao 1-4, Yamashita-cho, Kokubu-shi, Kagoshima Inside the Kyocera Research Institute (72) Inventor Kenichi Nagae 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima Kyocera Corporation General F term in the laboratory (reference) 4M109 AA01 BA03 CA05 DA08 DB15 EA02 EB13 EC01 EC04 EE02

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】セラミック絶縁基板と、該絶縁基板の少な
くとも表面に被着形成されたメタライズ配線層と、前記
セラミック絶縁基板の表面に接着固定され、前記メタラ
イズ配線層とワイヤによって電気的に接続された半導体
素子とを具備し、前記ワイヤ及び前記半導体素子を熱硬
化性樹脂を含む封止材により封止するとともに、該封止
材の表面に0〜100℃における熱膨張係数が前記封止
材よりも小さく、且つヤング率が80GPa以上の高剛
性板を接着固定したことを特徴とする半導体素子搭載配
線基板。
1. A ceramic insulating substrate, a metallized wiring layer formed on at least the surface of the insulating substrate, and adhesively fixed to the surface of the ceramic insulating substrate, and electrically connected to the metallized wiring layer by wires. A semiconductor element, wherein the wire and the semiconductor element are sealed with a sealing material containing a thermosetting resin, and the surface of the sealing material has a coefficient of thermal expansion at 0 to 100 ° C. A high-rigidity board having a smaller modulus and a Young's modulus of 80 GPa or more is fixedly bonded thereto.
【請求項2】前記高剛性板が、セラミックス材料あるい
は金属材料からなることを請求項1記載の半導体素子搭
載配線基板。
2. The wiring board according to claim 1, wherein said high-rigidity plate is made of a ceramic material or a metal material.
【請求項3】前記高剛性板の0〜100℃における熱膨
張係数が15ppm/℃以下である請求項1記載の半導
体素子搭載配線基板。
3. The wiring board according to claim 1, wherein the high-rigidity plate has a coefficient of thermal expansion at 0 to 100 ° C. of 15 ppm / ° C. or less.
【請求項4】前記セラミック絶縁基板のヤング率が20
0GPa以下である請求項1記載の半導体素子搭載配線
基板。
4. The ceramic insulating substrate has a Young's modulus of 20.
2. The wiring board according to claim 1, wherein the wiring board has a pressure of 0 GPa or less.
【請求項5】前記高剛性板の前記封止材との接着面積
が、前記封止材による封止面積の30%以上である請求
項1記載の半導体素子搭載配線基板。
5. The wiring board according to claim 1, wherein an area of the high-rigidity plate bonded to the sealing material is 30% or more of a sealing area of the sealing material.
【請求項6】前記セラミック絶縁基板の0〜100℃に
おける熱膨張係数が8ppm/℃以上である請求項1記
載の半導体素子搭載配線基板。
6. The semiconductor element mounting wiring board according to claim 1, wherein said ceramic insulating substrate has a coefficient of thermal expansion at 0 to 100 ° C. of 8 ppm / ° C. or more.
【請求項7】前記高剛性板の厚さが0.2〜1mmであ
る請求項1記載の半導体素子搭載配線基板。
7. The wiring board according to claim 1, wherein said high-rigidity plate has a thickness of 0.2 to 1 mm.
【請求項8】セラミック絶縁基板と、該絶縁基板の少な
くとも表面に被着形成されたメタライズ配線層と、前記
セラミック絶縁基板の表面に接着固定され、前記メタラ
イズ配線層とワイヤによって電気的に接続された半導体
素子と、前記絶縁基板の裏面に多数の接続端子を具備
し、前記ワイヤ及び前記半導体素子が熱硬化性樹脂を含
む封止材により封止されてなる半導体素子搭載配線基板
を、少なくとも有機樹脂を含有する絶縁基体と、その表
面に被着形成された配線層を具備する外部回路基板の表
面に載置し、前記配線基板の接続端子を前記外部回路基
板の配線層にロウ付けしてなる半導体素子搭載基板の実
装構造において、 前記半導体搭載配線基板の前記封止材の表面に0〜10
0℃における熱膨張係数が前記封止材よりも小さく、且
つヤング率が80GPa以上の高剛性板を接着固定した
ことを特徴とする半導体素子搭載配線基板の実装構造。
8. A ceramic insulating substrate, a metallized wiring layer formed on at least the surface of the insulating substrate, and adhesively fixed to the surface of the ceramic insulating substrate, and electrically connected to the metallized wiring layer by wires. A semiconductor element mounting wiring board comprising a plurality of connection terminals provided on the back surface of the insulating substrate, the wires and the semiconductor element being sealed by a sealing material containing a thermosetting resin. An insulating base containing a resin, and placed on the surface of an external circuit board having a wiring layer adhered and formed on the surface thereof, and connecting terminals of the wiring board are brazed to the wiring layer of the external circuit board. In the mounting structure of the semiconductor element mounting substrate, the surface of the sealing material of the semiconductor mounting wiring substrate is
A mounting structure for a semiconductor element mounting wiring board, wherein a high-rigidity plate having a coefficient of thermal expansion at 0 ° C. smaller than that of the sealing material and a Young's modulus of 80 GPa or more is bonded and fixed.
【請求項9】前記高剛性板が、セラミックスあるいは金
属からなることを請求項8記載の半導体素子搭載配線基
板の実装構造。
9. The mounting structure according to claim 8, wherein said high-rigidity plate is made of ceramic or metal.
【請求項10】前記高剛性板の0〜100℃における熱
膨張係数が15ppm/℃以下である請求項8記載の半
導体素子搭載配線基板の実装構造。
10. The mounting structure according to claim 8, wherein the high-rigidity plate has a coefficient of thermal expansion at 0 to 100 ° C. of 15 ppm / ° C. or less.
【請求項11】前記セラミック絶縁配線基板のヤング率
が200GPa以下である請求項8記載の半導体素子搭
載配線基板の実装構造。
11. The mounting structure according to claim 8, wherein the ceramic insulating wiring substrate has a Young's modulus of 200 GPa or less.
【請求項12】前記高剛性板の前記封止材との接着面積
が、前記封止材による封止面積の30%以上である請求
項8記載の半導体素子搭載配線基板の実装構造。
12. The mounting structure according to claim 8, wherein a bonding area of the high-rigidity plate with the sealing material is 30% or more of a sealing area by the sealing material.
【請求項13】前記セラミック絶縁基板の0〜100℃
における熱膨張係数が8ppm/℃以上である請求項8
記載の半導体素子搭載配線基板の実装構造。
13. The temperature of the ceramic insulating substrate is from 0 to 100 ° C.
The thermal expansion coefficient in the above is 8 ppm / ° C or more.
The mounting structure of the semiconductor element mounting wiring board described in the above.
【請求項14】前記高剛性板の厚さが0.2〜1mmで
ある請求項8記載の半導体素子搭載配線基板の実装構
造。
14. The mounting structure for a wiring board according to claim 8, wherein said high-rigidity plate has a thickness of 0.2 to 1 mm.
JP5026199A 1999-02-26 1999-02-26 Wiring board for mounting semiconductor device and its mounting structure Pending JP2000252392A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5026199A JP2000252392A (en) 1999-02-26 1999-02-26 Wiring board for mounting semiconductor device and its mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5026199A JP2000252392A (en) 1999-02-26 1999-02-26 Wiring board for mounting semiconductor device and its mounting structure

Publications (1)

Publication Number Publication Date
JP2000252392A true JP2000252392A (en) 2000-09-14

Family

ID=12854045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5026199A Pending JP2000252392A (en) 1999-02-26 1999-02-26 Wiring board for mounting semiconductor device and its mounting structure

Country Status (1)

Country Link
JP (1) JP2000252392A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734541B2 (en) 2001-06-19 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor laminated module
JP2005245877A (en) * 2004-03-05 2005-09-15 Pentax Corp Manufacturing method of lead pin connector, lead pin connector, and endoscope
JP2010010252A (en) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk Resin structure and method of manufacturing resin structure
WO2011042982A1 (en) * 2009-10-09 2011-04-14 トヨタ自動車株式会社 Semiconductor device manufacturing method
JP2013038270A (en) * 2011-08-09 2013-02-21 Fujitsu Ltd Electronic device and method for manufacturing the same
JP2016018826A (en) * 2014-07-04 2016-02-01 住友ベークライト株式会社 Method for manufacturing heating element sealing material and method for manufacturing guidance device sealing material

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734541B2 (en) 2001-06-19 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor laminated module
JP2005245877A (en) * 2004-03-05 2005-09-15 Pentax Corp Manufacturing method of lead pin connector, lead pin connector, and endoscope
JP2010010252A (en) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk Resin structure and method of manufacturing resin structure
WO2011042982A1 (en) * 2009-10-09 2011-04-14 トヨタ自動車株式会社 Semiconductor device manufacturing method
US8609465B2 (en) 2009-10-09 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device manufacturing method
JP5387685B2 (en) * 2009-10-09 2014-01-15 トヨタ自動車株式会社 Manufacturing method of semiconductor device
JP2013038270A (en) * 2011-08-09 2013-02-21 Fujitsu Ltd Electronic device and method for manufacturing the same
JP2016018826A (en) * 2014-07-04 2016-02-01 住友ベークライト株式会社 Method for manufacturing heating element sealing material and method for manufacturing guidance device sealing material

Similar Documents

Publication Publication Date Title
JP3336240B2 (en) Semiconductor element mounting board
JPH06342853A (en) Package for semiconductor element
JP2000252392A (en) Wiring board for mounting semiconductor device and its mounting structure
JP3631638B2 (en) Mounting structure of semiconductor device package
JP2001338999A (en) Semiconductor element storing package
JP3842478B2 (en) Mounting structure of semiconductor device mounting wiring board
JP3318498B2 (en) Circuit board for mounting semiconductor elements
JP3426827B2 (en) Semiconductor device
JP3347583B2 (en) Wiring board mounting structure
JP2000183253A (en) Package for housing semiconductor element
JP4071893B2 (en) Wiring board and its mounting structure
JP2001244390A (en) Package for semiconductor device and mounting structure
JP3814429B2 (en) Package for storing semiconductor elements
JP2001015649A (en) Semiconductor element mounting wiring substrate and wiring substrate mounting structure
JP2002076193A (en) Semiconductor element storing package and package mounting board
JP2000114424A (en) Semiconductor device mounting board
JP3502759B2 (en) Semiconductor element mounting structure and wiring board mounting structure
JP3610239B2 (en) Wiring board for mounting semiconductor device and mounting structure thereof
JP2710893B2 (en) Electronic components with leads
JPS638621B2 (en)
JP3798969B2 (en) Crystal device
JPH11340347A (en) Package for containing semiconductor element
JP2515672Y2 (en) Package for storing semiconductor devices
JP2514911Y2 (en) Package for storing semiconductor devices
JP2000223505A (en) Substrate for mounting semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040315

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20040427

Free format text: JAPANESE INTERMEDIATE CODE: A02