JP2000252325A - 半導体装置の実装構造およびその実装方法 - Google Patents
半導体装置の実装構造およびその実装方法Info
- Publication number
- JP2000252325A JP2000252325A JP5494399A JP5494399A JP2000252325A JP 2000252325 A JP2000252325 A JP 2000252325A JP 5494399 A JP5494399 A JP 5494399A JP 5494399 A JP5494399 A JP 5494399A JP 2000252325 A JP2000252325 A JP 2000252325A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- resin
- semiconductor device
- solder
- array type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 集積回路をフリップチップ実装したエリアア
レイ型半導体パッケージ、特にＣＳＰを配線基板に実装
する実装構造で、耐衝撃性の高い実装構造およびその実
装方法。 【解決手段】 集積回路１がフリップチップ実装されて
いるエリアアレイ型半導体パッケージが配線基板７には
んだ実装されている半導体装置の実装構造で、集積回路
１のフリップチップ実装部と前記エリアアレイ型半導体
パッケージのはんだ実装部とは、共に同じ封止樹脂８で
樹脂封止する。
レイ型半導体パッケージ、特にＣＳＰを配線基板に実装
する実装構造で、耐衝撃性の高い実装構造およびその実
装方法。 【解決手段】 集積回路１がフリップチップ実装されて
いるエリアアレイ型半導体パッケージが配線基板７には
んだ実装されている半導体装置の実装構造で、集積回路
１のフリップチップ実装部と前記エリアアレイ型半導体
パッケージのはんだ実装部とは、共に同じ封止樹脂８で
樹脂封止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
構造およびその実装方法に関し、特に、集積回路をフリ
ップチップ実装したエリアアレイ型半導体パッケージを
配線基板にはんだ実装し、それを樹脂封止した実装構造
およびその実装方法に関する。
構造およびその実装方法に関し、特に、集積回路をフリ
ップチップ実装したエリアアレイ型半導体パッケージを
配線基板にはんだ実装し、それを樹脂封止した実装構造
およびその実装方法に関する。
【０００２】
【従来の技術】従来、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）等で接合されたエリアアレイ型半導体パッケ
ージは、集積回路（半導体チップ）をパッケージの基板
にワイヤボンディング実装し、集積回路とワイヤボンデ
ィング部を封止樹脂で樹脂封止していた。
ｒｒａｙ）等で接合されたエリアアレイ型半導体パッケ
ージは、集積回路（半導体チップ）をパッケージの基板
にワイヤボンディング実装し、集積回路とワイヤボンデ
ィング部を封止樹脂で樹脂封止していた。
【０００３】また、近年、集積回路をフリップチップ実
装した構造のエリアアレイ型半導体パッケージが製造さ
れるようになってきている。このフリップチップ実装構
造の半導体パッケージは、液状の封止樹脂を用いて集積
回路とパッケージの基板の間隙を充填し樹脂封止した構
造に形成されている。
装した構造のエリアアレイ型半導体パッケージが製造さ
れるようになってきている。このフリップチップ実装構
造の半導体パッケージは、液状の封止樹脂を用いて集積
回路とパッケージの基板の間隙を充填し樹脂封止した構
造に形成されている。
【０００４】さらに、携帯電話などの携帯機器では、パ
ッケージサイズの小型化が要求されており、ＱＦＰ（Ｑ
ｕａｄｒａｔｅ Ｆｌａｔ Ｐａｃｋａｇｅ）などのリ
ード端子を持つパッケージに代わり、エリアアレイ型パ
ッケージが多く採用されている。その中でも、パッケー
ジサイズが集積回路（半導体チップ）のサイズより僅か
に大きいだけのエリアアレイ型パッケージすなわちＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が採用され
ている。ＣＳＰは集積回路をＣＳＰ基板にフリップチッ
プ実装で形成されている。
ッケージサイズの小型化が要求されており、ＱＦＰ（Ｑ
ｕａｄｒａｔｅ Ｆｌａｔ Ｐａｃｋａｇｅ）などのリ
ード端子を持つパッケージに代わり、エリアアレイ型パ
ッケージが多く採用されている。その中でも、パッケー
ジサイズが集積回路（半導体チップ）のサイズより僅か
に大きいだけのエリアアレイ型パッケージすなわちＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が採用され
ている。ＣＳＰは集積回路をＣＳＰ基板にフリップチッ
プ実装で形成されている。
【０００５】ＣＰＳを携帯機器に使用する場合は、フリ
ップチップ実装部は、接続信頼性を確保するために液状
の封止樹脂を用いて、集積回路とパッケージのＣＳＰ基
板の間隔を充填し樹脂封止している。さらに、ＣＰＳの
配線基板への実装部を封止樹脂で樹脂封止している。
ップチップ実装部は、接続信頼性を確保するために液状
の封止樹脂を用いて、集積回路とパッケージのＣＳＰ基
板の間隔を充填し樹脂封止している。さらに、ＣＰＳの
配線基板への実装部を封止樹脂で樹脂封止している。
【０００６】
【発明が解決しようとする課題】しかしながら、集積回
路（半導体チップ）をパッケージの基板にワイヤボンデ
ィング実装した構造では、多端子の集積回路を実装する
と、半導体パッケージのサイズが非常に大きくなってし
まい、実際上の問題として多端子の集積回路には適応で
きない。
路（半導体チップ）をパッケージの基板にワイヤボンデ
ィング実装した構造では、多端子の集積回路を実装する
と、半導体パッケージのサイズが非常に大きくなってし
まい、実際上の問題として多端子の集積回路には適応で
きない。
【０００７】また、液状の封止樹脂を用いて集積回路と
パッケージの基板の間隙を充填し樹脂封止した構造で
は、封止樹脂を集積回路（半導体チップ）の外側に塗布
するために、パッケージサイズが集積回路のサイズよ
り、その封止樹脂の塗布幅分だけ大きくなる（実際に
は、塗布幅の２倍程度）。
パッケージの基板の間隙を充填し樹脂封止した構造で
は、封止樹脂を集積回路（半導体チップ）の外側に塗布
するために、パッケージサイズが集積回路のサイズよ
り、その封止樹脂の塗布幅分だけ大きくなる（実際に
は、塗布幅の２倍程度）。
【０００８】この塗布幅を狭くするには、塗布を数回に
分けて１回あたりの塗布量を減らせばよいが、塗布した
封止樹脂が集積回路とパッケージの基板の間隙に浸透す
るのを待って、次の塗布を行なわなければならず、生産
性が極端に悪くなる。通常、封止樹脂は次の塗布を行う
迄の待ち時間は３０秒以上が必要である。
分けて１回あたりの塗布量を減らせばよいが、塗布した
封止樹脂が集積回路とパッケージの基板の間隙に浸透す
るのを待って、次の塗布を行なわなければならず、生産
性が極端に悪くなる。通常、封止樹脂は次の塗布を行う
迄の待ち時間は３０秒以上が必要である。
【０００９】一方、生産性を優先し１回で封止樹脂を塗
布する場合には、塗布幅が２〜３ｍｍ必要となり、ＣＳ
Ｐといえどもパッケージサイズが集積回路（半導体チッ
プ）サイズより６〜７ｍｍも大きくなってしまう問題が
ある。
布する場合には、塗布幅が２〜３ｍｍ必要となり、ＣＳ
Ｐといえどもパッケージサイズが集積回路（半導体チッ
プ）サイズより６〜７ｍｍも大きくなってしまう問題が
ある。
【００１０】また、ＣＳＰ構造のエリアアレイ型半導体
パッケージは、配線基板にはんだ実装されたままの状態
で、樹脂封止されずに使用されているものが多い。その
ため、半導体パッケージのはんだ実装部は衝撃力に対す
る抵抗が弱い。
パッケージは、配線基板にはんだ実装されたままの状態
で、樹脂封止されずに使用されているものが多い。その
ため、半導体パッケージのはんだ実装部は衝撃力に対す
る抵抗が弱い。
【００１１】例えば、これらの半導体パッケージが、携
帯電話などの携帯機器に使用された場合、携帯機器を落
下させたときの衝撃力により、はんだ実装部が破断する
問題が発生している。
帯電話などの携帯機器に使用された場合、携帯機器を落
下させたときの衝撃力により、はんだ実装部が破断する
問題が発生している。
【００１２】そのため、ＣＰＳを携帯機器に使用する場
合は、フリップチップ実装部は、接続の信頼性を確保す
るために液状の封止樹脂を用いて集積回路とパッケージ
の基板の間隔を充填し樹脂封止しているが、この場合
は、フリップチップ実装部の樹脂封止とＣＰＳの配線基
板への実装部の樹脂封止との封止工程が２段階になり、
製造工程での処理時間の短縮が困難である。
合は、フリップチップ実装部は、接続の信頼性を確保す
るために液状の封止樹脂を用いて集積回路とパッケージ
の基板の間隔を充填し樹脂封止しているが、この場合
は、フリップチップ実装部の樹脂封止とＣＰＳの配線基
板への実装部の樹脂封止との封止工程が２段階になり、
製造工程での処理時間の短縮が困難である。
【００１３】本発明はこれらの事情に基づいてなされた
もので、集積回路をフリップチップ実装したエリアアレ
イ型半導体パッケージ、特にＣＳＰを配線基板に実装す
る実装構造で、耐衝撃性の高い実装構造およびその実装
方法を提供することを目的としている。
もので、集積回路をフリップチップ実装したエリアアレ
イ型半導体パッケージ、特にＣＳＰを配線基板に実装す
る実装構造で、耐衝撃性の高い実装構造およびその実装
方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】請求項１の発明による手
段によれば、集積回路がフリップチップ実装されている
エリアアレイ型半導体パッケージが配線基板にはんだ実
装されている半導体装置の実装構造において、前記集積
回路のフリップチップ実装部と前記エリアアレイ型半導
体パッケージのはんだ実装部とは、共に同じ封止樹脂で
樹脂封止されていることを特徴とする半導体装置の実装
構造である。
段によれば、集積回路がフリップチップ実装されている
エリアアレイ型半導体パッケージが配線基板にはんだ実
装されている半導体装置の実装構造において、前記集積
回路のフリップチップ実装部と前記エリアアレイ型半導
体パッケージのはんだ実装部とは、共に同じ封止樹脂で
樹脂封止されていることを特徴とする半導体装置の実装
構造である。
【００１５】また請求項２の発明による手段によれば、
前記集積回路のフリップチップ実装部と前記エリアアレ
イ型半導体パッケージのはんだ実装部との樹脂封止は、
前記封止樹脂が連続していることを特徴とする半導体装
置の実装構造である。
前記集積回路のフリップチップ実装部と前記エリアアレ
イ型半導体パッケージのはんだ実装部との樹脂封止は、
前記封止樹脂が連続していることを特徴とする半導体装
置の実装構造である。
【００１６】また請求項３の発明による手段によれば、
前記エリアアレイ型半導体装置パッケージは、前記集積
回路の面積とこの集積回路が実装される基板の面積がほ
ぼ等しいことを特徴とする半導体装置の実装構造であ
る。
前記エリアアレイ型半導体装置パッケージは、前記集積
回路の面積とこの集積回路が実装される基板の面積がほ
ぼ等しいことを特徴とする半導体装置の実装構造であ
る。
【００１７】また請求項４の発明による手段によれば、
集積回路がフリップチップ実装されているエリアアレイ
型半導体パッケージを配線基板にはんだ実装する半導体
装置の実装構造において、前記集積回路のフリップチッ
プ実装部と前記エリアアレイ型半導体パッケージのはん
だ実装部とを、共に同じ封止樹脂で樹脂封止することを
特徴とする半導体装置の実装構造の実装方法である。
集積回路がフリップチップ実装されているエリアアレイ
型半導体パッケージを配線基板にはんだ実装する半導体
装置の実装構造において、前記集積回路のフリップチッ
プ実装部と前記エリアアレイ型半導体パッケージのはん
だ実装部とを、共に同じ封止樹脂で樹脂封止することを
特徴とする半導体装置の実装構造の実装方法である。
【００１８】また請求項５の発明による手段によれば、
前記樹脂封止は、同一工程で行うことを特徴とする半導
体装置の実装構造の実装方法である。
前記樹脂封止は、同一工程で行うことを特徴とする半導
体装置の実装構造の実装方法である。
【００１９】また請求項６の発明による手段によれば、
前記樹脂封止は、前記集積回路および前記エリアアレイ
型半導体パッケージの一辺に沿って一筆書きで樹脂を供
給することによることを特徴とする半導体装置の実装構
造の実装方法である。
前記樹脂封止は、前記集積回路および前記エリアアレイ
型半導体パッケージの一辺に沿って一筆書きで樹脂を供
給することによることを特徴とする半導体装置の実装構
造の実装方法である。
【００２０】
【発明の実施の形態】以下、本発明の実施例について図
面を参照して説明する。図１（ａ）〜（ｆ）は本発明の
実施の形態の工程を示す工程図である。
面を参照して説明する。図１（ａ）〜（ｆ）は本発明の
実施の形態の工程を示す工程図である。
【００２１】まず、図１（ａ）に示すように、集積回路
１（半導体チップ）に形成されている電極にはんだバン
プ２を形成する。このはんだバンプ２は直径がφ１００
μｍで、ピッチが２５０μｍ〜５００μｍ程度で、ＣＳ
Ｐ用基板３への接合時の高さが５０μｍ〜８０μｍ程度
である。
１（半導体チップ）に形成されている電極にはんだバン
プ２を形成する。このはんだバンプ２は直径がφ１００
μｍで、ピッチが２５０μｍ〜５００μｍ程度で、ＣＳ
Ｐ用基板３への接合時の高さが５０μｍ〜８０μｍ程度
である。
【００２２】次に、図１（ｂ）に示すように、はんだバ
ンプ２が形成された集積回路１を図示しないフリップチ
ップボンデリングによりＣＳＰ用基板３の所定個所には
んだ接合による実装を行う。なお、ＣＳＰ用基板３の裏
面には電極パッド４が形成されている。
ンプ２が形成された集積回路１を図示しないフリップチ
ップボンデリングによりＣＳＰ用基板３の所定個所には
んだ接合による実装を行う。なお、ＣＳＰ用基板３の裏
面には電極パッド４が形成されている。
【００２３】次に、図１（ｃ）に示すように、ＣＳＰ用
基板３の集積回路１を実装した面の反対側の面の電極パ
ッド４に、はんだボール５を接合してＣＳＰ６を製造す
る。はんだボール５のサイズは、直径がφ３００μｍ〜
φ６００μｍで、ピッチが０．５ｍｍ〜１．２７ｍｍ程
度で、配線基板７への接合時の高さが３００μｍ〜７０
０μｍ程度である。なお、このとき用いた集積回路１の
サイズの一例は、９ｍｍ×９ｍｍ（厚さ：０．６ｍｍ）
である。
基板３の集積回路１を実装した面の反対側の面の電極パ
ッド４に、はんだボール５を接合してＣＳＰ６を製造す
る。はんだボール５のサイズは、直径がφ３００μｍ〜
φ６００μｍで、ピッチが０．５ｍｍ〜１．２７ｍｍ程
度で、配線基板７への接合時の高さが３００μｍ〜７０
０μｍ程度である。なお、このとき用いた集積回路１の
サイズの一例は、９ｍｍ×９ｍｍ（厚さ：０．６ｍｍ）
である。
【００２４】また、使用したＣＳＰ用基板３は、ガラス
エポキシ基板であり、そのサイズは、集積回路１のサイ
ズより各辺が１ｍｍ大きい、１０ｍｍ×１０ｍｍ（厚
さ：０．５ｍｍ）である。
エポキシ基板であり、そのサイズは、集積回路１のサイ
ズより各辺が１ｍｍ大きい、１０ｍｍ×１０ｍｍ（厚
さ：０．５ｍｍ）である。
【００２５】次に、図１（ｄ）に示すように、ＣＳＰ６
を配線基板７の電極パッド４にリフローはんだ付けす
る。ここで使用した配線基板７は、ガラスエポキシ基板
で、そのサイズの一例は、３０ｍｍ×１００ｍｍ（厚
さ：０．８ｍｍ）である。
を配線基板７の電極パッド４にリフローはんだ付けす
る。ここで使用した配線基板７は、ガラスエポキシ基板
で、そのサイズの一例は、３０ｍｍ×１００ｍｍ（厚
さ：０．８ｍｍ）である。
【００２６】その後、図１（ｅ）に示すように、フリッ
プチップ接続部とＣＳＰ６のはんだ接続部の双方を封止
するために、封止樹脂８をＣＳＰ６の集積回路１の周囲
部分および、そのＣＳＰ６の周囲の配線基板７上まで図
示しないディスペンサのディスペンスノズル９で一筆書
きでｌ回だけ塗布する。
プチップ接続部とＣＳＰ６のはんだ接続部の双方を封止
するために、封止樹脂８をＣＳＰ６の集積回路１の周囲
部分および、そのＣＳＰ６の周囲の配線基板７上まで図
示しないディスペンサのディスペンスノズル９で一筆書
きでｌ回だけ塗布する。
【００２７】この一筆書きは、ディスペンスノズル９の
中心位置を、ＣＳＰ用基板３の端部を沿うように動か
し、この移動速度は２ｍｍ／秒であり、塗布時間は５秒
である。
中心位置を、ＣＳＰ用基板３の端部を沿うように動か
し、この移動速度は２ｍｍ／秒であり、塗布時間は５秒
である。
【００２８】ここで使用した封止樹脂８は、フリップチ
ップボンディング用のアンダーフィル剤として販売され
ている無溶剤型のエポキシ樹脂である。
ップボンディング用のアンダーフィル剤として販売され
ている無溶剤型のエポキシ樹脂である。
【００２９】その主な組成は、以下のとおりである。
【００３０】 ビスフエノールＡ型エポキシ樹脂 ５〜１０％ 脂環式エポキシ樹脂 ５〜１０％ ビフェニル型エポキシ樹脂 ５〜１０％ 酸無水物 １５〜２５％ 二酸化珪素 ５５〜６５％ カーボンブラック １％以下 封止樹脂８の塗布後、図１（ｅ）に示すように封止樹脂
８が集積回路１とＣＳＰ用基板３の間隙およびＣＳＰ用
基板３と配線基板７との間隙に浸透していくので、それ
らの間隙を封止樹脂８が充填できるまでそのまま放置す
る。それらの浸透に要する時間は２分程度である。
８が集積回路１とＣＳＰ用基板３の間隙およびＣＳＰ用
基板３と配線基板７との間隙に浸透していくので、それ
らの間隙を封止樹脂８が充填できるまでそのまま放置す
る。それらの浸透に要する時間は２分程度である。
【００３１】それぞれの間隙に封止樹脂８が浸透して間
隙が封止樹脂８充填されると、その後、図示しないオー
ブンで加熱してその封止樹脂８を硬化させる。その際の
加熱・硬化条件は、１５０℃で１時間程度である。
隙が封止樹脂８充填されると、その後、図示しないオー
ブンで加熱してその封止樹脂８を硬化させる。その際の
加熱・硬化条件は、１５０℃で１時間程度である。
【００３２】これらの工程により、図２に示すような半
導体装置の実装構造が形成できる。この実装構造では、
集積回路１（半導体チップ）が、はんだバンプ２を介し
てＣＰＳ用基板３にフリップチップボンディングされて
ＣＰＳ６が形成されており、このＣＰＳ６がはんだボー
ル５を介して配線基板７に実装されている。しかも、こ
れらの集積回路１（半導体チップ）のフリップチップ実
装部の封止樹脂８とＣＳＰ６のはんだ実装部の封止樹脂
８が同一のものになっている。
導体装置の実装構造が形成できる。この実装構造では、
集積回路１（半導体チップ）が、はんだバンプ２を介し
てＣＰＳ用基板３にフリップチップボンディングされて
ＣＰＳ６が形成されており、このＣＰＳ６がはんだボー
ル５を介して配線基板７に実装されている。しかも、こ
れらの集積回路１（半導体チップ）のフリップチップ実
装部の封止樹脂８とＣＳＰ６のはんだ実装部の封止樹脂
８が同一のものになっている。
【００３３】したがって、これらの構成により、集積回
路１（半導体チップ）をフリップチップ実装したエリア
アレイ型半導体パッケージで、特にＣＳＰ６を配線基板
７にはんだ実装した後に、フリップチップ実装部の封止
とＣＳＰ６のはんだ実装部の封止を同一の封止樹脂８を
用いて同時に行っているので、封止樹脂８を塗布する領
域をＣＳＰ用基板３のうち集積回路１の周囲だけでな
く、配線基板７に接合されたＣＳＰ６の周囲まで塗布で
きる。
路１（半導体チップ）をフリップチップ実装したエリア
アレイ型半導体パッケージで、特にＣＳＰ６を配線基板
７にはんだ実装した後に、フリップチップ実装部の封止
とＣＳＰ６のはんだ実装部の封止を同一の封止樹脂８を
用いて同時に行っているので、封止樹脂８を塗布する領
域をＣＳＰ用基板３のうち集積回路１の周囲だけでな
く、配線基板７に接合されたＣＳＰ６の周囲まで塗布で
きる。
【００３４】このため、集積回路１のフリップチップ実
装部の封止に必要な封止樹脂８の量をＣＳＰ用基板３の
うち集積回路１の周囲だけでなく、配線基板７のＣＳＰ
６の周囲からも補給することができる。
装部の封止に必要な封止樹脂８の量をＣＳＰ用基板３の
うち集積回路１の周囲だけでなく、配線基板７のＣＳＰ
６の周囲からも補給することができる。
【００３５】それによって、ＣＳＰ６のサイズが集積回
路１のサイズと同等あるいは、ＣＳＰ６の各辺が１ｍｍ
程度大きいだけの小型のＣＳＰ６においても、１回の塗
布で集積回路１の封止が可能であるので、生産性が高く
高密度に集積回路１を実装することができる。
路１のサイズと同等あるいは、ＣＳＰ６の各辺が１ｍｍ
程度大きいだけの小型のＣＳＰ６においても、１回の塗
布で集積回路１の封止が可能であるので、生産性が高く
高密度に集積回路１を実装することができる。
【００３６】よって、従来行なわれていたＣＳＰ６を絶
縁樹脂（封止樹脂）などで配線基板７に接着しＣＳＰ６
のはんだ接合部を補強していた工程を省略し、集積回路
１のフリップチップ実装部の封止工程で同時に行うこと
ができ、製造コストも低減できるまた、実装の高密度の
比較について説明すると、図３（ａ）は本発明の実施の
形態の平面図で、図３（ｂ）はその断面側面図である。
図４（ａ）は従来の技術の平面図で、図４（ｂ）はその
断面側面図である。
縁樹脂（封止樹脂）などで配線基板７に接着しＣＳＰ６
のはんだ接合部を補強していた工程を省略し、集積回路
１のフリップチップ実装部の封止工程で同時に行うこと
ができ、製造コストも低減できるまた、実装の高密度の
比較について説明すると、図３（ａ）は本発明の実施の
形態の平面図で、図３（ｂ）はその断面側面図である。
図４（ａ）は従来の技術の平面図で、図４（ｂ）はその
断面側面図である。
【００３７】本発明の実施の形態では、配線基板７上の
集積回路１とＣＰＳ用基板３との面積がほぼ等しく、か
つ、封止樹脂８がＣＰＳ用基板３の周囲に僅かにはみ出
ている程度である。
集積回路１とＣＰＳ用基板３との面積がほぼ等しく、か
つ、封止樹脂８がＣＰＳ用基板３の周囲に僅かにはみ出
ている程度である。
【００３８】一方、従来の技術では、集積回路１０より
もＣＰＳ用基板１３が本発明の実施の形態の場合よりも
かなり大きく、それに伴い封止樹脂１８の面積も広くな
る。さらにその配線基板１７とＣＰＳ１６との間隙の封
止樹脂２０が、ＣＰＳ用基板１３の周囲にはみ出る構造
であるので、実装部の全体は配線基板１７のかなりの面
積を占めることになる。
もＣＰＳ用基板１３が本発明の実施の形態の場合よりも
かなり大きく、それに伴い封止樹脂１８の面積も広くな
る。さらにその配線基板１７とＣＰＳ１６との間隙の封
止樹脂２０が、ＣＰＳ用基板１３の周囲にはみ出る構造
であるので、実装部の全体は配線基板１７のかなりの面
積を占めることになる。
【００３９】これらの比較で分かるように、本発明の実
施の形態での実装では、配線基板７での実装部の占有面
積が小さい。したがって、配線基板７への高密度実装が
可能になる。
施の形態での実装では、配線基板７での実装部の占有面
積が小さい。したがって、配線基板７への高密度実装が
可能になる。
【００４０】さらに、本発明の実施の形態で示した上述
の構成によれば、ＣＳＰ６のはんだ接合部が、封止樹脂
８で補強されているので、携帯電話などの携帯機器に搭
載した場合に、携帯機器を落下してもその衝撃力に耐え
うる構造になっている。
の構成によれば、ＣＳＰ６のはんだ接合部が、封止樹脂
８で補強されているので、携帯電話などの携帯機器に搭
載した場合に、携帯機器を落下してもその衝撃力に耐え
うる構造になっている。
【００４１】なお、上述した本発明の実施の形態では、
集積回路１のフリップチップ実装は、集積回路１にはん
だバンプ２を形成してはんだ接続を行ったが、集積回路
１に金バンプを形成して金バンプを導電性接着剤を用い
て接続したり、あるいは、ＣＳＰ用基板３の電極パッド
４に供給したはんだを用いてはんだ接続などの他のフリ
ップチップ接続方法を用いたものに適用することもでき
る。
集積回路１のフリップチップ実装は、集積回路１にはん
だバンプ２を形成してはんだ接続を行ったが、集積回路
１に金バンプを形成して金バンプを導電性接着剤を用い
て接続したり、あるいは、ＣＳＰ用基板３の電極パッド
４に供給したはんだを用いてはんだ接続などの他のフリ
ップチップ接続方法を用いたものに適用することもでき
る。
【００４２】また、上述した本発明の実施の形態では、
ＣＳＰ６にはんだボール５を接合したＢＧＡタイプであ
るが、はんだボール５を接合しないＬＧＡ （Ｌａｎｄ
Ｇｒｉｄ Ａｒａｙ）タイプのＣＳＰ６でも同様に適
用することができる。
ＣＳＰ６にはんだボール５を接合したＢＧＡタイプであ
るが、はんだボール５を接合しないＬＧＡ （Ｌａｎｄ
Ｇｒｉｄ Ａｒａｙ）タイプのＣＳＰ６でも同様に適
用することができる。
【００４３】また、はんだボール５を接合したＢＧＡタ
イプの代りに、コラムタイプのＣＧＡ（Ｃｏｌｕｍｎ
Ｇｒｉｄ Ａｒａｙ）を用いることもできる。
イプの代りに、コラムタイプのＣＧＡ（Ｃｏｌｕｍｎ
Ｇｒｉｄ Ａｒａｙ）を用いることもできる。
【００４４】また、使用した封止樹脂８は、上述した実
施の形態と成分の異なる封止樹脂８を用いてもよく、ま
た、ＣＳＰ用基板３などの材質は、セラッミク基板なと
他の基板を使用してもよい。
施の形態と成分の異なる封止樹脂８を用いてもよく、ま
た、ＣＳＰ用基板３などの材質は、セラッミク基板なと
他の基板を使用してもよい。
【００４５】
【発明の効果】本発明によれば、集積回路をフリップチ
ップ実装したエリアアレイ型半導体パッケージ、特にＣ
ＳＰを、配線基板７にはんだ実装した後に、フリップチ
ップ実装部の封止とＣＳＰのはんだ実装部の封止を同一
の封止樹脂を用いて同時に短時間で行い、生産性を上げ
ることができる。
ップ実装したエリアアレイ型半導体パッケージ、特にＣ
ＳＰを、配線基板７にはんだ実装した後に、フリップチ
ップ実装部の封止とＣＳＰのはんだ実装部の封止を同一
の封止樹脂を用いて同時に短時間で行い、生産性を上げ
ることができる。
【００４６】また、集積回路のサイズと同等あるいは１
ｍｍ大きい程度にまで小型化にした高密度実装で、か
つ、耐衝撃性の高い半導体装置の実装構造が得られる。
ｍｍ大きい程度にまで小型化にした高密度実装で、か
つ、耐衝撃性の高い半導体装置の実装構造が得られる。
【図１】（ａ）〜（ｆ）は本発明の実施の形態の工程を
示す工程図。
示す工程図。
【図２】本発明の実施の形態の半導体装置の実装構造を
示す断面側面図。
示す断面側面図。
【図３】（ａ）は本発明の実施の形態の半導体装置の実
装構造を示す平面図、（ｂ）はその断面側面図。
装構造を示す平面図、（ｂ）はその断面側面図。
【図４】（ａ）は従来の技術の半導体装置の実装構造を
示す平面図、図４（ｂ）はその断面側面図。
示す平面図、図４（ｂ）はその断面側面図。
【符号の説明】 １…集積回路、２…はんだバンプ、３…ＣＳＰ用基板、
４…電極パッド、５…はんだボール、６…ＣＳＰ、７…
配線基板、８…封止樹脂
４…電極パッド、５…はんだボール、６…ＣＳＰ、７…
配線基板、８…封止樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA04 AA14 BB16 BC34 CC32 CC36 EE03 GG14 5F044 KK08 KK16 LL11 QQ01 RR19 5F061 AA01 BA03 BA05 CA04
Claims (6)
- 【請求項１】 集積回路がフリップチップ実装されてい
るエリアアレイ型半導体パッケージが配線基板にはんだ
実装されている半導体装置の実装構造において、前記集
積回路のフリップチップ実装部と前記エリアアレイ型半
導体パッケージのはんだ実装部とは、共に同じ封止樹脂
で樹脂封止されていることを特徴とする半導体装置の実
装構造。 - 【請求項２】 前記集積回路のフリップチップ実装部と
前記エリアアレイ型半導体パッケージのはんだ実装部と
の樹脂封止は、前記封止樹脂が連続していることを特徴
とする請求項１記載の半導体装置の実装構造。 - 【請求項３】 前記エリアアレイ型半導体装置パッケー
ジは、前記集積回路の面積とこの集積回路が実装される
基板の面積がほぼ等しいことを特徴とする請求項１又は
２記載の半導体装置の実装構造。 - 【請求項４】 集積回路がフリップチップ実装されてい
るエリアアレイ型半導体パッケージを配線基板にはんだ
実装する半導体装置の実装構造において、前記集積回路
のフリップチップ実装部と前記エリアアレイ型半導体パ
ッケージのはんだ実装部とを、共に同じ封止樹脂で樹脂
封止することを特徴とする半導体装置の実装構造の実装
方法。 - 【請求項５】 前記樹脂封止は、同一工程で行うことを
特徴とする請求項４記載の半導体装置の実装構造の実装
方法。 - 【請求項６】 前記樹脂封止は、前記集積回路および前
記エリアアレイ型半導体パッケージの一辺に沿って一筆
書きで樹脂を供給することによることを特徴とする請求
項４または５のいずれかに記載の半導体装置の実装構造
の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5494399A JP2000252325A (ja) | 1999-03-03 | 1999-03-03 | 半導体装置の実装構造およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5494399A JP2000252325A (ja) | 1999-03-03 | 1999-03-03 | 半導体装置の実装構造およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252325A true JP2000252325A (ja) | 2000-09-14 |
Family
ID=12984741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5494399A Pending JP2000252325A (ja) | 1999-03-03 | 1999-03-03 | 半導体装置の実装構造およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252325A (ja) |
-
1999
- 1999-03-03 JP JP5494399A patent/JP2000252325A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP4659262B2 (ja) | 電子部品の実装方法及びペースト材料 | |
| US7026188B2 (en) | Electronic device and method for manufacturing the same | |
| US8355262B2 (en) | Electronic component built-in substrate and method of manufacturing electronic component built-in substrate | |
| JP2004260138A (ja) | 半導体装置及びその製造方法 | |
| US6844052B2 (en) | Method for underfilling semiconductor components | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| KR19990082715A (ko) | 반도체장치 | |
| JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH10270477A (ja) | 半導体パッケージ製造方法 | |
| JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
| JP2003100810A (ja) | 半導体装置とその製造方法 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2000252325A (ja) | 半導体装置の実装構造およびその実装方法 | |
| JP2007142187A (ja) | 半導体装置 | |
| JPH11126852A (ja) | 半導体装置、その製造方法及び導電性ボールの実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2003224163A (ja) | フリップチップの実装構造 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP2000133680A (ja) | 面実装用接合部材 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 |