JP2000252237A - 半導体センサ - Google Patents
半導体センサInfo
- Publication number
- JP2000252237A JP2000252237A JP11049693A JP4969399A JP2000252237A JP 2000252237 A JP2000252237 A JP 2000252237A JP 11049693 A JP11049693 A JP 11049693A JP 4969399 A JP4969399 A JP 4969399A JP 2000252237 A JP2000252237 A JP 2000252237A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- semiconductor
- region
- semiconductor sensor
- scribe line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 本発明はセンサ素子がスクライブ線に可及的
に近接できるようにした半導体センサを提供する。 【解決手段】半導体基板１上にＰ領域でアイソレートさ
れたセンサ素子を一列に複数形成し、所定数のセンサ素
子を単位としてスクライブされて成る半導体センサにお
いて、スクライブ線４に隣接する部分のアイソレート用
Ｐ+領域５、６を他のアイソレート用Ｐ領域３Ａ、３
Ｂ、３Ｃよりも浅く形成する。
に近接できるようにした半導体センサを提供する。 【解決手段】半導体基板１上にＰ領域でアイソレートさ
れたセンサ素子を一列に複数形成し、所定数のセンサ素
子を単位としてスクライブされて成る半導体センサにお
いて、スクライブ線４に隣接する部分のアイソレート用
Ｐ+領域５、６を他のアイソレート用Ｐ領域３Ａ、３
Ｂ、３Ｃよりも浅く形成する。
Description
【０００１】
【発明の属する技術分野】本発明はセンサ素子を一列に
複数個有する半導体センサ及びこの半導体センサを複数
用いるセンサ装置に関するものである。
複数個有する半導体センサ及びこの半導体センサを複数
用いるセンサ装置に関するものである。
【０００２】
【従来の技術】イメージスキャナやＦＡＸ等の画像読み
取り装置のイメージセンサに用いられる半導体センサは
半導体基板上に不純物の拡散等により形成された受光用
のセンサ素子を複数有している。そして、個々のセンサ
素子は周囲に施されたウェル層でアイソレートされてい
る。
取り装置のイメージセンサに用いられる半導体センサは
半導体基板上に不純物の拡散等により形成された受光用
のセンサ素子を複数有している。そして、個々のセンサ
素子は周囲に施されたウェル層でアイソレートされてい
る。
【０００３】この半導体センサの製造においては、多数
のセンサ素子を一列に形成し、所定個数単位でスクライ
ブして複数の半導体センサチップを同時に造るようにし
ている。尚、スクライブは専用のカッタで行う。
のセンサ素子を一列に形成し、所定個数単位でスクライ
ブして複数の半導体センサチップを同時に造るようにし
ている。尚、スクライブは専用のカッタで行う。
【０００４】
【発明が解決しようとする課題】ところで、スクライブ
する部分では、スクライブの衝撃による素子への破損を
避けるため素子部分とその素子をアイソレートする部分
をスクライブ線から遠ざけるように充分な距離を取って
いる。
する部分では、スクライブの衝撃による素子への破損を
避けるため素子部分とその素子をアイソレートする部分
をスクライブ線から遠ざけるように充分な距離を取って
いる。
【０００５】そのため、深く且つ幅広のウェル層でアイ
ソレートしている半導体センサチップは端部からの距離
が長くなるので、ファクシミリ用の読み取りセンサのよ
うに複数の半導体センサチップをボード上に一列に並べ
て使用する場合は、半導体センサチップ間でのセンサ素
子間隔がチップ内部でのセンサ素子間隔よりも大きくな
って、検出した画像に違和感を生じていた。
ソレートしている半導体センサチップは端部からの距離
が長くなるので、ファクシミリ用の読み取りセンサのよ
うに複数の半導体センサチップをボード上に一列に並べ
て使用する場合は、半導体センサチップ間でのセンサ素
子間隔がチップ内部でのセンサ素子間隔よりも大きくな
って、検出した画像に違和感を生じていた。
【０００６】本発明はセンサ素子を有する複数の半導体
チップを可及的に近接配置できるようにした半導体セン
サを提供すること並びに、センサ素子間隔を密にしたセ
ンサ装置を提供することを目的とする。
チップを可及的に近接配置できるようにした半導体セン
サを提供すること並びに、センサ素子間隔を密にしたセ
ンサ装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、半導体基板上にＰ領域でアイソレートさ
れたセンサ素子を一列に複数形成し、所定数のセンサ素
子を単位としてスクライブされて成る半導体センサにお
いて、スクライブ線に隣接する部分のアイソレート用Ｐ
領域を他の部分のアイソレート用Ｐ領域よりも浅く形成
している。
め本発明では、半導体基板上にＰ領域でアイソレートさ
れたセンサ素子を一列に複数形成し、所定数のセンサ素
子を単位としてスクライブされて成る半導体センサにお
いて、スクライブ線に隣接する部分のアイソレート用Ｐ
領域を他の部分のアイソレート用Ｐ領域よりも浅く形成
している。
【０００８】浅く形成されたＰ領域は幅狭とすることが
できるので、その分、半導体チップの端部に位置するセ
ンサ素子をスクライブ線に近づけることができる。
できるので、その分、半導体チップの端部に位置するセ
ンサ素子をスクライブ線に近づけることができる。
【０００９】
【発明の実施の形態】本発明の第１の実施形態を図１、
図２に示す。図１はその平面図を示し、図２は図１の長
手方向に沿った断面を示している。図１、図２におい
て、１はＮ型の半導体基板であり、該基板１にＰ領域２
ａ、２ｂ、２ｃが形成されている。これらのＰ領域２
ａ、２ｂ、２ｃは基板１とのＰＮ接合でフォトダイオー
ド（センサ素子）を構成する。３Ａ、３Ｂ、３Ｃはフォ
トダイオード間に横方向に生じる寄生トランジスタの寄
生効果を下げるためのＰウェルである。４はスクライブ
線を示し、実際には幅が数１０μｍの溝を有している
が、図の簡略化のために省略している。
図２に示す。図１はその平面図を示し、図２は図１の長
手方向に沿った断面を示している。図１、図２におい
て、１はＮ型の半導体基板であり、該基板１にＰ領域２
ａ、２ｂ、２ｃが形成されている。これらのＰ領域２
ａ、２ｂ、２ｃは基板１とのＰＮ接合でフォトダイオー
ド（センサ素子）を構成する。３Ａ、３Ｂ、３Ｃはフォ
トダイオード間に横方向に生じる寄生トランジスタの寄
生効果を下げるためのＰウェルである。４はスクライブ
線を示し、実際には幅が数１０μｍの溝を有している
が、図の簡略化のために省略している。
【００１０】５、６はスクライブ線４に隣接するアイソ
レート用のＰ+領域であり、Ｐウェル３Ａ、３Ｂ、３Ｃ
に比べ浅く形成されている。この構造において、Ｐウェ
ルはＧ点においてグランドに接続され、Ｎ基板１は電源
電圧に接続（図示せず）され、光が当たることにより各
Ｐ領域に発生した電荷は図示しない配線により、それぞ
れ取り出されるようになっている。
レート用のＰ+領域であり、Ｐウェル３Ａ、３Ｂ、３Ｃ
に比べ浅く形成されている。この構造において、Ｐウェ
ルはＧ点においてグランドに接続され、Ｎ基板１は電源
電圧に接続（図示せず）され、光が当たることにより各
Ｐ領域に発生した電荷は図示しない配線により、それぞ
れ取り出されるようになっている。
【００１１】Ｐウェル３Ａ、３Ｂ、３ＣとＰ+領域５、
６は打ち込みや拡散等により基板１内に形成される。拡
散層を形成する場合には、深さに応じて幅も広くなる。
Ｐ+領域５、６は打ち込みにより浅く形成されているの
で、それらの各幅Ｗ1も比較的狭くなっている。尚、ス
クライブ線４とＰ+領域までの距離Ｗ2はスクライブ線４
で切断したときＰ+領域５、６やフォトダイオードを破
損しないように充分な寸法に設定されている。また、Ｗ
１＋Ｗ２をＰウェルで挟むセンサ素子間隔の半分以下に
しておけば、各チップを並べた時に各センサ素子の間隔
を一定にしやすくなる。
６は打ち込みや拡散等により基板１内に形成される。拡
散層を形成する場合には、深さに応じて幅も広くなる。
Ｐ+領域５、６は打ち込みにより浅く形成されているの
で、それらの各幅Ｗ1も比較的狭くなっている。尚、ス
クライブ線４とＰ+領域までの距離Ｗ2はスクライブ線４
で切断したときＰ+領域５、６やフォトダイオードを破
損しないように充分な寸法に設定されている。また、Ｗ
１＋Ｗ２をＰウェルで挟むセンサ素子間隔の半分以下に
しておけば、各チップを並べた時に各センサ素子の間隔
を一定にしやすくなる。
【００１２】Ｐ+領域５、６の寸法Ｗ1が小さいので、そ
の分、フォトダイオード部分をスクライブ線４に近づけ
ることができる。尚、図面はスクライブ線４を中心とし
た一部のみ示しているに過ぎず、実際には多数のフォト
ダイオードが形成された部分が左右に続く。
の分、フォトダイオード部分をスクライブ線４に近づけ
ることができる。尚、図面はスクライブ線４を中心とし
た一部のみ示しているに過ぎず、実際には多数のフォト
ダイオードが形成された部分が左右に続く。
【００１３】スクライブ線４で切断されて形成される半
導体センサチップ１１、１２は印刷配線ボード（図示せ
ず）上に一列に配列実装された後、透光性の樹脂等で封
止され、センサ素子の上方に集光用レンズ等を取り付け
てセンサ装置になる。尚、印刷配線ボードとして、ＩＣ
パッケージのアイランド部を用いれば、センサＩＣとし
て構成することができる。
導体センサチップ１１、１２は印刷配線ボード（図示せ
ず）上に一列に配列実装された後、透光性の樹脂等で封
止され、センサ素子の上方に集光用レンズ等を取り付け
てセンサ装置になる。尚、印刷配線ボードとして、ＩＣ
パッケージのアイランド部を用いれば、センサＩＣとし
て構成することができる。
【００１４】この場合、隣接する２つのチップの一方の
端部に存するフォトダイオードと他方のチップの端部に
存するフォトダイオード間の間隔は従来の場合に比し短
くなる。従って、チップ間のフォトダイオード間隔を密
にする場合でも、チップ端部間のフォトダイオードをチ
ップ内のフォトダイオードの間隔と略同一にすることが
可能となり、検出画像の部分的な違和感は解消される。
端部に存するフォトダイオードと他方のチップの端部に
存するフォトダイオード間の間隔は従来の場合に比し短
くなる。従って、チップ間のフォトダイオード間隔を密
にする場合でも、チップ端部間のフォトダイオードをチ
ップ内のフォトダイオードの間隔と略同一にすることが
可能となり、検出画像の部分的な違和感は解消される。
【００１５】上記において、半導体センサチップ１１、
１２の端部に位置するアイソレート用領域を不純物濃度
の高いＰ+領域５、６の代わりに不純物濃度がＰ+よりも
低いＰ領域としてもよい。ただし、Ｐ+領域５、６もグ
ランドに結合されるが、濃度が高いと、抵抗値が低くな
るので、その分、安定してグランド電位を供給できるよ
うになり、アイソレート効果が高くなる。尚、図１、図
２においてＰウェル上のＧ点をグランドに接続していの
で、Ｐ+領域５はＰウェルとの交錯部１４を介してＰウ
ェルと結合し、Ｇ点でグランドに結合される。交錯部１
４を直接グランドに接続してもよい。また、Ｐウェル部
の表面にＰウェル部の形状に沿ってＰ+領域を形成すれ
ば、Ｐウェルの抵抗値を下げることができる。
１２の端部に位置するアイソレート用領域を不純物濃度
の高いＰ+領域５、６の代わりに不純物濃度がＰ+よりも
低いＰ領域としてもよい。ただし、Ｐ+領域５、６もグ
ランドに結合されるが、濃度が高いと、抵抗値が低くな
るので、その分、安定してグランド電位を供給できるよ
うになり、アイソレート効果が高くなる。尚、図１、図
２においてＰウェル上のＧ点をグランドに接続していの
で、Ｐ+領域５はＰウェルとの交錯部１４を介してＰウ
ェルと結合し、Ｇ点でグランドに結合される。交錯部１
４を直接グランドに接続してもよい。また、Ｐウェル部
の表面にＰウェル部の形状に沿ってＰ+領域を形成すれ
ば、Ｐウェルの抵抗値を下げることができる。
【００１６】図３は本発明の第２の実施形態を示し、フ
ォトダイオードの代わりに、ＮＰＮ型のフォトトランジ
スタでセンサ素子を形成した場合の断面構成を示してい
る。この実施形態が図２と相違する点は図１のＰ領域２
ａ、２ｂ、２ｃ内にＮ領域１０ａ、１０ｂ、１０ｃが形
成されており、各Ｎ領域から電流が取り出せる点であ
り、その他の構成は図２と同じである。
ォトダイオードの代わりに、ＮＰＮ型のフォトトランジ
スタでセンサ素子を形成した場合の断面構成を示してい
る。この実施形態が図２と相違する点は図１のＰ領域２
ａ、２ｂ、２ｃ内にＮ領域１０ａ、１０ｂ、１０ｃが形
成されており、各Ｎ領域から電流が取り出せる点であ
り、その他の構成は図２と同じである。
【００１７】
【発明の効果】以上説明したように本発明によれば、ス
クライブ線で切断されて形成される半導体センサチップ
が印刷配線ボード上に一列に配列実装されたとき、隣接
する２つのチップの一方のチップの端部に存するセンサ
素子と他方のチップの端部に存するセンサ素子間の間隔
は可及的に短くできる。従って、チップを密に形成した
場合でも、チップ間のセンサ素子間隔はチップ内のセン
サ素子の間隔と略同一にすることが可能となり、検出し
た画像の部分的な違和感は解消される。逆に言えば、こ
のセンサ装置を用いた画像読み取り装置は各受光素子の
間隔を短くして解像度の高い画像読み取り装置を容易に
構成できるようになる。
クライブ線で切断されて形成される半導体センサチップ
が印刷配線ボード上に一列に配列実装されたとき、隣接
する２つのチップの一方のチップの端部に存するセンサ
素子と他方のチップの端部に存するセンサ素子間の間隔
は可及的に短くできる。従って、チップを密に形成した
場合でも、チップ間のセンサ素子間隔はチップ内のセン
サ素子の間隔と略同一にすることが可能となり、検出し
た画像の部分的な違和感は解消される。逆に言えば、こ
のセンサ装置を用いた画像読み取り装置は各受光素子の
間隔を短くして解像度の高い画像読み取り装置を容易に
構成できるようになる。
【図１】本発明の第１実施形態に係る半導体センサを平
面的に示す図
面的に示す図
【図２】それを長手方向に沿って断面した場合の構造図
【図３】本発明の第２実施形態に係る半導体センサを長
手方向に沿って断面した場合の構造図
手方向に沿って断面した場合の構造図
１ 半導体基板 ２ａ、２ｂ、２ｃ Ｐ領域 ３ａ、２ｂ、３ｃ Ｐウェル ４ スクライブ線 ５、６ Ｐ+領域 １１、１２ 半導体センサチップ
Claims (4)
- 【請求項１】半導体基板上にＰ領域でアイソレートされ
たセンサ素子を一列に複数形成し、所定数のセンサ素子
を単位としてスクライブされて成る半導体センサにおい
て、 スクライブ線に隣接する部分のアイソレート用Ｐ領域を
他の部分のアイソレート用Ｐ領域よりも浅く形成したこ
とを特徴とする半導体センサ。 - 【請求項２】前記浅く形成されたＰ領域はＰ+領域であ
ることを特徴とする請求項１に記載の半導体センサ。 - 【請求項３】前記他の部分のアイソレート用Ｐ領域はＰ
ウェルであることを特徴とする請求項１に記載の半導体
センサ。 - 【請求項４】請求項１〜請求項３のいずれかに記載の半
導体センサがボード上に一列に配列されて成るセンサ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11049693A JP2000252237A (ja) | 1999-02-26 | 1999-02-26 | 半導体センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11049693A JP2000252237A (ja) | 1999-02-26 | 1999-02-26 | 半導体センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252237A true JP2000252237A (ja) | 2000-09-14 |
Family
ID=12838274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11049693A Pending JP2000252237A (ja) | 1999-02-26 | 1999-02-26 | 半導体センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319697A (ja) * | 2001-04-23 | 2002-10-31 | Seiko Instruments Inc | 光センサ及びその検査方法 |
-
1999
- 1999-02-26 JP JP11049693A patent/JP2000252237A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319697A (ja) * | 2001-04-23 | 2002-10-31 | Seiko Instruments Inc | 光センサ及びその検査方法 |
| JP4527311B2 (ja) * | 2001-04-23 | 2010-08-18 | セイコーインスツル株式会社 | 光センサ及びその検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11307753A (ja) | Ｃｍｏｓ型固体撮像装置 | |
| JP3413078B2 (ja) | 光電変換装置と密着型イメージセンサ | |
| JP2008538159A (ja) | Ｘ線撮像装置内で直接変換されるｘ線の作用を最小化する方法 | |
| EP0779661A3 (en) | High-resolution light-sensing and light-emitting diode array and fabrication method thereof | |
| JP2010278045A (ja) | 光半導体装置 | |
| US7671392B2 (en) | Photoreceiver cell with color separation | |
| JPS6329425B2 (ja) | ||
| JPH0482267A (ja) | 半導体イメージセンサ装置 | |
| US20230350028A1 (en) | Sensor device | |
| US6806522B2 (en) | CMOS image sensor and manufacturing method for the same | |
| KR100449874B1 (ko) | 반도체집적회로장치 | |
| JP2000252237A (ja) | 半導体センサ | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JP2002314116A (ja) | Ｐｉｎ構造のラテラル型半導体受光素子 | |
| JPH01117375A (ja) | 半導体装置 | |
| US20050062085A1 (en) | Active pixel having reduced dark current in a CMOS image sensor | |
| JPH05129572A (ja) | 固体撮像装置 | |
| JP4194841B2 (ja) | 半導体装置配置 | |
| US6753541B1 (en) | Method and apparatus for making and using a beacon fiducial for an integrated circuit | |
| JP3857387B2 (ja) | 半導体放射線検出装置の製造方法 | |
| JP2000277718A (ja) | 半導体集積回路装置 | |
| JPH02194558A (ja) | 半導体装置およびその製法 | |
| US6373572B1 (en) | Method and apparatus for making and using an improved fiducial for an intergrated circuit | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JP2853158B2 (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |