JP2000250846A - シーケンス処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 コマンド処理シーケンスの実行中におけるＣ
ＰＵの負荷を軽減することにより、データを高速に転送
することを可能にするシーケンス処理装置を提供する。 【解決手段】 ＣＰＵ２５に接続されたシーケンス処理
装置１は、バス１２からパケットを受け取るリンクコア
回路１４と、リンクコア回路１４からパケットを受け取
り、パケットの内容に応じて制御信号を出力するパケッ
トフィルタ回路１５と、パケットフィルタ回路１５から
の制御信号に応答して、コマンド処理シーケンスの実行
を制御するシーケンス制御回路２１と、シーケンス制御
回路２１の制御下で、リンクコア回路１４からのパケッ
トをコマンド受信バッファ２２に出力するパケット処理
回路２０とを備えている。ＣＰＵ２５は、コマンド受信
バッファ２２に格納されたパケットに基づいてコマンド
を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シーケンス処理装
置に関し、特に、ＩＥＥＥ１３９４方式のインタフェー
スを用いてデータを転送するためのシーケンスを処理す
るシーケンス処理装置に関する。

【０００２】

【従来の技術】従来、コンピュータどの電子機器とハー
ドディスク装置などの記録装置との間でデータを転送す
るための方式としては、ＳＣＳＩ方式が採用されてき
た。

【０００３】最近、ハードディスク装置のデータ転送速
度の向上や巨大磁気抵抗効果を利用したヘッドの実用化
が近づくにつれて、記録密度の向上とともにデータ転送
速度の向上が続けられている。また、マイクロプロセッ
サの性能の向上も著しい。

【０００４】このような状況下で、ＳＣＳＩ方式より速
くデータを転送することが可能なインタフェースの開発
が求められている。

【０００５】ＡＶ機器とコンピュータなどの電子機器と
を接続するインタフェースとして、ＩＥＥＥ１３９４方
式のインタフェースが次世代インタフェースとして注目
されている。これは、ＩＥＥＥ１３９４方式のインタフ
ェースがアシンクロナス（Ａｓｙｎｃｒｏｎｏｕｓ）通
信とアイソクロナス（Ｉｓｏｃｈｒｏｎｏｕｓ）通信と
を定義しているからである。

【０００６】アシンクロナス通信は、記録媒体から読み
出されたデータをコンピュータに転送する場合のように
リアルタイム性が要求されず、信頼性をより要求される
通信に用いられる。アイソクロナス通信は、動画などの
ＡＶデータを転送する場合のように信頼性以上にリアル
タイム性を要求される通信に用いられる。

【０００７】例えば、ＩＥＥＥ１３９４方式のインタフ
ェースを用いて、コンピュータから出力されたデータを
ＤＶＤ−ＲＡＭドライブ装置に格納したり、ＤＶＤ−Ｒ
ＡＭドライブ装置に記録されたデータをコンピュータが
読み出したりする場合には、アシンクロナス通信が用い
られる。

【０００８】ＩＥＥＥ１３９４方式のアシンクロナス通
信をする場合のイニシエータ（例えば、コンピュータ）
とターゲット（例えば、周辺装置）との間のプロトコル
として、ＳＢＰ−２（Ｓｅｒｉａｌ Ｂｕｓ Ｐｒｏｔ
ｏｃｏｌ）が知られている。ＳＢＰ−２は、現在、ＡＮ
ＳＩにて審議が継続されている状態である。

【０００９】以下、図８および図９を参照して、ＳＢＰ
−２に従って、イニシエータ（例えば、ホストＰＣ）が
ターゲット（例えば、光ディスク装置）に記録されたデ
ータを読み出す場合におけるコマンド処理シーケンスを
説明する。

【００１０】なお、ＳＢＰ−２においては、ＲＥＡＤ、
ＷＲＩＴＥなどのコマンド系のコマンドと、ＬＯＧＩ
Ｎ、ＱＵＥＲＹ ＬＯＧＩＮ、ＡＢＯＲＴ ＴＡＳＫ、
ＡＢＯＲＴ ＴＡＳＫ ＳＥＴなどのマネージメント系
（タスク管理系）のコマンドとの２種類のコマンドが用
意されている。

【００１１】図８は、マネージメント系のＬＯＧＩＮコ
マンドを実行するためのコマンド処理シーケンスを示
す。

【００１２】（１）イニシエータは、ＱＲＲＱ（Ｑｕａ
ｄｌｅｔ Ｒｅａｄ Ｒｅｑｕｅｓｔ）パケットを発行
することにより、ターゲットのコンフィグレーションＲ
ＯＭに格納されているＭＡＮＡＧＥＭＥＮＴ＿ＡＧＥＮ
Ｔレジスタのアドレスの取得を要求する。

【００１３】（２）ターゲットは、イニシエータからの
ＱＲＲＱパケットに応答して、ＱＲＲＳ（Ｑｕａｄｌｅ
ｔ Ｒｅａｄ Ｒｅｓｐｏｎｓｅ）パケットをイニシエ
ータに返す。

【００１４】（３）イニシエータは、ＢＷＲＱ（Ｂｌｏ
ｃｋ Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ）パケットを発行す
ることにより、ＯＲＢ（Ｏｐｅｒａｔｉｏｎ Ｒｅｑｕ
ｅｓｔ Ｂｌｏｃｋｓ）のアドレスをＭＡＮＡＧＥＭＥ
ＮＴ＿ＡＧＥＮＴレジスタに書き込む。なお、ＯＲＢ
は、イニシエータにおいて予め用意されており、ＭＡＮ
ＡＧＥＭＥＮＴ＿ＡＧＥＮＴレジスタは、ターゲットの
ＣＳＲ（ＣｏｎｔｒｏｌＳｔａｔｕｓ Ｒｅｓｉｓｔｅ
ｒ）空間に定義されている。

【００１５】（４）ターゲットは、イニシエータからの
ＢＷＲＱパケットに応答して、ＷＲＳ（Ｗｒｉｔｅ Ｒ
ｅｓｐｏｎｓｅ）パケットをイニシエータに返す。

【００１６】（５）ターゲットは、ＢＲＲＱ（Ｂｌｏｃ
ｋ Ｒｅａｄ Ｒｅｑｕｅｓｔ）パケットを発行するこ
とにより、ＭＡＮＡＧＥＭＥＮＴ＿ＡＧＥＮＴレジスタ
に格納されたアドレスに位置するＯＲＢをイニシエータ
からターゲットに送信することを要求する。

【００１７】（６）イニシエータは、ターゲットからの
ＢＲＲＱパケットに応答して、ＢＲＲＳ（Ｂｌｏｃｋ
Ｒｅａｄ Ｒｅｓｐｏｎｓｅ）パケットをターゲットに
返す。ＢＲＲＳパケットのデータフィールドには、ＯＲ
Ｂが格納されている。このようにして、ＯＲＢがイニシ
エータからターゲットに送信される。

【００１８】（７）ターゲットは、イニシエータからＯ
ＲＢを受信し、受信されたＯＲＢの内容を解析する。

【００１９】（８）受信されたＯＲＢがＬＯＧＩＮコマ
ンドを表す場合には、ターゲットは、そのＬＯＧＩＮコ
マンドを実行する。

【００２０】（９）ＬＯＧＩＮコマンドの実行が終了し
た後、ターゲットは、ＬＯＧＩＮコマンドの実行結果を
示すステータス情報を作成する。

【００２１】（１０）ターゲットは、ＢＷＲＱパケット
を発行することにより、ステータス情報をイニシエータ
に送信する。ステータス情報は、ＯＲＢによって指定さ
れる所定のアドレス（イニシエータのＳｔａｔｕｓ＿Ｆ
ＩＦＯアドレス）に格納される。

【００２２】（１１）イニシエータは、ターゲットから
のＢＷＲＱパケットに応答して、ＷＲＳパケットをター
ゲットに返す。

【００２３】（１２）ターゲットは、イニシエータから
のＷＲＳパケットのｒＣｏｄｅがｒｅｓｐ＿ｃｏｍｐｌ
ｅｔｅであるか否かを判定する。イニシエータからのＷ
ＲＳパケットのｒＣｏｄｅがｒｅｓｐ＿ｃｏｍｐｌｅｔ
ｅである場合には、ＬＯＧＩＮコマンドに関する一連の
コマンド処理シーケンスが完了する。

【００２４】なお、図８には示されていないが、ターゲ
ットは、イニシエータからのパケットを受信すると、Ａ
ｃｋ Ｐａｃｋｅｔ（Ａｃｋｎｏｗｌｅｄｇｅ Ｐａｃ
ｋｅｔ）をイニシエータに返す。同様に、イニシエータ
は、ターゲットからのパケットを受信すると、Ａｃｋ
Ｐａｃｋｅｔをターゲットに返す。

【００２５】図９は、コマンド系のＲＥＡＤコマンドを
実行するためのコマンド処理シーケンスを示す。図９に
示されるコマンド処理シーケンスは、図８に示されるコ
マンド処理シーケンスが実行された後に実行される。

【００２６】（１３）イニシエータは、ＲＥＡＤコマン
ドを表すＯＲＢを作成する。ＲＥＡＤコマンドを表すＯ
ＲＢは、データ数、最大パケット長、転送方向、転送方
法などＲＥＡＤコマンドを実行するために必要な情報を
定義する。

【００２７】（１４）イニシエータは、ＱＷＲＱパケッ
トを発行することにより、ターゲットのＡＧＥＮＴ＿Ｒ
ＥＳＥＴレジスタをリセットする。なお、ＡＧＥＮＴ＿
ＲＥＳＥＴレジスタは、ターゲットのＣＳＲ空間に定義
されている。

【００２８】（１５）ターゲットは、イニシエータから
のＱＷＲＱパケットに応答して、ＷＲＳパケットをイニ
シエータに返す。

【００２９】（１６）イニシエータは、ＢＷＲＱパケッ
トを発行することにより、ＯＲＢのアドレスをＯＲＢ＿
ＰＯＩＮＴＥＲレジスタに書き込む。なお、ＯＲＢ＿Ｐ
ＯＩＮＴＥＲレジスタは、ターゲットのＣＳＲ空間に定
義されている。

【００３０】（１７）ターゲットは、イニシエータから
のＢＷＲＱパケットに応答して、ＷＲＳパケットをイニ
シエータに返す。

【００３１】（１８）ターゲットは、ＢＲＲＱパケット
を発行することにより、ＯＲＢ＿ＰＯＩＮＴＥＲレジス
タに格納されたアドレスに位置するＯＲＢをイニシエー
タからターゲットに送信することを要求する。

【００３２】（１９）イニシエータは、ターゲットから
のＢＲＲＱパケットに応答して、ＢＲＲＳパケットをタ
ーゲットに返す。ＢＲＲＳパケットのデータフィールド
には、ＯＲＢが格納されている。このようにして、ＯＲ
Ｂがイニシエータからターゲットに送信される。

【００３３】（２０）ターゲットは、イニシエータから
ＯＲＢを受信し、受信されたＯＲＢの内容を解析する。

【００３４】（２１）受信されたＯＲＢがＲＥＡＤコマ
ンドを表す場合には、ターゲットは、そのＲＥＡＤコマ
ンドを実行する。ＲＥＡＤコマンドの実行により、以下
の（２２）および（２３）が繰り返される。これは、転
送すべきデータのサイズが大きい場合には、そのデータ
を複数のパケットに分割して転送するためである。転送
すべきデータは、ターゲットによって用意される。

【００３５】（２２）ターゲットは、ＢＷＲＱパケット
を発行することにより、ＯＲＢによって指定されるアド
レスにデータを格納する。

【００３６】（２３）イニシエータは、ターゲットから
のＢＷＲＱパケットに応答して、ＷＲＳパケットをター
ゲットに返す。

【００３７】（２２）および（２３）は１つのトランザ
クションを構成する。１つのトランザクションが正常に
終了したことが確認された後に、次のトランザクション
が実行される。このようにして、データ転送処理シーケ
ンスが進むことになる。

【００３８】（２４）データ転送処理シーケンスが正常
に終了した後、ターゲットは、ＲＥＡＤコマンドの実行
結果を示すステータス情報を作成する。

【００３９】（２５）ターゲットは、ＢＷＲＱパケット
を発行することにより、ステータス情報をイニシエータ
に送信する。ステータス情報は、ＯＲＢによって指定さ
れる所定のアドレスに格納される。

【００４０】（２６）イニシエータは、ターゲットから
のＢＷＲＱパケットに応答して、ＷＲＳパケットをター
ゲットに返す。

【００４１】（２７）ターゲットは、イニシエータから
のＷＲＳパケットのｒＣｏｄｅがｒｅｓｐ＿ｃｏｍｐｌ
ｅｔｅであるか否かを判定する。イニシエータからのＷ
ＲＳパケットのｒＣｏｄｅがｒｅｓｐ＿ｃｏｍｐｌｅｔ
ｅである場合には、ＲＥＡＤコマンドに関する一連のコ
マンド処理シーケンスが完了する。

【００４２】なお、図９には示されていないが、ターゲ
ットは、イニシエータからのパケットを受信すると、Ａ
ｃｋ Ｐａｃｋｅｔをイニシエータに返す。同様に、イ
ニシエータは、ターゲットからのパケットを受信する
と、Ａｃｋ Ｐａｃｋｅｔをターゲットに返す。

【００４３】例えば、イニシエータまたはターゲットが
パケットの受信に成功した場合には、イニシエータまた
はターゲットは、パケットの受信に成功したことを示
す”Ａｃｋ＿ｃｏｍｐｌｅｔｅ”という値を有するＡｃ
ｋ Ｐａｃｋｅｔを返す。イニシエータまたはターゲッ
トがパケットを受信することができない状態である場合
には、イニシエータまたはターゲットは、パケットを受
信することができない状態であることを示す”Ａｃｋ＿
ｂｕｓｙ”という値を有するＡｃｋ Ｐａｃｋｅｔを返
す。

【００４４】データ転送処理シーケンスにおいて、ター
ゲットからのＢＷＲＱパケットに対してイニシエータ
が”Ａｃｋ＿ｂｕｓｙ”という値を有するＡｃｋ Ｐａ
ｃｋｅｔをターゲットに返した場合には、ターゲットは
ＢＷＲＱパケットをイニシエータに再送信する。

【００４５】図１０は、ＳＢＰ−２に従ったコマンド処
理シーケンスを実行する従来のシーケンス処理装置１１
０の構成を示す。

【００４６】シーケンス処理装置１１０は、１３９４バ
ス１１２に接続される物理層コントローラ（ＰＨＹ）１
００と、１３９４バス１１２からのパケットを物理層コ
ントローラ１００を介して受け取り、パケットを物理層
コントローラ１００を介して１３９４バス１１２に出力
するリンク層コントローラ１０１とを含む。

【００４７】リンク層コントローラ１０１には、ＣＰＵ
１０２、ＤＭＡコントローラ１０３およびメモリ１０４
が接続されている。

【００４８】物理層コントローラ１００は、バスの初期
化、アービトレーション、バイアス電圧の制御等の機能
を有している。

【００４９】リンク層コントローラ１０１は、リンクコ
ア回路１０１ａと、送信用ＦＩＦＯ１０１ｂ−１と、受
信用ＦＩＦＯ１０１ｂ−２と、コントロールステータス
レジスタ（ＣＳＲ）１０１ｃと、インタフェース部１０
１ｄとを含む。

【００５０】リンクコア回路１０１ａは、誤り検出符号
の作成／検出、パケットへの符号の付加、物理層コント
ローラ１００へのパケット送信、Ａｃｋ Ｐａｃｋｅｔ
のコード検出およびリトライ等の機能を有している。送
信用ＦＩＦＯ１０１ｂ−１および受信用ＦＩＦＯ１０１
ｂ−２のサイズは、最大転送パケットサイズに等しい。

【００５１】１３９４バス１１２からパケットが受信さ
れると、そのパケットは受信用ＦＩＦＯ１０１ｂ−２に
格納される。そのパケットに対するすべての処理は、Ｃ
ＰＵ１０２の制御下で行われる。ＣＰＵ１０２は、イン
タフェース部１０１ｄを介してＣＳＲ１０１ｃからデー
タを読み出し、または、ＣＳＲ１０１ｃにデータを書き
込むことにより、リンク層コントローラ１０１の動作を
制御する。

【００５２】このようにして、パケットが受信用ＦＩＦ
Ｏ１０１ｂ−２に格納されると、そのパケットに関連す
るコマンド処理シーケンスがＣＰＵ１０２によって実行
される。

【００５３】なお、図８および図９を参照して説明した
コンフィグレーションＲＯＭ、ＭＡＮＡＧＥＭＥＮＴ＿
ＡＧＥＮＴレジスタ、ＡＧＥＮＴ＿ＲＥＳＥＴレジス
タ、ＯＲＢ＿ＰＯＩＮＴＥＲレジスタは、図１０には示
されていないが、いずれも、ＣＰＵ１０２内に設けられ
ている。

【００５４】

【発明が解決しようとする課題】しかしながら、従来の
シーケンス処理装置１１０では、ＣＰＵ１０２がリンク
層コントローラ１０１を制御することにより、ＣＰＵ１
０２がコマンド処理シーケンスやデータ転送処理シーケ
ンスの実行を制御する必要がある。このことは、ＣＰＵ
１０２の負荷を増大させる。特に、ＤＶＤ−ＲＯＭ／Ｒ
ＡＭなどの記録装置によって取り扱われる大量のデータ
を転送する必要がある場合には、ＣＰＵ１０２の負荷が
飛躍的に増大する。その結果、ＣＰＵ１０２によって実
行されるファームウェアのオーバーヘッドが増大し、Ｉ
ＥＥＥ１３９４方式を採用することにより本来実現され
るべき高速シリアルバスインタフェースとしての高い転
送レートを実現することが非常に困難になる。また、Ｃ
ＰＵ１０２が制御すべき処理が増大するほどＣＰＵ１０
２のＲＯＭ容量も大きくなるため、そのようなＣＰＵを
含む装置を他のシステムに組み込みことは不都合を生じ
させやすい。

【００５５】本発明は、上記課題を解決するためになさ
れたものであり、コマンド処理シーケンスの実行中にお
けるＣＰＵの負荷を軽減することにより、データを高速
に転送することを可能にするシーケンス処理装置を提供
することを目的とする。

【００５６】

【課題を解決するための手段】本発明のシーケンス処理
装置は、ＣＰＵに接続されたシーケンス処理装置であっ
て、バスからパケットを受け取るリンクコア回路と、前
記リンクコア回路から前記パケットを受け取り、前記パ
ケットの内容に応じて制御信号を出力するパケットフィ
ルタ回路と、前記パケットフィルタ回路からの制御信号
に応答して、コマンド処理シーケンスの実行を制御する
シーケンス制御回路と、前記シーケンス制御回路の制御
下で、前記リンクコア回路からの前記パケットをコマン
ド受信バッファに出力するパケット処理回路とを備え、
前記ＣＰＵは、前記コマンド受信バッファに格納された
前記パケットに基づいてコマンドを実行する。これによ
り、上記目的が達成される。

【００５７】前記シーケンス制御回路は、前記コマンド
処理シーケンスが実行されている間、前記コマンド処理
シーケンスに関連しないパケットを前記バスから受け取
ることを禁止するように前記リンクコア回路を制御して
もよい。

【００５８】前記シーケンス処理装置は、前記パケット
フィルタ回路からの制御信号に応答して、データ転送処
理シーケンスの実行を制御するデータ転送制御回路をさ
らに備えていてもよい。

【００５９】前記シーケンス制御回路は、前記データ転
送処理シーケンスが実行されている間、前記バスから任
意のパケットを受け取るように前記リンクコア回路を制
御してもよい。

【００６０】前記データ転送処理シーケンスが実行され
ている間に前記リンクコア回路が前記バスからパケット
を受け取った場合には、前記データ転送制御回路は、前
記データ転送処理シーケンスの実行を一時中断し、前記
シーケンス制御回路は、前記受け取ったパケットに基づ
く新たなコマンド処理シーケンスの実行を開始してもよ
い。

【００６１】前記シーケンス制御回路は、前記新たなコ
マンド処理シーケンスが実行されている間、前記新たな
コマンド処理シーケンスに関連しないパケットを前記バ
スから受け取ることを禁止するように前記リンクコア回
路を制御してもよい。

【００６２】前記シーケンス処理装置は、複数のコマン
ド受信バッファを有しており、前記パケット処理回路
は、前記リンクコアからの前記パケットを前記複数のコ
マンド受信バッファに選択的に出力してもよい。

【００６３】前記シーケンス処理装置は、前記コマンド
処理シーケンスの実行結果を示すステータス情報を格納
するステータス送信バッファをさらに有しており、前記
ＣＰＵは、前記コマンド処理シーケンスが終了する前に
前記ステータス情報を作成し、前記ステータス情報を前
記ステータス送信バッファに格納してもよい。

【００６４】以下、作用を説明する。

【００６５】請求項１に係る発明によれば、コマンド受
信バッファに格納されたパケット（コマンド）は、ＣＰ
Ｕによって実行される。しかし、コマンド処理シーケン
スの実行はシーケンス制御回路によって制御されるた
め、ＣＰＵがコマンド処理シーケンスの実行に関与する
ことはない。これにより、コマンド処理シーケンスの実
行中におけるＣＰＵの負荷を軽減することが可能にな
る。

【００６６】請求項２に係る発明によれば、コマンド処
理シーケンスが実行されている間、そのコマンド処理シ
ーケンスに関連しないパケットをバスから受け取ること
が禁止される。これにより、コマンド処理シーケンスが
いったん開始されると、そのコマンド処理シーケンスの
実行が途中で中断されることがない。コマンド処理シー
ケンスの実行の途中で他のコマンド処理シーケンスに分
岐するなどの余分な制御をする必要がないため、コマン
ド処理シーケンスの制御が容易になる。その結果、シー
ケンス処理装置の構成を簡素化することが可能になる。

【００６７】請求項３に係る発明によれば、データ転送
処理シーケンスの実行はデータ転送制御回路によって制
御されるため、ＣＰＵがデータ転送処理シーケンスの実
行に関与することはない。これにより、データ転送処理
シーケンスの実行中におけるＣＰＵの負荷を軽減するこ
とが可能になる。

【００６８】請求項４に係る発明によれば、データ転送
処理シーケンスが実行されている間、任意のパケットを
バスから受け取ることが許容される。これにより、デー
タ転送処理シーケンスによって長時間バスが占有される
ことを防止することができる。

【００６９】請求項５に係る発明によれば、データ転送
処理シーケンスが実行されている間にバスからパケット
を受け取った場合には、データ転送処理シーケンスの実
行が一時中断され、受け取ったパケットに基づく新たな
コマンド処理シーケンスの実行が開始される。これによ
り、データ転送処理シーケンスの実行中に、新たなコマ
ンド処理シーケンスを優先的に実行することが可能にな
る。

【００７０】請求項６に係る発明によれば、新たなコマ
ンド処理シーケンスが実行されている間、その新たなコ
マンド処理シーケンスに関連しないパケットをバスから
受け取ることが禁止される。これにより、コマンド処理
シーケンスの制御が容易になる。その結果、シーケンス
処理装置の構成を簡素化することが可能になる。

【００７１】請求項７に係る発明によれば、複数のコマ
ンド受信バッファが設けられており、受信されたパケッ
トは複数のコマンド受信バッファに選択的に出力され
る。これにより、コマンド処理シーケンスの実行中に、
新たなコマンド処理シーケンスを優先的に実行すること
が可能になる。

【００７２】請求項８に係る発明によれば、ＣＰＵは、
コマンド処理シーケンスが終了する前にステータス情報
を予め作成しておくことができる。これは、ＣＰＵがコ
マンド処理シーケンスの実行に関与していないからであ
る。これにより、コマンド処理シーケンスの終了後すぐ
にステータス情報をバスに出力することが可能になる。

【００７３】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。なお、ここで示す実施の形態
はあくまでも一例であり、かならずしもこの実施の形態
に限定されるものではない。

【００７４】（実施の形態１）図１は、本発明の実施の
形態１のシーケンス処理装置１の構成を示す。シーケン
ス処理装置１は、図８および図９に示されるターゲット
として機能する。

【００７５】シーケンス処理装置１は、ＩＥＥＥ１３９
４シリアルバス１２（以下、バス１２という）を介して
ホストコンピュータ１０（以下、イニシエータ１０とい
う）に接続されている。また、シーケンス処理装置１
は、ＣＰＵ２５に接続されており、ＤＭＡバス２９を介
して光ディスクコントローラ３０に接続されている。

【００７６】リンクコア回路１４は、バス１２からのパ
ケットを物理層コントローラ１３を介して受信する。リ
ンクコア回路１４は、受信したパケットに対して誤り検
出符号の作成／検出、パケットへの符号の付加、コード
の検出（例えば、Ａｃｋ Ｐａｃｋｅｔのコードの検
出）などを行う。また、リンクコア回路１４は、物理層
コントローラ１３を介してパケットをバス１２に出力す
る。さらに、リンクコア回路１４は、パケットの転送が
失敗した場合にそのパケットの転送を再度試みるリトラ
イ機能を有している。

【００７７】物理層コントローラ１３は、バス１２の初
期化、アービトレーション、バイアス電圧の制御等の機
能を有している。

【００７８】パケットフィルタ回路１５は、リンクコア
回路１４からパケットを受け取り、そのパケットのヘッ
ダフィールドの内容を解析する。パケットフィルタ回路
１５は、その解析結果に応じて、そのパケットをパケッ
ト受信バッファ１８に格納するか、送受信バッファ１６
に格納するかを選択する。また、パケットフィルタ回路
１５は、その解析結果に応じて、パケット処理回路２０
またはシーケンス制御回路２１に制御信号を出力する。

【００７９】パケット受信バッファ１８には、コマンド
処理シーケンスおよびデータ転送処理シーケンスなどの
プロトコル処理に関係がないパケットが格納される。

【００８０】シーケンス制御回路２１は、パケットフィ
ルタ回路１５からの制御信号に応答して、コマンド処理
シーケンスの実行を制御する。シーケンス制御回路２１
は、ＭＡＮＡＧＥＭＥＮＴ＿ＡＧＥＮＴ２１ａ、ＡＧＥ
ＮＴ＿ＲＥＳＥＴレジスタ２１ｂ、ＯＲＢ＿ＰＯＩＮＴ
ＥＲ２１ｃ等のＳＢＰ−２コマンド処理シーケンスに必
要なＡＧＥＮＴ＿ＲＥＳＩＳＴＥＲを含む。

【００８１】パケット処理回路２０は、シーケンス制御
回路２１の制御の下で動作し、リンクコア回路１４によ
って受信されたパケットをコマンドとしてコマンド受信
バッファ２２に格納する。コマンド受信バッファ２２に
格納されたコマンドは、ＣＰＵ２５の制御によってレジ
スタ２４に転送される。これにより、コマンドがＣＰＵ
２５から読み出し可能な状態となる。

【００８２】ＣＰＵ２５は、レジスタ２４から読み出さ
れたコマンドを実行する。例えば、レジスタ２４から読
み出されたコマンドがＬＯＧＩＮコマンドである場合に
は、ＣＰＵ２５は、ＬＯＧＩＮ処理を実行する。

【００８３】このように、シーケンス処理装置１によれ
ば、コマンド受信バッファ２２に格納されたパケット
（コマンド）は、ＣＰＵ２５によって実行される。しか
し、コマンド処理シーケンスの実行はシーケンス制御回
路２１によって制御されるため、ＣＰＵ２５がコマンド
処理シーケンスの実行に関与することはない。これによ
り、コマンド処理シーケンスの実行中におけるＣＰＵ２
５の負荷を軽減することが可能になる。このことは、Ｉ
ＥＥＥ１３９４に準拠したＳＢＰ−２プロトコルでの高
速なデータ転送を実現するのに役立つ。

【００８４】ＣＰＵ２５は、コマンド処理シーケンスが
終了する前に、コマンド処理シーケンスの実行結果を示
すステータス情報の「ひな型」をレジスタ２４の情報に
基づいて作成する。これは、ＣＰＵ２５はコマンド処理
シーケンスの実行に関与しないため、コマンド処理シー
ケンスと並列的な処理を行うことが可能だからである。
レジスタ２４の情報には、例えば、ステータス情報をイ
ニシエータ１０に送信するために使用されるＢＷＲＱパ
ケットを作成するために必要なデスティネーションＩＤ
やデスティネーションオフセットが含まれる。ステータ
ス情報の「ひな型」は、ステータス送信バッファ２８に
一時的に格納される。

【００８５】パケット処理回路２０は、ステータス送信
バッファ２８からステータス情報の「ひな型」を受け取
り、これとシーケンス制御回路２１（またはデータ転送
制御回路２６）から供給されるコマンド処理シーケンス
の実行結果（例えば、成功／失敗）とを合成することに
より、ＢＷＲＱ形式のステータス情報を作成する。ＢＷ
ＲＱ形式のステータス情報は、リンクコア回路１４を介
してバス１２に出力される。

【００８６】このように、コマンド処理シーケンスの終
了前にステータス情報の「ひな型」を予め作成しておく
ことにより、コマンド処理シーケンスの終了後すぐにス
テータス情報をバスに出力することが可能になる。

【００８７】データ転送制御回路２６は、データ転送処
理シーケンスの実行を制御する。例えば、ＲＥＡＤコマ
ンドが実行される場合には、データ転送制御回路２６
は、シーケンス制御回路２１によって起動され、光ディ
スク３３（例えば、ＤＶＤ−ＲＡＭディスク）に記録さ
れたデータを読み出すようにパケット処理回路２０に指
示する。光ディスク３３から読み出されたデータは、光
ヘッド３２、アナログ信号処理回路３１、光ディスクコ
ントローラ３０およびＤＭＡバス２９を介してパケット
処理回路２０に入力される。アナログ信号処理回路３１
では、変調復調や誤り訂正などの処理が行われる。

【００８８】パケット処理回路２０は、光ディスク３３
から読み出したデータを複数のパケットに分割して格納
し、その複数のパケットをリンクコア回路１４を介して
バス１２に出力する。このようなパケット生成処理およ
びパケット転送処理は、データ転送制御回路２６によっ
て制御される。

【００８９】このように、データ転送処理シーケンスの
実行はデータ転送制御回路２６によって制御されるた
め、ＣＰＵ２５がデータ転送処理シーケンスの実行に関
与することはない。これにより、データ転送処理シーケ
ンスの実行中におけるＣＰＵ２５の負荷を軽減すること
が可能になる。このことは、ＩＥＥＥ１３９４に準拠し
た高速なデータ転送を実現するのに役立つ。

【００９０】なお、ＩＥＥＥ１３９４方式に従ってデー
タを転送する場合には、その転送速度によりパケットの
転送可能な最大ペイロードサイズが規定されているた
め、転送速度によりパケットのデータフィールドの最大
サイズは規定されている。本実施の形態では、Ｓ４００
（４００ｂｉｔ／ｓｅｃ）とし、１パケットでの転送可
能なデータ長は２０４８バイトである。

【００９１】送信フィルタ１７は、レジスタ２４からの
パケットとパケット処理回路２０からのパケットとを送
信バッファ１７に選択的に格納するために使用される。
送信バッファ１７に格納されたパケットは、リンクコア
回路１４を介してバス１２に出力される。

【００９２】なお、シーケンス制御回路２１は、コマン
ド処理シーケンスが実行されている間、そのコマンド処
理シーケンスに関連しないパケットをバスから受け取る
ことを禁止するようにリンクコア回路１４を制御する。

【００９３】パケットをバスから受け取ることを禁止す
る制御は、例えば、パケットフィルタ回路１５からの制
御信号に応答して、レジスタ２４内のＡｃｋコントロー
ル変数２４ａの値を”Ａｃｋ＿ｂｕｓｙ”に設定するこ
とによって達成される。

【００９４】リンクコア回路１４は、レジスタ２４内の
Ａｃｋコントロール変数２４ａの値を参照可能なように
構成されている。Ａｃｋコントロール変数２４ａの値
が”Ａｃｋ＿ｂｕｓｙ”に設定されている場合には、リ
ンクコア回路１４は、バス１２からパケットを受信する
ことなく、そのパケットに対して”Ａｃｋ＿ｂｕｓｙ”
の値を有するＡｃｋ Ｐａｃｋｅｔをイニシエータ１０
に返す。

【００９５】バスからのパケットが実行中のコマンド処
理シーケンスに関連するパケットか否かは、レジスタ２
４内のｔｃｏｄｅ変数２４ｂの値およびｔｌ変数２４ｃ
の値を参照することによって判定され得る。ここで、ｔ
ｃｏｄｅ変数２４ｂは、パケットの種類（すなわち、Ｑ
ＲＲＱ、ＢＲＲＱ、ＢＷＲＱ、ＷＲＳなど）を示すコー
ドである。ｔｌ変数２４ｃは、トランザクションを識別
するためのコードである。ｔコード変数２４ｂの値およ
びｔｌ変数２４ｃの値は、レジスタ２４に格納されるパ
ケットによって更新される。

【００９６】リンクコア回路１４は、レジスタ２４内の
ｔｃｏｄｅ変数２４ｂａの値およびｔｌ変数２４ｃの値
を参照可能なように構成されている。リンクコア回路１
４は、バス１２からのパケットに含まれるｔｃｏｄｅ領
域の値およびｔｌ領域の値とｔコード変数２４ｂの値お
よびｔｌ変数２４ｃの値と比較し、両者が一致すればバ
スからのパケットが実行中のコマンド処理シーケンスに
関連すると判定し、両者が一致しなければバスからのパ
ケットが実行中のコマンド処理シーケンスに関連しない
と判定する。

【００９７】このように、コマンド処理シーケンスが実
行されている間、そのコマンド処理シーケンスに関連し
ないパケットをバスから受信しないようにすることによ
り、コマンド処理シーケンスがいったん開始されると、
そのコマンド処理シーケンスの実行が途中で中断される
ことがない。コマンド処理シーケンスの実行の途中で他
のコマンド処理シーケンスに分岐するなどの余分な制御
をする必要がないため、シーケンス制御回路２１による
コマンド処理シーケンスの制御が容易になる。その結
果、シーケンス処理装置１の構成を簡素化することが可
能になる。

【００９８】図２（ａ）〜（ｅ）は、バス１２から受信
されるパケットのフォーマットを示す。図２（ａ）〜
（ｅ）において、斜線の領域はリザーブ領域を示す。

【００９９】より具体的には、図２（ａ）は、ＢＷＲＱ
（Ｂｌｏｃｋ Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ）パケット
のフォーマットを示す。図２（ｂ）は、ＱＷＲＱ（Ｑｕ
ａｄｌｅｔ Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ）パケットの
フォーマットを示す。図２（ｃ）は、ＷＲＳ（Ｗｒｉｔ
ｅ Ｒｅｓｐｏｎｓｅ）パケットのフォーマットを示
す。図２（ｄ）は、ＢＲＲＱ（Ｂｌｏｃｋ Ｒｅａｄ
Ｒｅｑｕｅｓｔ）パケットのフォーマットを示す。図２
（ｅ）は、ＢＲＲＳ（Ｂｌｏｃｋ Ｒｅａｄ Ｒｅｓｐ
ｏｎｓｅ）パケットのフォーマットを示す。

【０１００】なお、バス１２に出力されるパケットのフ
ォーマットも図２（ａ）〜（ｅ）に示されるフォーマッ
トと同一である。

【０１０１】図３（ａ）〜（ｅ）は、リンクコア回路１
４に書き込む際のパケットのフォーマットを示す。すな
わち、図１に示される送信バッファ１７、送受信バッフ
ァ１８およびパケット処理回路２０は、いずれも、図３
（ａ）〜（ｅ）に示されるフォーマットでパケットをリ
ンクコア回路１４に書き込む。なお、図３（ａ）〜
（ｅ）に示されるフォーマットは、図２（ａ）〜（ｅ）
に示されるフォーマットにそれぞれ対応する。

【０１０２】リンクコア回路１４は、パケットをバス１
２に出力する際には、ｈｅａｄｅｒ＿ＣＲＣやｄａｔａ
＿ＣＲＣなどのチェックコードを計算し、その計算結果
を示すフィールドを図３（ａ）〜（ｅ）に示されるフォ
ーマットのパケットに追加する。このようにして、リン
クコア回路１４によって、図２（ａ）〜（ｅ）に示され
るフォーマットのパケットが作成される。

【０１０３】また、リンクコア回路１４は、パケットを
バス１２から受信した際には、図２（ａ）〜（ｅ）に示
されるフォーマットに含まれるｈｅａｄｅｒ＿ＣＲＣ領
域やｄａｔａ＿ＣＲＣ領域を参照することにより、ＣＲ
Ｃによる誤り検出を行う。

【０１０４】図４Ａおよび図４Ｂは、マネージメント系
のＬＯＧＩＮコマンドが実行される場合におけるシーケ
ンス処理装置１の動作を示す。

【０１０５】図４Ａを参照して、バス１２からＢＷＲＱ
＃１パケットが受信されると、バス１２には”Ａｃｋ＿
ｃｏｍｐｌｅｔｅ”の値を有するＡｃｋ Ｐａｃｋｅｔ
が返される。

【０１０６】バス１２上のＢＷＲＱ＃１パケットは、パ
ケットフィルタ回路１５に転送される。

【０１０７】パケットフィルタ回路１５は、ＢＷＲＱ＃
１パケットの内容を解析することにより、制御信号をシ
ーケンス制御回路２１に出力する。

【０１０８】シーケンス制御回路２１は、パケットフィ
ルタ回路１５からの制御信号に応答して、「Ａｃｋ Ｃ
ｏｎｔｒｏｌ Ｓｅｔ」というイベントを発生させる。
これにより、レジスタ２４内のＡｃｋコントロール変数
２４ａの値が”Ａｃｋ＿ｂｕｓｙ”に設定される。

【０１０９】その後、シーケンス制御回路２１は、「Ｗ
ＲＳ要求」というイベントを発生させる。このイベント
の発生に応答して、パケット処理回路２０は、ＷＲＳパ
ケットのヘッダとデータとを生成する。ＷＲＳパケット
は、送受信バッファ１６を介してバス１２に出力され
る。

【０１１０】そのＷＲＳパケットに対する応答とし
て、”Ａｃｋ＿ｃｏｍｐｌｅｔｅ”の値を有するＡｃｋ
Ｐａｃｋｅｔがバス１２から受信されると、その受信
されたＡｃｋ Ｐａｃｋｅｔがパケットフィルタ回路１
５に転送される。

【０１１１】パケットフィルタ回路１５は、Ａｃｋ Ｐ
ａｃｋｅｔの内容を解析することにより、制御信号をシ
ーケンス制御回路２１に出力する。

【０１１２】シーケンス制御回路２１は、パケットフィ
ルタ回路１５からの制御信号に応答して、「ＢＲＲＱ要
求」というイベントを発生させる。このイベントの発生
に応答して、パケット処理回路２０は、ＢＲＲＱパケッ
トのヘッダとデータとを生成する。ＢＲＲＱパケット
は、バス１２に出力される。

【０１１３】そのＢＲＲＱパケットに対する応答とし
て、ＢＲＲＳパケットがバス１２から受信されると、そ
の受信されたＢＲＲＳパケットがパケットフィルタ回路
１５に転送される。

【０１１４】パケットフィルタ回路１５は、ＢＲＲＳパ
ケットの内容を解析することにより、制御信号をシーケ
ンス制御回路２１に出力する。

【０１１５】シーケンス制御回路２１は、パケットフィ
ルタ回路１５からの制御信号に応答して、「コマンド格
納」というイベントを発生させる。このイベントの発生
に応答して、パケット処理回路２０は、パケットフィル
タ回路１５から送受信バッファ１６を介して受け取った
ＢＲＲＳパケットをコマンド受信バッファ２２に出力す
る。

【０１１６】また、「コマンド格納」というイベントに
よってコマンド受信割り込みがＣＰＵ２５に出力され
る。ＣＰＵ２５は、このコマンド受信割り込みに応答し
て、コマンド受信バッファ２２に格納されたコマンドを
レジスタ２４に取り込み、そのコマンドを実行する。

【０１１７】なお、図４Ａにおいて、バス１２上に示さ
れる「ＢＷＲＱ＃２」および「Ａｃｋ ｂｕｓｙ」は、
バス１２上のＢＷＲＱ＃２パケットが実行中のコマンド
処理シーケンスに関連しないパケットであると判定され
たため、そのＢＷＲＱ＃２パケットに対する応答とし
て”Ａｃｋ＿ｂｕｓｙ”の値を有するＡｃｋ Ｐａｃｋ
ｅｔがバス１２に出力されたことを示す。

【０１１８】次に、図４Ｂを参照して、ＣＰＵ２５は、
「ステータスＷｒｉｔｅ」という処理を実行することに
より、ステータス情報の「ひな型」を作成し、それをス
テータス送信バッファ２８に格納する。ステータス送信
バッファ２８に格納されたステータス情報の「ひな型」
は、ＢＷＲＱパケットのデータとして使用される。

【０１１９】その後、ＣＰＵ２５は、「ステータス転送
起動」という処理を実行することにより、シーケンス制
御回路２１は、「ステータス転送」というイベントを発
生させる。このイベントの発生に応答して、パケット処
理回路２０は、ＢＷＲＱパケットのヘッダを作成し、こ
のＢＷＲＱパケットのヘッダとステータス送信バッファ
２８に格納されたＢＷＲＱパケットのデータとを結合さ
せる。これにより、ＢＷＲＱパケットが完成する。ＢＷ
ＲＱパケットは、送受信バッファ１６を介してバス１２
に出力される。

【０１２０】そのＢＷＲＱパケットに対する応答とし
て、”Ａｃｋ＿ｃｏｍｐｌｅｔｅ”の値を有するＡｃｋ
ＰａｃｋｅｔとＷＲＳパケットとがバス１２から受信
されると、その受信されたＷＲＳパケットがパケットフ
ィルタ回路１５に転送される。

【０１２１】パケットフィルタ回路１５は、ＷＲＳパケ
ットの内容を解析することにより、制御信号をシーケン
ス制御回路２１に出力する。

【０１２２】シーケンス制御回路２１は、パケットフィ
ルタ回路１５からの制御信号に応答して、「ステータス
転送終了」というイベントを発生させる。「ステータス
転送終了」というイベントによって割り込みがＣＰＵ２
５に出力される。ＣＰＵ２５は、割り込みの発生によっ
てマネージメント系のＬＯＧＩＮコマンドに対応するコ
マンド処理シーケンスが終了したことを通知される。

【０１２３】（実施の形態２）図５は、本発明の実施の
形態２のシーケンス処理装置２の構成を示す。図５にお
いて、図１に示される構成要素と同一の構成要素には同
一の参照符号を付し、その説明を省略する。

【０１２４】シーケンス処理装置２は、マネージメント
系のコマンドを格納するためのコマンド受信バッファ２
２ａと、コマンド系のコマンドを格納するためのコマン
ド受信バッファ２２ｂとを備えている。なお、コマンド
の種類が３種類以上ある場合には、その種類に応じて３
個以上のコマンド受信バッファを設けるようにしてもよ
い。

【０１２５】受信されたパケットは、コマンド受信バッ
ファ２２ａまたはコマンド受信バッファ２２ｂの一方に
選択的に出力される。これにより、コマンド処理シーケ
ンスの実行中に、新たなコマンド処理シーケンスを優先
的に実行することが可能になる。

【０１２６】シーケンス制御回路２１は、データ転送処
理シーケンスが実行されている間、任意のパケットをバ
スから受け取るようにリンクコア回路１４を制御しても
よい。このような制御は、レジスタ２４内のＡｃｋコン
トロール変数２４ａの値の設定を”Ａｃｋ＿ｂｕｓｙ”
から解除することによって達成される。これにより、デ
ータ転送処理シーケンスによってバス１２が長時間占有
され続けることを防止することができる。

【０１２７】さらに、データ転送処理シーケンスが実行
されている間に、リンクコア回路１４がパケットをバス
１２から受け取った場合には、データ転送制御回路２６
は、データ転送処理シーケンスの実行を一時中断し、シ
ーケンス制御回路２１は、受け取ったパケットに基づく
新たなコマンド処理シーケンスの実行を開始するように
してもよい。これにより、データ転送処理シーケンスの
実行中に、新たなコマンド処理シーケンスを優先的に実
行することが可能になる。

【０１２８】シーケンス制御回路２１は、新たなコマン
ド処理シーケンスが実行されている間、その新たなコマ
ンド処理シーケンスに関連しないパケットをバスから受
け取ることを禁止するようにリンクコア回路１４を制御
してもよい。このような制御は、新たなコマンド処理シ
ーケンスの実行の開始に応答して、レジスタ２４内のＡ
ｃｋコントロール変数２４ａの値を”Ａｃｋ＿ｂｕｓ
ｙ”に再設定することによって達成される。これによ
り、シーケンス制御回路２１によるコマンド処理シーケ
ンスの制御が容易になる。その結果、シーケンス処理装
置１の構成を簡素化することが可能になる。

【０１２９】図６Ａおよび図６Ｂは、コマンド系のＲＥ
ＡＤコマンドが実行される場合におけるシーケンス処理
装置２の動作を示す。なお、この例では、イニシエータ
１０から要求されるデータ長を３２ｋＢｙｔｅとする。
データを転送するパケットのデータフィールドのサイズ
が２ｋＢｙｔｅである。したがって、３２ｋＢｙｔｅの
データを転送するために１６個のパケットが転送される
ことになる。

【０１３０】図６Ａに示されるコマンド処理シーケンス
は、「コマンド格納」というイベントの発生に応答し
て、パケット処理回路２０がＢＲＲＳパケットをコマン
ド受信バッファ２２ｂに格納する点を除き、図４Ａに示
されるコマンド処理シーケンスと同一である。

【０１３１】また、「コマンド格納」というイベントに
よってコマンド受信割り込みがＣＰＵ２５に出力され
る。ＣＰＵ２５は、このコマンド受信割り込みに応答し
て、コマンド受信バッファ２２ｂに格納されたコマンド
をレジスタ２４経由で読み出し、そのコマンドを実行す
る。

【０１３２】その後、ＣＰＵ２５は、「転送パラメータ
設定」という処理を実行することにより、データの転送
に必要な各種のパラメータを設定する。

【０１３３】次に、図６Ｂを参照して、ＣＰＵ２５は、
「ステータスＷｒｉｔｅ」という処理を実行することに
より、ステータス情報の「ひな型」を作成し、それをス
テータス送信バッファ２８に格納する。ステータス送信
バッファ２８に格納されたステータス情報の「ひな型」
は、ＢＷＲＱパケットのデータとして使用される。

【０１３４】その後、ＣＰＵ２５は、「データ転送起
動」という処理を実行することにより、データ転送制御
回路２６は、「データ転送」というイベントを発生させ
る。このイベントの発生に応答して、パケット処理回路
２０は、ＢＷＲＱパケットのヘッダとデータとを作成す
る。ＢＷＲＱパケットのデータは、光ディスク３３から
読み出されたデータに基づいて生成される。ＢＷＲＱパ
ケットは、送受信バッファ１６を介してバス１２に出力
される。

【０１３５】そのＢＷＲＱパケットに対する応答とし
て、”Ａｃｋ＿ｃｏｍｐｌｅｔｅ”の値を有するＡｃｋ
ＰａｃｋｅｔとＷＲＳパケットとがバス１２から受信
されると、その受信されたＷＲＳパケットがパケットフ
ィルタ回路１５に転送される。

【０１３６】パケットフィルタ回路１５は、ＷＲＳパケ
ットの内容を解析することにより、制御信号をシーケン
ス制御回路２１に出力する。シーケンス制御回路２１
は、この制御信号をデータ転送制御回路２６に通知す
る。

【０１３７】データ転送制御回路２６は、「データ転
送」というイベントの発生を繰り返す。これにより、１
６個のＢＷＲＱパケットが転送されることになる。

【０１３８】データ転送制御回路２６が、「データ転送
終了」というイベントを発生させると、このイベントの
発生に応答して、シーケンス制御回路２１は、「ステー
タス転送」というイベントを発生させる。この後のシー
ケンスは、図４Ｂに示されるシーケンスと同一であるの
で説明を省略する。

【０１３９】なお、ＣＰＵ２５が「データ転送起動」と
いう処理を行った後、連続してステータスを送信するパ
ケットをステータス送信バッファ２８に書き込んでお
き、コマンドを実行した後のＣＰＵ２５への割り込みを
スキップしてコマンドの実行を終了した後、シーケンス
制御回路２１が「ステータス転送」というイベントを発
生させるというシーケンスを加えると、ハードウェアと
ソフトウェアとを用いて並列にシーケンスを処理するこ
とができる。これにより、ＣＰＵ２５の処理によるソフ
トウェアのオーバーヘッドをなくすことができる。

【０１４０】なお、コマンド系のＷＲＩＴＥコマンドが
実行される場合におけるシーケンス処理装置２の動作
は、データの転送方向が逆であることを除いて基本的に
コマンド系のＲＥＡＤコマンドが実行される場合におけ
るシーケンス処理装置２の動作と同様である。

【０１４１】図７Ａ〜図７Ｄは、コマンド系のＲＥＡＤ
コマンドが実行されている間にイニシエータ１０からマ
ネージメント系のＬＯＧＩＮコマンドが発行された場合
におけるシーケンス処理装置２の動作を示す。

【０１４２】図７Ａを参照して、データ転送処理シーケ
ンスの実行中に、バス１２からＬＯＧＩＮコマンドのＢ
ＷＲＱパケットが受信されると、そのＢＷＲＱパケット
がパケットフィルタ回路１５に転送される。

【０１４３】パケットフィルタ回路１５は、ＢＷＲＱパ
ケットの内容を解析することにより、制御信号をシーケ
ンス制御回路２１に出力する。

【０１４４】シーケンス制御回路２１は、パケットフィ
ルタ回路１５からの制御信号に応答して、「トランザク
ション終了待ち」というイベントを発生させる。このイ
ベントの発生に応答して、データ転送制御回路２６は、
「トランザクション一時停止」というイベントを発生さ
せる。このイベントの発生に応答して、パケット処理回
路２０に対して、トランザクション停止要求の制御信号
を与え、データ転送処理シーケンスのための新たなパケ
ットの生成が停止される。

【０１４５】図７Ｂを参照して、「トランザクション一
時停止」というイベントの発生に応答して、シーケンス
制御回路２１は、「Ａｃｋ Ｃｏｎｔｒｏｌ Ｓｅｔ」
というイベントを発生させる。これに続くシーケンス
は、図４Ａに示されるマネージメント系のＬＯＧＩＮコ
マンドのコマンド処理シーケンスと同様である。

【０１４６】図７Ｃを参照して、「ステータス転送終
了」というイベントによって割り込みがＣＰＵ２５に出
力される。ＣＰＵ２５は、割り込みの発生によってマネ
ージメント系のＬＯＧＩＮコマンドに対応するコマンド
処理シーケンスが終了したことを通知される。

【０１４７】その後、ＣＰＵ２５は、「データ転送再
開」という処理を実行することにより、データ転送制御
回路２６は、「データ転送」というイベントを発生させ
る。これにより、一時中断した以降のデータ転送処理シ
ーケンスが再開される。

【０１４８】図７Ｃ〜図７Ｄに示されるデータ転送の再
開後のデータ転送処理シーケンスは、図６Ｂに示される
データ転送処理シーケンスと同様である。

【０１４９】このように、本実施の形態によれば、シー
ケンス制御回路２１とデータ転送制御回路２６とが協同
してトランザクションを管理することにより、データ転
送処理シーケンスおよびコマンド処理シーケンスの実行
を効率的に制御することができる。その結果、一連のシ
ーケンス処理の高速化を図ることができる。また、本実
施の形態で説明したように、データ転送処理シーケンス
の実行中にそのデータ転送処理シーケンスとは無関係の
コマンドを受信した場合でもＣＰＵ２５がそのコマンド
に基づくコマンド処理シーケンスを実行する必要がな
い。従って、ＣＰＵ２５におけるファームウェアのオー
バーヘッドを最小限にすることができる。

【０１５０】なお、上述した実施の形態１および実施の
形態２では、イニシエータが１つの場合について記述し
たが、ＩＥＥＥ１３９４ではターゲットに接続されてい
る２以上のノードがイニシエータになることができる。
この際にも、上述したシーケンス処理を行うことで、複
数のイニシエータに対するシーケンス処理を行うことが
できる。

【０１５１】

【発明の効果】本発明によれば、コマンド受信バッファ
に格納されたパケット（コマンド）は、ＣＰＵによって
実行される。しかし、コマンド処理シーケンスの実行は
シーケンス制御回路によって制御されるため、ＣＰＵが
コマンド処理シーケンスの実行に関与することはない。
これにより、コマンド処理シーケンスの実行中における
ＣＰＵの負荷を軽減することが可能になる。その結果、
データを高速に転送することを可能にするシーケンス処
理装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のシーケンス処理装置１
の構成を示す図である。

【図２】（ａ）〜（ｅ）は、バス１２から受信されるパ
ケットのフォーマットを示す図である。

【図３】（ａ）〜（ｅ）は、リンクコア回路１４に書き
込む際のパケットのフォーマットを示す図である。

【図４Ａ】マネージメント系のＬＯＧＩＮコマンドが実
行される場合におけるシーケンス処理装置１の動作を示
す図である。

【図４Ｂ】マネージメント系のＬＯＧＩＮコマンドが実
行される場合におけるシーケンス処理装置１の動作を示
す図である。

【図５】本発明の実施の形態２のシーケンス処理装置２
の構成を示す図である。

【図６Ａ】コマンド系のＲＥＡＤコマンドが実行される
場合におけるシーケンス処理装置２の動作を示す図であ
る。

【図６Ｂ】コマンド系のＲＥＡＤコマンドが実行される
場合におけるシーケンス処理装置２の動作を示す図であ
る。

【図７Ａ】コマンド系のＲＥＡＤコマンドが実行されて
いる間にイニシエータ１０からマネージメント系のＬＯ
ＧＩＮコマンドが発行された場合におけるシーケンス処
理装置２の動作を示す図である。

【図７Ｂ】コマンド系のＲＥＡＤコマンドが実行されて
いる間にイニシエータ１０からマネージメント系のＬＯ
ＧＩＮコマンドが発行された場合におけるシーケンス処
理装置２の動作を示す図である。

【図７Ｃ】コマンド系のＲＥＡＤコマンドが実行されて
いる間にイニシエータ１０からマネージメント系のＬＯ
ＧＩＮコマンドが発行された場合におけるシーケンス処
理装置２の動作を示す図である。

【図７Ｄ】コマンド系のＲＥＡＤコマンドが実行されて
いる間にイニシエータ１０からマネージメント系のＬＯ
ＧＩＮコマンドが発行された場合におけるシーケンス処
理装置２の動作を示す図である。

【図８】マネージメント系のＬＯＧＩＮコマンドを実行
するためのコマンド処理シーケンスを示す図である。

【図９】コマンド系のＲＥＡＤコマンドを実行するため
のコマンド処理シーケンスを示す図である。

【図１０】従来のシーケンス処理装置１１０の構成を示
す図である。

【符号の説明】

１、２ シーケンス処理装置 １０ ホストコンピュータ １２ １３９４シリアルバス １３ 物理層コントローラ １４ リンクコア回路 １５ パケットフィルタ回路 １６ 送受信バッファ １７ 送信バッファ １８ パケット受信バッファ １９ 送信フィルタ ２０ パケット処理回路 ２１ シーケンス制御回路 ２２ コマンド受信バッファ ２２ａ、２２ｂ コマンド受信バッファ ２４ レジスタ ２５ ＣＰＵ ２６ データ転送制御回路 ２９ ＤＭＡバス ３０ 光ディスクコントローラ ３１ アナログ信号処理回路 ３２ 光ヘッド ３３ 光ディスク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 田平 由弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山田 博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B014 EB04 GB07 5B077 NN02

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵに接続されたシーケンス処理装置
   であって、 バスからパケットを受け取るリンクコア回路と、 前記リンクコア回路から前記パケットを受け取り、前記
   パケットの内容に応じて制御信号を出力するパケットフ
   ィルタ回路と、 前記パケットフィルタ回路からの制御信号に応答して、
   コマンド処理シーケンスの実行を制御するシーケンス制
   御回路と、 前記シーケンス制御回路の制御下で、前記リンクコア回
   路からの前記パケットをコマンド受信バッファに出力す
   るパケット処理回路とを備え、 前記ＣＰＵは、前記コマンド受信バッファに格納された
   前記パケットに基づいてコマンドを実行する、シーケン
   ス処理装置。
2. 【請求項２】 前記シーケンス制御回路は、前記コマン
   ド処理シーケンスが実行されている間、前記コマンド処
   理シーケンスに関連しないパケットを前記バスから受け
   取ることを禁止するように前記リンクコア回路を制御す
   る、請求項１に記載のシーケンス処理装置。
3. 【請求項３】 前記シーケンス処理装置は、 前記パケットフィルタ回路からの制御信号に応答して、
   データ転送処理シーケンスの実行を制御するデータ転送
   制御回路をさらに備えている、請求項１に記載のシーケ
   ンス処理装置。
4. 【請求項４】 前記シーケンス制御回路は、前記データ
   転送処理シーケンスが実行されている間、前記バスから
   任意のパケットを受け取るように前記リンクコア回路を
   制御する、請求項３に記載のシーケンス処理装置。
5. 【請求項５】 前記データ転送処理シーケンスが実行さ
   れている間に前記リンクコア回路が前記バスからパケッ
   トを受け取った場合には、前記データ転送制御回路は、
   前記データ転送処理シーケンスの実行を一時中断し、 前記シーケンス制御回路は、前記受け取ったパケットに
   基づく新たなコマンド処理シーケンスの実行を開始す
   る、請求項３に記載のシーケンス処理装置。
6. 【請求項６】 前記シーケンス制御回路は、前記新たな
   コマンド処理シーケンスが実行されている間、前記新た
   なコマンド処理シーケンスに関連しないパケットを前記
   バスから受け取ることを禁止するように前記リンクコア
   回路を制御する、請求項５に記載のシーケンス処理装
   置。
7. 【請求項７】 前記シーケンス処理装置は、複数のコマ
   ンド受信バッファを有しており、 前記パケット処理回路は、前記リンクコアからの前記パ
   ケットを前記複数のコマンド受信バッファに選択的に出
   力する、請求項１に記載のシーケンス処理装置。
8. 【請求項８】 前記シーケンス処理装置は、前記コマン
   ド処理シーケンスの実行結果を示すステータス情報を格
   納するステータス送信バッファをさらに有しており、 前記ＣＰＵは、前記コマンド処理シーケンスが終了する
   前に前記ステータス情報を作成し、前記ステータス情報
   を前記ステータス送信バッファに格納する、請求項１に
   記載のシーケンス処理装置。