JP3105883B2 - 通信装置および方法 - Google Patents
通信装置および方法Info
- Publication number
- JP3105883B2 JP3105883B2 JP6876799A JP6876799A JP3105883B2 JP 3105883 B2 JP3105883 B2 JP 3105883B2 JP 6876799 A JP6876799 A JP 6876799A JP 6876799 A JP6876799 A JP 6876799A JP 3105883 B2 JP3105883 B2 JP 3105883B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- orb
- control
- access
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＥＥＥ（Ｉｎｓ
ｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）１３
９４のＨｉｇｈＰｅｒｆｏｒｍａｎｃｅ Ｓｅｒｉａｌ
Ｂｕｓ規格（ＩＥＥＥ１３９４規格）に準拠した形式
で供給されるパケットデータを受信してＳＢＰ−２（Ｓ
ｅｒｉａｌ Ｂｕｓ Ｐｒｏｔｏｃｏｌ−２）規格で規
定されたプロトコルに従ってパケットデータの種類を判
別して転送する通信装置および方法に関する。
ｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）１３
９４のＨｉｇｈＰｅｒｆｏｒｍａｎｃｅ Ｓｅｒｉａｌ
Ｂｕｓ規格（ＩＥＥＥ１３９４規格）に準拠した形式
で供給されるパケットデータを受信してＳＢＰ−２（Ｓ
ｅｒｉａｌ Ｂｕｓ Ｐｒｏｔｏｃｏｌ−２）規格で規
定されたプロトコルに従ってパケットデータの種類を判
別して転送する通信装置および方法に関する。
【０００２】
【従来の技術】従来より、この種の通信装置として図９
に示すものが知られている。この通信装置は、ＰＨＹチ
ップ１０１とＬＩＮＫチップ１０２とＣＰＵ１０３とデ
ータ解析部１０４とメモリ装置１０５とデータ転送コン
トローラ１０６と大容量記録媒体１０７とを有してい
る。ＬＩＮＫチップ１０２は、Ｃｏｒｅ１２１と非同期
送受信用ＦＩＦＯ１２２と制御レジスタ１２３とＣＰＵ
インタフェース１２４とデータ転送インタフェース１２
５と受信パケット解析部１２６とを有している。受信パ
ケット解析部１２６は、非同期転送制御部１２７とペー
ジテーブル制御部１２８と応答パケット自動転送部１２
９とを有している。
に示すものが知られている。この通信装置は、ＰＨＹチ
ップ１０１とＬＩＮＫチップ１０２とＣＰＵ１０３とデ
ータ解析部１０４とメモリ装置１０５とデータ転送コン
トローラ１０６と大容量記録媒体１０７とを有してい
る。ＬＩＮＫチップ１０２は、Ｃｏｒｅ１２１と非同期
送受信用ＦＩＦＯ１２２と制御レジスタ１２３とＣＰＵ
インタフェース１２４とデータ転送インタフェース１２
５と受信パケット解析部１２６とを有している。受信パ
ケット解析部１２６は、非同期転送制御部１２７とペー
ジテーブル制御部１２８と応答パケット自動転送部１２
９とを有している。
【０００３】ＰＨＹチップ１０１とＬＩＮＫチップ１０
２のＣｏｒｅ１２１を介して受信したＳＢＰ−２プロト
コルのパケットデータは非同期送受信用ＦＩＦＯ１２２
と制御レジスタ１２３と受信パケット解析部１２６の非
同期転送制御部１２７でＬＩＮＫ層の制御を行う。ＣＰ
Ｕインタフェース１２４は、ＣＰＵ１０３との間で制御
レジスタ１２３のリードライトを行いＬＩＮＫチップ１
０２の動作状態などをＣＰＵ１０３へ通知している。
２のＣｏｒｅ１２１を介して受信したＳＢＰ−２プロト
コルのパケットデータは非同期送受信用ＦＩＦＯ１２２
と制御レジスタ１２３と受信パケット解析部１２６の非
同期転送制御部１２７でＬＩＮＫ層の制御を行う。ＣＰ
Ｕインタフェース１２４は、ＣＰＵ１０３との間で制御
レジスタ１２３のリードライトを行いＬＩＮＫチップ１
０２の動作状態などをＣＰＵ１０３へ通知している。
【０００４】また、データ転送インタフェース１２５
は、ＬＩＮＫチップ１０２からデータ解析部１０４へデ
ータを転送する。受信パケット解析部１２６は、パケッ
トデータのヘッダ部とデータ部を判別してヘッダ部の解
析結果から応答パケット自動転送部１２９と非同期転送
制御部１２７と制御レジスタ１２３を用いて自動的に応
答パケットを返すなどのトランザクション制御を行った
り、データ部のＯＲＢ（Ｏｐｅｒａｔｉｏｎ Ｒｅｑｕ
ｅｓｔ Ｂｌｏｃｋ）を解析しＳＢＰ−２の規格に特化
した機能で、ページテーブルによるデータバッファの間
接アドレッシングを自動化するページテーブル制御部１
２８を備えている。
は、ＬＩＮＫチップ１０２からデータ解析部１０４へデ
ータを転送する。受信パケット解析部１２６は、パケッ
トデータのヘッダ部とデータ部を判別してヘッダ部の解
析結果から応答パケット自動転送部１２９と非同期転送
制御部１２７と制御レジスタ１２３を用いて自動的に応
答パケットを返すなどのトランザクション制御を行った
り、データ部のＯＲＢ（Ｏｐｅｒａｔｉｏｎ Ｒｅｑｕ
ｅｓｔ Ｂｌｏｃｋ）を解析しＳＢＰ−２の規格に特化
した機能で、ページテーブルによるデータバッファの間
接アドレッシングを自動化するページテーブル制御部１
２８を備えている。
【０００５】次に、図１０を参照して図９の従来の通信
装置の動作を詳細に説明する。まず、受信パケットデー
タを解析し（ステップＣ１）、データブロック読み込み
応答であるか否かを判断する（ステップＣ２）。データ
ブロック読み込み応答でない時にステップＣ４へ行く。
ステップＣ２においてデータブロック読み込み応答であ
る時には、ステップＣ３においてヘッダ部であるか否か
を判断する。ステップＣ３においてヘッダ部である時に
はステップＣ４へ行く。ステップＣ４において制御レジ
スタ１２３と受信データを用いた非同期転送制御を行っ
てステップＣ９へ行く。
装置の動作を詳細に説明する。まず、受信パケットデー
タを解析し（ステップＣ１）、データブロック読み込み
応答であるか否かを判断する（ステップＣ２）。データ
ブロック読み込み応答でない時にステップＣ４へ行く。
ステップＣ２においてデータブロック読み込み応答であ
る時には、ステップＣ３においてヘッダ部であるか否か
を判断する。ステップＣ３においてヘッダ部である時に
はステップＣ４へ行く。ステップＣ４において制御レジ
スタ１２３と受信データを用いた非同期転送制御を行っ
てステップＣ９へ行く。
【０００６】ステップＣ３においてヘッダ部でない時に
は、ステップＣ５においてデータ部のコマンドブロック
ＯＲＢの内容を判断する。次に、ステップＣ６において
ページテーブルが有るか否かを判断する。ステップＣ６
においてページテーブルが有る時には、ステップＣ７に
おいてページテーブルによる間接アドレッシング制御を
行ってステップＣ９へ行く。ステップＣ６においてペー
ジテーブルがない時には、ステップＣ８においてページ
テーブル無しで直接アドレッシング制御を行ってステッ
プＣ９へ行く。ステップＣ９においては、受信ＦＩＦＯ
のパケットデータとＣＰＵ１０３へ出力する。
は、ステップＣ５においてデータ部のコマンドブロック
ＯＲＢの内容を判断する。次に、ステップＣ６において
ページテーブルが有るか否かを判断する。ステップＣ６
においてページテーブルが有る時には、ステップＣ７に
おいてページテーブルによる間接アドレッシング制御を
行ってステップＣ９へ行く。ステップＣ６においてペー
ジテーブルがない時には、ステップＣ８においてページ
テーブル無しで直接アドレッシング制御を行ってステッ
プＣ９へ行く。ステップＣ９においては、受信ＦＩＦＯ
のパケットデータとＣＰＵ１０３へ出力する。
【０００７】また、図９の制御レジスタ１２３と非同期
送受信用ＦＩＦＯ１２２を応答パケット自動転送部１２
９と非同期転送制御部１２７を用いてトランザクション
制御を行っている。このようにＳＢＰ−２の持つ一部の
機能をＬＩＮＫチップ１０２に組み込んでデータ転送の
高速化が行われている。
送受信用ＦＩＦＯ１２２を応答パケット自動転送部１２
９と非同期転送制御部１２７を用いてトランザクション
制御を行っている。このようにＳＢＰ−２の持つ一部の
機能をＬＩＮＫチップ１０２に組み込んでデータ転送の
高速化が行われている。
【０００８】
【発明が解決しようとする課題】しかし、この従来の通
信装置においては、受信パケットデータをヘッダ部とデ
ータ部に切り分けてもデータ部には制御データの他に記
録データなどの非制御データも含まれるから、データ部
のデータがすべてＣＰＵ１０３へ出力されてメモリ装置
１０５に一時的に格納されるため、ＣＰＵ１０３が管理
するメモリ装置１０５の容量を大きくする必要があると
いう問題がある。
信装置においては、受信パケットデータをヘッダ部とデ
ータ部に切り分けてもデータ部には制御データの他に記
録データなどの非制御データも含まれるから、データ部
のデータがすべてＣＰＵ１０３へ出力されてメモリ装置
１０５に一時的に格納されるため、ＣＰＵ１０３が管理
するメモリ装置１０５の容量を大きくする必要があると
いう問題がある。
【０００９】また、従来の通信装置においては、ＬＩＮ
Ｋチップ１０２では管理ＯＲＢやタスク管理ＯＲＢなど
の制御データは一旦ＣＰＵ１０３が管理するメモリ装置
１０５に格納してデータ解析部でデータ内容をソフトウ
ェアで解析してシステムを制御しているから、制御デー
タのうちコマンドブロックＯＲＢにしか対応しておらず
ページテーブルを持たないデータ転送に対しては、高速
化できないという問題がある。
Ｋチップ１０２では管理ＯＲＢやタスク管理ＯＲＢなど
の制御データは一旦ＣＰＵ１０３が管理するメモリ装置
１０５に格納してデータ解析部でデータ内容をソフトウ
ェアで解析してシステムを制御しているから、制御デー
タのうちコマンドブロックＯＲＢにしか対応しておらず
ページテーブルを持たないデータ転送に対しては、高速
化できないという問題がある。
【００１０】さらに、従来の通信装置においては、ＯＲ
Ｂ内のＳＣＳＩコマンドの解析や通信異常時のエラー処
理に関する機能はシステムに依存するためソフトウェア
で対応した方が汎用性を持たせることができるため、Ｓ
ＢＰ−２の規格にある機能をすべてハードウェアに置き
換えることは困難であるという問題がある。
Ｂ内のＳＣＳＩコマンドの解析や通信異常時のエラー処
理に関する機能はシステムに依存するためソフトウェア
で対応した方が汎用性を持たせることができるため、Ｓ
ＢＰ−２の規格にある機能をすべてハードウェアに置き
換えることは困難であるという問題がある。
【００１１】本発明の目的は、ＣＰＵが管理するメモリ
装置の容量を低減し、かつ、ＣＰＵの負荷を軽減するこ
とができる通信装置および方法を提供することにある。
装置の容量を低減し、かつ、ＣＰＵの負荷を軽減するこ
とができる通信装置および方法を提供することにある。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の通信装置の発明は、ＰＨＹチップ
と、Ｃｏｒｅと非同期送受信用ＦＩＦＯと制御レジスタ
と受信パケット解析部とを有するＬＩＮＫチップと、メ
モリ装置と、データ解析部と、データ転送コントローラ
と、大容量記憶媒体と、ＣＰＵと、を有する通信装置で
あって、受信パケット解析部は、さらに、パケットデー
タがヘッダ部かつＯＲＢ（Operation Request Block ）
でない場合に、パケットデータから非制御データを分離
し、非制御データをデータ転送コントローラへ出力する
データ分離部を有することを特徴としている。
に、請求項１記載の通信装置の発明は、ＰＨＹチップ
と、Ｃｏｒｅと非同期送受信用ＦＩＦＯと制御レジスタ
と受信パケット解析部とを有するＬＩＮＫチップと、メ
モリ装置と、データ解析部と、データ転送コントローラ
と、大容量記憶媒体と、ＣＰＵと、を有する通信装置で
あって、受信パケット解析部は、さらに、パケットデー
タがヘッダ部かつＯＲＢ（Operation Request Block ）
でない場合に、パケットデータから非制御データを分離
し、非制御データをデータ転送コントローラへ出力する
データ分離部を有することを特徴としている。
【００１３】請求項２記載の発明は、請求項１の通信装
置において、受信パケット解析部は、アクセス制御部
と、アクセス情報記憶部と、をさらに有し、アクセス制
御部は、パケットデータがアクセスＯＲＢである場合
に、アクセス情報記憶部に記憶されたアクセス情報に基
づいたアクセス制御によるログイン管理を行い、アクセ
ス情報記憶部は、ＣＰＵからアクセス情報を格納される
ことを特徴としている。
置において、受信パケット解析部は、アクセス制御部
と、アクセス情報記憶部と、をさらに有し、アクセス制
御部は、パケットデータがアクセスＯＲＢである場合
に、アクセス情報記憶部に記憶されたアクセス情報に基
づいたアクセス制御によるログイン管理を行い、アクセ
ス情報記憶部は、ＣＰＵからアクセス情報を格納される
ことを特徴としている。
【００１４】請求項３記載の通信方法の発明は、パケッ
トデータがデータブロック読み込み応答であるか判定す
る工程と、パケットデータが読み込み応答でない場合に
ヘッダ部であるか判定する工程と、パケットデータがヘ
ッダ部でない場合にデータ部のコマンドブロックＯＲＢ
（Operation Request Block ）をチェックし、コマンド
ブロックＯＲＢに対応するページテーブルが存在する場
合には間接アドレッシ ング制御を、ページテーブルが存
在しない場合には直接アドレッシング制御を行うアドレ
ッシング工程と、パケットデータを一時格納する工程
と、格納されたパケットデータをＣＰＵ（central proc
essing unit ）へ出力する工程と、を有する通信方法で
あって、通信方法は、さらに、パケットデータがヘッダ
部でない場合にＯＲＢ部であるか判定する工程と、パケ
ットデータがＯＲＢ部でない場合、パケットデータを大
容量記憶媒体へ転送する工程と、を有することを特徴と
している。
トデータがデータブロック読み込み応答であるか判定す
る工程と、パケットデータが読み込み応答でない場合に
ヘッダ部であるか判定する工程と、パケットデータがヘ
ッダ部でない場合にデータ部のコマンドブロックＯＲＢ
（Operation Request Block ）をチェックし、コマンド
ブロックＯＲＢに対応するページテーブルが存在する場
合には間接アドレッシ ング制御を、ページテーブルが存
在しない場合には直接アドレッシング制御を行うアドレ
ッシング工程と、パケットデータを一時格納する工程
と、格納されたパケットデータをＣＰＵ（central proc
essing unit ）へ出力する工程と、を有する通信方法で
あって、通信方法は、さらに、パケットデータがヘッダ
部でない場合にＯＲＢ部であるか判定する工程と、パケ
ットデータがＯＲＢ部でない場合、パケットデータを大
容量記憶媒体へ転送する工程と、を有することを特徴と
している。
【００１５】請求項４記載の発明は、請求項３の通信方
法において、パケットデータがＯＲＢである場合に、Ｏ
ＲＢがアクセスＯＲＢであるか判定する工程と、パケッ
トデータがアクセスＯＲＢである場合に、アクセス制御
によるログイン管理を行う工程と、をさらに有すること
を特徴としている。
法において、パケットデータがＯＲＢである場合に、Ｏ
ＲＢがアクセスＯＲＢであるか判定する工程と、パケッ
トデータがアクセスＯＲＢである場合に、アクセス制御
によるログイン管理を行う工程と、をさらに有すること
を特徴としている。
【００１６】請求項５記載のコンピュータ読み取り可能
な記憶媒体の発明は、請求項３または４に記載の通信方
法を実現させるためのプログラムを記憶することを特徴
としている。
な記憶媒体の発明は、請求項３または４に記載の通信方
法を実現させるためのプログラムを記憶することを特徴
としている。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳細に説明する。図１を参照すると、本発明
の第１の実施形態としての通信装置は、ＰＨＹチップ１
とＬＩＮＫチップ２とＣＰＵ３が管理するデータ解析部
４とメモリ装置５とデータ転送コントローラ６および大
容量記録媒体７を含む。ＬＩＮＫチップ２は、Ｃｏｒｅ
８と非同期送受信用ＦＩＦＯ９と制御レジスタ１０とＣ
ＰＵインタフェース１１とデータ転送インタフェース１
２と受信パケット解析部１３とを備えている。さらに、
受信パケット解析部１３は非同期転送制御部１４とペー
ジテーブル制御部１５と応答パケット自動転送部１６と
データ分離部１７で構成されている。
に基づいて詳細に説明する。図１を参照すると、本発明
の第１の実施形態としての通信装置は、ＰＨＹチップ１
とＬＩＮＫチップ２とＣＰＵ３が管理するデータ解析部
４とメモリ装置５とデータ転送コントローラ６および大
容量記録媒体７を含む。ＬＩＮＫチップ２は、Ｃｏｒｅ
８と非同期送受信用ＦＩＦＯ９と制御レジスタ１０とＣ
ＰＵインタフェース１１とデータ転送インタフェース１
２と受信パケット解析部１３とを備えている。さらに、
受信パケット解析部１３は非同期転送制御部１４とペー
ジテーブル制御部１５と応答パケット自動転送部１６と
データ分離部１７で構成されている。
【００１８】データ分離部１７は、受信したパケットデ
ータをＯＲＢなどの制御データと、記録データなどの非
制御データ（生データ）に分離する。パケットデータ
は、例えば図６に示すような構造を有している。非制御
データは、データ転送コントローラ６に転送され、直接
データ転送コントローラ６により大容量記録媒体７に対
してリードおよびライトを行う。また、制御データは、
データ転送インタフェース１２を介してＣＰＵ３の管理
するメモリ装置５に引き渡される。ＣＰＵ３が管理する
データ解析部４は、メモリ装置５に格納されたデータを
解析してシステム制御およびデータ転送コントローラ６
へのデータ転送を行う。
ータをＯＲＢなどの制御データと、記録データなどの非
制御データ（生データ）に分離する。パケットデータ
は、例えば図６に示すような構造を有している。非制御
データは、データ転送コントローラ６に転送され、直接
データ転送コントローラ６により大容量記録媒体７に対
してリードおよびライトを行う。また、制御データは、
データ転送インタフェース１２を介してＣＰＵ３の管理
するメモリ装置５に引き渡される。ＣＰＵ３が管理する
データ解析部４は、メモリ装置５に格納されたデータを
解析してシステム制御およびデータ転送コントローラ６
へのデータ転送を行う。
【００１９】次に、図１の通信装置の動作を図２に基づ
いて詳細に説明する。ステップＡ１においてＣｏｒｅ８
を介して受信したパケットデータを受信パケット解析部
１３がパケットの種類をトランザクションコードをもと
に解析し、ステップＡ２においてデータ転送Ｉ／Ｆ１２
がデータブロック読み込み応答か否か判断する。ステッ
プＡ２においてデータブロック読み込み応答でない時に
はステップＡ７へ行く。ステップＡ２においてデータブ
ロック読み込み応答である時には、ステップＡ３におい
てデータ解析部４が受信パケットデータのバイト数をカ
ウントし、ヘッダ部とデータ部を判別する。受信パケッ
トデータ数が２０バイト以下ならヘッダ部と判別し、受
信パケットデータ数が２１バイト以上ならデータ部とす
る。データ部は、データ分離部１７で受信パケットデー
タのバイト数でＯＲＢなどの制御データと記録データな
どの非制御データに分離する。
いて詳細に説明する。ステップＡ１においてＣｏｒｅ８
を介して受信したパケットデータを受信パケット解析部
１３がパケットの種類をトランザクションコードをもと
に解析し、ステップＡ２においてデータ転送Ｉ／Ｆ１２
がデータブロック読み込み応答か否か判断する。ステッ
プＡ２においてデータブロック読み込み応答でない時に
はステップＡ７へ行く。ステップＡ２においてデータブ
ロック読み込み応答である時には、ステップＡ３におい
てデータ解析部４が受信パケットデータのバイト数をカ
ウントし、ヘッダ部とデータ部を判別する。受信パケッ
トデータ数が２０バイト以下ならヘッダ部と判別し、受
信パケットデータ数が２１バイト以上ならデータ部とす
る。データ部は、データ分離部１７で受信パケットデー
タのバイト数でＯＲＢなどの制御データと記録データな
どの非制御データに分離する。
【００２０】ステップＡ３においてヘッダ部である時に
はステップＡ７へ行く。ステップＡ７においては、非同
期転送制御部１４が、制御レジスタ１０と非同期送受信
用ＦＩＦＯ９の受信データを用い非同期転送制御部１４
によってトランザクション制御を行ってからステップＡ
１１へ行く。ステップＡ３においてヘッダ部でない時に
はステップＡ４においてＯＲＢなどの制御データである
か否かを判断する。ステップＡ４において受信パケット
データ数が５２バイト以下である場合にＯＲＢなどの制
御データであると判断し、受信パケットデータ数が５３
バイト以上である場合に記録データなどの非制御データ
であると判断する。ステップＡ４において制御データで
ない時には、ステップＡ６において受信パケットデータ
の非制御データをデータ転送コントローラ６ヘ出力す
る。
はステップＡ７へ行く。ステップＡ７においては、非同
期転送制御部１４が、制御レジスタ１０と非同期送受信
用ＦＩＦＯ９の受信データを用い非同期転送制御部１４
によってトランザクション制御を行ってからステップＡ
１１へ行く。ステップＡ３においてヘッダ部でない時に
はステップＡ４においてＯＲＢなどの制御データである
か否かを判断する。ステップＡ４において受信パケット
データ数が５２バイト以下である場合にＯＲＢなどの制
御データであると判断し、受信パケットデータ数が５３
バイト以上である場合に記録データなどの非制御データ
であると判断する。ステップＡ４において制御データで
ない時には、ステップＡ６において受信パケットデータ
の非制御データをデータ転送コントローラ６ヘ出力す
る。
【００２１】ステップＡ４において制御データである時
には、ステップＡ５においてデータ部のコマンドブロッ
クＯＲＢをチェックし、ステップＡ８においてページテ
ーブルの有無を判断する。ステップＡ８においてページ
テーブル有りである時には、ステップＡ９においてペー
ジテーブルによる間接アドレッシング制御を行ってステ
ップＡ１１に行く。ステップＡ８においてページテーブ
ル無しである時には、ステップＡ１０においてページテ
ーブル無しで直接アドレッシング制御を行ってステップ
Ａ１１に行く。ステップＡ７、Ａ９、Ａ１０の制御によ
って受信された制御データは、ＣＰＵ３に引き渡されＣ
ＰＵ３は制御データに従って機能を実現する（ステップ
Ａ１１）。
には、ステップＡ５においてデータ部のコマンドブロッ
クＯＲＢをチェックし、ステップＡ８においてページテ
ーブルの有無を判断する。ステップＡ８においてページ
テーブル有りである時には、ステップＡ９においてペー
ジテーブルによる間接アドレッシング制御を行ってステ
ップＡ１１に行く。ステップＡ８においてページテーブ
ル無しである時には、ステップＡ１０においてページテ
ーブル無しで直接アドレッシング制御を行ってステップ
Ａ１１に行く。ステップＡ７、Ａ９、Ａ１０の制御によ
って受信された制御データは、ＣＰＵ３に引き渡されＣ
ＰＵ３は制御データに従って機能を実現する（ステップ
Ａ１１）。
【００２２】本発明の第１の実施形態においては、受信
パケットデータのデータ部をＯＲＢなどの制御データと
記録データなどの非制御データに分けることにより、Ｃ
ＰＵ３が管理するメモリ装置５の非制御データを一時的
に格納するためのメモリ装置５の容量が削減できる。こ
れは、受信したパケットデータのデータ部をデータ分離
部１７が制御データと非制御データに切り分け、ＣＰＵ
３には制御データのみを引き渡すことができるためであ
る。また、本発明の第１の実施形態においては、非制御
データをＣＰＵ３が管理するメモリ装置５に転送しなく
てもデータ転送コントローラ６を介して大容量記録媒体
７に転送できるため、非制御データの転送にＣＰＵ３の
介在を必要としないのでＣＰＵ３の負荷が軽減される。
パケットデータのデータ部をＯＲＢなどの制御データと
記録データなどの非制御データに分けることにより、Ｃ
ＰＵ３が管理するメモリ装置５の非制御データを一時的
に格納するためのメモリ装置５の容量が削減できる。こ
れは、受信したパケットデータのデータ部をデータ分離
部１７が制御データと非制御データに切り分け、ＣＰＵ
３には制御データのみを引き渡すことができるためであ
る。また、本発明の第１の実施形態においては、非制御
データをＣＰＵ３が管理するメモリ装置５に転送しなく
てもデータ転送コントローラ６を介して大容量記録媒体
７に転送できるため、非制御データの転送にＣＰＵ３の
介在を必要としないのでＣＰＵ３の負荷が軽減される。
【００２３】次に、本発明の第２の実施形態を図面に基
づいて詳細に説明する。本発明の第２の実施形態におい
ては、本発明の第１の実施形態と同じ構成要素には同じ
参照符号が付されている。図３に示すように、本発明の
第２の実施形態としての通信装置は、受信パケット解析
部１３がアクセス制御部１８とアクセス情報記憶部１９
を有する点で本発明の第１の実施形態と異なる。アクセ
ス制御部１８は、データ分離部１７で分離されたＯＲＢ
などの制御データのうちアクセスＯＲＢを検出してアク
セス情報記憶部１９の情報をもとにアクセス制御を行
う。アクセス情報記憶部１９は、ＣＰＵ３から最初にア
クセスに関するアクセス情報を書き込まれる。アクセス
に関する制御は、アクセス制御部１８で行い制御結果の
みＣＰＵ３に通知することができる。なお、アクセス情
報記憶部１９へのアクセス情報の書き込みは、外部入力
装置により情報を書き込むようにしてもよい。
づいて詳細に説明する。本発明の第２の実施形態におい
ては、本発明の第１の実施形態と同じ構成要素には同じ
参照符号が付されている。図３に示すように、本発明の
第２の実施形態としての通信装置は、受信パケット解析
部１３がアクセス制御部１８とアクセス情報記憶部１９
を有する点で本発明の第１の実施形態と異なる。アクセ
ス制御部１８は、データ分離部１７で分離されたＯＲＢ
などの制御データのうちアクセスＯＲＢを検出してアク
セス情報記憶部１９の情報をもとにアクセス制御を行
う。アクセス情報記憶部１９は、ＣＰＵ３から最初にア
クセスに関するアクセス情報を書き込まれる。アクセス
に関する制御は、アクセス制御部１８で行い制御結果の
みＣＰＵ３に通知することができる。なお、アクセス情
報記憶部１９へのアクセス情報の書き込みは、外部入力
装置により情報を書き込むようにしてもよい。
【００２４】次に、本発明の第２の実施形態としての通
信装置の動作を図面に基づいて詳細に説明する。図４の
ステップＡ１〜Ａ１１で示される受信パケット解析部１
３の非同期転送制御部１４とページテーブル制御部１５
と応答パケット自動転送部１６およびデータ分離部１７
の動作は、図２に示された動作と同一であるため、説明
を省略する。ステップＡ４において制御データである時
には、ステップＢ１において制御データのＯＲＢの種類
がアクセスＯＲＢか否かを判断する。ステップＢ１にお
いて制御データのＯＲＢの種類がアクセスＯＲＢでない
時にはステップＡ５へ行く。ステップＢ１において制御
データのＯＲＢの種類がアクセスＯＲＢである時には、
ステップＢ２においてアクセス制御によるログイン管理
を行う。
信装置の動作を図面に基づいて詳細に説明する。図４の
ステップＡ１〜Ａ１１で示される受信パケット解析部１
３の非同期転送制御部１４とページテーブル制御部１５
と応答パケット自動転送部１６およびデータ分離部１７
の動作は、図２に示された動作と同一であるため、説明
を省略する。ステップＡ４において制御データである時
には、ステップＢ１において制御データのＯＲＢの種類
がアクセスＯＲＢか否かを判断する。ステップＢ１にお
いて制御データのＯＲＢの種類がアクセスＯＲＢでない
時にはステップＡ５へ行く。ステップＢ１において制御
データのＯＲＢの種類がアクセスＯＲＢである時には、
ステップＢ２においてアクセス制御によるログイン管理
を行う。
【００２５】ログイン管理とは、管理ＯＲＢのアクセス
に関する制御を管理することを指す。図７を参照する
と、アクセスＯＲＢの検出は、受信パケットデータのデ
ータ部から１８バイト目の下位４ビットのデータ（ｆｕ
ｎｃｔｉｏｎフィールド）の値と、イニシエータ（要求
側）からの要求がターゲット（応答側）のＭＡＮＡＧＥ
ＭＥＮＴ＿ＡＧＥＮＴレジスタへの書き込みであること
から判断できる。アクセスＯＲＢの種類は、ｆｕｎｃｔ
ｉｏｎフィールドの値が０：ログイン、１：照会ログイ
ン、３：再接続、４：パスワードの設定、７：ログアウ
トと規格で定義されており、これらの制御をＬＩＮＫチ
ップ２で自動的に行うことができる。
に関する制御を管理することを指す。図７を参照する
と、アクセスＯＲＢの検出は、受信パケットデータのデ
ータ部から１８バイト目の下位４ビットのデータ（ｆｕ
ｎｃｔｉｏｎフィールド）の値と、イニシエータ（要求
側）からの要求がターゲット（応答側）のＭＡＮＡＧＥ
ＭＥＮＴ＿ＡＧＥＮＴレジスタへの書き込みであること
から判断できる。アクセスＯＲＢの種類は、ｆｕｎｃｔ
ｉｏｎフィールドの値が０：ログイン、１：照会ログイ
ン、３：再接続、４：パスワードの設定、７：ログアウ
トと規格で定義されており、これらの制御をＬＩＮＫチ
ップ２で自動的に行うことができる。
【００２６】次に、図５に基づいてアクセス制御部１８
のアクセス制御によるログイン管理について具体例を用
いて説明する。ステップＤ１において受信パケット解析
部１３でＯＲＢをチェックして（図７）、ログインＯＲ
Ｂを検出するとイニシエータのＥＵＩ−６４（Ｅｘｔｅ
ｎｄｅｄ Ｕｎｉｑｕｅ Ｉｄｅｎｔｉｆｉｅｒ，６４
ｂｉｔ）を読み込む。次に、ステップＤ２においてアク
セス情報記憶部１９の情報と受信データが不一致である
か否かを判断する。ステップＤ２においてアクセス情報
記憶部１９の情報と受信データが不一致でない時には、
ステップＤ８において既にログインされているものと判
断してログイン要求の拒否をステータスに設定する。
のアクセス制御によるログイン管理について具体例を用
いて説明する。ステップＤ１において受信パケット解析
部１３でＯＲＢをチェックして（図７）、ログインＯＲ
Ｂを検出するとイニシエータのＥＵＩ−６４（Ｅｘｔｅ
ｎｄｅｄ Ｕｎｉｑｕｅ Ｉｄｅｎｔｉｆｉｅｒ，６４
ｂｉｔ）を読み込む。次に、ステップＤ２においてアク
セス情報記憶部１９の情報と受信データが不一致である
か否かを判断する。ステップＤ２においてアクセス情報
記憶部１９の情報と受信データが不一致でない時には、
ステップＤ８において既にログインされているものと判
断してログイン要求の拒否をステータスに設定する。
【００２７】ステップＤ２においてアクセス情報記憶部
１９の情報と受信データが不一致である時には、ステッ
プＤ３において１つのターゲットに対して複数のイニシ
エータによる同時ログインが禁止かどうかをＯＲＢ内の
データをもとに判断する。ステップＤ３において１つの
ターゲットに対して複数のイニシエータによる同時ログ
インが禁止でない時には、ステップＤ９においてターゲ
ットの実装能力 (アクセス情報記憶部の容量）の判断を
行い、余裕があればステップＤ４においてイニシエータ
に指定されたＬＵＮ（Ｌｏｇｉｃａｌ Ｕｎｉｔ Ｎｕ
ｍｂｅｒ）のチェックを行う。余裕がなければステップ
Ｄ８においてログイン要求の拒否をステータスに設定す
る。ステップＤ８において既にログインされているもの
と判断してログイン要求の拒否をステータスに設定す
る。ステップＤ３において１つのターゲットに対して複
数のイニシエータによる同時ログインが禁止である時に
は、ステップＤ４においてイニシエータに指定されたＬ
ＵＮは既にアクティブであるか否かを判断する。ステッ
プＤ４においてイニシエータに指定されたＬＵＮは既に
アクティブである時には、ステップＤ８において既にロ
グインされているものと判断してログイン要求の拒否を
ステータスに設定する。
１９の情報と受信データが不一致である時には、ステッ
プＤ３において１つのターゲットに対して複数のイニシ
エータによる同時ログインが禁止かどうかをＯＲＢ内の
データをもとに判断する。ステップＤ３において１つの
ターゲットに対して複数のイニシエータによる同時ログ
インが禁止でない時には、ステップＤ９においてターゲ
ットの実装能力 (アクセス情報記憶部の容量）の判断を
行い、余裕があればステップＤ４においてイニシエータ
に指定されたＬＵＮ（Ｌｏｇｉｃａｌ Ｕｎｉｔ Ｎｕ
ｍｂｅｒ）のチェックを行う。余裕がなければステップ
Ｄ８においてログイン要求の拒否をステータスに設定す
る。ステップＤ８において既にログインされているもの
と判断してログイン要求の拒否をステータスに設定す
る。ステップＤ３において１つのターゲットに対して複
数のイニシエータによる同時ログインが禁止である時に
は、ステップＤ４においてイニシエータに指定されたＬ
ＵＮは既にアクティブであるか否かを判断する。ステッ
プＤ４においてイニシエータに指定されたＬＵＮは既に
アクティブである時には、ステップＤ８において既にロ
グインされているものと判断してログイン要求の拒否を
ステータスに設定する。
【００２８】ステップＤ４においてイニシエータに指定
されたＬＵＮは既にアクティブでない時には、ステップ
Ｄ５において新しいログイン情報をアクセス情報記憶部
１９に設定してデータを更新する。アクセス情報記憶部
１９のデータの更新が終了すると、ステップＤ６におい
てログイン要求の受け付けが完了したのでログイン応答
をイニシエータに送信する。最後に、ステップＤ７にお
いてイニシエータからのログイン要求に対しターゲット
がどのように対応したかを示すためにステータスをイニ
シエータに送信する。
されたＬＵＮは既にアクティブでない時には、ステップ
Ｄ５において新しいログイン情報をアクセス情報記憶部
１９に設定してデータを更新する。アクセス情報記憶部
１９のデータの更新が終了すると、ステップＤ６におい
てログイン要求の受け付けが完了したのでログイン応答
をイニシエータに送信する。最後に、ステップＤ７にお
いてイニシエータからのログイン要求に対しターゲット
がどのように対応したかを示すためにステータスをイニ
シエータに送信する。
【００２９】次に、アクセス情報記憶部１９に設定する
情報について簡単に説明する。これは、イニシエータが
ターゲットにアクセスするために必要な情報で１つ以上
のｌｏｇｉｎ＿ｄｅｓｃｒｉｐｔｏｒから構成する。ｌ
ｏｇｉｎ＿ｄｅｓｃｒｉｐｔｏｒに格納するデータは、
ｌｕｎ，ｌｏｇｉｎ＿ｏｗｎｅｒ＿ＩＤ，ｌｏｇｉｎ＿
ｏｗｎｅｒ＿ＥＵＩ＿６４，ｓｔａｔｕｓ＿ＦＩＦＯア
ドレス，ｅｘｃｌｕｓｉｖｅ変数，ｌｏｇｉｎ＿ｒｓｐ
ｏｎｓｅデータ，ｌｏｇｉｎ＿ＩＤからなる。ｌｏｇｉ
ｎ＿ｄｅｓｃｒｉｐｔｏｒに格納するデータは、イニシ
エータからターゲットの管理エージェントに送信された
ログイン要求に対するターゲットの動作を指定するのに
必要な資源である。ＳＢＰ−２のデータ構造やイニシエ
ータとターゲットの間でのコマンド、データ、ステータ
スの交換など通信プロトコルについてはＳＢＰ−２のド
ラフトに開示されているので、ここではこれ以上の説明
をしない。
情報について簡単に説明する。これは、イニシエータが
ターゲットにアクセスするために必要な情報で１つ以上
のｌｏｇｉｎ＿ｄｅｓｃｒｉｐｔｏｒから構成する。ｌ
ｏｇｉｎ＿ｄｅｓｃｒｉｐｔｏｒに格納するデータは、
ｌｕｎ，ｌｏｇｉｎ＿ｏｗｎｅｒ＿ＩＤ，ｌｏｇｉｎ＿
ｏｗｎｅｒ＿ＥＵＩ＿６４，ｓｔａｔｕｓ＿ＦＩＦＯア
ドレス，ｅｘｃｌｕｓｉｖｅ変数，ｌｏｇｉｎ＿ｒｓｐ
ｏｎｓｅデータ，ｌｏｇｉｎ＿ＩＤからなる。ｌｏｇｉ
ｎ＿ｄｅｓｃｒｉｐｔｏｒに格納するデータは、イニシ
エータからターゲットの管理エージェントに送信された
ログイン要求に対するターゲットの動作を指定するのに
必要な資源である。ＳＢＰ−２のデータ構造やイニシエ
ータとターゲットの間でのコマンド、データ、ステータ
スの交換など通信プロトコルについてはＳＢＰ−２のド
ラフトに開示されているので、ここではこれ以上の説明
をしない。
【００３０】本発明の第２の実施形態においては、ＣＰ
Ｕ３の負荷がさらに軽減されることである。その理由
は、受信パケットデータの制御データからアクセスＯＲ
Ｂを検出してアクセス制御（ログイン、再接続、ログア
ウト等）をＬＩＮＫチップ２で行い、結果のみＣＰＵ３
に通知するため、ＣＰＵ３はログイン完了後（イニシエ
ータとターゲット間で、データの送受信が可能となった
後）のコマンド・ブロックＯＲＢやタスク管理ＯＲＢの
制御に専念できるためである。
Ｕ３の負荷がさらに軽減されることである。その理由
は、受信パケットデータの制御データからアクセスＯＲ
Ｂを検出してアクセス制御（ログイン、再接続、ログア
ウト等）をＬＩＮＫチップ２で行い、結果のみＣＰＵ３
に通知するため、ＣＰＵ３はログイン完了後（イニシエ
ータとターゲット間で、データの送受信が可能となった
後）のコマンド・ブロックＯＲＢやタスク管理ＯＲＢの
制御に専念できるためである。
【００３１】次に、本発明の第３の実施形態を図面に基
づいて詳細に説明する。本発明の第３の実施形態におい
ては、本発明の第１および第２の実施形態と同じ構成要
素には同じ参照符号が付されている。図８に示すよう
に、本発明の第３の実施形態としての通信装置は、図１
の通信装置または図３の通信装置において受信パケット
データを解析する解析プログラムを記録したプログラム
記録媒体２０を追加してなる。このプログラム記録媒体
２０は、磁気ディスク、半導体メモリまたは他の記録媒
体で構成されている。受信パケットデータ解析プログラ
ムは、プログラム記録媒体２０から受信パケット解析部
１３に読み込まれ、受信パケット解析部１３の動作を制
御する。受信パケット解析部１３は、受信パケットデー
タ解析プログラムの制御により図１または図３の受信パ
ケット解析部１３による処理と同一の処理を実行する。
Ｃｏｒｅ８から受信パケットデータを受け取ると、ま
ず、非同期送受信用ＦＩＦＯ９と制御レジスタ１０のデ
ータを用いてヘッダ部を解析する。解析の結果データブ
ロック読み込み応答ならデータ部を制御データと非制御
データに分離する。この受信パケットデータの非制御デ
ータは、データ転送コントローラ６へ出力される。制御
データは、ＯＲＢの解析を行いコマンドＯＲＢならペー
ジテーブル制御をし、アクセスＯＲＢならアクセス制御
をＣＰＵ３に引き渡すことなくＬＩＮＫチップ２で実行
する。実行結果はデータ転送インタフェース１２やＣＰ
Ｕインタフェース１１を介してＣＰＵ３に通知またはデ
ータを転送する。その他の制御データはＣＰＵ３へその
まま引き渡す。
づいて詳細に説明する。本発明の第３の実施形態におい
ては、本発明の第１および第２の実施形態と同じ構成要
素には同じ参照符号が付されている。図８に示すよう
に、本発明の第３の実施形態としての通信装置は、図１
の通信装置または図３の通信装置において受信パケット
データを解析する解析プログラムを記録したプログラム
記録媒体２０を追加してなる。このプログラム記録媒体
２０は、磁気ディスク、半導体メモリまたは他の記録媒
体で構成されている。受信パケットデータ解析プログラ
ムは、プログラム記録媒体２０から受信パケット解析部
１３に読み込まれ、受信パケット解析部１３の動作を制
御する。受信パケット解析部１３は、受信パケットデー
タ解析プログラムの制御により図１または図３の受信パ
ケット解析部１３による処理と同一の処理を実行する。
Ｃｏｒｅ８から受信パケットデータを受け取ると、ま
ず、非同期送受信用ＦＩＦＯ９と制御レジスタ１０のデ
ータを用いてヘッダ部を解析する。解析の結果データブ
ロック読み込み応答ならデータ部を制御データと非制御
データに分離する。この受信パケットデータの非制御デ
ータは、データ転送コントローラ６へ出力される。制御
データは、ＯＲＢの解析を行いコマンドＯＲＢならペー
ジテーブル制御をし、アクセスＯＲＢならアクセス制御
をＣＰＵ３に引き渡すことなくＬＩＮＫチップ２で実行
する。実行結果はデータ転送インタフェース１２やＣＰ
Ｕインタフェース１１を介してＣＰＵ３に通知またはデ
ータを転送する。その他の制御データはＣＰＵ３へその
まま引き渡す。
【００３２】
【発明の効果】本発明によれば、ＣＰＵが管理するメモ
リ装置の容量を低減し、かつ、ＣＰＵの負荷を軽減する
ことができる。
リ装置の容量を低減し、かつ、ＣＰＵの負荷を軽減する
ことができる。
【図１】本発明の第１の実施形態としての通信装置を示
すブロック図である。
すブロック図である。
【図２】図１の通信装置の動作を説明するためのフロー
チャートである。
チャートである。
【図３】本発明の第２の実施形態としての通信装置を示
すブロック図である。
すブロック図である。
【図４】図３の通信装置の動作を説明するためのフロー
チャートである。
チャートである。
【図５】図３の通信装置の動作を説明するための他のフ
ローチャートである。
ローチャートである。
【図６】図１および図３の通信装置に用いられるパケッ
トデータを説明するための図である。
トデータを説明するための図である。
【図７】図１および図３の通信装置に用いられるパケッ
トデータのデータ部を説明するための図である。
トデータのデータ部を説明するための図である。
【図８】本発明の第３の実施形態としての通信装置を示
すブロック図である。
すブロック図である。
【図９】従来の通信装置を示すブロック図である。
【図１０】図９の従来の通信装置の動作を説明するため
のフローチャートである。
のフローチャートである。
１ ＰＨＹチップ ２ ＬＩＮＫチップ ３ ＣＰＵ ４ データ解析部 ５ メモリ装置 ６ データ転送コントローラ ７ 大容量記録媒体 ８ Ｃｏｒｅ ９ 非同期送受信用ＦＩＦＯ １０ 制御レジスタ １１ ＣＰＵインタフェース １２ データ転送インタフェース １３ 受信パケット解析部 １４ 非同期転送制御部 １５ ページテーブル制御部 １６ 応答パケット自動制御部 １７ データ分離部 １８ アクセス制御部 １９ アクセス情報記憶部 ２０ プログラム記録媒体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−17767（ＪＰ，Ａ) 特開 平11−17710（ＪＰ，Ａ) 特開 平11−17711（ＪＰ，Ａ) 特開 平11−17743（ＪＰ，Ａ) 特開 平11−17764（ＪＰ，Ａ) 特開 平11−17773（ＪＰ，Ａ) 特開 平11−17774（ＪＰ，Ａ) 特開 平11−17775（ＪＰ，Ａ) 特開 平11−308300（ＪＰ，Ａ) 特開 平11−308301（ＪＰ，Ａ) Ｐ1394．３ Ｄｒａｆｔ Ｓｔａｎｄ ａｒｄ ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒ ｆｏｒｍａｎｃｅ Ｓｅｒｉａｌ Ｂｕ ｓ Ｐｅｅｒ−ｔｏ−Ｐｅｅｒ Ｄａｔ ａ Ｔｒａｎｓｐｏｒｔ Ｐｒｏｔｏｃ ｏｌ（ＰＰＤＴ），Ｄｒａｆｔ １. １，Ｆｅｂｒｕａｒｙ 10，2000，（ｈ ｔｔｐ：／／ｗｗｗ．ｐｗｇ．ｏｒｇ ／ｐ1394) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00 H04L 12/28 H04L 29/10
Claims (5)
- 【請求項１】 ＰＨＹチップと、Ｃｏｒｅと非同期送受
信用ＦＩＦＯと制御レジスタと受信パケット解析部とを
有するＬＩＮＫチップと、メモリ装置と、データ解析部
と、データ転送コントローラと、大容量記憶媒体と、Ｃ
ＰＵと、を有する通信装置であって、 前記受信パケット解析部は、さらに、 前記パケットデータがヘッダ部かつＯＲＢ（Operation
Request Block ）でない場合に、該パケットデータから
非制御データを分離し、該非制御データを前記データ転
送コントローラへ出力するデータ分離部を有することを
特徴とする通信装置。 - 【請求項２】 前記受信パケット解析部は、 アクセス制御部と、アクセス情報記憶部と、をさらに有
し、 前記アクセス制御部は、 前記パケットデータがアクセスＯＲＢである場合に、前
記アクセス情報記憶部に記憶されたアクセス情報に基づ
いたアクセス制御によるログイン管理を行い、 前記アクセス情報記憶部は、 前記ＣＰＵから前記アクセス情報を格納されることを特
徴とする請求項１記載の通信装置。 - 【請求項３】 パケットデータがデータブロック読み込
み応答であるか判定する工程と、前記パケットデータが
読み込み応答でない場合にヘッダ部であるか判定する工
程と、前記パケットデータがヘッダ部でない場合にデー
タ部のコマンドブロックＯＲＢ（Operation Request Bl
ock ）をチェックし、該コマンドブロックＯＲＢに対応
するページテーブルが存在する場合には間接アドレッシ
ング制御を、ページテーブルが存在しない場合には直接
アドレッシング制御を行うアドレッシング工程と、前記
パケットデータを一時格納する工程と、前記格納された
パケットデータをＣＰＵ（central processing unit ）
へ出力する工程と、を有 する通信方法であって、 前記通信方法は、さらに、 前記パケットデータがヘッダ部でない場合にＯＲＢ部で
あるか判定する工程と、 前記パケットデータがＯＲＢ部でない場合、該パケット
データを大容量記憶媒体へ転送する工程と、 を有することを特徴とする通信方法。 - 【請求項４】 前記パケットデータがＯＲＢである場合
に、該ＯＲＢがアクセスＯＲＢであるか判定する工程
と、 前記パケットデータがアクセスＯＲＢである場合に、ア
クセス制御によるログイン管理を行う工程と、 をさらに有することを特徴とする請求項３記載の通信方
法。 - 【請求項５】 請求項３または４に記載の通信方法を実
現させるためのプログラムを記憶したコンピュータ読み
取り可能な記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6876799A JP3105883B2 (ja) | 1999-03-15 | 1999-03-15 | 通信装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6876799A JP3105883B2 (ja) | 1999-03-15 | 1999-03-15 | 通信装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269979A JP2000269979A (ja) | 2000-09-29 |
| JP3105883B2 true JP3105883B2 (ja) | 2000-11-06 |
Family
ID=13383226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6876799A Expired - Fee Related JP3105883B2 (ja) | 1999-03-15 | 1999-03-15 | 通信装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105883B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4822598B2 (ja) * | 2001-03-21 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | キャッシュメモリ装置およびそれを含むデータ処理装置 |
-
1999
- 1999-03-15 JP JP6876799A patent/JP3105883B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｐ１３９４．３ Ｄｒａｆｔ Ｓｔａｎｄａｒｄ ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｅｒｉａｌ Ｂｕｓ Ｐｅｅｒ−ｔｏ−Ｐｅｅｒ Ｄａｔａ Ｔｒａｎｓｐｏｒｔ Ｐｒｏｔｏｃｏｌ（ＰＰＤＴ），Ｄｒａｆｔ １．１，Ｆｅｂｒｕａｒｙ １０，２０００，（ｈｔｔｐ：／／ｗｗｗ．ｐｗｇ．ｏｒｇ／ｐ１３９４） |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269979A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11636052B2 (en) | Non-volatile memory express (NVMe) data processing method and system | |
| US6243778B1 (en) | Transaction interface for a data communication system | |
| US6871237B2 (en) | System for controlling data transfer protocol with a host bus interface | |
| US6763402B2 (en) | Data storage subsystem | |
| US20040246909A1 (en) | Apparatus and method for transferring USB transaction over wireless personal area network | |
| US7200641B1 (en) | Method and system for encoding SCSI requests for transmission using TCP/IP | |
| US6901451B1 (en) | PCI bridge over network | |
| US20070180336A1 (en) | Multi-initiator control unit and method | |
| US9298658B2 (en) | Using PCI-E extended configuration space to send IOCTLS to a PCI-E adapter | |
| JP2002222110A (ja) | ストレージシステム及び仮想プライベートボリューム制御方法 | |
| US20040128405A1 (en) | Data transfer control system, electronic instrument, program, and data transfer control method | |
| TW583543B (en) | Infiniband work and completion queue management via head only circular buffers | |
| JP3608441B2 (ja) | データ転送制御装置及び電子機器 | |
| US7165124B2 (en) | Data transfer control system, electronic instrument, program, and data transfer control method | |
| US6721859B1 (en) | Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data | |
| US6012117A (en) | Methods and apparatus for arbitrating and controlling arbitration for access to a serial bus | |
| US6108694A (en) | Memory disk sharing method and its implementing apparatus | |
| JP3105883B2 (ja) | 通信装置および方法 | |
| WO2001006708A1 (fr) | Dispositif de gestion de transfert de donnees et appareil electronique | |
| US6421745B1 (en) | Asynchronous connections with scattering page tables for transmitting data from a producer device to a consumer device over an IEEE 1394 serial data bus | |
| US20040230734A1 (en) | Data transfer control system, electronic instrument, and data transfer control method | |
| US6233628B1 (en) | System and method for transferring data using separate pipes for command and data | |
| JP3838606B2 (ja) | シーケンス処理装置 | |
| JP2000224195A (ja) | データ伝送装置 | |
| US20040111537A1 (en) | Method, system, and program for processing operations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |